CN111354842A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN111354842A
CN111354842A CN201911334812.9A CN201911334812A CN111354842A CN 111354842 A CN111354842 A CN 111354842A CN 201911334812 A CN201911334812 A CN 201911334812A CN 111354842 A CN111354842 A CN 111354842A
Authority
CN
China
Prior art keywords
layer
type semiconductor
semiconductor device
contact layer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911334812.9A
Other languages
English (en)
Inventor
陈孟扬
李荣仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN111354842A publication Critical patent/CN111354842A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

本发明公开一种半导体元件，其包含第一型半导体结构具有第一晶格常数，且包含第一侧及第二侧相对于第一侧；活性结构位于第一型半导体结构的第一侧上且发出一辐射，且该辐射的峰值波长介于1000纳米至2000纳米之间；以及第一接触层位于第一型半导体结构的第二侧上，具有第二晶格常数，且包含第一掺杂物具有第一掺杂浓度大于1×1018/cm3。其中第二晶格常数与第一晶格常数之间的差距至少0.5％。

Description

半导体元件
技术领域
本发明涉及半导体元件，特别是涉及一种具有晶格常数差异的半导体元件。
背景技术
随着科技日新月异，半导体元件在信息传输及能量转换等领域扮演非常重要的角色，相关材料的研究开发也持续进行。举例而言，半导体材料可应用于各种光电元件如发光二极管(light emitting diode，LED)、激光二极管(laser diode，LD)、太阳能电池(solarcell)、功率元件(power device)、声波传感器(acoustic wave sensor)等，也可应用于照明、显示、通讯、感测、电源系统等领域。
发光二极管的发光原理是施加电流，使N型半导体层中的电子和P型半导体层中的空穴结合，以将电能转换为光能。发光二极管具有耗电量低以及寿命长等优点，因此已逐渐取代传统光源而大量被应用于交通号志、背光模块、各式照明及医疗设备等。发射红外线的发光二极管在感测系统、识别系统、监视系统及车用光源上，也有相当的应用市场及潜力。
发明内容
根据本发明的一些实施例，提供半导体元件，其包含第一型半导体结构具有第一晶格常数，且包含第一侧及第二侧相对于第一侧；活性结构位于第一型半导体结构的第一侧上且发出一辐射，且该辐射的峰值波长介于1000纳米至2000纳米之间；以及第一接触层位于第一型半导体结构的第二侧上，具有第二晶格常数，且包含第一掺杂物具有第一掺杂浓度大于1×1018/cm3。其中第二晶格常数与第一晶格常数之间的差距至少0.5％。
附图说明
以下将配合所附的附图详述本揭露的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本揭露的特征。
图1为一实施例绘示在本揭露的半导体元件的剖面示意图；
图2为一实施例绘示本揭露的半导体元件的剖面示意图；
图3为一实施例绘示本揭露的半导体元件的上视图；
图4A～图4B为一些实施例绘示在制造图2的半导体元件的不同阶段的剖面示意图；
图5为一实施例的本揭露的半导体元件的部分范围的元素的浓度与深度的关系图；
图6为另一实施例绘示本揭露的半导体元件的剖面示意图；
图7为另一实施例绘示本揭露的半导体元件的剖面示意图；
图8为本揭露内容一实施例的半导体元件的封装结构示意图。
符号说明
100、200、300、400～半导体元件
101～成长基板
102～基底
103～牺牲层
104～第一接触层
106～第一窗户层
108～缓冲层
110～第一型半导体结构
112～活性结构
114～第二型半导体结构
116～第二窗户层
118～第二接触层
122～第一电极
120～第二电极
124～粘结层
130～反射结构
132～第三接触层
134～阻障层
136～反射粘结层
138～反射层
140～导电结构
141～孔隙
142～第一导电层
144～第二导电层
146～绝缘层
302～第一掺杂物
304～第二掺杂物
306～第一元素
308～第二元素
310～第三元素
500～封装结构
51～封装板
52～通孔
53～载体
53a～第一部分
53b～第二部分
55～接合线
56～接触结构
56a、56b～接触垫
58～封装材料
S～半导体叠层
S1～第一侧
S2～第二侧
具体实施方式
以下概述一些实施例，以使得本发明所属技术领域中具有通常知识者可以更容易理解本发明。然而，这些实施例只是范例，并非用于限制本发明。可以理解的是，本发明所属技术领域中具有通常知识者可以根据需求调整以下描述的实施例，例如改变制作工艺顺序及/或包含比在此描述的更多或更少步骤。
此外，可以在以下叙述的实施例的基础上添加其他元件或步骤。举例来说，「在第一层/结构上形成第二层/结构」的描述可能包含第一层/结构与第二层/结构直接接触的实施例，也可能包含第一层/结构与第二层/结构之间具有其他元件，使得第一层/结构与第二层/结构不直接接触的实施例，并且第一层/结构与第二层/结构的空间相对关系可能随着装置在不同方位操作或使用而改变。另外，本发明可能在不同的实施例中重复参考数字及/或字母，此重复是为了简化和清楚，而非用以表示所讨论的不同实施例之间的关系。此外，在本揭露内容中，一层「实质上由X材料所组成」的叙述表示该层的主要组成为X材料，但并不排除包含掺杂物或不可避免的杂质。
在本发明实施例中，若无特别说明，化学表示式可以包含「符合化学剂量的化合物」及「非符合化学剂量的化合物」，其中「符合化学剂量的化合物」例如为三族元素的总元素剂量与五族元素的总元素剂量相同，并且「非符合化学剂量的化合物」例如为三族元素的总元素剂量与五族元素的总元素剂量不同。举例来说，化学表示式为AlGaAs代表包含三族元素铝(Al)及/或镓(Ga)，以及包含五族元素砷(As)，其中三族元素(铝及/或镓)的总元素剂量可以与五族元素(砷)的总元素剂量相同或相异。
另外，若由化学表示式表示的各化合物为符合化学剂量的化合物时，AlGaAs代表Alx1Ga(1-x1)As，其中0<x1<1；AlInP代表Alx2In(1-x2)P，其中0<x2<1；AlGaInP代表(Aly1Ga(1-y1))1-x3Inx3P，其中0<x3<1且0<y1<1；AlGaInAs代表(Aly2Ga(1-y2))1-x4Inx4As，其中0<x4<1且0<y2<1；AlGaN代表Alx5Ga(1-x5)N，其中0<x5<1；AlAsSb代表AlAsx6Sb(1-x6)，其中0<x6<1；InGaP代表Inx7Ga1-x7P，其中0<x7<1；InGaAsP代表Inx8Ga1-x8As1-y3Py3，其中0<x8<1且0<y3<1；InGaAsN代表Inx9Ga1-x9As1-y4Ny4，其中0<x9<1且0<y4<1；AlGaAsP代表Alx10Ga1-x10As1-y5Py5，其中0<x10<1且0<y5<1；InGaAs代表Inx11Ga1-x11As，其中0<x11<1。
为了方便说明，下文将以四元发光二极管描述本发明，但本发明不限于此。本发明也可应用于其他类型的半导体元件，例如二元、三元发光二极管或其他半导体元件，并且半导体元件的两个电极可以分别位于半导体元件的两侧或位于半导体元件的同一侧。所述「四元」、「三元」、「二元」分别指发光二极管的半导体叠层包含四种、三种、两种元素组成的化合物
以下根据本发明的一些实施例描述半导体元件，且特别适用于发射近场红外线(near-infrared ray，NIR)的发光元件。本实施例提出一种半导体元件，当此半导体元件为发光二极管时，靠近出光面的接触层及/或窗户层选用一不吸光材料。此不吸光材料的吸收波长与活性结构的发光波长不同，因此不会吸收活性结构发出的光，可以提升发光效率。此外，由于后续无需再经额外制作工艺将接触层移除，可以减少制作工艺步骤。另外，还可以对接触层及/或窗户层进行粗化制作工艺，以进一步提升半导体元件的亮度。在一些实施例中，活性结构的材料包含四元化合物半导体，例如AlInGaAs或InGaAsP，不吸光材料可以包含二元化合物半导体，例如GaAs或InP。在另一实施例中，活性结构为AlInGaAs或实质上由AlInGaAs所组成，不吸光材料实质上由GaAs或InP所组成；在又一实施例中，活性结构为InGaAsP或实质上由InGaAsP所组成，不吸光材料实质上由GaAs或InP所组成。
图1是根据一实施例的半导体元件100的剖面示意图。半导体元件100包含基底102及一半导体叠层S位于基底102上。半导体叠层S包含第一接触层104、第一窗户层106、缓冲层108、第一型半导体结构110、活性结构112、第二型半导体结构114、第二窗户层116和第二接触层118。
在一些实施例中，半导体叠层S可以通过外延方法成长于基底102上或是接合至基底102上，亦即基底102可为成长基板或是非成长基板。基底102可用以支持位于其上的半导体叠层S与其它层或结构，基底102对于活性结构112所发射的光可为透明、半透明或不透明，也可以为导电、半导体或绝缘。在本实施例中，半导体元件100为一垂直式型态，因此，基底102为一导电材料，且包含金属材料、金属合金材料、金属氧化物材料、半导体材料或含碳材料。金属材料包含铜(Cu)、铝(Al)、铬(Cr)、锡(Sn)、金(Au)、镍(Ni)、钛(Ti)、铂(Pt)、铅(Pb)、锌(Zn)、镉(Cd)、锑(Sb)或钴(Co)；金属合金材料为包含上述金属材料的合金；半导体材料可以包含但不限于IV族半导体或III-V族半导体，例如：硅(Si)、锗(Ge)、碳化硅(SiC)、氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAs)、磷砷化镓(AsGaP)或磷化铟(InP)等；金属氧化物材料可以包含但不限于氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化铟钨(IWO)、氧化锌(ZnO)或氧化铟锌(IZO)；含碳材料可以包含但不限于类钻碳薄膜(Diamond-Like carbon，DLC)或石墨烯。在另一实施例中，当半导体元件100为非垂直式型态时，基底102可包含绝缘材料，例如蓝宝石(sapphire)、玻璃(glass)、绝缘氮化物(如：SiN)或绝缘氧化物(如SiO2)等。在本实施例中，半导体元件为近场红外线发光元件，且基底102的材料包含磷化铟(InP)或砷化镓(GaAs)，例如基底102的材料为InP或GaAs或者实质上由InP或GaAs所组成。
在一些实施例中，第二接触层118、第二窗户层116、第二型半导体结构114、活性结构112、第一型半导体结构110、缓冲层108、第一窗户层106和第一接触层104的形成可以通过外延方法依次成长于基底102或一成长基板(图未示)上，外延方法包含有机金属化学气相沉积法(Metal Organic Chemical Vapor Deposition，MOCVD)、分子束外延法(Molecular Beam Epitaxy，MBE)、氢化物气相外延法(Hydride Vapor Phase Epitaxy，HVPE)、类似的方法或前述的组合。
在一些实施例中，第一接触层104、第一窗户层106、第一型半导体结构110、活性结构112、第二型半导体结构114、第二窗户层116和第二接触层118的材料可以各自独立地包含三五族化合物半导体材料，例如可以包含AlGaInAs、AlGaAs、AlInAs、GaInAs、AlAs、GaAs、InAs、AlGaInP、AlGaP、AlInP、GaInP、AlP、GaP、InP、AlInGaN、AlInN、AlGaN、InGaN、AlAsSb、AlSb、AsSb、InGaAsP、InAsP、GaAsP、InGaAsN、InAsN、GaAsN、InN、AlGaAsP、AlAsP或类似的三五族化合物半导体材料。
如图1所示，活性结构112位于第一型半导体结构110及第二型半导体结构114之间。当本揭露的半导体元件100为发光元件时，第一型半导体结构110及第二型半导体结构114例如为包覆层(cladding layer)及/或限制层(confinement layer)，可分别提供电子、空穴且具有一大于活性层的能隙，由此提高电子、空穴于活性结构112中结合以发光的机率。活性结构112可以发出一辐射。举例来说，对于近场红外线发光元件，此辐射具有介于1000纳米至2000纳米之间的峰值波长(peak wavelength)，较佳为介于1200纳米至1800纳米之间的峰值波长，例如1250纳米至1650纳米。
半导体元件100可以包含单异质结构(single heterostructure，SH)、双异质结构(double heterostructure，DH)、双侧双异质结构(double-side doubleheterostructure，DDH)或多重量子阱(multiple quantum wells，MQW)结构。在一些实施例中，活性结构112为多重量子阱结构，其包含交替堆叠的多个能障层(barrier layer)与多个阱层(well layer)，且能障层具有比阱层更高的能隙。在一些实施例中，能障层与阱层可以各自独立地包含四元材料或三元材料。根据一些实施例，活性结构112可以包含铝(Al)、镓(Ga)、铟(In)、磷(P)或砷(As)，且较佳为不包含氮(N)的四元化合物例如：AlGaInAs、InGaAsP。
如图1所示，第一型半导体结构110和第二型半导体结构114分别位于活性结构112的两侧，第一型半导体结构110和第二型半导体结构114可以为单层或多层，且能隙大于活性结构112，用以将载流子(carrier)局限于活性结构112中并有效地防止活性结构112的载流子溢流、及/或分别提供电子、空穴至活性结构112中。在一些实施例中，第一型半导体结构110及第二型半导体结构114可以包含三五族半导体材料，且范例如前所述，故不再赘述。根据一些实施例，第一型半导体结构110及第二型半导体结构114较佳为包含铝(Al)、镓(Ga)、砷(As)、磷(P)、铟(In)或前述的组合，且较佳为不包含氮(N)的三元或二元化合物例如：InAlAs或InP。
在一些实施例中，第一型半导体结构110具有第一导电类型，且第二型半导体结构114具有第二导电类型，其中第一导电类型与第二导电类型不同。举例而言，第一导电类型与第二导电类型可分别为P型及N型，或者分别为N型及P型。第一型半导体结构110及第二型半导体结构114例如是通过添加不同的掺杂物(dopant)而具有不同的导电类型，例如第一型半导体结构110包含一掺杂物，第二型半导体结构114具有一另一掺杂物不同于第一型半导体结构110的掺杂物。具体而言，上述掺杂物可以包含镁(Mg)、锌(Zn)、硅(Si)、或碲(Te)等。在一些实施例中，可以通过在外延成长期间原位(in-situ)掺杂及/或通过在外延成长之后使用P型或N型掺杂物执行注入(implanting)制作工艺来进行第一型半导体结构110和第二型半导体结构114的掺杂。举例来说，在本实施例中，第一型半导体结构110的掺杂物为锌且第二型半导体结构114的掺杂物为硅。
在一实施例中，第一型半导体结构110中的掺杂物的掺杂浓度及第二型半导体结构114中的掺杂物的掺杂浓度可以各自独立地在1×1016/cm3至5×1018/cm3的范围。在一实施例中，第一型半导体结构110中的掺杂物的掺杂浓度可以大于第二型半导体结构114中的掺杂物的掺杂浓度。举例来说，第一型半导体结构110中的掺杂物的掺杂浓度为1×1017/cm3至1×1018/cm3，较佳为3×1017/cm3至8×1017/cm3，且第二型半导体结构114中的掺杂物的掺杂浓度为3×1016/cm3至1×1018/cm3，较佳为5×1016/cm3至9×1017/cm3。根据一些实施例，第一型半导体结构110的厚度和第二型半导体结构114的厚度可以各自独立地在100纳米至1200纳米的范围，例如介于200纳米至1000纳米的范围。
本揭露的实施例的描述将以第一接触层104和第一窗户层106包含相同的不吸光材料，且不吸光材料以GaAs为例，而第一型半导体结构110、活性结构112、第二型半导体结构114、第二窗户层116和第二接触层118可以各自独立地包含任何合适的材料，但本发明不限于此。在另一实施例中，第一接触层104和第一窗户层106可以各自独立地包含不同的不吸光材料，例如分别为GaAs及InP。此外，第二接触层118和第二窗户层116可以包含相同或不同的不吸光材料，而第一接触层104和第一窗户层106可以各自独立地包含任何合适的材料。或者在另一实施例中，第一接触层104、第一窗户层106、第二接触层118和第二窗户层116包含不吸光材料，并且这些不吸光材料可以相同或不同。
如图1所示，半导体元件100包含第一接触层104位于第一型半导体结构110上方，使第一型半导体结构110位于第一接触层104和基底102之间。具体而言，第一型半导体结构110包含第一侧S1和第二侧S2相对于第一侧S1，且第二侧S2相较于第一侧S1远离基底102。活性结构112设置于第一侧S1且第一接触层104设置于第二侧S2。第一接触层104的能隙大于活性结构112及第一型半导体结构110的能隙，避免第一接触层104吸收光而导致半导体元件100的效率降低。在一实施例中，第一接触层104的能隙与活性结构112的能隙的差距为0.3eV至0.8eV，较佳为0.4eV至0.7eV。
此外，第一型半导体结构110具有第一晶格常数(lattice constant)且第一接触层104具有第二晶格常数，其中第一晶格常数与第二晶格常数不同，亦即第一型半导体结构110与第一接触层104是晶格失配(lattice mismatch)。当第一型半导体结构11由单层所组成时，该单层的晶格常数即定义为第一晶格常数。当第一型半导体结构11由多层所组成时，该些多层的晶格常数的平均值(算术平均数)即定义为第一晶格常数。在一些实施例中，第二晶格常数和第一晶格常数之间的差距至少0.5％，例如在1％至6％的范围，较佳为2％至5％，更佳为3％至4.5％。上述的第二晶格常数和第一晶格常数的差距D1由下列公式(1)计算而得，其中d1代表第一晶格常数，d2代表第二晶格常数：
差距
Figure BDA0002330663870000091
在本实施例中，第一型半导体结构110的材料为In0.53Al0.47As或实质上由In0.53Al0.47As所组成，且第一晶格常数为5.848，第一接触层104的材料为GaAs或实质上由GaAs所组成，且第二晶格常数为5.653，第二晶格常数和第一晶格常数之间的差距3.45％。此外，可以通过任何合适的方式获得晶格常数。举例来说，可以通过穿透式电子显微镜(transmission electron microscopy，TEM)作成绕射图案(diffraction pattern)来解析第一型半导体结构110及第一接触层104的晶格常数，或者，晶格常数信息可以通过XRD(X-射线绕射)得知。在本揭露内容中，「晶格常数」定义为一实质上无应变(unstrained)的层的晶格常数a0。
在一实施例中，第一接触层104的厚度可以在5纳米至100纳米的范围，例如50纳米。另外，第一接触层104的表面可以选择具有粗化结构，由此降低活性结构112发射出的光在半导体叠层S中产生全反射的机率，以提高光取出效率(light extractionefficiency)，由此进一步提升半导体元件100的亮度。
如图1所示，第一窗户层106设于第一接触层104和第一型半导体结构110之间。第一窗户层106可以用以增加半导体元件100的光取出效率，及/或使电流均匀地散布于半导体叠层S中。在一实施例中，第一窗户层106和第一接触层104为相同的材料，亦即第一窗户层106和第一接触层104具有相同的晶格常数(都具有第二晶格常数)，且与第一型半导体结构110的第一晶格常数的差距至少0.5％，例如第一接触层104及第一窗户层106的材料都为GaAs或实质上都由GaAs所组成。在另一实施例中，第一接触层104可以与第一窗户层106具有不同的材料，且第一窗户层106具有一晶格常数与第一晶格常数差距小于0.5％。在另一实施例中，第一窗户层106的材料也可以与基底102的材料相同，例如：第一接触层104为GaAs或实质上由GaAs所组成、第一窗户层106及基底102都为InP或实质上由InP所组成。
此外，第一接触层104和第一窗户层106的导电类型可以与第一型半导体结构110的导电类型相同。举例来说，第一接触层104、第一窗户层106和第一型半导体结构110的导电类型都为P型，并且第一接触层104、第一窗户层106和第一型半导体结构110中都具有相同的掺杂物，例如锌。第一接触层104和第一窗户层106的掺杂可以通过在外延成长期间原位掺杂及/或通过在外延成长之后使用一掺杂物进行注入。第一接触层104中的掺杂物的掺杂浓度大于第一型半导体结构110的掺杂浓度且大于1×1018/cm3，由此使第一接触层104与形成于其上的电极结构第一电极122之间具有较低的电阻值，较佳的，第一接触层104的掺杂物的掺杂浓度例如在2×1018/cm3至5×1019/cm3的范围。第一窗户层106具有较第一型半导体结构110厚的厚度或/且较低的掺杂浓度，可用以增加光取出率或提升横向电流散布能力。
第一接触层104中的掺杂物的掺杂浓度与第一窗户层106中的掺杂物的掺杂浓度不同。根据一些实施例，第一窗户层106中的掺杂物的掺杂浓度小于第一接触层104中的掺杂物的掺杂浓度。在一实施例中，第一窗户层106中的掺杂物的掺杂浓度可以在2×1016/cm3至1×1019/cm3的范围，例如4×1016/cm3至8×1018/cm3。
根据一些实施例，第一窗户层106的厚度可以大于第一接触层104的厚度。在一实施例中，第一窗户层106的厚度可以在300纳米至10000纳米的范围，较佳为500纳米至8000纳米的范围，在本实施例中，例如7000纳米。
如图1所示，一缓冲层108设置在第一窗户层106和第一型半导体结构110之间以缓解第一型半导体结构110和第一窗户层106之间的能阶差。详言之，第一窗户层106的价带能阶与第一型半导体结构110的价带能阶之间具有一价带能隙(valence band energy，Ev)差，第一窗户层106的导带能阶与第一型半导体结构110的导带能阶之间具有一导带能隙(conduction band energy，Ec)差，当价带能隙差及/或导带能隙差过大时，则需要提供额外的电压差来传输载流子，其可能导致半导体元件容易产生高顺向电压差(forwardvoltage，Vf)，进而造成半导体元件的饱和电流降低或提前失效等问题。因此，可以在第一窗户层106和第一型半导体结构110之间设置一缓冲层108以避免上述问题。缓冲层108具有一价带能阶介于第一型半导体结构110的价带能阶和第一窗户层106的价带能阶之间，及缓冲层108具有一导带能阶介于第一型半导体结构110的导带能阶和第一接触层104的导带能阶之间，以缓解第一型半导体结构110和第一窗户层106之间的能阶差，由此提升半导体元件100的可靠度。在另一实施例中，第一窗户层106可选择性地设置，且当半导体元件100未包含第一窗户层106时，缓冲层108可以设置于第一接触层104及第一型半导体结构110之间，且与第一接触层104及第一型半导体结构110直接接触。如上所述，缓冲层108可缓解第一接触层104及第一型半导体结构110之间的能阶差。
在一些实施例中，缓冲层108的材料可以包含四元半导体化合物，例如：AlGaInAs或InGaAsP。当第一接触层104为GaAs或实质上由GaAs所组成且第一型半导体层为InAlAs或实质上由InAlAs所组成时，缓冲层108的材料为(AlxGa1-x)0.47In0.53As，0<x<1或实质上由(AlxGa1-x)0.47In0.53As，0<x<1所组成。在另一实施例中，当第一接触层104为GaAs或实质上由GaAs所组成且第一型半导体层为InP或实质上由InP所组成时，缓冲层108的材料为InGaAsP或实质上由InGaAsP所组成。
当缓冲层108位于第一型半导体结构110和第一窗户层106(或第一接触层104)之间时，缓冲层108与第一型半导体结构110和第一窗户层106(或第一接触层104)具有相同的导电类型，且三者可以包含相同掺杂物。在一实施例中，缓冲层108中的掺杂物的掺杂浓度可以在5×1016/cm3至2×1018/cm3的范围，例如5×1017/cm3至1×1018/cm3。此外，缓冲层108的厚度可以在10nm至200nm的范围，例如100nm。
缓冲层108是可选择的(optional)，在一些实施例中，可以不设置缓冲层108，使得第一窗户层106直接接触第一型半导体结构110。此外，可以根据实际产品的特性调整缓冲层108的位置和数量。在另一些实施例中，可以设置两层以上的缓冲层，且这些缓冲层可以具有相同或不同的材料及/或掺杂浓度。举例来说，在一些实施例中，可以在第二型半导体结构114和第二窗户层116之间设置额外的缓冲层(图未示)。
如图1所示，第二窗户层116设于第二型半导体结构114和基底102之间，并且第二窗户层116远离第一型半导体结构110的第二侧S2。在一些实施例中，第二窗户层116的材料可以包含三五族半导体材料。在一些实施例中，第二窗户层116的材料可以包含透明导电材料。举例来说，第二窗户层116的材料可以包含但不限金属氧化物材料或半导体材料。金属氧化物可以包含但不限于氧化铟锡(ITO)、氧化铟(indium oxide，InO)、氧化锡(tinoxide，SnO)、氧化镉锡(chromium titanium oxide，CTO)、氧化锑锡(antimony tin oxide，ATO)、氧化铝锌(aluminum-doped zinc oxide，AZO)、氧化锌锡(zinc tin oxide，ZTO)、氧化镓锌(gallium doped zinc oxide，GZO)、氧化铟钨(indium tungsten oxide，IWO)、氧化锌(ZnO)、氧化镁(magnesium oxide，MgO)或氧化铟锌(IZO)。半导体材料可以包含但不限于磷化铟(InP)、砷化镓(GaAs)、砷化铝镓(AlGaAs)或磷化镓(GaP)等。第一窗户层106的材料可参考第二窗户层116的材料。在一实施例中，第二窗户层116的材料与第一窗户层106的材料相同，例如都为InP或实质上都由InP所组成。在其他实施例中，第二窗户层116的材料与第一窗户层106的材料不同，且分别为InP及GaAs或分别实质上由InP及GaAs所组成。
第二窗户层116具有第三晶格常数不同于第一接触层104的第二晶格常数。在一些实施例中，第三晶格常数与第二晶格常数之间的差距至少0.5％，例如在1％至6％的范围，较佳为2％至5％，更佳为3％至4.5％。如前所述，可以使用任何合适的方式解析第二窗户层116的第三晶格常数。在一些实施例中，第三晶格常数与第一晶格常数之间的差距不大于0.5％，且在另一实施例中，第三晶格常数与第一晶格常数的差距小于0.2％且大于0。上述的第三晶格常数和第一晶格常数的差距D2由下列公式(2)计算而得，其中d1代表第一晶格常数，d3代表第三晶格常数：
差距
Figure BDA0002330663870000121
在一实施例中，第二窗户层116中的掺杂物的掺杂浓度可以大于1×1016/cm3，例如在2×1016/cm3至1×1018/cm3的范围。在一些实施例中，第二窗户层116的厚度可以小于第一窗户层106的厚度。在另一实施例中，第二窗户层116的厚度大于第二型半导体结构114的厚度或第二窗户层116较第二型半导体结构114具有低的掺杂浓度，可用以增加光取出率或提升横向电流散布能力。根据一些实施例，第二窗户层116的厚度可以在100纳米至1000纳米的范围，例如500纳米。
如图1所示，在第二窗户层116和基底102之间可以选择设置第二接触层118，并且第二接触层118远离第一型半导体结构110的第二侧S2。第二接触层118的材料可以包含三五族半导体材料，范例如前所述，故不再赘述。第二接触层118、第二窗户层116的导电类型与第二型半导体结构114的导电类型相同。举例来说，第二接触层118、第二窗户层116和第二型半导体结构114的导电类型都为N型，并且第二接触层118、第二窗户层116和第二型半导体结构114都包含相同的掺杂物，例如硅。第二接触层118中的掺杂物的掺杂浓度与第二窗户层116中的掺杂物的掺杂浓度不同。根据一些实施例，第二接触层118中的掺杂物的掺杂浓度大于第二窗户层116中的掺杂物的掺杂浓度。在一实施例中，第二接触层118中的掺杂物的掺杂浓度可以大于5×1017/cm3，由此使第二接触层118与基底102之间具有较低的电阻值，第二接触层118的掺杂物的掺杂浓度例如在1×1018/cm3至1×1020/cm3的范围。
半导体元件100包含第一电极122和第二电极120分别位于半导体元件100的相对两侧，例如在本实施例中，第一接触层104位于第一型半导体结构110及第一电极122之间，基底102位于第二电极120及第二型半导体结构114之间，以形成垂直型的半导体元件100。但本发明不限于此，在另一些实施例中，第一电极122和第二电极120可以位于基底102的同一侧，以形成水平式的半导体元件。在一实施例，第一接触层104形成于第一型半导体结构110及第一电极122之间且仅对应于第一电极122的位置。
第一电极122和第二电极120均可用于连接外部电源并且将电流导入半导体元件100内。在一些实施例中，第一电极122的材料和第二电极120的材料可以各自独立地包含金属材料、合金材料、金属氧化物材料、或含碳材料。举例来说，金属材料可以包含但不限于铝(Al)、铬(Cr)、铜(Cu)、锡(Sn)、金(Au)、镍(Ni)、钛(Ti)、铂(Pt)、铅(Pb)、锌(Zn)、镉(Cd)、锑(Sb)或钴(Co)，合金材料包含上述金属组合的合金，且金属氧化物材料可以包含但不限于氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化铟钨(IWO)、氧化锌(ZnO)、或氧化铟锌(IZO)。含碳材料可以包含但不限于类钻碳薄膜(DLC)或石墨烯。
图2是根据一实施例绘示本揭露的半导体元件200的剖面示意图，图3是根据一实施例绘示本揭露的半导体元件200的上视图，图2对应为图3AA'线的剖面示意图。图2与图1以相同符号描述相同元件，并且这些元件的材料及特性如前所述，故不再赘述。本实施例的半导体元件200相较于图1所示的半导体元件100，经过一次芯片接合制作工艺，因此，半导体叠层S的顺序与图1相反，且第一型半导体结构110位于基底102和活性结构112之间。更者，在接合制作工艺后，第二接触层118及第二窗户层116位于活性结构112发射光的行进路径，因此，第二接触层118及第二窗户层116也可以选用不吸光材料，使第二接触层118及第二窗户层116的能隙分别大于活性结构112的能隙，例如选择InP作为不吸光材料。关于芯片接合制作工艺，容后续再做说明。
相较于图1的半导体元件100，半导体元件200除了基底102、半导体叠层S、第一电极122及第二电极120以外，另包含一反射结构130、一导电结构140及一粘结层124位于基底102及半导体叠层S之间。此外，在本实施例中，第一接触层104可以选择性省略，且第二接触层118、第二窗户层116及第二型半导体结构114的晶格常数、能隙差、掺杂浓度或厚度等特性，也可以分别参照图1所述的第一接触层104、第一窗户层106及第一型半导体结构110的关系。在本实施例中，如图2～图3所示，第二电极122包含一电极垫1221大致位于半导体叠层S的一上表面的中心位置，及多个延伸电极1222连接于电极垫1221且往远离电极垫1221的方向延伸，延伸电极1222用以将电流均匀扩散至半导体叠层S中。
详言之，半导体元件200包含粘结层124位于反射结构130和基底102之间，以将反射结构130和基底102接合。在一些实施例中，粘结层124可以包含多个从属层(图未示)，并且粘结层124的材料可以包含导电材料，例如金属氧化物材料、半导体材料、金属材料、金属合金材料或含碳材料。举例来说，金属氧化物可以包含但不限于氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化锌(ZnO)、氧化铟铈(indium cerium oxide，ICO)、氧化铟钨(IWO)、氧化铟钛(indium titanium oxide，ITiO)、氧化铟锌(IZO)、氧化铟镓(indium gallium oxide，IGO)、氧化镓铝锌(gallium and aluminum codoped zinc oxide，GAZO)。半导体材料可以包含但不限于磷化镓(GaP)。金属材料可以包含但不限于铜(Cu)、铝(Al)、锡(Sn)、金(Au)、银(Ag)、铅(Pb)、钛(Ti)、镍(Ni)、铂(Pt)或钨(W)。金属合金材料为包含上述金属材料的合金。含碳材料可以包含但不限于石墨烯(Graphene)。
反射结构130设置于基底102和半导体叠层S之间，用于反射活性结构112所发出的光，以增加半导体元件200的光取出效率(Light Extraction Efficiency，LEE)。在一些实施例中，反射结构130的材料可以包含但不限于金属材料或金属合金材料。金属材料可以包含但不限于铜(Cu)、铝(Al)、锡(Sn)、金(Au)、银(Ag)、铂(Pt)、钨(W)；金属合金材料为包含上述金属材料的合金。
在一些实施例中，如图2所示，反射结构130可以包含第三接触层132、阻障层134位于第三接触层132上、反射粘结层136位于阻障层134上以及反射层138位于反射粘结层136上。第三接触层132可以与下方粘结层124形成低电阻的接触。阻障层134可用于防止粘结层124的材料在制作工艺期间扩散至反射层138而破坏反射层138的结构，由此维持反射层138的反射率。反射粘结层136可用于连接反射层138与阻障层134。反射层138可用于反射活性结构112发出的光。但本发明不限于此，例如反射结构130可以包含更多的结构，并且第三接触层132、阻障层134、反射粘结层136和反射层138的材料可以各自独立地包含相同或不同的金属材料或金属合金材料。金属材料可以包含但不限于铜(Cu)、铝(Al)、锡(Sn)、金(Au)、银(Ag)、铅(Pb)、钛(Ti)、镍(Ni)、铂(Pt)、钨(W)；金属合金材料为包含上述金属材料的合金。
导电结构140位于反射结构130与第一接触层104之间。导电结构140对于活性结构112所发的光为透明，并且可用于增加第一接触层104与反射结构130之间的电流传导与扩散。在一些实施例中，导电结构140可与反射结构130共同形成全方位反射镜(Omni-Directional Reflector，ODR)，以进一步增加半导体元件200的光取出效率(lightextraction efficiency，LEE)。在一些实施例中，导电结构140的材料可以包含金属氧化物材料、含碳材料或上述材料的组合。金属氧化材料可以包含但不限于氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化锌(ZnO)、磷化镓(GaP)、氧化铟铈(ICO)、氧化铟钨(IWO)、氧化铟钛(ITiO)、氧化铟锌(IZO)、氧化铟镓(IGO)、或氧化镓铝锌(GAZO)。含碳材料可以包含但不限于石墨烯。
在一些实施例中，如图2所示，导电结构140包含一第一导电层142位于反射结构130上方，以及一第二导电层144位于半导体叠层S与第一导电层142之间。根据一些实施例，第一导电层142的材料与第二导电层144的材料可以不同。具体而言，第一导电层142的材料与第二导电层144的材料至少一元素相异，例如第一导电层142的材料为氧化铟锌(IZO)且第二导电层144的材料为氧化铟锡(ITO)。
根据一些实施例，如图2所示，在第二导电层144和第一接触层104之间设置绝缘层146，且绝缘层146与第二透明导电层144直接接触。在一些实施例中，绝缘层146的材料可以选择对于活性结构112所发的光的穿透率大于90％，并且绝缘层146的材料可以包含氧化物绝缘材料或非氧化物绝缘材料。举例来说，氧化物绝缘材料可以包含氧化硅(SiOx)或类似的材料；非氧化物绝缘材料可以包含氮化硅(SiNx)、苯并环丁烯(benzocyclobutene，BCB)、环烯烃聚合物(cyclo olefin copolymer，COC)或氟碳聚合物(fluorocarbon polymer)。在另一些实施例中，绝缘层146的材料可以包含卤化物或IIA族及VII族的化合物，例如氟化钙(calcium fluoride，CaF2)或氟化镁(magnesium fluoride，MgF2)，在一实施例中，绝缘层146的材料具有一折射率小于1.6。
在一些实施例中，绝缘层146可以包含多个孔隙141穿过绝缘层146，使得导电结构140经由这些孔隙141与半导体叠层S直接接触并电连接。
根据一些实施例，如图2所示，可以对第二接触层118及/或第二窗户层116的顶表面进行粗化制作工艺，使其具有粗糙表面，以散射活性结构112所发的光，提升半导体元件200的光取出效率。
图4A～图4B是根据一些实施例绘示在制造半导体元件的各个阶段的剖面示意图，是用以说明芯片接合制作工艺。在此实施例中，基底102为一非成长基板。如图4A所示，半导体叠层S外延成长于成长基板101上，且半导体叠层S与成长基板101之间可以选择性设有一牺牲层103，并且可以在如图4B所示的后续制作工艺中移除牺牲层103，以使第一接触层104、第一窗户层106、缓冲层108、第一型半导体结构110、活性结构112、第二型半导体结构114、第二窗户层116和第二接触层118脱离成长基板101。在一些实施例中，可以在形成第二接触层118之前，在成长基板101上形成牺牲层103。在一些实施例中，半导体元件不具有牺牲层103，使第二接触层118直接形成于成长基板101上。在另一些实施例中，第二接触层118与成长基板101之间另设有一缓冲结构(图未示)，以减少第二接触层118及其上各层的晶格缺陷，增加半导体叠层S的外延品质。在其他实施例中，半导体元件不具有牺牲层103但包含一蚀刻停止层(图未示)位于成长基板101及第二接触层118之间，后续通过蚀刻将成长基板101蚀刻并移除时，蚀刻停止层具有保护半导体叠层S的功效，避免半导体叠层S在蚀刻制作工艺中遭破坏，蚀刻停止层的材料例如可以为InGaAs或InGaP或实质上由InGaAs或InGaP所组成。
此外，根据一些实施例，牺牲层103包含一材料，该材料与第二接触层118的材料具有不同蚀刻选择比，例如砷化铝(aluminum arsenide，AlAs)。在一些实施例中，牺牲层103的移除可以使用湿式蚀刻制作工艺、干式蚀刻制作工艺、激光剥离制作工艺(laser lift-off，LLO)或前述的组合。
图4B是根据一些实施例绘示的在制造半导体元件的其一阶段的剖面示意图，通过基板转移技术，使第一接触层104、第一窗户层106、缓冲层108、第一型半导体结构110、活性结构112、第二型半导体结构114、第二窗户层116和第二接触层118经由粘着层(图未示)接合至非成长基板(基底102)，粘着层位于第一接触层104及非成长基板之间。接着移除牺牲层103，使第二接触层118与成长基板101脱离，但本发明不限于此。由于经过上下翻转，第一接触层104、第一窗户层106、缓冲层108、第一型半导体结构110、活性结构112、第二型半导体结构114、第二窗户层116和第二接触层118在非成长基板上的配置与图4A中在成长基板101上的配置相反。具体而言，如图4A所示，在上下翻转之前，活性结构112位于第一型半导体结构110和成长基板101之间；如图4B所示，在上下翻转之后，第一型半导体结构110位于非成长基板和活性结构112之间。
此外，成长基板101可以包含半导体材料，例如但不限于碳化硅(siliconcarbide，SiC)、砷化镓(gallium arsenide，GaAs)、磷化镓(gallium phosphide，GaP)、磷砷化镓(gallium arsenide phosphide，GaAsP)、硒化锌(zinc selenide，ZnSe)、磷化铟(indium phosphide，InP)等。在一些实施例中，成长基板101的材料可以包含但不限于蓝宝石(sapphire)。非成长基板的材料和成长基板101的材料可以相同或不同，在多数的实施例中，非成长基板具有与成长基板101不同的特性，例如相较于成长基板101，非成长基板具有更高的导热性、导电率、透明度或机械强度。
图5是根据一实施例的本揭露的半导体元件的部分范围的元素的浓度与深度以及掺杂物浓度与深度的关系图。具体而言，图5是根据图1的半导体元件100的部分结构的二次离子质谱法(secondary ion mass spectrometer，SIMS)的质谱图。但本发明不限于此，也可以利用其他技术得到半导体元件100的部分范围的元素的浓度与深度的关系图。在此所述的深度，是指由远离基底102的一侧往靠近基底102的一侧的方向上的深度，亦即越靠近基底102则深度越深。
如图5所示，根据半导体元件100中各层深度及顺序，质谱图可以大致分为七个区域A-G，A区实质上对应于第一接触层104的位置、B区实质上对应于第一窗户层106的位置、C区实质上对应于缓冲层108的位置、D区实质上对应于第一型半导体结构110的位置、E区实质上对应于活性结构112的位置、F区实质上对应于第二型半导体结构114的位置、G区实质上对应于第二窗户层116的位置。
如图5所示，质谱图包含第一掺杂物302、第二掺杂物304、第一元素306、第二元素308和第三元素310。第一接触层104、第一窗户层106、缓冲层108和第一型半导体结构110具有第一掺杂物302且第一掺杂物302使得上述层的导电型态成为P型，第一掺杂物为锌。第二型半导体结构114和第二窗户层116具有第二掺杂物304且第二掺杂物304使得上述层的导电型态成为N型，第二掺杂物为硅。第一元素、第二元素及第三元素则为组成各层主体(host)的元素，可以为三族元素或五族元素，在图5中，第一元素为铟、第二元素为铝及第三元素为镓，其都为三族元素，且第一元素的原子量大于第三元素的原子量，第二元素的原子量小于第三元素的原子量。第一掺杂物302及第二掺杂物304的浓度请见左方的纵轴，第一元素306、第二元素308和第三元素310的含量请见右方的纵轴。右方纵轴的元素含量表示单一元素的含量于各层中的相对关系。
在A区中，第一掺杂物302(锌)具有最高的浓度，其浓度大于1×1018/cm3，且第一掺杂物302的浓度随着深度增加而递减。具体而言，A区中的锌掺杂物具有第一掺杂浓度，且C区中的锌掺杂物具有第二掺杂浓度，第二掺杂浓度小于第一掺杂浓度。此外，E区中的锌掺杂物具有一第三掺杂浓度，第二掺杂浓度介于第一掺杂浓度以及该第三掺杂浓度之间。B区中的锌掺杂物也具有第四掺杂浓度，且第四掺杂浓度介于第一掺杂浓度及第二掺杂浓度之间。在一些实施例中，第一掺杂浓度对第二掺杂浓度的比值为10至100。
如图5所示，在G区中第二掺杂物304(硅)具有最高的掺杂浓度，且其浓度约为1×1018/cm3。具体而言，G区中的硅掺杂物具有第五掺杂浓度，且F区中的硅掺杂物具有第六掺杂浓度，第五掺杂浓度大于第六掺杂浓度。在一些实施例中，第五掺杂浓度对第六掺杂浓度的比值为约2至约100。
如图5所示，G区中的第一元素306(铟)具有最大的含量，且第一元素306的含量随着深度增加而递增。具体来说，C区、D区、E区和F区包含实质上大致相同含量的铟306，且C区、D区、E区和F区中的铟含量分别对A区中的铟含量的比值都大于1000，因此可视为A区不包含铟。上述「不包含」指的是「非故意添加」。
如图5所示，D区和F区中的第二元素308(铝)的含量大于E区中的第二元素308的含量。D区及F区包含实质上大致相同含量的铝308，且D区及F区中的铝含量分别对A区中的铝含量的比值都大于1000，因此可视为A区不包含铝。同样地，D区及F区中的铝含量分别对G区中的铝含量的比值都大于1000，也可视为G区不包含铝。
在A区及B区的第三元素310(镓)具有最高的含量，且E区的镓含量小于在A区及B区的镓含量。并且，相较于A区及B区中的镓含量，D区、F区和G区中的镓含量极小，详言之，A区中的镓含量对D区、F区和G区中的镓含量的比值都大于约1000，因此可视为D区、F区和G区不包含镓。
图6是根据另一实施例绘示半导体元件300的剖面示意图。为简化起见，将以相同符号描述相同或类似的结构。这些结构的形成方式和材料如前所述，故不再赘述。在此实施例中，相较于半导体元件100，半导体元件300不包含第二型半导体结构114、第二接触层118和缓冲层108。此外，半导体元件300为双异质结构(DH)，且活性结构112的材料为四元化合物半导体，例如为InGaAsP，第一接触层104的材料为二元化合物半导体，例如GaAs。在一实施例中，第一窗户层106的材料可以与第二窗户层116的材料相同，且与第一型半导体结构110的材料不同，例如第一窗户层106与第二窗户层116的材料都为InP或实质上由InP所组成。在另一实施例中，第一接触层104及第一窗户层106包含相同的材料，例如：GaAs，且与第二窗户层116的材料不同，第二窗户层的材料例如为InP。另外，半导体元件300的第二窗户层116中的掺杂物的掺杂浓度可以小于8×1017/cm3，例如在1×1016/cm3至5×1017/cm3的范围。
图7是根据另一实施例绘示半导体元件400的剖面示意图。为简化起见，将以相同符号描述相同或类似的结构。这些结构的形成方式和材料如前所述，故不再赘述。在此实施例中，第一电极122和第二电极120是位于基底102的同一侧，以形成一水平式的半导体元件400。在另一实施例中，可以选择设有接合层126于半导体叠层S及基底102之间。接合层126的材料可以包含绝缘材料，举例来说，绝缘材料可以包含但不限于氧化硅(SiO2)、氧化铝(Al2O3)、氮化铝(AlN)或苯并环丁烯(BCB)等。在这些实施例中，上述基底102可以选用对活性结构112所发出的光为透明的材料，使半导体元件可由基底102那一侧出光，且可将半导体元件以倒装(flip)的方式，使第一电极122及第二电极120朝下接合于电路板。
图8为本揭露内容一实施例的半导体元件的封装结构示意图。请参照图8，封装结构500包含半导体元件100、封装板51、载体53、接合线55、接触结构56以及封装材料58。封装板51可包含陶瓷或玻璃材料。封装板51中具有多个通孔52。通孔52中可填充有导电性材料如金属等而有助于导电或/且散热。载体53位于封装板51一侧的表面上，且也包含导电性材料，如金属。接触结构56位于封装板51另一侧的表面上。在本实施例中，接触结构56包含接触垫56a以及接触垫56b，且接触垫56a以及接触垫56b可通过通孔52而与载体53电连接。在一实施例中，接触结构56可进一步包含散热垫(thermal pad)(未绘示)，例如位于接触垫56a与接触垫56b之间。半导体元件100位于载体53上，且可为本揭露内容任一实施例所述的半导体元件。在本实施例中，载体53包含第一部分53a及第二部分53b，半导体元件100通过接合线55而与载体53的第二部分53b电连接。在另一实施例中，半导体元件100可直接地设置于封装板51上而不设置于载体53上，且与接触结构56形成电连接。
接合线55的材质可包含金属，例如金、银、铜、铝或至少包含上述任一元素的合金。封装材料58覆盖于半导体元件100上，具有保护半导体元件100的效果。具体来说，封装材料58可包含树脂材料如环氧树脂(epoxy)、硅氧烷树脂(silicone)等。封装材料58还可包含多个波长转换粒子(图未示)以转换半导体元件50所发出的第一光为一第二光。第二光的波长大于第一光的波长。在其他实施例中，上述封装结构500中的半导体元件100可以为半导体元件200或300，或者，在一些实施例中，封装结构500包含多个半导体元件100、200及/或300，且该些多个半导体元件100、200及/或300可以串联、并联或串并连接。
本发明根据一些实施例提供一种半导体元件，此半导体元件中的一或多层接触层及/或窗户层选用吸收波长与活性结构的发光波长不同的材料，以避免活性结构发出的光被接触层及/或窗户层吸收，提升发光效率，并且可以省略用于移除影响亮度的接触层及/或窗户层的制作工艺步骤。此外，还可以对接触层进行粗化制作工艺，以进一步提升发光效率。
另外，本发明根据一些实施例，在半导体元件中设置缓冲层于接触层和型半导体层之间，以缓解接触层和第一型或第二型半导体层之间的价带能阶及/或导带能阶差异，避免产生半导体元件饱和电流降低或提前失效等问题，进而提升半导体元件的可靠度。
本揭露的发光元件可应用于照明、显示、通讯、感测、电源系统等领域的产品，例如灯具、监视器、手机、平板电脑、车用仪表板、电视、传感器、电脑、穿戴设备(如手表、手环、项链等)、交通号志、户外显示器等。
虽然结合以上多个实施例公开了本发明，但这些实施例并非用于限定本发明。本发明所属技术领域中具有通常知识者应可理解，他们能以本发明实施例为基础，做各式各样的改变、取代和替换，以达到与在此描述的多个实施例相同的目的及/或优点。本发明所属技术领域中具有通常知识者也可理解，此类修改或设计并未悖离本发明的精神和范围。因此，本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (10)

1.一种半导体元件，其特征在于，包含：
第一型半导体结构，具有第一晶格常数，且包含第一侧及第二侧相对于该第一侧；
活性结构，位于该第一侧上，且发出一辐射，且该辐射的峰值波长介于1000纳米至2000纳米之间；以及
第一接触层，位于该第二侧上，具有第二晶格常数，且包含第一掺杂物，具有第一掺杂浓度大于1×1018/cm3；
其中，该第二晶格常数与该第一晶格常数之间的差距至少0.5％。
2.如权利要求1所述的半导体元件，其中该活性结构包含第一元素且该第一接触层不包含该第一元素。
3.如权利要求2所述的半导体元件，其中该活性结构包含第二元素不同于该第一元素，且该第一接触层不包含该第二元素。
4.如权利要求2或3所述的半导体元件，其中该第一型半导体结构包含该第一元素。
5.如权利要求3所述的半导体元件，其中该第一元素为铟，该第二元素为铝。
6.如权利要求1所述的半导体元件，另包含缓冲层，位于该第一接触层与该第一型半导体结构之间，该缓冲层包含四元半导体化合物。
7.如权利要求6所述的半导体元件，其中该缓冲层包含第一元素且该第一接触层不包含该第一元素。
8.如权利要求6所述的半导体元件，其中该缓冲层包含具有第二掺杂浓度的该第一掺杂物，且该活性结构包含具有第三掺杂浓度的该第一掺杂物，其中该第二掺杂浓度介于该第一掺杂浓度以及该第三掺杂浓度之间。
9.如权利要求1所述的半导体元件，另包含第一窗户层，位于该第一接触层及该第一型半导体结构之间，且该第一窗户层与该第一接触层具有相同的材料。
10.如权利要求1所述的半导体元件，另包含基板，其中该第一型半导体结构位于该第一接触层及该基板之间。
CN201911334812.9A 2018-12-24 2019-12-23 半导体元件 Pending CN111354842A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107146841 2018-12-24
TW107146841 2018-12-24

Publications (1)

Publication Number Publication Date
CN111354842A true CN111354842A (zh) 2020-06-30

Family

ID=71098914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911334812.9A Pending CN111354842A (zh) 2018-12-24 2019-12-23 半导体元件

Country Status (4)

Country Link
US (1) US11239388B2 (zh)
JP (1) JP2020102629A (zh)
CN (1) CN111354842A (zh)
TW (1) TW202038482A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830100B (zh) * 2021-12-13 2024-01-21 晶元光電股份有限公司 半導體光電元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048036A (en) 1989-09-18 1991-09-10 Spectra Diode Laboratories, Inc. Heterostructure laser with lattice mismatch
JP4057802B2 (ja) 2001-09-05 2008-03-05 株式会社日立製作所 半導体光素子
US7126160B2 (en) * 2004-06-18 2006-10-24 3M Innovative Properties Company II-VI/III-V layered construction on InP substrate
US20070238281A1 (en) * 2006-03-28 2007-10-11 Hudait Mantu K Depositing polar materials on non-polar semiconductor substrates
US8642369B2 (en) * 2009-03-03 2014-02-04 Zn Technology, Inc. Vertically structured LED by integrating nitride semiconductors with Zn(Mg,Cd,Be)O(S,Se) and method for making same
DE102011050450A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN103474530B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管
JP6024278B2 (ja) 2012-08-10 2016-11-16 住友電気工業株式会社 発光素子
WO2016160319A1 (en) * 2015-04-02 2016-10-06 Applied Materials, Inc. Mocvd growth of highly mismatched iii-v cmos channel materials on silicon substrates
WO2018160746A1 (en) * 2017-02-28 2018-09-07 University Of Iowa Research Foundation Cascaded broadband emission

Also Published As

Publication number Publication date
US20200203570A1 (en) 2020-06-25
US11239388B2 (en) 2022-02-01
TW202038482A (zh) 2020-10-16
JP2020102629A (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
US10236411B2 (en) Light-emitting device
US20160190388A1 (en) Semiconductor light emitting device
KR101722110B1 (ko) 그레이드 영역을 포함하는 반도체 발광 장치
US20240030376A1 (en) Light-emitting device
US20230335669A1 (en) Semiconductor device
US11239388B2 (en) Semiconductor device
CN112349826A (zh) 光电半导体装置
TWI657595B (zh) 光電半導體元件
US11588072B2 (en) Semiconductor device and semiconductor component including ihe same
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
CN115084182A (zh) 半导体元件及其制造方法、半导体装置及显示面板
TWI785930B (zh) 光電半導體裝置
TW202044618A (zh) 半導體元件
CN220569701U (zh) 半导体元件及半导体组件
TWI752295B (zh) 光電半導體裝置
US11233171B2 (en) Semiconductor device
CN220358110U (zh) 半导体元件及包含其的半导体装置
US11894487B2 (en) Light emitting device
CN114497300B (zh) 发光二极管和发光装置
US20240113257A1 (en) Light-emitting diode and light-emitting device
US20240079524A1 (en) Semiconductor device
JP6697020B2 (ja) 窒素及びリンを含有する発光層を有する発光ダイオード
US10396246B2 (en) Optoelectronic device and method for manufacturing the same
TW202412336A (zh) 半導體元件
KR20120067983A (ko) 발광 다이오드

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination