TW202038482A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW202038482A
TW202038482A TW108147163A TW108147163A TW202038482A TW 202038482 A TW202038482 A TW 202038482A TW 108147163 A TW108147163 A TW 108147163A TW 108147163 A TW108147163 A TW 108147163A TW 202038482 A TW202038482 A TW 202038482A
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
contact layer
semiconductor device
semiconductor structure
Prior art date
Application number
TW108147163A
Other languages
English (en)
Inventor
陳孟揚
李榮仁
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW202038482A publication Critical patent/TW202038482A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一種半導體元件包含第一型半導體結構、活性結構及第一接觸層。第一型半導體結構具有第一晶格常數,且包含第一側及第二側相對於第一側。活性結構位於第一型半導體結構的第一側上且發出一輻射,且輻射的峰值波長介於1000奈米至2000奈米之間。第一接觸層位於第一型半導體結構的第二側上,且具有第二晶格常數。第一接觸層包含第一摻雜物具有第一摻雜濃度大於1×1018 /cm3 。第二晶格常數與第一晶格常數之間的差距至少0.5%。

Description

半導體元件
本發明是關於半導體元件,特別是一種具有晶格常數差異的半導體元件。
隨著科技日新月異,半導體元件在資訊傳輸及能量轉換等領域扮演非常重要的角色,相關材料的研究開發也持續進行。舉例而言,半導體材料可應用於各種光電元件如發光二極體(light emitting diode,LED)、雷射二極體(laser diode,LD)、太陽能電池(solar cell)、功率元件(power device)、聲波感測器(acoustic wave sensor)等,亦可應用於照明、顯示、通訊、感測、電源系統等領域。
發光二極體之發光原理是施加電流,使N型半導體層中的電子和P型半導體層中的電洞結合,以將電能轉換為光能。發光二極體具有耗電量低以及壽命長等優點,因此已逐漸取代傳統光源而大量被應用於交通號誌、背光模組、各式照明及醫療設備等。發射紅外線的發光二極體在感測系統、辨識系統、監視系統及車用光源上,亦有相當的應用市場及潛力。
根據本發明的一些實施例,提供一種半導體元件。半導體元件包含第一型半導體結構、活性結構及第一接觸層。第一型半導體結構具有第一晶格常數,且包含第一側及第二側相對於第一側。活性結構位於第一型半導體結構的第一側上且發出一輻射,且輻射的峰值波長介於1000奈米至2000奈米之間。第一接觸層位於第一型半導體結構的第二側上,且具有第二晶格常數。第一接觸層包含第一摻雜物具有第一摻雜濃度大於1×1018 /cm3 。第二晶格常數與第一晶格常數之間的差距至少0.5%。
以下概述一些實施例,以使得本發明所屬技術領域中具有通常知識者可以更容易理解本發明。然而,這些實施例只是範例,並非用於限制本發明。可以理解的是,本發明所屬技術領域中具有通常知識者可以根據需求調整以下描述的實施例,例如改變製程順序及/或包含比在此描述的更多或更少步驟。
此外,可以在以下敘述的實施例的基礎上添加其他元件或步驟。舉例來說,「在第一層/結構上形成第二層/結構」的描述可能包含第一層/結構與第二層/結構直接接觸的實施例,也可能包含第一層/結構與第二層/結構之間具有其他元件,使得第一層/結構與第二層/結構不直接接觸的實施例,並且第一層/結構與第二層/結構的空間相對關係可能隨著裝置在不同方位操作或使用而改變。另外,本發明可能在不同的實施例中重複參考數字及/或字母,此重複是為了簡化和清楚,而非用以表示所討論的不同實施例之間的關係。此外,於本揭露內容中,一層「實質上由X材料所組成」之敘述表示該層的主要組成為X材料,但並不排除包含摻雜物或不可避免的雜質。
在本發明實施例中,若無特別說明,化學表示式可以包含「符合化學劑量之化合物」及「非符合化學劑量之化合物」,其中「符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量相同,並且「非符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量不同。舉例來說,化學表示式為AlGaAs代表包含三族元素鋁(Al)及/或鎵(Ga),以及包含五族元素砷(As),其中三族元素(鋁及/或鎵)的總元素劑量可以與五族元素(砷)的總元素劑量相同或相異。
另外,若由化學表示式表示的各化合物為符合化學劑量之化合物時,AlGaAs 代表 Alx1 Ga(1-x1) As,其中0>x1>1;AlInP 代表Alx2 In(1-x2) P,其中0>x2>1;AlGaInP代表(Aly1 Ga(1-y1) )1-x3 Inx3 P,其中0>x3>1且0>y1>1;AlGaInAs代表(Aly2 Ga(1-y2) )1-x4 Inx4 As,其中0>x4>1且0>y2>1;AlGaN 代表Alx5 Ga(1-x5) N,其中0>x5>1;AlAsSb 代表 AlAsx6 Sb(1-x6) ,其中0>x6>1;InGaP代表Inx7 Ga1-x7 P,其中0>x7>1;InGaAsP代表Inx8 Ga1-x8 As1-y3 Py3 ,其中0>x8>1且0>y3>1;InGaAsN 代表 Inx9 Ga1-x9 As1-y4 Ny4 ,其中0>x9>1且0>y4>1;AlGaAsP代表Alx10 Ga1-x10 As1-y5 Py5 ,其中0>x10>1且0>y5>1;InGaAs代表Inx11 Ga1-x11 As,其中0>x11 >1。
為了方便說明,下文將以四元發光二極體描述本發明,但本發明不限於此。本發明也可應用於其他類型的半導體元件,例如二元、三元發光二極體或其他半導體元件,並且半導體元件的兩個電極可以分別位於半導體元件的兩側或位於半導體元件的同一側。所述「四元」、「三元」、「二元」分別指發光二極體的半導體疊層包含四種、三種、兩種元素組成的化合物
以下根據本發明的一些實施例描述半導體元件,且特別適用於發射近場紅外線(near-infrared ray,NIR)的發光元件。本實施例提出一種半導體元件,當此半導體元件為發光二極體時,靠近出光面的接觸層及/或窗戶層選用一不吸光材料。此不吸光材料的吸收波長與活性結構的發光波長不同,因此不會吸收活性結構發出的光,可以提升發光效率。此外,由於後續無須再經額外製程將接觸層移除,可以減少製程步驟。另外,還可以對接觸層及/或窗戶層進行粗化製程,以進一步提升半導體元件的亮度。在一些實施例中,活性結構的材料包含四元化合物半導體,例如AlInGaAs或InGaAsP,不吸光材料可以包含二元化合物半導體,例如GaAs或InP。在另一實施例中,活性結構為AlInGaAs或實質上由AlInGaAs所組成,不吸光材料實質上由GaAs或InP所組成;在又一實施例中,活性結構為InGaAsP或實質上由InGaAsP所組成,不吸光材料實質上由GaAs或InP所組成。
第1圖是根據一實施例之半導體元件100的剖面示意圖。半導體元件100包含基底102及一半導體疊層S位於基底102上。半導體疊層S包含第一接觸層104、第一窗戶層106、緩衝層108、第一型半導體結構110、活性結構112、第二型半導體結構114、第二窗戶層116和第二接觸層118。
在一些實施例中,半導體疊層S可以透過磊晶方法成長於基底102上或是接合至基底102上,亦即基底102可為成長基板或是非成長基板。基底102可用以支持位於其上之半導體疊層S與其它層或結構,基底102對於活性結構112所發射的光可為透明、半透明或不透明,亦可以為導電、半導體或絕緣。在本實施例中,半導體元件100為一垂直式型態,因此,基底102係為一導電材料,且包含金屬材料、金屬合金材料、金屬氧化物材料、半導體材料或含碳材料。金屬材料包含銅(Cu)、鋁(Al)、鉻(Cr)、錫(Sn)、金(Au)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鉛(Pb)、鋅(Zn)、鎘(Cd)、銻(Sb)或鈷(Co) ;金屬合金材料為包含上述金屬材料之合金;半導體材料可以包含但不限於IV族半導體或III-V族半導體,例如:矽(Si)、鍺(Ge)、碳化矽(SiC)、氮化鎵(GaN)、磷化鎵(GaP)、砷化鎵(GaAs)、磷砷化鎵(AsGaP)或磷化銦(InP)等;金屬氧化物材料可以包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO);含碳材料可以包含但不限於類鑽碳薄膜(Diamond-Like carbon,DLC)或石墨烯。在另一實施例中,當半導體元件100為非垂直式型態時,基底102可包含絕緣材料,例如藍寶石(sapphire)、玻璃(glass)、絕緣氮化物(如:SiN)或絕緣氧化物(如SiO2 )等。在本實施例中,半導體元件為近場紅外線發光元件,且基底102的材料包含磷化銦(InP)或砷化鎵(GaAs),例如基底102的材料為InP或GaAs或者實質上由InP或GaAs所組成。
在一些實施例中,第二接觸層118、第二窗戶層116、第二型半導體結構114、活性結構112、第一型半導體結構110、緩衝層108、第一窗戶層106和第一接觸層104的形成可以藉由磊晶方法依次成長於基底102或一成長基板(圖未示)上,磊晶方法包含有機金屬化學氣相沉積法(Metal Organic Chemical Vapor Deposition,MOCVD) 、分子束磊晶法(Molecular Beam Epitaxy,MBE)、氫化物氣相磊晶法(Hydride Vapor Phase Epitaxy,HVPE)、類似的方法或前述之組合。
在一些實施例中,第一接觸層104、第一窗戶層106、第一型半導體結構110、活性結構112、第二型半導體結構114、第二窗戶層116和第二接觸層118的材料可以各自獨立地包含三五族化合物半導體材料,例如可以包含AlGaInAs、AlGaAs、AlInAs、GaInAs、AlAs、GaAs、InAs、AlGaInP、AlGaP、AlInP、GaInP、AlP、GaP、InP、AlInGaN、AlInN、AlGaN、InGaN、AlAsSb、AlSb、AsSb、InGaAsP、InAsP、GaAsP、InGaAsN、InAsN、GaAsN、InN、AlGaAsP、AlAsP或類似的三五族化合物半導體材料。
如第1圖所示,活性結構112位於第一型半導體結構110及第二型半導體結構114之間。當本揭露之半導體元件100為發光元件時,第一型半導體結構110及第二型半導體結構114例如為包覆層(cladding layer)及/或限制層(confinement layer),可分別提供電子、電洞且具有一大於活性層之能隙,藉此提高電子、電洞於活性結構112中結合以發光的機率。活性結構112可以發出一輻射。舉例來說,對於近場紅外線發光元件,此輻射具有介於1000奈米至2000奈米之間的峰值波長(peak wavelength),較佳為介於1200奈米至1800奈米之間的峰值波長,例如1250奈米至1650奈米。
活性結構112可以包含單異質結構(single heterostructure,SH)、雙異質結構(double heterostructure,DH)、雙側雙異質結構 (double-side double heterostructure,DDH)或多重量子井(multiple quantum wells,MQW)結構。在一些實施例中,活性結構112為多重量子井結構,其包含交替堆疊的複數能障層(barrier layer)與複數井層(well layer),且能障層具有比井層更高的能隙。在一些實施例中,能障層與井層可以各自獨立地包含四元材料或三元材料。根據一些實施例,活性結構112可以包含鋁(Al)、鎵(Ga)、銦(In)、磷(P)或砷(As),且較佳為不包含氮(N)的四元化合物例如: AlGaInAs、InGaAsP 。
如第1圖所示,第一型半導體結構110和第二型半導體結構114分別位於活性結構112的兩側,第一型半導體結構110和第二型半導體結構114可以為單層或多層,且能隙大於活性結構112,用以將載子(carrier)侷限於活性結構112中並有效地防止活性結構112的載子溢流、及/或分別提供電子、電洞至活性結構112中。在一些實施例中,第一型半導體結構110及第二型半導體結構114可以包含三五族半導體材料,且範例如前所述,故不再贅述。根據一些實施例,第一型半導體結構110及第二型半導體結構114較佳為包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)、銦(In)或前述之組合,且較佳為不包含氮(N)的三元或二元化合物例如:InAlAs或InP。
在一些實施例中,第一型半導體結構110具有第一導電類型,且第二型半導體結構114具有第二導電類型,其中第一導電類型與第二導電類型不同。舉例而言,第一導電類型與第二導電類型可分別為P型及N型,或者分別為N型及P型。第一型半導體結構110及第二型半導體結構114例如是藉由添加不同的摻雜物(dopant)而具有不同的導電類型,例如第一型半導體結構110包含一摻雜物,第二型半導體結構114具有一另一摻雜物不同於第一型半導體結構110的摻雜物。具體而言,上述摻雜物可以包含鎂(Mg)、鋅(Zn)、矽(Si)、或碲(Te)等。在一些實施例中,可以藉由在磊晶成長期間原位(in-situ)摻雜及/或藉由在磊晶成長之後使用P型或N型摻雜物執行佈植(implanting)製程來進行第一型半導體結構110和第二型半導體結構114的摻雜。舉例來說,在本實施例中,第一型半導體結構110的摻雜物為鋅且第二型半導體結構114的摻雜物為矽。
在一實施例中,第一型半導體結構110中的摻雜物的摻雜濃度及第二型半導體結構114中的摻雜物的摻雜濃度可以各自獨立地在1×1016 /cm3 至5×1018 /cm3 的範圍。在一實施例中,第一型半導體結構110中的摻雜物的摻雜濃度可以大於第二型半導體結構114中的摻雜物的摻雜濃度。舉例來說,第一型半導體結構110中的摻雜物的摻雜濃度為1×1017 /cm3 至1×1018 /cm3 ,較佳為3×1017 /cm3 至8×1017 /cm3 ,且第二型半導體結構114中的摻雜物的摻雜濃度為3×1016 /cm3 約1×1018 /cm3 ,較佳為5×1016 /cm3 至9×1017 /cm3 。根據一些實施例,第一型半導體結構110的厚度和第二型半導體結構114的厚度可以各自獨立地在100奈米至1200奈米的範圍,例如皆於200奈米至1000奈米的範圍。
本揭露之實施例的描述將以第一接觸層104和第一窗戶層106包含相同的不吸光材料,且不吸光材料以GaAs為例,而第一型半導體結構110、活性結構112、第二型半導體結構114、第二窗戶層116和第二接觸層118可以各自獨立地包含任何合適的材料,但本發明不限於此。在另一實施例中,第一接觸層104和第一窗戶層106可以各自獨立地包含不同的不吸光材料,例如分別為GaAs及InP。此外,第二接觸層118和第二窗戶層116可以包含相同或不同的不吸光材料,而第一接觸層104和第一窗戶層106可以各自獨立地包含任何合適的材料。或者在另一實施例中,第一接觸層104、第一窗戶層106、第二接觸層118和第二窗戶層116包含不吸光材料,並且這些不吸光材料可以相同或不同。
如第1圖所示,半導體元件100包含第一接觸層104位於第一型半導體結構110上方,使第一型半導體結構110位於第一接觸層104和基底102之間。具體而言,第一型半導體結構110包含第一側S1和第二側S2相對於第一側S1,且第二側S2相較於第一側S1遠離基底102。活性結構112設置於第一側S1且第一接觸層104設置於第二側S2。第一接觸層104的能隙大於活性結構112及第一型半導體結構110的能隙,避免第一接觸層104吸收光而導致半導體元件100的效率降低。在一實施例中,第一接觸層104的能隙與活性結構112的能隙的差距為0.3 eV至0.8 eV,較佳為0.4 eV至0.7 eV。
此外,第一型半導體結構110具有第一晶格常數(lattice constant)且第一接觸層104具有第二晶格常數,其中第一晶格常數與第二晶格常數不同,亦即第一型半導體結構110與第一接觸層104是晶格失配(lattice mismatch)。當第一型半導體結構11由單層所組成時,該單層之晶格常數即定義為第一晶格常數。當第一型半導體結構11由多層所組成時,該些多層的晶格常數的平均值(算術平均數)即定義為第一晶格常數。在一些實施例中,第二晶格常數和第一晶格常數之間的差距至少0.5%,例如在1%至6%的範圍,較佳為2%至5%,更佳為3%至4.5%。上述之第二晶格常數和第一晶格常數的差距D1係由下列公式(1)計算而得,其中d1代表第一晶格常數,d2代表第二晶格常數:
差距D1=
Figure 02_image001
…公式(1)
在本實施例中,第一型半導體結構110的材料為 In0.53 Al0.47 As或實質上由In0.53 Al0.47 As所組成,且第一晶格常數為5.848,第一接觸層104的材料為GaAs或實質上由GaAs所組成,且第二晶格常數為5.653,第二晶格常數和第一晶格常數之間的差距3.45%。此外,可以藉由任何合適的方式獲得晶格常數。舉例來說,可以藉由穿透式電子顯微鏡(transmission electron microscopy,TEM)作成繞射圖案(diffraction pattern)來解析第一型半導體結構110及第一接觸層104的晶格常數,或者,晶格常數資訊可以藉由XRD(X-射線繞射)得知。在本揭露內容中,「晶格常數」係定義為一實質上無應變(unstrained)之層的晶格常數a0
在一實施例中,第一接觸層104的厚度可以在5奈米至100奈米的範圍,例如50奈米。另外,第一接觸層104的表面可以選擇具有粗化結構,藉此降低活性結構112發射出的光在半導體疊層S中產生全反射的機率,以提高光取出效率(light extraction efficiency),藉此進一步提升半導體元件100的亮度。
如第1圖所示,第一窗戶層106設於第一接觸層104和第一型半導體結構110之間。第一窗戶層106係可以用以增加半導體元件100的光取出效率,及/或使電流均勻地散布於半導體疊層S中。在一實施例中,第一窗戶層106和第一接觸層104為相同的材料,亦即第一窗戶層106和第一接觸層104具有相同的晶格常數(皆具有第二晶格常數),且與第一型半導體結構110的第一晶格常數的差距至少0.5%,例如第一接觸層104及第一窗戶層106的材料皆為GaAs或實質上皆由GaAs所組成。在另一實施例中,第一接觸層104可以與第一窗戶層106具有不同的材料,且第一窗戶層106具有一晶格常數與第一晶格常數差距小於0.5%。在另一實施例中,第一窗戶層106的材料亦可以與基底102的材料相同,例如:第一接觸層104為GaAs或實質上由GaAs所組成、第一窗戶層106及基底102皆為InP或實質上由InP所組成。
此外,第一接觸層104和第一窗戶層106的導電類型可以與第一型半導體結構110的導電類型相同。舉例來說,第一接觸層104、第一窗戶層106和第一型半導體結構110的導電類型皆為P型,並且第一接觸層104、第一窗戶層106和第一型半導體結構110中皆具有相同的摻雜物,例如鋅。第一接觸層104和第一窗戶層106的摻雜可以藉由在磊晶成長期間原位摻雜及/或藉由在磊晶成長之後使用一摻雜物進行佈植。第一接觸層104中的摻雜物的摻雜濃度大於第一型半導體結構110的摻雜濃度且大於1×1018 /cm3 ,藉此使第一接觸層104與形成於其上的電極結構第一電極122之間具有較低的電阻值,較佳的,第一接觸層104的摻雜物的摻雜濃度例如在2×1018 /cm3 至5×1019 /cm3 的範圍。第一窗戶層106具有較第一型半導體結構110厚的厚度或/且較低的摻雜濃度,可用以增加光取出率或提升橫向電流散布能力。
第一接觸層104中的摻雜物的摻雜濃度與第一窗戶層106中的摻雜物的摻雜濃度不同。根據一些實施例,第一窗戶層106中的摻雜物的摻雜濃度小於第一接觸層104中的摻雜物的摻雜濃度。在一實施例中,第一窗戶層106中的摻雜物的摻雜濃度可以在2×1016 /cm3 至1×1019 /cm3 的範圍,例如4×1016 /cm3 至8×1018 /cm3
根據一些實施例,第一窗戶層106的厚度可以大於第一接觸層104的厚度。在一實施例中,第一窗戶層106的厚度可以在300奈米至10000奈米的範圍,較佳為500奈米至8000奈米的範圍,在本實施例中,例如7000奈米。
如第1圖所示,一緩衝層108設置在第一窗戶層106和第一型半導體結構110之間以緩解第一型半導體結構110和第一窗戶層106之間的能階差。詳言之,第一窗戶層106的價帶能階與第一型半導體結構110的價帶能階之間具有一價帶能隙(valence band energy,Ev)差,第一窗戶層106的導帶能階與第一型半導體結構110的導帶能階之間具有一導帶能隙(conduction band energy,Ec)差,當價帶能隙差及/或導帶能隙差過大時,則需要提供額外的電壓差來傳輸載子,其可能導致半導體元件容易產生高順向電壓差(forward voltage,Vf),進而造成半導體元件的飽和電流降低或提前失效等問題。因此,可以在第一窗戶層106和第一型半導體結構110之間設置一緩衝層108以避免上述問題。緩衝層108具有一價帶能階介於第一型半導體結構110的價帶能階和第一窗戶層106的價帶能階之間,及緩衝層108具有一導帶能階介於第一型半導體結構110的導帶能階和第一接觸層104的導帶能階之間,以緩解第一型半導體結構110和第一窗戶層106之間的能階差,藉此提升半導體元件100的可靠度。在另一實施例中,第一窗戶層106可選擇性地設置,且當半導體元件100未包含第一窗戶層106時,緩衝層108可以設置於第一接觸層104及第一型半導體結構110之間,且與第一接觸層104及第一型半導體結構110直接接觸。如上所述,緩衝層108可緩解第一接觸層104及第一型半導體結構110之間的能階差。
在一些實施例中,緩衝層108的材料可以包含四元半導體化合物,例如:AlGaInAs或InGaAsP。當第一接觸層104為GaAs或實質上由GaAs所組成且第一型半導體層為InAlAs或實質上由InAlAs所組成時,緩衝層108的材料為(Alx Ga1-x )0.47 In0.53 As,0>x>1或實質上由(Alx Ga1-x )0.47 In0.53 As所組成,0>x>1。在另一實施例中,當第一接觸層104為GaAs或實質上由GaAs所組成且第一型半導體層為InP或實質上由InP所組成時,緩衝層108的材料為InGaAsP或實質上由InGaAsP所組成。
當緩衝層108位於第一型半導體結構110和第一窗戶層106 (或第一接觸層104)之間時,緩衝層108與第一型半導體結構110和第一窗戶層106 (或第一接觸層104)具有相同的導電類型,且三者可以包含相同摻雜物。在一實施例中,緩衝層108中的摻雜物的摻雜濃度可以在5×1016 /cm3 至2×1018 /cm3 的範圍,例如5×1017 /cm3 至1×1018 /cm3 。此外,緩衝層108的厚度可以在10 nm至200 nm的範圍,例如100 nm。
緩衝層108是可選擇的(optional),在一些實施例中,可以不設置緩衝層108,使得第一窗戶層106直接接觸第一型半導體結構110。此外,可以根據實際產品的特性調整緩衝層108的位置和數量。在另一些實施例中,可以設置兩層以上的緩衝層,且這些緩衝層可以具有相同或不同的材料及/或摻雜濃度。舉例來說,在一些實施例中,可以在第二型半導體結構114和第二窗戶層116之間設置額外的緩衝層(圖未示)。
如第1圖所示,第二窗戶層116設於第二型半導體結構114和基底102之間,並且第二窗戶層116遠離第一型半導體結構110的第二側S2。在一些實施例中,第二窗戶層116的材料可以包含三五族半導體材料。在一些實施例中,第二窗戶層116的材料可以包含透明導電材料。舉例來說,第二窗戶層116的材料可以包含但不限金屬氧化物材料或半導體材料。金屬氧化物可以包含但不限於氧化銦錫(ITO)、氧化銦(indium oxide,InO)、氧化錫(tin oxide,SnO)、氧化鎘錫(chromium titanium oxide,CTO)、氧化銻錫(antimony tin oxide,ATO)、氧化鋁鋅(aluminum-doped zinc oxide,AZO)、氧化鋅錫(zinc tin oxide,ZTO)、氧化鎵鋅(gallium doped zinc oxide,GZO)、氧化銦鎢(indium tungsten oxide,IWO)、氧化鋅(ZnO)、氧化鎂(magnesium oxide,MgO)或氧化銦鋅(IZO)。半導體材料可以包含但不限於磷化銦(InP)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)或磷化鎵(GaP)等。第一窗戶層106的材料可參考第二窗戶層116的材料。在一實施例中,第二窗戶層116的材料與第一窗戶層106的材料相同,例如皆為InP或實質上皆由InP所組成。在其他實施例中,第二窗戶層116的材料與第一窗戶層106的材料不同,且分別為InP及GaAs或分別實質上由InP及GaAs所組成。
第二窗戶層116具有第三晶格常數不同於第一接觸層104的第二晶格常數。在一些實施例中,第三晶格常數與第二晶格常數之間的差距至少0.5%,例如在1%至6%的範圍,較佳為2%至5%,更佳為3%至4.5%。如前所述,可以使用任何合適的方式解析第二窗戶層116之第三晶格常數。在一些實施例中,第三晶格常數與第一晶格常數之間的差距不大於0.5%,且在另一實施例中,第三晶格常數與第一晶格常數的差距小於0.2%且大於0。上述之第三晶格常數和第一晶格常數的差距D2係由下列公式(2)計算而得,其中d1代表第一晶格常數,d3代表第三晶格常數:
差距D2=
Figure 02_image003
…公式(2)
在一實施例中,第二窗戶層116中的摻雜物的摻雜濃度可以大於1×1016 /cm3 ,例如在2×1016 /cm3 至1×1018 /cm3 的範圍。在一些實施例中,第二窗戶層116的厚度可以小於第一窗戶層106的厚度。在另一實施例中,第二窗戶層116的厚度大於第二型半導體結構114的厚度或第二窗戶層116較第二型半導體結構114具有低的摻雜濃度,可用以增加光取出率或提升橫向電流散布能力。根據一些實施例,第二窗戶層116的厚度可以在100奈米至1000奈米的範圍,例如500奈米。
如第1圖所示,在第二窗戶層116和基底102之間可以選擇設置第二接觸層118,並且第二接觸層118遠離第一型半導體結構110的第二側S2。第二接觸層118的材料可以包含三五族半導體材料,範例如前所述,故不再贅述。第二接觸層118、第二窗戶層116的導電類型與第二型半導體結構114的導電類型相同。舉例來說,第二接觸層118、第二窗戶層116和第二型半導體結構114的導電類型皆為N型,並且第二接觸層118、第二窗戶層116和第二型半導體結構114皆包含相同的摻雜物,例如矽。第二接觸層118中的摻雜物的摻雜濃度與第二窗戶層116中的摻雜物的摻雜濃度不同。根據一些實施例,第二接觸層118中的摻雜物的摻雜濃度大於第二窗戶層116中的摻雜物的摻雜濃度。在一實施例中,第二接觸層118中的摻雜物的摻雜濃度可以大於5×1017 /cm3 ,藉此使第二接觸層118與基底102之間具有較低的電阻值,第二接觸層118的摻雜物的摻雜濃度例如在1×1018 /cm3 至1×1020 /cm3 的範圍。
半導體元件100包含第一電極122和第二電極120分別位於半導體元件100的相對兩側,例如在本實施例中,第一接觸層104位於第一型半導體結構110及第一電極122之間,基底102位於第二電極120及第二型半導體結構114之間,以形成垂直型的半導體元件100。但本發明不限於此,在另一些實施例中,第一電極122和第二電極120可以位於基底102的同一側,以形成水平式的半導體元件。在一實施例,第一接觸層104形成於第一型半導體結構110及第一電極122之間且僅對應於第一電極122的位置。
第一電極122和第二電極120均可用於連接外部電源並且將電流導入半導體元件100內。在一些實施例中,第一電極122的材料和第二電極120的材料可以各自獨立地包含金屬材料、合金材料、金屬氧化物材料、或含碳材料。舉例來說,金屬材料可以包含但不限於鋁(Al)、鉻(Cr)、銅(Cu)、錫(Sn)、金(Au)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鉛(Pb)、鋅(Zn)、鎘(Cd)、銻(Sb)或鈷(Co),合金材料包含上述金屬組合的合金,且金屬氧化物材料可以包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)、或氧化銦鋅(IZO)。含碳材料可以包含但不限於類鑽碳薄膜(DLC)或石墨烯。
第2圖是根據一實施例繪示本揭露之半導體元件200的剖面示意圖,第3圖是根據一實施例繪示本揭露之半導體元件200的上視圖,第2圖對應為第3圖AA'線之剖面示意圖。第2圖與第1圖以相同符號描述相同元件,並且這些元件的材料及特性如前所述,故不再贅述。本實施例的半導體元件200相較於第1圖所示的半導體元件100,經過一次晶片接合製程,因此,半導體疊層S的順序與第1圖相反,且第一型半導體結構110位於基底102和活性結構112之間。更者,在接合製程後,第二接觸層118及第二窗戶層116位於活性結構112發射光的行進路徑,因此,第二接觸層118及第二窗戶層116亦可以選用不吸光材料,使第二接觸層118及第二窗戶層116的能隙分別大於活性結構112的能隙,例如選擇InP作為不吸光材料。關於晶片接合製程,容後續再做說明。
相較於第1圖的半導體元件100,半導體元件200除了基底102、半導體疊層S、第一電極122及第二電極120以外,另包含一反射結構130、一導電結構140及一黏結層124位於基底102及半導體疊層S之間。此外,在本實施例中,第一接觸層104係可以選擇性省略,且第二接觸層118、第二窗戶層116及第二型半導體結構114的晶格常數、能隙差、摻雜濃度或厚度等特性,亦可以分別參照第1圖所述之第一接觸層104、第一窗戶層106及第一型半導體結構110的關係。在本實施例中,如第2~3圖所示,第二電極122包含一電極墊1221大致位於半導體疊層S的一上表面的中心位置,及複數個延伸電極1222連接於電極墊1221且往遠離電極墊1221的方向延伸,延伸電極1222用以將電流均勻擴散至半導體疊層S中。
詳言之,半導體元件200包含黏結層124位於反射結構130和基底102之間,以將反射結構130和基底102接合。在一些實施例中,黏結層124可以包含複數個從屬層(圖未示),並且黏結層124的材料可以包含導電材料,例如金屬氧化物材料、半導體材料、金屬材料、金屬合金材料或含碳材料。舉例來說,金屬氧化物可以包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、氧化銦鈰(indium cerium oxide,ICO)、氧化銦鎢(IWO)、氧化銦鈦(indium titanium oxide,ITiO)、氧化銦鋅(IZO)、氧化銦鎵(indium gallium oxide,IGO) 、氧化鎵鋁鋅(gallium and aluminum codoped zinc oxide,GAZO)。半導體材料可以包含但不限於磷化鎵(GaP)。金屬材料可以包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鎢(W)。金屬合金材料為包含上述金屬材料之合金。含碳材料可以包含但不限於石墨烯(Graphene)。
反射結構130設置於基底102和半導體疊層S之間,用於反射活性結構112所發出的光,以增加半導體元件200的光取出效率(Light Extraction Efficiency,LEE)。在一些實施例中,反射結構130的材料可以包含但不限於金屬材料或金屬合金材料。金屬材料可以包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉑(Pt)、鎢(W);金屬合金材料為包含上述金屬材料之合金。
在一些實施例中,如第2圖所示,反射結構130可以包含第三接觸層132、阻障層134位於第三接觸層132上、反射黏結層136位於阻障層134上以及反射層138位於反射黏結層136上。第三接觸層132可以與下方黏結層124形成低電阻的接觸。阻障層134可用於防止黏結層124的材料在製程期間擴散至反射層138而破壞反射層138的結構,藉此維持反射層138的反射率。反射黏結層136可用於連接反射層138與阻障層134。反射層138可用於反射活性結構112發出的光。但本發明不限於此,例如反射結構130可以包含更多的結構,並且第三接觸層132、阻障層134、反射黏結層136和反射層138的材料可以各自獨立地包含相同或不同的金屬材料或金屬合金材料。金屬材料可以包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)、鎢(W);金屬合金材料為包含上述金屬材料之合金。
導電結構140位於反射結構130與第一接觸層104之間。導電結構140對於活性結構112所發之光為透明,並且可用於增加第一接觸層104與反射結構130之間的電流傳導與擴散。在一些實施例中,導電結構140可與反射結構130共同形成全方位反射鏡(Omni-Directional Reflector,ODR),以進一步增加半導體元件200的光取出效率(light extraction efficiency,LEE)。在一些實施例中,導電結構140的材料可以包含金屬氧化物材料、含碳材料或上述材料之組合。金屬氧化材料可以包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、或氧化鎵鋁鋅(GAZO)。含碳材料可以包含但不限於石墨烯。
在一些實施例中,如第2圖所示,導電結構140包含一第一導電層142位於反射結構130上方,以及一第二導電層144位於半導體疊層S與第一導電層142之間。根據一些實施例,第一導電層142的材料與第二導電層144的材料可以不同。具體而言,第一導電層142的材料與第二導電層144的材料至少一元素相異,例如第一導電層142的材料為氧化銦鋅(IZO)且第二導電層144的材料為氧化銦錫(ITO)。
根據一些實施例,如第2圖所示,在第二導電層144和第一接觸層104之間設置絕緣層146,且絕緣層146與第二透明導電層144直接接觸。在一些實施例中,絕緣層146的材料可以選擇對於活性結構112所發之光的穿透率大於90%,並且絕緣層146的材料可以包含氧化物絕緣材料或非氧化物絕緣材料。舉例來說,氧化物絕緣材料可以包含氧化矽(SiOx)或類似的材料;非氧化物絕緣材料可以包含氮化矽(SiNx)、苯并環丁烯(benzocyclobutene,BCB)、環烯烴聚合物(cyclo olefin copolymer,COC)或氟碳聚合物(fluorocarbon polymer)。在另一些實施例中,絕緣層146的材料可以包含鹵化物或IIA族及VII族之化合物,例如氟化鈣(calcium fluoride,CaF2 )或氟化鎂(magnesium fluoride,MgF2 ),在一實施例中,絕緣層146的材料具有一折射率小於1.6。
在一些實施例中,絕緣層146可以包含複數個孔隙141穿過絕緣層146,使得導電結構140經由這些孔隙141與半導體疊層S直接接觸並電性連接。
根據一些實施例,如第2圖所示,可以對第二接觸層118及/或第二窗戶層116的頂表面進行粗化製程,使其具有粗糙表面,以散射活性結構112所發之光,提升半導體元件200的光取出效率。
第4A~4B圖是根據一些實施例繪示在製造半導體元件的各個階段之剖面示意圖,係用以說明晶片接合製程。在此實施例中,基底102為一非成長基板。如第4A圖所示,半導體疊層S磊晶成長於成長基板101上,且半導體疊層S與成長基板101之間可以選擇性設有一犧牲層103,並且可以在如第4B圖所示的後續製程中移除犧牲層103,以使第一接觸層104、第一窗戶層106、緩衝層108、第一型半導體結構110、活性結構112、第二型半導體結構114、第二窗戶層116和第二接觸層118脫離成長基板101。在一些實施例中,可以在形成第二接觸層118之前,在成長基板101上形成犧牲層103。在一些實施例中,半導體元件不具有犧牲層103,使第二接觸層118直接形成於成長基板101上。在另一些實施例中,第二接觸層118與成長基板101之間另設有一緩衝結構(圖未示),以減少第二接觸層118及其上各層的晶格缺陷,增加半導體疊層S的磊晶品質。在其他實施例中,半導體元件不具有犧牲層103但包含一蝕刻停止層(圖未示)位於成長基板101及第二接觸層118之間,後續透過蝕刻將成長基板101蝕刻並移除時,蝕刻停止層具有保護半導體疊層S的功效,避免半導體疊層S在蝕刻製程中遭破壞,蝕刻停止層的材料例如可以為InGaAs或InGaP或實質上由InGaAs或InGaP所組成。
此外,根據一些實施例,犧牲層103包含一材料,該材料與第二接觸層118的材料具有不同蝕刻選擇比,例如砷化鋁(aluminum arsenide,AlAs)。在一些實施例中,犧牲層103的移除可以使用濕式蝕刻製程、乾式蝕刻製程、雷射剝離製程(laser lift-off, LLO)或前述之組合。
第4B圖是根據一些實施例繪示之在製造半導體元件的其一階段之剖面示意圖,藉由基板轉移技術,使第一接觸層104、第一窗戶層106、緩衝層108、第一型半導體結構110、活性結構112、第二型半導體結構114、第二窗戶層116和第二接觸層118經由黏著層(圖未示)接合至非成長基板(基底102),黏著層位於第一接觸層104及非成長基板之間。。接著移除犧牲層103,使第二接觸層118與成長基板101脫離,但本發明不限於此。由於經過上下翻轉,第一接觸層104、第一窗戶層106、緩衝層108、第一型半導體結構110、活性結構112、第二型半導體結構114、第二窗戶層116和第二接觸層118在非成長基板上的配置與第4A圖中在成長基板101上的配置相反。具體而言,如第4A圖所示,在上下翻轉之前,活性結構112位於第一型半導體結構110和成長基板101之間;如第4B圖所示,在上下翻轉之後,第一型半導體結構110位於非成長基板和活性結構112之間。
此外,成長基板101可以包含半導體材料,例如但不限於碳化矽(silicon carbide,SiC)、砷化鎵(gallium arsenide,GaAs)、磷化鎵(gallium phosphide,GaP)、磷砷化鎵(gallium arsenide phosphide,GaAsP)、硒化鋅(zinc selenide,ZnSe)、磷化銦(indium phosphide,InP)等。在一些實施例中,成長基板101的材料可以包含但不限於藍寶石(sapphire)。非成長基板的材料和成長基板101的材料可以相同或不同,在多數的實施例中,非成長基板具有與成長基板101不同的特性,例如相較於成長基板101,非成長基板具有更高的導熱性、導電率、透明度或機械強度。
第5圖是根據一實施例之本揭露之半導體元件的部分範圍之元素的濃度與深度以及摻雜物濃度與深度之關係圖。具體而言,第5圖是根據第1圖的半導體元件100之部分結構的二次離子質譜法(secondary ion mass spectrometer,SIMS)的質譜圖。但本發明不限於此,也可以利用其他技術得到半導體元件100的部分範圍之元素的濃度與深度之關係圖。在此所述的深度,係指由遠離基底102的一側往靠近基底102的一側的方向上的深度,亦即越靠近基底102則深度越深。
如第5圖所示,根據半導體元件100中各層深度及順序,質譜圖可以大致分為七個區域A-G,A區實質上對應於第一接觸層104的位置、B區實質上對應於第一窗戶層106的位置、C區實質上對應於緩衝層108的位置、D區實質上對應於第一型半導體結構110的位置、E區實質上對應於活性結構112的位置、F區實質上對應於第二型半導體結構114的位置、G區實質上對應於第二窗戶層116的位置。
如第5圖所示,質譜圖包含第一摻雜物302、第二摻雜物304、第一元素306、第二元素308和第三元素310。第一接觸層104、第一窗戶層106、緩衝層108和第一型半導體結構110具有第一摻雜物302且第一摻雜物302使得上述層之導電型態成為P型,第一摻雜物為鋅。第二型半導體結構114和第二窗戶層116具有第二摻雜物304且第二摻雜物304使得上述層之導電型態成為N型,第二摻雜物為矽。第一元素、第二元素及第三元素則為組成各層主體(host)的元素,可以為三族元素或五族元素,在第5圖中,第一元素為銦、第二元素為鋁及第三元素為鎵,其皆為三族元素,且第一元素的原子量大於第三元素的原子量,第二元素的原子量小於第三元素的原子量。第一摻雜物302及第二摻雜物304之濃度請見左方的縱軸,第一元素306、第二元素308和第三元素310之含量請見右方的縱軸。右方縱軸的元素含量係表示單一元素之含量於各層中的相對關係。
在A區中,第一摻雜物302(鋅)具有最高的濃度,其濃度大於1×1018 /cm3 ,且第一摻雜物302的濃度隨著深度增加而遞減。具體而言,A區中的鋅摻雜物具有第一摻雜濃度,且C區中的鋅摻雜物具有第二摻雜濃度,第二摻雜濃度小於第一摻雜濃度。此外,E區中的鋅摻雜物具有一第三摻雜濃度,第二摻雜濃度介於第一摻雜濃度以及該第三摻雜濃度之間。B區中的鋅摻雜物亦具有第四摻雜濃度,且第四摻雜濃度介於第一摻雜濃度及第二摻雜濃度之間。在一些實施例中,第一摻雜濃度對第二摻雜濃度的比值為10至100。
如第5圖所示,在G區中第二摻雜物304(矽)具有最高的摻雜濃度,且其濃度約為1×1018 /cm3 。具體而言,G區中的矽摻雜物具有第五摻雜濃度,且F區中的矽摻雜物具有第六摻雜濃度,第五摻雜濃度大於第六摻雜濃度。在一些實施例中,第五摻雜濃度對第六摻雜濃度的比值為約2至約100。
如第5圖所示,G區中的第一元素306(銦)具有最大的含量,且第一元素306的含量隨著深度增加而遞增。具體來說,C區、D區、E區和F區包含實質上大致相同含量的銦306,且C區、D區、E區和F區中的銦含量分別對A區中的銦含量之比值皆大於1000,因此可視為A區不包含銦。上述「不包含」指的是「非故意添加」。
如第5圖所示,D區和F區中的第二元素308(鋁)之含量大於E區中的第二元素308的含量。D區及F區包含實質上大致相同含量的鋁308,且D區及F區中的鋁含量分別對A區中的鋁含量的比值皆大於1000,因此可視為A區不包含鋁。同樣地,D區及F區中的鋁含量分別對G區中的鋁含量的比值皆大於1000,亦可視為G區不包含鋁。
在A區及B區的第三元素310(鎵)具有最高的含量,且E區的鎵含量小於在A區及B區的鎵含量。並且,相較於A區及B區中的鎵含量,D區、F區和G區中的鎵含量極小,詳言之,A區中的鎵含量對D區、F區和G區中的鎵含量的比值皆大於約1000,因此可視為D區、F區和G區不包含鎵。
第6圖是根據另一實施例繪示半導體元件300的剖面示意圖。為簡化起見,將以相同符號描述相同或類似的結構。這些結構的形成方式和材料如前所述,故不再贅述。在此實施例中,相較於半導體元件100,半導體元件300不包含第二型半導體結構114、第二接觸層118和緩衝層108。此外,半導體元件300為雙異質結構(DH),且活性結構112的材料為四元化合物半導體,例如為InGaAsP,第一接觸層104的材料為二元化合物半導體,例如GaAs。在一實施例中,第一窗戶層106的材料可以與第二窗戶層116的材料相同,且與第一型半導體結構110的材料不同,例如第一窗戶層106與第二窗戶層116的材料皆為InP或實質上由InP所組成。在另一實施例中,第一接觸層104及第一窗戶層106包含相同的材料,例如:GaAs,且與第二窗戶層116的材料不同,第二窗戶層的材料例如為InP。另外,半導體元件300的第二窗戶層116中的摻雜物的摻雜濃度可以小於8×1017 /cm3 ,例如在1×1016 /cm3 至5×1017 /cm3 的範圍。
第7圖是根據另一實施例繪示半導體元件400的剖面示意圖。為簡化起見,將以相同符號描述相同或類似的結構。這些結構的形成方式和材料如前所述,故不再贅述。在此實施例中,第一電極122和第二電極120是位於基底102的同一側,以形成一水平式的半導體元件400。在另一實施例中,可以選擇設有接合層126於半導體疊層S及基底102之間。接合層126的材料可以包含絕緣材料,舉例來說,絕緣材料可以包含但不限於氧化矽(SiO2 )、氧化鋁(Al2 O3 )、氮化鋁(AlN)或苯并環丁烯(BCB)等。在這些實施例中,上述基底102可以選用對活性結構112所發出的光為透明的材料,使半導體元件可由基底102那一側出光,且可將半導體元件以倒裝(flip)的方式,使第一電極122及第二電極120朝下接合於電路板。
第8圖為本揭露內容一實施例之半導體元件的封裝結構示意圖。請參照第8圖,封裝結構500包含半導體元件100、封裝板51、載體53、接合線55、接觸結構56以及封裝材料58。封裝板51可包含陶瓷或玻璃材料。封裝板51中具有多個通孔52。通孔52中可填充有導電性材料如金屬等而有助於導電或/且散熱。載體53位於封裝板51一側的表面上,且亦包含導電性材料,如金屬。接觸結構56位於封裝板51另一側的表面上。在本實施例中,接觸結構56包含接觸墊56a以及接觸墊56b,且接觸墊56a以及接觸墊56b可藉由通孔52而與載體53電性連接。在一實施例中,接觸結構56可進一步包含散熱墊(thermal pad)(未繪示),例如位於接觸墊56a與接觸墊56b之間。半導體元件100位於載體53上,且可為本揭露內容任一實施例所述的半導體元件。在本實施例中,載體53包含第一部分53a及第二部分53b,半導體元件100藉由接合線55而與載體53的第二部分53b電性連接。在另一實施例中,半導體元件100可直接地設置於封裝板51上而不設置於載體53上,且與接觸結構56形成電性連接。
接合線55的材質可包含金屬,例如金、銀、銅、鋁或至少包含上述任一元素之合金。封裝材料58覆蓋於半導體元件100上,具有保護半導體元件100之效果。具體來說,封裝材料58可包含樹脂材料如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)等。封裝材料58更可包含複數個波長轉換粒子(圖未示)以轉換半導體元件50所發出的第一光為一第二光。第二光的波長大於第一光的波長。在其他實施例中,上述封裝結構500中的半導體元件100可以為半導體元件200或300,或者,在一些實施例中,封裝結構500包含多個半導體元件100、200及/或300,且該些多個半導體元件100、200及/或300可以串聯、並聯或串並連接。
本發明根據一些實施例提供一種半導體元件,此半導體元件中的一或多層接觸層及/或窗戶層選用吸收波長與活性結構的發光波長不同的材料,以避免活性結構發出的光被接觸層及/或窗戶層吸收,提升發光效率,並且可以省略用於移除影響亮度的接觸層及/或窗戶層之製程步驟。此外,還可以對接觸層進行粗化製程,以進一步提升發光效率。
另外,本發明根據一些實施例,在半導體元件中設置緩衝層於接觸層和型半導體層之間,以緩解接觸層和第一型或第二型半導體層之間的價帶能階及/或導帶能階差異,避免產生半導體元件飽和電流降低或提前失效等問題,進而提升半導體元件的可靠度。
本揭露之發光元件可應用於照明、顯示、通訊、感測、電源系統等領域的產品,例如燈具、監視器、手機、平板電腦、車用儀表板、電視、感測器、電腦、穿戴設備(如手錶、手環、項鍊等)、交通號誌、戶外顯示器等。
雖然本發明已以多個實施例描述如上,但這些實施例並非用於限定本發明。本發明所屬技術領域中具有通常知識者應可理解,他們能以本發明實施例為基礎,做各式各樣的改變、取代和替換,以達到與在此描述的多個實施例相同的目的及/或優點。本發明所屬技術領域中具有通常知識者也可理解,此類修改或設計並未悖離本發明的精神和範圍。因此,本發明之保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400:半導體元件 101:成長基板 102:基底 103:犧牲層 104:第一接觸層 106:第一窗戶層 108:緩衝層 110:第一型半導體結構 112:活性結構 114:第二型半導體結構 116:第二窗戶層 118:第二接觸層 122:第一電極 120:第二電極 124:黏結層 130:反射結構 132:第三接觸層 134:阻障層 136:反射黏結層 138:反射層 140:導電結構 141:孔隙 142:第一導電層 144:第二導電層 146:絕緣層 302:第一摻雜物 304:第二摻雜物 306:第一元素 308:第二元素 310:第三元素 500:封裝結構 51:封裝板 52:通孔 53:載體 53a:第一部分 53b:第二部分 55:接合線 56:接觸結構 56a、56b:接觸墊 58:封裝材料 S:半導體疊層 S1:第一側 S2:第二側
以下將配合所附圖式詳述本揭露之實施例。應注意的是,依據產業上的標準做法,各種特徵並未按照比例繪製且僅用以說明例示。事實上,可能任意地放大或縮小元件的尺寸,以清楚地表現出本揭露的特徵。
第1圖是根據一實施例繪示在本揭露之半導體元件之剖面示意圖。 第2圖是根據一實施例繪示本揭露之半導體元件的剖面示意圖。 第3圖是根據一實施例繪示本揭露之半導體元件的上視圖。 第4A~4B圖是根據一些實施例繪示在製造第2圖之半導體元件的不同階段之剖面示意圖。 第5圖是根據一實施例之本揭露之半導體元件的部分範圍之元素的濃度與深度之關係圖。 第6圖是根據另一實施例繪示本揭露之半導體元件的剖面示意圖。 第7圖是根據另一實施例繪示本揭露之半導體元件的剖面示意圖。 第8圖為本揭露內容一實施例之半導體元件的封裝結構示意圖。
100:半導體元件
102:基底
104:第一接觸層
106:第一窗戶層
108:緩衝層
110:第一型半導體結構
112:活性結構
114:第二型半導體結構
116:第二窗戶層
118:第二接觸層
122:第一電極
120:第二電極
S:半導體疊層
S1:第一側
S2:第二側

Claims (10)

  1. 一種半導體元件,包含: 一第一型半導體結構,具有一第一晶格常數,且包含一第一側及一第二側相對於該第一側; 一活性結構,位於該第一側上,且發出一輻射,且該輻射的峰值波長介於1000奈米至2000奈米之間;以及 一第一接觸層,位於該第二側上,具有一第二晶格常數,且包含一第一摻雜物具有一第一摻雜濃度大於1×1018 /cm3 ; 其中,該第二晶格常數與該第一晶格常數之間的差距至少0.5%。
  2. 如申請專利範圍第1項所述之半導體元件,其中該活性結構包含一第一元素且該第一接觸層不包含該第一元素。
  3. 如申請專利範圍第2項所述之半導體元件,其中該活性結構包含一第二元素不同於該第一元素,且該第一接觸層不包含該第二元素。
  4. 如申請專利範圍第2或3項所述之半導體元件,其中該第一型半導體結構包含該第一元素。
  5. 如申請專利範圍第3項所述之半導體元件,其中該第一元素為銦,該第二元素為鋁。
  6. 如申請專利範圍第1項所述之半導體元件,另包含一緩衝層位於該第一接觸層與該第一型半導體結構之間,該緩衝層包含四元半導體化合物。
  7. 如申請專利範圍第6項所述之半導體元件,其中該緩衝層包含一第一元素且該第一接觸層不包含該第一元素。
  8. 如申請專利範圍第6項所述之半導體元件,其中該緩衝層包含具有一第二摻雜濃度的該第一摻雜物,且該活性結構包含具有一第三摻雜濃度的該第一摻雜物,其中該第二摻雜濃度介於該第一摻雜濃度以及該第三摻雜濃度之間。
  9. 如申請專利範圍第1項所述之半導體元件,另包含一第一窗戶層位於該第一接觸層及該第一型半導體結構之間,且該第一窗戶層與該第一接觸層具有相同的材料。
  10. 如申請專利範圍第1項所述之半導體元件,另包含一基板,其中該第一型半導體結構位於該第一接觸層及該基板之間。
TW108147163A 2018-12-24 2019-12-23 半導體元件 TW202038482A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107146841 2018-12-24
TW107146841 2018-12-24

Publications (1)

Publication Number Publication Date
TW202038482A true TW202038482A (zh) 2020-10-16

Family

ID=71098914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108147163A TW202038482A (zh) 2018-12-24 2019-12-23 半導體元件

Country Status (4)

Country Link
US (1) US11239388B2 (zh)
JP (1) JP2020102629A (zh)
CN (1) CN111354842A (zh)
TW (1) TW202038482A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830100B (zh) * 2021-12-13 2024-01-21 晶元光電股份有限公司 半導體光電元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048036A (en) 1989-09-18 1991-09-10 Spectra Diode Laboratories, Inc. Heterostructure laser with lattice mismatch
JP4057802B2 (ja) 2001-09-05 2008-03-05 株式会社日立製作所 半導体光素子
US7126160B2 (en) * 2004-06-18 2006-10-24 3M Innovative Properties Company II-VI/III-V layered construction on InP substrate
US20070238281A1 (en) * 2006-03-28 2007-10-11 Hudait Mantu K Depositing polar materials on non-polar semiconductor substrates
US8642369B2 (en) * 2009-03-03 2014-02-04 Zn Technology, Inc. Vertically structured LED by integrating nitride semiconductors with Zn(Mg,Cd,Be)O(S,Se) and method for making same
DE102011050450A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN103474530B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管
JP6024278B2 (ja) 2012-08-10 2016-11-16 住友電気工業株式会社 発光素子
WO2016160319A1 (en) * 2015-04-02 2016-10-06 Applied Materials, Inc. Mocvd growth of highly mismatched iii-v cmos channel materials on silicon substrates
WO2018160746A1 (en) * 2017-02-28 2018-09-07 University Of Iowa Research Foundation Cascaded broadband emission

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830100B (zh) * 2021-12-13 2024-01-21 晶元光電股份有限公司 半導體光電元件

Also Published As

Publication number Publication date
US11239388B2 (en) 2022-02-01
CN111354842A (zh) 2020-06-30
JP2020102629A (ja) 2020-07-02
US20200203570A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US10756960B2 (en) Light-emitting device
TWI718182B (zh) 一種重複使用於製造發光元件的基板之方法
TWI784193B (zh) 半導體元件
TWI786248B (zh) 發光元件
TW202038482A (zh) 半導體元件
US11588072B2 (en) Semiconductor device and semiconductor component including ihe same
TWI785930B (zh) 光電半導體裝置
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
TW202044618A (zh) 半導體元件
CN220569701U (zh) 半导体元件及半导体组件
TWI752295B (zh) 光電半導體裝置
TWI823136B (zh) 半導體元件
US20240079524A1 (en) Semiconductor device
CN114497300B (zh) 发光二极管和发光装置
TWI772587B (zh) 半導體元件
TWI823644B (zh) 光電半導體裝置
JP6697020B2 (ja) 窒素及びリンを含有する発光層を有する発光ダイオード
TW202412336A (zh) 半導體元件
JP2004281825A (ja) 発光ダイオードの製造方法
TW202318687A (zh) 半導體元件及包含其之半導體組件
TW202310443A (zh) 半導體元件
TW202245296A (zh) 半導體元件及包含其之半導體組件
TW202339300A (zh) 半導體元件及半導體組件
TW202119651A (zh) 半導體元件及包含其之半導體組件
TW202121701A (zh) 光偵測元件