TW202310443A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW202310443A
TW202310443A TW110131037A TW110131037A TW202310443A TW 202310443 A TW202310443 A TW 202310443A TW 110131037 A TW110131037 A TW 110131037A TW 110131037 A TW110131037 A TW 110131037A TW 202310443 A TW202310443 A TW 202310443A
Authority
TW
Taiwan
Prior art keywords
semiconductor
dopant
layer
concentration
semiconductor device
Prior art date
Application number
TW110131037A
Other languages
English (en)
Inventor
顏世男
金明達
李宜青
葉振隆
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW110131037A priority Critical patent/TW202310443A/zh
Priority to CN202211005635.1A priority patent/CN115939277A/zh
Priority to US17/892,814 priority patent/US20230058195A1/en
Publication of TW202310443A publication Critical patent/TW202310443A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明內容提供一種半導體元件，其包括第一半導體結構、第二半導體結構以及活性區。第一半導體結構具有包含第一摻質及第二摻質的第一半導體層。第二半導體結構位於第一半導體結構上且包含第一摻質。活性區位於第一半導體結構及第二半導體結構之間且包含第一摻質。第一摻質與第二摻質具有不同的導電型態。

Description

半導體元件
本發明是關於半導體元件，特別是有關於半導體光電元件，例如半導體發光元件(如發光二極體(Light emitting diode，LED) 等)。
包含三族及五族元素的III-V族半導體材料可應用於各種半導體元件如發光二極體、雷射二極體(Laser diode，LD)、光電偵測器或太陽能電池(Solar cell) ，或者可以是例如開關或整流器的功率元件，能用於照明、醫療、顯示、通訊、感測、電源系統等領域。作為半導體發光元件之一的發光二極體具有耗電量低以及壽命長等優點，因此大量被應用。
本發明內容提供一種半導體元件，其包括第一半導體結構、第二半導體結構以及活性區。第一半導體結構具有包含第一摻質及第二摻質的第一半導體層。第二半導體結構位於第一半導體結構上且包含第一摻質。活性區位於第一半導體結構及第二半導體結構之間且包含第一摻質。第一摻質與第二摻質具有不同的導電型態。
在本發明一實施例中，第一摻質在第一半導體結構中具有第一最大濃度(C1)，第二摻質在第一半導體結構中具有第二最大濃度(C2)大於第一最大濃度(C1) 。
在本發明一實施例中，在第一半導體結構中第二摻質之濃度均大於第一摻質之濃度。
在本發明一實施例中，第一摻質在活性區中具有第三最大濃度(C3)大於、小於或等於第一最大濃度(C1)。
在本發明一實施例中，第一半導體層具有一上表面，上表面具有粗化結構。
在本發明一實施例中，第一摻質為n型摻質，第二摻質為p型摻質。
在本發明一實施例中，第一半導體層包含二元III-V族半導體材料。
在本發明一實施例中，第一摻質包含C、Zn、Si、Ge、Sn、Se、Mg或Te。
在本發明一實施例中，第二半導體結構包含第二半導體層，且於第二半導體層中第一摻質具有第四最大濃度(C4)大於第一最大濃度(C1)。
在本發明一實施例中，第二半導體層與第一半導體層具有不同的導電型態。
以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之構件將使用相似或相同之標號進行說明，並且若未特別說明，圖式中各元件之形狀或尺寸僅為例示，實際上並不限於此。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。
在未特別說明的情況下，通式InGaP代表In x0Ga 1-x0P，其中0＜ x0＜1；通式AlInP代表Al x1In 1-x1P，其中0＜x1＜1；通式AlGaInP代表Al x2Ga x3In 1-x2-x3P，其中0＜x2＜1且0＜x3＜1；通式InGaAsP代表In x4Ga 1-x4As x5P, 1-x5，其中0＜x4＜1，0＜x5＜1；通式AlGaInAs代表Al x6Ga x7In 1-x6-x7As，其中0＜x6＜1，0＜x7＜1；通式InGaAs代表In x8Ga 1-x8As，其中0＜x8＜1；通式AlGaAs代表Al x9Ga 1-x9As，其中0＜x9＜1；通式InGaN代表In x10Ga 1-x10N，其中0＜x10＜1；通式AlGaN代表Al x11Ga 1-x11N，其中0＜x11＜1；通式AlGaAsP代表Al x12Ga 1-x12As x13P 1-x13，其中0＜x12＜1，且 0＜x13＜1；通式InGaAsN代表In x14Ga 1-x14As x15N 1-x15，其中0＜x14＜1，且0＜x15＜1；通式AlInGaN代表Al x16In x17Ga 1-x16-x17N，其中0＜x16＜1且0＜x17＜1。可依不同目的調整各元素的含量，例如但不限於調整能階大小，或是當半導體元件為一發光元件時，可藉此調整發光元件的主波長(domain wavelength)或峰值波長(peak wavelength)。
本揭露內容的半導體元件例如是發光元件(例如：發光二極體(light-emitting diode)、雷射二極體(laser diode))、吸光元件(例如：光電二極體(photo-detector))或不發光元件。本揭露內容的半導體元件包含的各層組成及摻質(dopant)可用任何適合的方式分析而得，例如二次離子質譜儀(secondary ion mass spectrometer，SIMS)，而各層之厚度亦可用任何適合的方式分析而得，例如穿透式電子顯微鏡(transmission electron microscopy，TEM)或是掃描式電子顯微鏡(scanning electron microscope，SEM)等。
所屬領域中具通常知識者應理解，可以在以下所說明各實施例之基礎上添加其他構件。舉例來說，在未特別說明之情況下，「第一層(或結構)位於第二層(或結構)上」的類似描述可包含第一層(或結構)與第二層(或結構)直接接觸的實施例，也可包含第一層(或結構)與第二層(或結構)之間具有其他結構而彼此未直接接觸的實施例。另外，應理解各層(或結構)的上下位置關係等可能因由不同方位觀察而有所改變。
此外，於本揭露內容中，一層或結構「實質上由M所組成」之敘述表示上述層或結構的主要組成為M，但並不排除上述層或結構包含摻質或不可避免的雜質(impurities)。
第1A圖為本揭露內容一實施例之半導體元件10的上視圖。第1B圖為第1A圖之半導體元件10沿X-X’線之剖面結構示意圖。第1C圖為第1B圖之半導體元件10中區域R的局部放大示意圖。
如第1A圖所示，從上視觀之，半導體元件10可具有長度L 0及寬度W 0。長度L 0及寬度W 0可分別小於等於500 µm，例如分別小於等於450 µm、400 µm、350 µm、300 µm、250 µm、200 µm、150 µm、100 µm、50 µm、30 µm或10 µm，且可大於等於1 µm。從上視觀之，半導體元件10可呈矩形或圓形。於一實施例，半導體元件10的長度L 0及寬度W 0可大致相等而呈正方形。於一實施例，從上視觀之，半導體元件10之上表面的面積(L 0*W 0)在10000 µm 2以下，例如在1 µm 2至5000 µm 2的範圍內(例如：100 µm 2、625 µm 2、1250 µm 2、2000 µm 2或2500 µm 2)。
如第1A圖及第1B圖所示，半導體元件10包含基底100、磊晶結構102、第一電極110以及第二電極112。磊晶結構102位於基底100上。磊晶結構102包含第一半導體結構104、第二半導體結構106以及位於第一半導體結構104與第二半導體結構106之間的活性區108。第一電極110位於磊晶結構102上，而第二電極112位於基底100下。如第1A圖所示，第一電極110可包含電極墊110a以及與電極墊110a相連接之延伸電極110b。在本實施例中，延伸電極110b包括第一延伸部110b1以及第二延伸部110b2。第一延伸部110b1與電極墊110a直接接觸，第二延伸部110b2與第一延伸部110b1直接接觸且可在垂直於第一延伸部110b1的方向上延伸。第一延伸部110b1之寬度可大於或等於第二延伸部110b2之寬度。於此實施例，從上視觀之，第一延伸部110b1具有漸變之寬度，例如在越靠近電極墊110a處寬度越大，越遠離電極墊110a則寬度越小。在一實施例中，半導體元件10可僅具有一個電極墊110a，但並不限於此，半導體元件10亦可具有兩個以上的電極墊110a。
基底100可包含導電或絕緣材料。所述之導電材料例如砷化鎵(GaAs) 、磷化銦(InP)、碳化矽(SiC)、磷化鎵(GaP) 、氧化鋅(ZnO) 、 氮化鎵(GaN)、氮化鋁(AlN)、鍺(Ge)或矽(Si)等；所述之絕緣材料例如藍寶石(Sapphire)等。在一實施例中，基底100為一成長基板，即於基底100上可透過例如有機金屬化學氣相沉積法(MOCVD)形成磊晶結構102。在一實施例中，基底100為一接合基板而非成長基板，其可藉由黏著材料(圖未示)而與磊晶結構102相接合。
第一半導體結構104與第二半導體結構106可具有相反的導電型態。例如，第一半導體結構104為n型，第二半導體結構106為p型；或者，第一半導體結構104為p型，第二半導體結構106為n型。藉此，第一半導體結構104與第二半導體結構106可分別提供電子與電洞或電洞與電子。第一半導體結構104、第二半導體結構106以及活性區108可分別包含III-V族半導體材料。上述III-V族半導體材料可包含鋁(Al)、鎵(Ga)、砷(As)、磷(P)、氮(N) 或銦(In)。在一實施例中，第一半導體結構104、第二半導體結構106以及活性區108可不包含氮(N)。具體來說，上述III-V族半導體材料可為二元化合物半導體(如GaAs、GaP或GaN)、三元化合物半導體(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)或四元化合物半導體(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)。於一實施例，活性區108實質上由三元化合物半導體(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)或四元化合物半導體(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)所組成。
磊晶結構102可包含雙異質結構(double heterostructure，DH)、雙側雙異質結構 (double-side double heterostructure，DDH)或多重量子井(multiple quantum wells，MQW)結構。根據一實施例，當半導體元件10為發光元件時且於半導體元件10操作時，活性區108可發出一光線。所述光線包含可見光或不可見光。半導體元件10所發出之光線決定於活性區108之材料組成。舉例來說，當活性區108之材料包含InGaN系列時，例如可發出峰值波長(peak wavelength)為400 nm至490 nm的藍光、深藍光，或是峰值波長為490 nm至550 nm的綠光；當活性區108之材料包含AlGaN系列時，例如可發出峰值波長為250 nm至400 nm的紫外光；當活性區108之材料包含InGaAs系列、InGaAsP系列、AlGaAs系列或AlGaInAs系列時，例如可發出峰值波長為700至1700 nm的紅外光；當活性區108之材料包含InGaP系列或AlGaInP系列時，例如可發出峰值波長為610 nm至700 nm的紅光、或是峰值波長為530 nm至600 nm的黃光。
在一實施例中，活性區108可包含第一侷限層108a、第二侷限層108b以及位於第一侷限層108a與第二侷限層108b之間的一或多對半導體疊層108c。一對半導體疊層108c包含一個阻障層108c1及一個阱層108c2。在一實施例中，半導體疊層108c的對數可大於等於2。在一實施例中，半導體疊層108c的對數可小於等於20，且可小於等於10。半導體疊層108c的對數例如是3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18或19。在一實施例中，當活性區108包含5對以下的半導體疊層108c (即5個以下的阻障層108c1與5個以下的阱層108c2)，半導體元件10可具有相對較高的量子效率，尤其是在低電流密度(如1A/cm 2以下的操作)或低電流(如10 mA以下)下操作時元件效率表現較佳。具體來說，上述電流密度可由對半導體元件10所施加的電流大小(單位為安培(A))除以磊晶結構102之上視面積(單位為cm 2)而獲得。於一實施例，磊晶結構102之上視面積可在1 µm 2至2500 µm 2的範圍內，例如50 µm 2至100 µm 2、600 µm 2、1200 µm 2、1500 µm 2或2000 µm 2。當從上方觀之，磊晶結構102有多個不同尺寸面積時，前述上視面積指該些面積中最大者。
阻障層108c1及/或阱層108c2可包含鋁。在一實施例中，活性區108包含n對半導體疊層108c而具有n個阻障層108c1以及n個阱層108c2，其中n為正整數，各阻障層108c1可分別具有第一鋁含量百分比(ai%，i=1、2…n )，而各阱層108c2可分別具有第二鋁含量百分比(bi%，i=1、2…n )。舉例而言，a1%為第一層阻障層108c1之第一鋁含量百分比，a2%為第二層阻障層108c1之第一鋁含量百分比，an為第n層阻障層108c1之第一鋁含量百分比；b1%為第一層阱層108c2之第二鋁含量百分比，b2%為第二層阱層108c2之第二鋁含量百分比，bn為第n層阱層108c2之第二鋁含量百分比。在一實施例，每一層之阻障層108c1之第一鋁含量百分比可以相同或不同。阻障層108c1彼此之間的鋁含量百分比(Al%)之差異可介於0-1 atom%之間。在一實施例，每一層之阱層108c2之第二鋁含量百分比可以相同或不同。阱層108c2彼此之間的鋁含量百分比(Al%)之差異可介於0-1 atom%之間。
具體來說，第一及第二鋁含量百分比分別指阻障層108c1及阱層108c2中Al的原子百分比(atom%)，且例如可藉由能量散射光譜儀(Energy Dispersive Spectrometer, EDX)分別對阻障層108c1與阱層108c2進行量測而得。舉例來說，當阻障層108c1包含Al z1Ga 0.5-z1In 0.5P (其中0≤z1≤0.5)，阱層108c2包含Al z2Ga 0.5-z2In 0.5P(其中0≤z2≤0.5)時，由EDX量測結果可得到z1及z2。於此，阻障層108c1之第一鋁含量百分比(ai%)可定義為z1*100%，阱層108c2之第二鋁含量百分比(bi%)可定義為z2*100%。即，鋁含量百分比表示Al佔所有三族元素的原子百分比總和之比例。例如，當z1=0.3時，表示第一鋁含量百分比為30%。於一實施例，阻障層108c1與阱層108c2之鋁含量百分比也可以利用SIMS分析獲得。在一實施例中，第一鋁含量百分比大於第二鋁含量百分比。在一實施例中，第一鋁含量百分比可在15%至50%的範圍內，例如20%、25%、30%、35%、40%、45%或50%。在一實施例中，第二鋁含量百分比可在0%至15%的範圍內，例如5%或10%。在一實施例中，當第一鋁含量百分比大於等於25%，可進一步改善阻障層108c1侷限電子能力，具有較佳的量子效率(如EQE或IQE)。在一實施例中，當第一鋁含量百分比大於等於35%，可具有更佳的量子效率。
在一實施例中，活性區108包含n對半導體疊層108c而具有n個阻障層108c1以及n個阱層108c2，其中n為正整數，各阻障層108c1可分別具有第一厚度(t1i，i=1、2…n)，各阱層108c2可分別具有第二厚度(t2i，i=1、2….n)。第一厚度可大於等於第二厚度。t11為第一層阻障層108c1的第一厚度，t12為第二層阻障層108c1的第一厚度，t1n為第n層阻障層108c1的第一厚度；t21為第一層阱層108c2的第二厚度，t22為第二層阱層108c2的第二厚度，t2n為第n層阱層108c2的第二厚度。在一實施例，每一層之阻障層108c1之第一厚度可以相同或不同，且阻障層108c1彼此之間的厚度之差異可介於0-1 nm之間。在一實施例，每一層之阱層108c2之第二厚度可以相同或不同，且阱層108c2彼此之間的厚度之差異可介於0-1 nm之間。第一厚度與第二厚度可分別小於或等於200Å，例如分別約150Å、100Å、50Å或10Å。於一實施例，當阻障層108c1與阱層108c2的厚度均小於或等於200Å，半導體元件10之量子效率較佳。於一實施例，第一厚度(t1i)與第二厚度(t2i)之比例為在2:1至40:1的範圍內。例如，第一厚度與第二厚度之比例(t1i/t2i)在可在10:1至35:1的範圍內。藉由具有較大的第一厚度，可提升阻障層108c1侷限電子之能力。於一實施例，第一厚度可在20Å至4000Å的範圍內，例如大於等於100Å且小於等於2000Å。第二厚度可在10Å至200Å的範圍內，例如150Å、100Å或50Å。
如第1B圖所示，第一半導體結構104包括第一半導體層116以及第二半導體層118。第一半導體層116較第二半導體層118遠離活性區108。於一實施例，第一半導體層116可作為窗口層(或光取出層)，以提升半導體元件10的發光效率。第一半導體層116之厚度可大於、等於或小於第二半導體層118。於一實施例，第一半導體層116可為第一半導體結構104中厚度最大之半導體層。第一半導體層116之厚度可在2000Å至8000Å的範圍內。根據一實施例，第一半導體層116之上表面可進一步具有粗化結構。第二半導體層118可作為覆蓋層。於此實施例，第二半導體層118與第一侷限層108a直接接觸。第一半導體層116與第二半導體層118可包含不同的化合物半導體材料。於一實施例，第一半導體層116包含二元III-V族半導體材料(如GaAs、GaP或GaN)，而第二半導體層118包含三元III-V族半導體材料(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)或四元III-V族半導體材料(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)。
於一實施例，第一半導體結構104包含第一摻質以及不同於第一摻質的第二摻質。詳言之，第一半導體層116或/且第二半導體層118中可同時包含第一摻質以及第二摻質。於一實施例，第二摻質在第一半導體結構104(如第一半導體層116與第二半導體層118)中連續不間斷地分佈，例如在以SIMS分析第一半導體結構104時，於第一半導體結構104中的每個深度位置均可得到第二摻質的訊號。對於第一半導體結構104(亦即對於第一半導體層116及第二半導體層118)而言，第一摻質與第二摻質具有不同的導電型態(例如分別為p型及n型，或者n型及p型)。於一實施例，第一半導體結構104包含第一摻質及第二摻質且第一半導體結構104為n型導電型態；於一實施例，第一半導體結構104包含第一摻質及第二摻質且第一半導體結構104為p型導電型態。
根據一實施例，第一摻質在第一半導體結構104中具有第一最大濃度(C1)，第二摻質在第一半導體結構104中具有第二最大濃度(C2)大於第一最大濃度(C1)。於一實施例，第一最大濃度(C1)及第二最大濃度(C2)實質上位於第一半導體層116與第二半導體層118之介面處。於一實施例，第一半導體結構104的導電型態決定於第一摻質及第二摻質的濃度大小。舉例來說，當第二摻質為n型摻質且於第一半導體結構104中第二摻質之濃度大於第一摻質之濃度時，第一半導體結構104之導電型態為n型，相反地，當第二摻質為p型摻質且於第一半導體結構104中第二摻質之濃度大於第一摻質之濃度時，第一半導體結構104之導電型態為p型。於一實施例，根據第一及第二摻質的濃度關係，第一半導體結構104可分為第一區域及第二區域，於第一區域中第二摻質之濃度大於第一摻質之濃度，而於第二區域中第二摻質之濃度小於第一摻質之濃度。在此情況下，當第二摻質為n型摻質，第一半導體結構104中的第一區域之導電型態可為n型，第二區域之導電型態可為p型；反之，當第二摻質為p型摻質，第一半導體結構104中的第一區域之導電型態可為p型，第二區域之導電型態可為n型。第一區域及第二區域不重疊。第一區域(或第二區域)可完全位於第一半導體層116或第二半導體層118中。或者，第一區域(或第二區域)可位於第一半導體層116及第二半導體層118中。舉例而言，第一區域可以有一部份位於第一半導體層116中，另一部分位於第二半導體層118中(即，第一區域橫跨第一半導體層116與第二半導體層118之介面)，而第一半導體結構104中與第一區域不重疊的部分屬於第二區域。於一實施例，第一摻質及第二摻質可為元素週期表中的第II族、第IV族或第VI族元素。於一實施例，第一摻質及第二摻質分別為第VI族及第II族元素。具體而言，第一摻質及第二摻質可分別選自C、Zn、Si、Ge、Sn、Se、Mg或Te。
於一實施例，第一半導體結構104中可更包括一超晶格結構(未繪示)，位於第一半導體層116以及第二半導體層118之間，以進一步改善電流分佈。超晶格結構可由交互堆疊的兩種不同材料之III-V族化合物半導體層所構成。根據一實施例，超晶格結構之材料與阻障層108c1或阱層108c2之材料不同。於一實施例，超晶格結構可包含二元化合物半導體及三元化合物半導體彼此交互堆疊，例如GaN及AlGaN。於一實施例，超晶格結構可包含三元化合物半導體及四元化合物半導體彼此交互堆疊，例如AlInP及AlGaInP。
如第1B圖及第1C圖所示，於活性區108中，第一侷限層108a及第二侷限層108b與半導體疊層108c直接接觸。第一侷限層108a及第二侷限層108b可分別包含III-V族半導體材料如三元化合物半導體(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)或四元化合物半導體(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)。在一實施例中，第一侷限層108a及第二侷限層108b包含與阻障層108c1相同的半導體材料。第一侷限層108a及/或第二侷限層108b可包含鋁。第一侷限層108a可具有第三鋁含量百分比，第二侷限層108b可具有第四鋁含量百分比。同前所述，此處的鋁含量百分比表示Al佔所有三族元素的原子百分比總和之比例。於一實施例，第三鋁含量百分比及第四鋁含量百分比均大於第二鋁含量百分比。於一實施例，第三鋁含量百分比及第四鋁含量百分比大於等於第一鋁含量百分比。在一實施例中，第一侷限層108a可具有第三厚度(t3)，且第二侷限層108b可具有第四厚度(t4)。第三厚度與第四厚度可相同或不同。於一實施例，第三厚度大於等於第二厚度，且第四厚度大於等於第二厚度，藉此，可提升第一侷限層108a及第二侷限層108b侷限電子之能力。於一實施例，第三厚度與第一厚度或第二厚度之比例(t3/t1i或t3/t2i)為在1.5:1至10:1的範圍內，例如2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1。於一實施例，第四厚度與第一厚度或第二厚度之比例(t4/t1i或t4/t2i)為在1.5:1至10:1的範圍內，例如2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1。於一實施例，當t3/t1i、t3/t2i、t4/t1i或t4/t2i落於上述範圍內，可進一步提升第一侷限層108a及第二侷限層108b侷限電子能力。
在一實施例中，活性區108中選擇性地包含第一摻質。第一摻質對於活性區108而言可為n型或p型摻質。於一實施例，活性區108與第一半導體結構104具有相同的導電型態。於一實施例，第一摻質於活性區108中的摻雜濃度大於等於1x10 16/cm 3。在一實施例中，第一摻質於活性區108中的摻雜濃度小於1x10 19/cm 3。具體來說，第一摻質於活性區108中的摻雜濃度可在1x10 16/cm 3至5x10 16/cm 3、1x10 17/cm 3、5x10 17/cm 3、1x10 18/cm 3或 5x10 18/cm 3的範圍內。第一摻質在活性區108中具有第三最大濃度(C3)，且第三最大濃度(C3)可大於、小於或等於該第一最大濃度(C1)。於一實施例，第一摻質在活性區108中連續不間斷地分佈，例如在以SIMS分析活性區108時，於活性區108中的每個深度位置均可得到第一摻質的訊號。具體來說，於一實施例，當使用SIMS分析時，第一摻質至少存在於第二侷限層108b遠離半導體疊層108c的表面至半導體疊層108c與第一侷限層108a的界面之間，且存在於活性區108的每一個阻障層108c1及每一個阱層108c2中。第一摻質在活性區108中例如可具有不小於1x10 16/cm 3的摻雜濃度，且在活性區108中的摻雜濃度可小於1x10 18/cm 3。
在一實施例中，在最靠近第二侷限層108b的半導體疊層108c中，第一摻質的摻雜濃度可不小於1x10 16/cm 3且不大於1x10 18/cm 3。在一實施例中，在最靠近第一侷限層108a之半導體疊層108c中，第一摻質的摻雜濃度可不小於1x10 16/cm 3且不大於1x10 17/cm 3。於一實施例，最靠近第二侷限層108b的半導體疊層108c中第一摻質的摻雜濃度大於等於最靠近第一侷限層108a的半導體疊層108c中第一摻質的摻雜濃度。在一實施例中，第一摻質分布於第一侷限層108a、第二侷限層108b及半導體疊層108c中。於一實施例，於第二侷限層108b中第一摻質的摻雜濃度大於等於半導體疊層108c中第一摻質的摻雜濃度。於一實施例，於半導體疊層108c中第一摻質的摻雜濃度大於等於第一侷限層108a中第一摻質的摻雜濃度。在一實施例中，第一摻質的摻雜濃度從第二侷限層108b至第一侷限層108a逐漸降低。具體來說，於一實施例，於第二侷限層108b中第一摻質可具有一最小摻雜濃度S1，於第一侷限層108a中第一摻質可具有一最小摻雜濃度S2，且於半導體疊層108c中第一摻質可具有一最小摻雜濃度S3，其中S1≥S3≥S2。最小摻雜濃度S1、S2、S3可分別為第二侷限層108b、第一侷限層108a及半導體疊層108c中第一摻質摻雜濃度之最小值。當使用SIMS分析第一摻質時，上述之最小值可分別對應於SIMS分析結果中第一摻質濃度曲線在第二侷限層108b、第一侷限層108a及半導體疊層108c中最低的波谷位置 (在無明顯波谷的情況下指可偵測到的濃度最小值)。
第二摻質亦可分佈於半導體疊層108c及/或第一侷限層108a中。在一實施例中，第一摻質和第二摻質可同時存在於第一侷限層108a。於一實施例，於第一侷限層108a中第二摻質可具有不小於1x10 16/cm 3的摻雜濃度，例如是在5x10 16/cm 3至1x10 18/cm 3的範圍內。在一實施例中，第二半導體層118中第二摻質的摻雜濃度大於第一侷限層108a中第二摻質的摻雜濃度。根據一實施例，於活性區108中，由第一侷限層108a往第二侷限層108b的方向，第一摻質之濃度逐漸增加，而第二摻質之濃度逐漸降低。根據一實施例，於分析磊晶結構102中第一摻質及第二摻質之濃度分布時，第一摻質之濃度曲線與第二摻質之濃度曲線可在活性區108中具有交叉點(參考第3A或3B圖)。
如第1B圖所示，第二半導體結構106包括第三半導體層120以及第四半導體層122。第三半導體層120較第四半導體層122靠近活性區108。於一實施例，第四半導體層122可作為窗口層(或光取出層)，以提升半導體元件10的發光效率。第四半導體層122之厚度可大於、等於或小於第三半導體層120。於一實施例，第四半導體層122可為第二半導體結構106中厚度最大之半導體層。第三半導體層120可作為覆蓋層(cladding layer)。於此實施例，第三半導體層120與第二侷限層108b直接接觸。第三半導體層120以及第四半導體層122可包含不同的化合物半導體材料。於一實施例，第三半導體層120包含三元III-V族半導體材料(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)，而第四半導體層122包含四元III-V族半導體材料(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)。於一實施例，第二半導體結構106中亦包含第一摻質。對於第二半導體結構106 (亦即對於第三半導體層120以及第四半導體層122)而言，第一摻質可為n型摻質或p型摻質。具體來說，第一摻質可分布於第三半導體層120以及第四半導體層122中。於一實施例，第一摻質在第二半導體結構106中連續不間斷地分佈，例如在以SIMS分析第二半導體結構106時，於第二半導體結構106中的每個深度位置均可得到第一摻質的訊號。於一實施例，第一摻質在第三半導體層120及/或第四半導體層122可具有不小於5x10 16/cm 3的摻雜濃度，例如是在5x10 16/cm 3至1x10 19/cm 3的範圍內。於第三半導體層120中第一摻質具有第四最大濃度(C4)，第四最大濃度(C4)可大於、小於或等於第一最大濃度(C1)。於第四半導體層122中第一摻質具有第五最大濃度(C5)，第五最大濃度(C5)可大於、小於或等於第一最大濃度(C1)。根據一實施例，第二半導體結構106中可不包含第二摻質或僅包含少量的第二摻質(例如，在以SIMS分析第二半導體結構106時，於第二半導體結構106中第二摻質之濃度平均值低於1x10 16/cm 3)。
第一電極110以及第二電極112用於與外部電源電性連接。第一電極110以及第二電極112的材料可相同或不同，例如分別包含金屬氧化材料、金屬或合金。金屬氧化材料包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO) 等。金屬可列舉如鍺(Ge)、鈹(Be) 、鋅(Zn) 、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、鎳(Ni)或銅(Cu)等。合金可包含選自由上述金屬所組成之群組中的至少兩者，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)或鋅金(ZnAu)等。
第2A圖為本揭露內容一實施例之半導體元件20的剖面結構示意圖。本實施例的半導體元件20與半導體元件10之主要差異在於，半導體元件20更包括絕緣結構123、導電層124、反射層125以及接合結構128。絕緣結構123、導電層124、反射層125以及接合結構128位於磊晶結構102與基底100之間。於此實施例，第二半導體結構106更包括半導體接觸層130。半導體接觸層130可位於第一電極110與第四半導體層122之間。於本實施例中，絕緣結構123與第一半導體結構104相接，而第一電極110位於第二半導體結構106上且與第二半導體結構106相接並電連接。導電層124覆蓋於絕緣結構123，反射層125覆蓋於導電層124，而接合結構128位於基底100與反射層125之間。於此實施例，第四半導體層122位於半導體接觸層130與第三半導體層120之間且其上表面具有粗化結構122a。半導體接觸層130之材料可不同於第四半導體層122之材料。於一些實施例，半導體接觸層130之材料包含二元III-V族半導體材料，例如為GaAs或GaP，且可與第二半導體結構106具有相同的導電型態。
絕緣結構123可為一圖案化的介電層，例如包含氮化矽(SiN x)、氧化鋁(AlO x)、氧化矽(SiO x)、氟化鎂(MgF x)或其組合。於一實施例，x=1.5或2。於一實施例中，絕緣結構123可為單層或多層。當絕緣結構123為單層，其絕緣折射係數(refractive index)可小於2；當絕緣結構123包含多層時，各層之折射係數可小於2。於一實施例，絕緣結構123可包含分散式布拉格反射結構(Distributed Bragg Reflector structure，DBR)。DBR結構可包含複數個第一介電層及複數個第二介電層相互交疊，且第一介電層與第二介電層具有不同的折射率。於一實施例，第一介電層與第二介電層的材料包含氧化鋁(Al 2O 3)、二氧化矽(SiO 2)、二氧化鈦(TiO 2)或氧化鉭(Nb 2O 5)。如第2A圖所示，於剖面圖中，絕緣結構123呈多個倒梯形，且各梯形的下底與第一半導體結構104中的第一半導體層116直接接觸。絕緣結構123具有多個孔隙126，導電層124可覆蓋於絕緣結構123並填入孔隙126中，而導電層124與磊晶結構102在孔隙126處可形成接觸區域。藉此，導電層124可與磊晶結構102電連接。於此實施例，多個孔隙126包含在垂直方向上與電極墊110a重疊而不與延伸電極110b重疊的第一孔隙126a以及在垂直方向上與延伸電極110b重疊而不與電極墊110a重疊的第二孔隙126b。如第2A圖所示，第一孔隙126a之寬度w1大於第二孔隙126b之寬度w2。
導電層124可包含金屬或金屬氧化物。金屬可包含銀(Ag)、鍺(Ge)、金(Au) 、鎳(Ni)或其組合。金屬氧化物可包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)、氧化銦鋅(IZO)或上述材料之組合。
反射層125可反射活性區108所發出的光線以朝第一電極110方向射出半導體元件20外。反射層125可導電且包含半導體材料、金屬或合金。半導體材料可包含III-V族半導體材料，例如二元、三元或四元III-V族半導體材料。金屬包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鎢(W)等。合金可包含選自由上述金屬所組成之群組中的至少兩者。在一實施例中，反射層125可包含布拉格反射結構(Distributed Bragg Reflector structure，DBR )。布拉格反射結構可由不同折射率的兩種以上之半導體材料交替堆疊而形成，例如由AlAs/GaAs、AlGaAs/GaAs或InGaP/GaAs所形成。
接合結構128連接基底100與反射層125。在一實施例中，接合結構128可為單層或多層(未繪示)。接合結構128可導電且包含金屬氧化物、金屬或合金。金屬氧化物包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鎵鋁鋅(GAZO)或上述材料之組合。金屬包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鎢(W)等。合金可包含選自由上述金屬所組成之群組中的至少兩者。
於此實施例，第二半導體結構106可包含不同於第一摻質及第二摻質的第三摻質。於一實施例，第三摻質可分佈於半導體接觸層130及/或第四半導體層122中。於一實施例，第三摻質在半導體接觸層130中連續不間斷地分佈，例如在以SIMS分析半導體接觸層130時，於半導體接觸層130中的每個深度位置均可得到第三摻質的訊號。於一些實施例，半導體接觸層130及/或第四半導體層122中同時包含第一摻質及第三摻質。於半導體接觸層130及/或第四半導體層122中，第三摻質之摻雜濃度可高於第一摻質之摻雜濃度。具體來說，第三摻質可為元素週期表中的第II族、第IV族或第VI族元素。在一實施例中，第三摻質為選自C、Zn、Si、Ge、Sn、Se、Mg或Te。於一實施例，對於第二半導體結構106來說，第一摻質與第三摻質為相同導電型態的摻質，而第二摻質為相反導電型態的摻質。例如，對於第二半導體結構106來說，第一摻質與第三摻質為p型摻質，而第二摻質為n型摻質，或者第一摻質與第三摻質為n型摻質，而第二摻質為p型摻質。於一實施例，第一摻質連續不間斷地分佈於第三半導體層120至第一侷限層108a，例如在以SIMS分析第三半導體層120至第一侷限層108a時，於第三半導體層120至第一侷限層108a中的每個深度位置均可得到第一摻質的訊號。
應注意的是，雖然於第2A圖中繪示第二半導體結構106位於活性區108上方而第一半導體結構104位於活性區108下方，然而在另一實施例中，也可具有如下所述型態：第二半導體結構106位於活性區108下方且與絕緣結構123和導電層124相接，且第一半導體結構104位於活性區108上方且與第一電極110相接。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。
第2B圖為本揭露內容一實施例之半導體元件30的剖面結構示意圖。本實施例的半導體元件30與半導體元件20之主要差異在於，半導體元件30中具有圖案化的第一半導體層116。於此實施例，第一半導體層116在垂直方向上與第一電極110之結構不重疊。具體來說，第一半導體層116中包含多個彼此分離的部分116s，而絕緣結構123可位於相鄰的兩部分116s之間 ，在水平方向上與各部分116s重疊，且可共形地覆蓋於各部分116s之側壁116w上。如第2B圖所示，各部分116s具有漸變之寬度，在越靠近導電層124處寬度越小，越遠離導電層124處寬度越大。詳細而言，於半導體元件30之剖面中，各部分116s可呈倒梯形狀或呈階梯狀的結構。此外，第一半導體層116中可包含與導電層124直接接觸的摻雜區域116a。於一實施例，摻雜區域116a中可包含第二摻質以及不同於第一摻質、第二摻質及第三摻質之第四摻質。第四摻質可為元素週期表中的第II族、第IV族或第VI族元素。在一實施例中，第四摻質為選自C、Zn、Si、Ge、Sn、Se、Mg或 Te。即，半導體元件30的磊晶結構102中可包含四種不同的摻質。
於一實施例，對於第一半導體結構104來說，第一摻質與第三摻質為相同導電型態的摻質，第二摻質與第四摻質為相同導電型態的摻質，而第一/第三摻質與第二/第四摻質為不同導電型態的摻質。例如，於一實施例，第一摻質與第三摻質為n型摻質，而第二摻質與第四摻質為p型摻質；於另一實施例，第一摻質與第三摻質為p型摻質，而第二摻質與第四摻質為n型摻質。根據一實施例，於第一半導體層116中第四摻質之最大濃度可大於第二摻質之最大濃度。具體來說，於第一半導體層116中的第四摻質可具有不小於1x10 18/cm 3或不小於1x10 19/cm 3的摻雜濃度，例如是在5x10 18/cm 3至5x10 19/cm 3的範圍內。於此實施例，摻雜區域116a在垂直方向上與第一電極110之結構不重疊，藉此有助於改善半導體元件30於操作時的電流分佈。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。
第3A圖為本揭露內容一實施例之半導體元件30中部分範圍的元素的濃度與深度之關係圖。具體來說，第3A圖為SIMS分析包含第一摻質及第二摻質之半導體元件30的一部分結構之結果(例如可對應第2B圖中所標示的A-A’剖面區域)。如第3A圖中所示，本實施例中半導體元件30的一部分結構依序包括第一半導體層116、第二半導體層118、活性區108以及第三半導體層120。在本實施例之半導體元件30中，第一半導體層116包含GaP；第二半導體層118包含AlInP；活性區108之障壁層108a與阱層108c2均包含AlGaInP；第一侷限層108a及第二侷限層108b包含AlGaInP；第三半導體層120包含AlInP；第四半導體層122包含AlGaInP。第3圖中的曲線D1表示第一摻質之摻質濃度，而曲線D2表示第二摻質之摻質濃度。於本實施例中，第一摻質至少分佈於第一半導體層116至第三半導體層120的範圍，第二摻質主要分佈於第一半導體層116至活性區108的範圍。
如第3A圖所示，於此實施例，在第一半導體結構104中第一摻質之最大濃度(C1)及第二摻質之最大濃度(C2)實質上位於在靠近第一半導體層116與第二半導體層116之介面處。於此實施例，第一摻質之最大濃度(C1)大於第二摻質之最大濃度(C2)。如第3A圖所示，在此實施例的第一半導體結構104中，僅在第一半導體層116與第二半導體層116之介面處附近(大致為第一半導體層116與第二半導體層116之介面處±0.5 nm的深度範圍內)，第一摻質之濃度有大於等於第二摻質之濃度的情況，在第一半導體結構104的其餘部分，第一摻質之濃度均小於第二摻質之濃度。於此實施例，當第一摻質為n型摻質而第二摻質為p型摻質，於第一半導體結構104中可形成p-n-p接面。根據一些實施例，此種p-n-p接面的存在可降低半導體元件30之電容。
第3B圖為本揭露內容另一實施例之半導體元件30中部分範圍的元素的濃度與深度之關係圖。第3B圖所示的半導體元件30與第3A圖所示半導體元件30之主要差異在於，在第一半導體結構104中第一摻質之最大濃度(C1)小於第二摻質之最大濃度(C2)，且在第一半導體結構104中第一摻質之濃度均小於第二摻質之濃度。根據一些實施例，具有此結構之半導體元件30於高頻(例如在10 5Hz以上至10 7Hz之範圍)下可具有較穩定的電容以及較低的順向電壓值。舉例而言，根據一實施例，在10 5Hz以上至10 7Hz之頻率範圍下，半導體元件30的電容值之最大值與最小值的差異可小於5%，例如是在0%-3%之範圍內。
第4A圖為本揭露內容一實施例之半導體元件40的上視圖。第4B圖為第4A圖之半導體元件40沿Y-Y’線之剖面結構示意圖。本實施例的半導體元件40與半導體元件10之主要差異在於，半導體元件40中的第一電極110與第二電極112位於基底100的同一側，而半導體元件10中的第一電極110與第二電極112分別位於基底100的兩側。在本實施例中，磊晶結構102位於基底100上，第一電極110與第二電極112位於磊晶結構102上。第一電極110可與第二半導體結構106相接，而第二電極112可與第一半導體結構104相接。於本實施例中，第二半導體結構106及活性區108之寬度均小於第一半導體結構104之寬度。應理解的是，雖然於第4A圖中繪示第二半導體結構106位於活性區108上方而第一半導體結構104位於活性區108下方，然而在另一實施例中，第二半導體結構106可位於活性區108下方且與基底100相接，而第一半導體結構104可位於活性區108上方且與第二電極112相接。接合結構128位於磊晶結構102和基底100之間。接合結構128可包含導電或不導電材料。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例均已於先前實施例中進行了詳盡之說明，於此不再贅述。
第5A圖為本揭露內容一實施例之半導體組件200的剖面結構示意圖。如第5A圖所示，半導體組件200包括承載基板22、位於承載基板22上的黏著層24以及位於黏著層24上的多個半導體元件50。在本實施例中，半導體元件50包含如於各實施例中所述之磊晶結構102以及分別位於磊晶結構102兩側的第一電極110與第二電極112，且各半導體元件50不具有基底。承載基板22可透過黏著層24與多個半導體元件50相接。承載基板22可包含導電或絕緣材料，例如藍寶石、玻璃、砷化鎵(GaAs) 、磷化銦(InP)、碳化矽(SiC)、磷化鎵(GaP) 、氧化鋅(ZnO) 、 氮化鎵(GaN)、氮化鋁(AlN)、鍺(Ge)或矽(Si)等。黏著層24的材料可包含聚合物材料如苯並環丁烯(benzocyclobutene，BCB)、環氧樹脂(epoxy)、聚醯亞胺(polyimide)、矽基樹脂(silicone)或SOG (Spin On Glass)。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例亦已於先前實施例中進行了詳盡之說明，於此不再贅述。
第5B圖為本揭露內容一實施例之半導體組件400的剖面結構示意圖。如第5B圖所示，半導體組件400包括承載基板42、位於承載基板42上的黏著層44以及位於黏著層44上的多個半導體元件50’。在本實施例中，各半導體元件50’可包含如於先前實施例中所述之磊晶結構102以及位於磊晶結構102一側的第一電極110與第二電極112，且各半導體元件50’不具有基底。例如，在承載基板42與磊晶結構102之間可不具有成長基板。各半導體元件50’還包括位於第一電極110與磊晶結構102之間的第一接觸結構140a以及位於第二電極112與磊晶結構102之間的第二接觸結構140b。第一接觸結構140a及第二接觸結構140b可分別包含單層或多層之III-V族半導體材料、金屬或合金。半導體元件50’還包括覆蓋於磊晶結構102且具有第一開口160a以及第二開口160b的介電層160。如第5B圖所示，第一電極110與第二電極112可分別填入介電層160的第一開口160a以及第二開口160b而分別與第一接觸結構140a及第二接觸結構140b電連接。關於承載基板42與黏著層44，可參酌前述對於承載基板22及黏著層24之說明。本實施例中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例亦已於先前實施例中進行了詳盡之說明，於此不再贅述。
第6圖為本揭露內容一實施例之半導體組件600的剖面結構示意圖。請參照第6圖，半導體組件600包含半導體元件60、封裝基板61、載體63、接合線65、接觸結構66以及封裝層68。封裝基板61可包含陶瓷或玻璃材料。封裝基板61中具有多個通孔62。通孔62中可填充有導電性材料如金屬等而有助於導電或/且散熱。載體63位於封裝基板61一側的表面上，且亦包含導電性材料，如金屬。接觸結構66位於封裝基板61另一側的表面上。在本實施例中，接觸結構66包含第一接觸墊66a以及第二接觸墊66b，且第一接觸墊66a以及第二接觸墊66b可藉由通孔62而與載體63電性連接。在一實施例中，接觸結構66可進一步包含散熱墊(thermal pad)(未繪示)，例如位於第一接觸墊66a與第二接觸墊66b之間。
半導體元件60位於載體63上。半導體元件60可為本揭露內容任一實施例所述的半導體元件(如半導體元件10、20、30、40、50、50’及其變化例)。在本實施例中，載體63包含第一部分63a及第二部分63b，半導體元件60藉由接合線65而與載體63的第二部分63b電性連接。接合線65的材質可包含金屬，例如金、銀、銅、鋁或至少包含上述任一元素之合金。封裝層68覆蓋於半導體元件60上，具有保護半導體元件60之效果。具體來說，封裝層68可包含樹脂材料如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)等。封裝層68更可包含複數個波長轉換粒子(圖未示)以轉換半導體元件60所發出的第一光為一第二光。第二光的波長大於第一光的波長。
基於上述，根據本揭露內容之實施例，可提供一種磊晶結構、半導體元件或半導體組件，藉由調整磊晶結構中的摻質濃度分佈等，例如在電容、順向電壓值等光電特性方面可獲得進一步的改善。具體來說，本揭露內容之磊晶結構、半導體元件及半導體組件可應用於照明、醫療、顯示、通訊、感測、電源系統等領域的產品，例如燈具、監視器、手機、平板電腦、車用儀表板、電視、電腦、穿戴裝置(如手錶、手環、項鍊等)、交通號誌、戶外顯示器、醫療器材等。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，所屬技術領域中具有通常知識者應理解，在不脫離本發明之精神和範圍內可作些許之修飾或變更，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。此外，上述實施例內容在適當的情況下可互相組合或替換，而非僅限於所描述之特定實施例。舉例而言，在一實施例中所揭露特定構件之相關參數或特定構件與其他構件的連接關係亦可應用於其他實施例中，且均落於本發明之權利保護範圍。
10、20、30、40、50、50’ 、60:半導體元件 100:基底 102:磊晶結構 102s:表面 104:第一半導體結構 106:第二半導體結構 108:活性區 108a:第一侷限層 108b:第二侷限層 108c:半導體疊層 108c1:阻障層 108c2:阱層 110:第一電極 110a:電極墊 110b:延伸電極 110b1:第一延伸部 110b2:第二延伸部 112:第二電極 116:第一半導體層 118:第二半導體層 120:第三半導體層 122:第四半導體層 122a:粗化結構 123:絕緣結構 124:導電層 125:反射層 126:孔隙 126a:第一孔隙 126b:第二孔隙 128:接合結構 130:半導體接觸層 140a:第一接觸結構 140b:第二接觸結構 160:介電層 160a:第一開口 160b:第二開口 22、42:承載基板 24、44:黏著層 200、400、600:半導體組件 61:封裝基板 62:通孔 63:載體 63a:第一部分 63b:第二部分 65:接合線 66:接觸結構 66a:第一接觸墊 66b:第二接觸墊 68:封裝層 A-A’、X-X’、 Y-Y’:剖面線 C1、C2、C3:濃度 D1、D2:曲線 L 0:長度 R:區域 W 0、w1、w2:寬度
第1A圖為本揭露內容一實施例之半導體元件的上視圖。
第1B圖及第1C圖為本揭露內容一實施例之半導體元件的剖面結構示意圖及局部放大示意圖。
第2A圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。
第2B圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。
第3A圖為本揭露內容一實施例之半導體元件中部分範圍的元素的濃度與深度之關係圖。
第3B圖為本揭露內容一實施例之半導體元件中部分範圍的元素的濃度與深度之關係圖。
第4A圖為本揭露內容一實施例之半導體元件的上視圖。
第4B圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。
第5A圖為本揭露內容一實施例之半導體組件的剖面結構示意圖。
第5B圖為本揭露內容一實施例之半導體組件的剖面結構示意圖。
第6圖為本揭露內容一實施例之半導體組件的剖面結構示意圖。
10:半導體元件
100:基底
102:磊晶結構
104:第一半導體結構
106:第二半導體結構
108:活性區
108a:第一侷限層
108b:第二侷限層
108c:半導體疊層
110a:電極墊
110b2:第二延伸部
112:第二電極
116:第一半導體層
118:第二半導體層
120:第三半導體層
122:第四半導體層
R:區域

Claims (10)

  1. 一種半導體元件，包括： 一第一半導體結構，具有包含一第一摻質及一第二摻質的一第一半導體層； 一第二半導體結構，位於該第一半導體結構上且包含該第一摻質； 一活性區，位於該第一半導體結構及該第二半導體結構之間且包含該第一摻質； 其中，該第一摻質與該第二摻質具有不同的導電型態。
  2. 如申請專利範圍第1項所述之半導體元件，其中該第一摻質在該第一半導體結構中具有一第一最大濃度(C1)，該第二摻質在該第一半導體結構中具有一第二最大濃度(C2)大於該第一最大濃度(C1)。
  3. 如申請專利範圍第2項所述之半導體元件，其中在該第一半導體結構中該第二摻質之濃度均大於該第一摻質之濃度。
  4. 如申請專利範圍第2項所述之半導體元件，其中該第一摻質在該活性區中具有第三最大濃度(C3)大於、小於或等於該第一最大濃度(C1)。
  5. 如申請專利範圍第1項所述之半導體元件，其中該第一半導體層具有一上表面，該上表面具有一粗化結構。
  6. 如申請專利範圍第1項所述之半導體元件，其中該第一摻質為n型摻質，該第二摻質為p型摻質。
  7. 如申請專利範圍第1項所述之半導體元件，其中該第一半導體層包含二元III-V族半導體材料。
  8. 如申請專利範圍第1項所述之半導體元件，其中該第一摻質包含C、Zn、Si、Ge、Sn、Se、Mg或Te。
  9. 如申請專利範圍第1項所述之半導體元件，其中該第二半導體結構包含一第二半導體層，於該第二半導體層中該第一摻質具有第四最大濃度(C4)大於該第一最大濃度(C1)。
  10. 如申請專利範圍第9項所述之半導體元件，其中該第二半導體層與該第一半導體層具有不同的導電型態。
TW110131037A 2021-08-23 2021-08-23 半導體元件 TW202310443A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110131037A TW202310443A (zh) 2021-08-23 2021-08-23 半導體元件
CN202211005635.1A CN115939277A (zh) 2021-08-23 2022-08-22 半导体元件
US17/892,814 US20230058195A1 (en) 2021-08-23 2022-08-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110131037A TW202310443A (zh) 2021-08-23 2021-08-23 半導體元件

Publications (1)

Publication Number Publication Date
TW202310443A true TW202310443A (zh) 2023-03-01

Family

ID=85228330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131037A TW202310443A (zh) 2021-08-23 2021-08-23 半導體元件

Country Status (3)

Country Link
US (1) US20230058195A1 (zh)
CN (1) CN115939277A (zh)
TW (1) TW202310443A (zh)

Also Published As

Publication number Publication date
CN115939277A (zh) 2023-04-07
US20230058195A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
TWI720026B (zh) 發光元件
US20230163239A1 (en) Semiconductor device and semiconductor component including the same
US20230335669A1 (en) Semiconductor device
US20230135799A1 (en) Light-emitting device
US11894489B2 (en) Semiconductor device, semiconductor component and display panel including the same
US20230058195A1 (en) Semiconductor device
TWI785930B (zh) 光電半導體裝置
TW202044618A (zh) 半導體元件
TWI823136B (zh) 半導體元件
TW202119651A (zh) 半導體元件及包含其之半導體組件
CN220569701U (zh) 半导体元件及半导体组件
US20220302360A1 (en) Semiconductor device and semiconductor component including the same
CN220358110U (zh) 半导体元件及包含其的半导体装置
CN219873571U (zh) 光电半导体元件
TWI840665B (zh) 半導體元件及包含其之半導體組件
US20240186449A1 (en) Semiconductor device, semiconductor component and display panel including the same
US20230129560A1 (en) Semiconductor device and semiconductor component including the same
TW202406173A (zh) 半導體元件
TW202245296A (zh) 半導體元件及包含其之半導體組件
TW202337043A (zh) 光電半導體元件
TW202412336A (zh) 半導體元件
KR20230158409A (ko) 반도체 스택
TW202341528A (zh) 半導體元件
TW202324785A (zh) 半導體裝置
TW202029520A (zh) 光電半導體裝置