KR20100133157A - 반도체 발광소자 및 이를 제조하는 방법 - Google Patents

Abstract

본 발명은 반도체 발광소자에 관한 것으로서, 본 발명의 일 실시 형태는, 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 형성된 나노 로드 형상의 활성층 및 상기 제1 도전형 반도체층과 접촉하지 않는 범위에서 상기 활성층의 상면 및 측면을 덮도록 형성된 제2 도전형 반도체층을 포함하는 반도체 발광소자를 제공한다.

본 발명에 따르면, 결함이 없는 나노 로드의 성장에 따른 광효율 증가 및 소자 내부전반사의 감소에 따른 광추출 효율의 증가를 기대할 수 있으며, 또한 나노 로드 형상의 활성층을 채용함으로써 기존의 나노 로드 구조에 비하여 보다 넓은 발광 면적을 갖는 반도체 발광소자를 얻을 수 있다.

발광소자, 질화물, LED, 나노 로드, 발광효율

Description

반도체 발광소자 및 이를 제조하는 방법 {Semiconductor light emitting device and manufacturing method of the same}

본 발명은 반도체 발광소자에 관한 것으로서, 특히, 나노 로드를 활성층 구조에 채용한 반도체 발광 소자 및 이를 제조하는 방법에 관한 것이다.

일반적으로, 질화물 반도체는 풀컬러 디스플레이, 이미지 스캐너, 각종 신호시스템 및 광 통신기기에 광원으로 제공되는 녹색 또는 청색 발광 다이오드(light emitting diode:LED) 또는 레이저 다이오드(laser diode: LD)에 널리 사용되어 왔다. 이러한 질화물 반도체 발광소자는 전자와 정공의 재결합원리를 이용하는 청색 및 녹색을 포함하는 다양한 광의 방출하는 활성층을 갖는 발광소자로서 제공될 수 있다.

이러한 질화물 발광소자가 개발된 후에, 많은 기술적 발전을 이루어져 그 활용 범위가 확대되어 일반 조명 및 전장용 광원으로 많은 연구가 되고 있다. 특히, 종래에는 질화물 발광소자는 주로 저 전류/저출력의 모바일 제품에 적용되는 부품으로 사용되었으며, 최근에는 점차 그 활용범위가 고전류/고출력 분야로 확대되고 있다.

이와 같이, LED가 고전류/고출력 분야에서 요구됨에 따라 당 기술 분야에서는 발광 특성의 향상을 위한 연구가 계속되어 있으며, 이러한 연구는 주로 다중양자우물구조(MQW)의 성장 조건이나 양자우물층, 양자장벽층의 결정성 향상에 초점이 맞춰져 있다.

본 발명은 일 목적은 나노 로드 형상의 활성층을 채용함으로써 결정성이 향상되며 넓은 발광 면적을 갖는 반도체 발광소자 및 이를 제조하는 방법을 제공하는 것에 있다.

상기 기술적 과제를 실현하기 위해서, 본 발명의 일 실시 형태는,

제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 형성되며 나노 로드 형상을 갖는 코어 발광층을 구비하는 활성층 및 상기 제1 도전형 반도체층과 접촉하지 않는 범위에서 상기 활성층의 상면 및 측면을 덮도록 형성된 제2 도전형 반도체층을 포함하는 반도체 발광소자를 제공한다.

본 발명의 일 실시 예에서, 상기 활성층은 상기 코어 발광층으로 이루어지며, 상기 코어 발광층은 단일 물질로 이루어진 것일 수 있다.

본 발명의 일 실시 예에서, 상기 활성층은 상기 코어 발광층의 외면을 덮도록 형성된 양자우물층 및 양자장벽층을 가질 수 있다.

이 경우, 상기 양자우물층 및 양자장벽층은 서로 교대하여 상기 코어 발광층의 상면 및 측면을 덮도록 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 제1 도전형 반도체층 상에 형성되며, 상기 나노 로드가 위치하는 관통홀을 갖는 유전체층을 더 포함할 수 있다.

이 경우, 상기 유전체층은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 제2 도전형 반도체층 상에 형성된 투명전극을 더 포함할 수 있다.

이 경우, 상기 활성층 및 제2 도전형 반도체층은 복수 개 구비되어 각각 서로 이격 배치되되, 상기 투명전극은 상기 복수의 제2 도전형 반도체층에 대한 공통 전극일 수 있다.

본 발명의 일 실시 예에서, 상기 나노 로드는 복수 개 구비되며, 상기 복수 개의 나노 로드 중 적어도 하나는 다른 것과 직경이 다를 수 있다.

본 발명의 다른 측면은,

기판 상에 제1 도전형 반도체층을 형성하는 단계와, 상기 제1 도전형 반도체층 상에 나노 사이즈의 관통홀을 갖는 유전체층을 형성하는 단계와, 상기 관통홀에 상기 제1 도전형 반도체층과 접촉하도록 나노 로드 형상을 갖는 코어 발광층을 구비하는 활성층을 형성하는 단계 및 상기 제1 도전형 반도체층과 접촉하지 않는 범위에서 상기 활성층의 상면 및 측면을 덮도록 제2 도전형 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.

본 발명의 일 실시 예에서, 상기 유전체층을 형성하는 단계는 상기 제1 도전 형 반도체층 상에 유전체층을 형성한 후 상기 유전체층에 상기 제1 도전형 반도체층의 일부가 노출되도록 나노 사이즈의 관통홀을 형성하는 단계일 수 있다.

본 발명의 일 실시 예에서, 상기 활성층을 형성하는 단계는 상기 관통홀을 통하여 노출된 상기 제1 도전형 반도체층 상에 상기 활성층을 성장시키는 단계일 수 있다.

이와 달리, 상기 활성층을 형성하는 단계는 미리 형성된 나노 로드 형상의 코어 발광층을 상기 제1 도전형 반도체층에 부착시키는 단계일 수도 있다.

본 발명의 일 실시 예에서, 상기 제1 도전형 반도체층을 형성하는 단계, 상기 유전체층을 형성하는 단계 및 상기 관통홀을 형성하는 단계는 인시츄(in-situ) 공정에 의해 실행될 수 있다.

본 발명에 따르면, 결함이 없는 나노 로드의 성장에 따른 광효율 증가 및 소자 내부전반사의 감소에 따른 광추출 효율의 증가를 기대할 수 있으며, 또한 나노 로드 형상의 활성층을 채용함으로써 기존의 나노 로드 구조에 비하여 보다 넓은 발광 면적을 갖는 반도체 발광소자를 얻을 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 나타내는 단면도이다. 본 실시 형태에 따른 반도체 발광소자(100)는 n형 반도체층(101), p형 반도체층(103) 및 이들 사이에 형성된 활성층(102)을 구비한다. 이 경우, 활성층(102)은 나노 로드 형상의 형성되며, 유전체층(104)의 관통홀을 통하여 형성된 구조이다.

n형 및 p형 반도체층(101, 103)은 질화물 반도체, 즉, Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. n형 및 p형 반도체층(101, 103)의 경우, 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다. 다만, 본 실시 형태의 경우, n형 반도체층(101) 상에 나노 로드 형상의 활성층(102)을 형성하 고 이를 덮도록 p형 반도체층(103)을 형성하는 구조이나, n형 및 p형 반도체층(101, 103)의 위치는 서로 바뀔 수 있을 것이다.

n형 및 p형 반도체층(101, 103) 사이에 형성된 활성층(102)은 전자와 정공의 발광 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 In_xGa_{1 - x}N(0≤x≤1) 등의 물질로 이루어질 수 있다. 특히, 본 실시 형태의 경우, 활성층(102)은 나노 로드 형상을 갖는 코어 발광층이 되며, 상기 코어 발광층은 단일 물질로 이루어지는 일종의 양자 선과 같은 구조가 될 수 있다.

p형 반도체층(103)은 활성층(102)의 표면, 즉, 도 1을 기준으로 활성층(102)의 측면과 상면을 덮도록 형성된다. 물론, n형 반도체층(101)과 p형 반도체층(103)의 위치는 경우에 따라 서로 바뀔 수 있을 것이다. 본 실시 형태와 같이, 코어 발광층에 해당하는 활성층(102)을 나노 로드 형상으로 구현함에 따라 쓰레딩 전위(Threading Dislocation)의 전파를 차단할 수 있으며, 이에 의해, 활성층(102)의 결정성이 향상될 수 있다. 또한, 활성층(102)의 결정성이 향상됨에 따라 전자와 정공의 발광 재결합 효율이 높아져 발광 효율이 향상될 수 있다.

또한, 본 실시 형태와 같이 활성층(102) 만을 나노 로드 형상으로 구현함으 로써 발광 면적이 더욱 증가될 수 있으며, 나아가, 비발광 재결합의 비율이 감소되어 발광 효율이 향상될 수 있다. 여기서, 활성층(102) 만을 나노 로드 형상으로 구현한 구조는 발광구조물, 즉, n형 및 p형 반도체층, 활성층을 하나의 나노 로드 구조물로 형성한 구조와 대비될 수 있다. 본 실시 형태와 달리, 나노 로드 구조물에 n형 반도체층(101), 활성층(102) 및 p형 반도체층(103)를 순차적으로 형성하는 경우에는 활성층(102)의 면적이 크지 않아 넓은 발광 면적을 확보하기 어려우며, 측면으로 노출된 영역의 비율이 높으므로 비발광 재결합에 의한 발광 효율 저하가 생길 수 있다. 또한, 나노 로드 활성층(102)의 표면을 덮도록 p형 반도체층(103)이 형성되어, 활성층(102)과 p형 반도체층(103)의 접촉 면적, 즉, 전류 주입 면적이 증가될 수 있다. 도 1의 경우, 나노 로드들의 직경이 서로 동일한 것으로 도시되어 있으나, 필요에 따라, 복수 개의 나노 로드 중 적어도 하나는 다른 것과 직경이 다르도록 형성될 수도 있다.

한편, 활성층(102)은 본 실시 형태와 같이 InGaN 등의 단일 물질로 이루어진 코어 발광층일 수도 있으나, 이와 달리, 양자장벽층과 양자우물층이 서로 교대로 배치된 다중 양자우물(MQW) 구조를 구비할 수도 있으며, 예컨대, 각각은 GaN과 InGaN으로 이루어질 수 있다. 도 2는 본 발명에서 채용될 수 있는 활성층 구조의 일 예를 나타낸 것이다. 도 2에 도시된 바와 같이, 나로 로드 형상의 코어 발광층(102a)을 형성하고 그 표면을 덮도록 양자장벽층(102b)과 양자우물층(102a)을 교대로 형성할 수 있다.

다시 도 1을 참조하면, 유전체층(104)은 n형 반도체층(101) 상에 나노 사이즈의 관통홀을 갖도록 형성되며, 상기 관통홀을 통하여 활성층(102)이 형성된다. 또한, 유전체층(104)은 n형 반도체층(101)과 p형 반도체층(103)이 서로 접촉하는 것을 방지하는 기능을 하며, 이러한 기능을 고려하였을 때, 실리콘 산화물이나 실리콘 질화물을 이용하여 형성할 수 있다.

도 3 및 도 4는 도 1의 반도체 발광소자에 전극 구조가 더해진 전체 구조를 나타내며, 각각, 수평 구조 및 수직 구조에 해당한다. 우선, 도 3에 도시된 실시 형태의 경우, 반도체 발광소자(200)는 기판(205) 상에 n형 반도체층(201), 활성층(202), p형 반도체층(203), 투명 전극(206), n형 전극(207) 및 p형 전극(208)이 형성된 구조이다. 도 1과 관련하여 설명한 바와 같이, 활성층(202)은 유전체층(204)에 형성된 나노 사이즈의 관통홀을 통하여 성장되며, 이에 의해, 나노 로드 형상을 갖는다. 투명 전극(206)은 p측의 오믹 컨택 및 광 투과 기능을 수행하며, 복수의 나노 로드 활성층(202) 및 p형 반도체층(203)에 대한 공통 전극으로 사용될 수 있다. 이러한 기능을 고려하여 투명 전극(206)은 투명 전도성 산화물(TCO)을 이용하여 형성할 수 있다.

기판(205)은 반도체 단결정, 특히, 질화물 단결정 성장을 위한 것으로서, 사 파이어, Si, ZnO, GaAs, SiC, MgAl₂O₄, MgO, LiAlO₂, LiGaO₂ , GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 특히, 질화물 반도체의 성장용 기판으로 주로 사용된다.

다음으로, 도 4에 도시된 실시 형태의 경우, 반도체 발광소자(300)는 소위 수직 구조형으로서, n형 반도체층(301), 나로 로드 형상의 활성층(302), 활성층(302)의 표면을 덮도록 형성된 p형 반도체층(303), 유전체층(304), 도전성 지지기판(305) 및 n형 전극(306)을 포함하는 구조이다. 이전 실시 형태에서 설명하지 않은 부분을 설명하면, 도전성 지지기판(305)은 p형 전극 역할과 함께 레이저 리프트 오프 등의 공정에서 발광구조물을 지지하는 지지체의 역할을 수행한다. 즉, 반도체 단결정 성장용 기판은 레이저 리프트 오프 등의 공정에 의해 제거되며, 제거 공정 후의 n형 반도체층(301)의 노출 면에는 n형 전극(306)이 형성된다. 이 경우, 도전성 기판(305)은 Si, Cu, Ni, Au, W, Ti 등의 물질로 이루어질 수 있으며, 선택된 물질에 따라, 도금 또는 본딩 접합 등의 방법으로 형성될 수 있다. 한편, 따로 도시하지는 않았으나, p형 질화물 반도체층(303)과 도전성 기판(305) 사이에는 오믹컨택 기능과 광 반사 기능을 수행하는 반사금속층이 개재될 수 있다.

도 5 내지 7은 도 3에 도시된 반도체 발광소자를 제조하는 방법의 일 예를 설명하기 위한 공정별 단면도이다. 우선, 도 5에 도시된 바와 같이, 기판(205) 상에 n형 반도체층(201)과 유전체층(204)을 순차적으로 형성한다. n형 반도체층(201)과 유전체층(204)은 적절한 증착 공정, 예컨대, MOCVD 공정을 이용하여 형성될 수 있다. 다음으로, 도 6에 도시된 바와 같이, 유전체층(204)에 관통홀을 형성한다. 상기 관통홀은 상술한 바와 같이, 나노 로드 형상의 활성층이 형성되는 영역이며, 당업계에서 공지된 적절한 공정을 이용할 수 있다. 예컨대, 상기 관통홀은 리소그래피 공정을 이용하여 나노 사이즈로 패터닝되어 형성될 수 있다. 이 경우, 본 관통홀 형성 공정은 반도체층의 성장과 같이 인시츄(in-situ) 공정으로 실행될 수 있을 것이다.

다음으로, 도 7에 도시된 바와 같이, 유전체층(204)의 관통홀을 통하여 노출된 n형 반도체층(201) 상에 활성층(202)을 성장하며, 성장된 활성층(202)의 상면 및 측면을 덮도록 p형 반도체층(203)을 성장한다. 이 경우, 상술한 바와 같이, 활성층(202)은 단일 물질로 이루어진 코어 발광층 만을 구비하거나, 코어 발광층 외에 이를 덮는 다중양자우물 구조를 구비할 수 있다. 한편, 관통홀 형성 후 활성층(202)과 p형 반도체층(203)을 재성장하는 방법 외에도 별도의 공정으로 제조된 나노 로드 활성층(202)을 상기 관통홀을 통하여 n형 반도체층(201)에 부착시키는 방법도 고려될 수 있을 것이다. p형 반도체층(203) 형성 단계 후, 투명 전극과 p형 전극을 증착 등의 공정으로 형성하는 한편, n형 전극의 메사 식각 영역에 n형 전극을 형성함으로써 도 4에 도시된 반도체 발광소자와 같은 구조를 얻을 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.

도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 나타내는 단면도이다.

도 2는 본 발명에서 채용될 수 있는 활성층 구조의 일 예를 상세히 것이다.

도 3 및 도 4는 도 1의 반도체 발광소자에 전극 구조가 더해진 전체 구조를 나타낸다.

도 5 내지 7은 도 3에 도시된 반도체 발광소자를 제조하는 방법의 일 예를 설명하기 위한 공정별 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

101: n형 반도체층 102: 활성층

102a: 코어 발광층 102b: 양자장벽층

102c: 양자우물층 103: p형 반도체층

104: 유전체층 205: 기판

206: 투명 전극 207, 208: n형 및 p형 전극

305: 도전성 지지기판

Claims (14)

1. 제1 도전형 반도체층;

   상기 제1 도전형 반도체층 상에 형성되며 나노 로드 형상을 갖는 코어 발광층을 구비하는 활성층; 및

   상기 제1 도전형 반도체층과 접촉하지 않는 범위에서 상기 활성층의 상면 및 측면을 덮도록 형성된 제2 도전형 반도체층;

   을 포함하는 반도체 발광소자.
2. 제1항에 있어서,

   상기 활성층은 상기 코어 발광층으로 이루어지며, 상기 코어 발광층은 단일 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
3. 제1항에 있어서,

   상기 활성층은 상기 코어 발광층의 외면을 덮도록 형성된 양자우물층 및 양자장벽층을 갖는 것을 특징으로 하는 반도체 발광소자.
4. 제3항에 있어서,

   상기 양자우물층 및 양자장벽층은 서로 교대하여 상기 코어 발광층의 상면 및 측면을 덮도록 형성된 것을 특징으로 하는 반도체 발광소자.
5. 제1항에 있어서,

   상기 제1 도전형 반도체층 상에 형성되며, 상기 코어 발광층이 위치하는 관통홀을 갖는 유전체층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
6. 제5항에 있어서,

   상기 유전체층은 실리콘 산화물 또는 실리콘 질화물로 이루어진 것을 특징으로 하는 반도체 발광소자.
7. 제1항에 있어서,

   상기 제2 도전형 반도체층 상에 형성된 투명전극을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
8. 제7항에 있어서,

   상기 활성층 및 제2 도전형 반도체층은 복수 개 구비되어 각각 서로 이격 배치되되, 상기 투명전극은 상기 복수의 제2 도전형 반도체층에 대한 공통 전극인 것을 특징으로 하는 반도체 발광소자.
9. 제1항에 있어서,

   상기 나노 로드는 복수 개 구비되며, 상기 복수 개의 나노 로드 중 적어도 하나는 다른 것과 직경이 다른 것을 특징으로 하는 반도체 발광소자.
10. 기판 상에 제1 도전형 반도체층을 형성하는 단계;

    상기 제1 도전형 반도체층 상에 나노 사이즈의 관통홀을 갖는 유전체층을 형성하는 단계;

    상기 관통홀에 상기 제1 도전형 반도체층과 접촉하도록 나노 로드 형상을 갖는 코어 발광층을 구비하는 활성층을 형성하는 단계; 및

    상기 제1 도전형 반도체층과 접촉하지 않는 범위에서 상기 활성층의 상면 및 측면을 덮도록 제2 도전형 반도체층을 형성하는 단계;

    를 포함하는 반도체 발광소자 제조방법.
11. 제10항에 있어서,

    상기 유전체층을 형성하는 단계는 상기 제1 도전형 반도체층 상에 유전체층을 형성한 후 상기 유전체층에 상기 제1 도전형 반도체층의 일부가 노출되도록 나노 사이즈의 관통홀을 형성하는 단계인 것을 특징으로 하는 반도체 발광소자 제조방법.
12. 제10항에 있어서,

    상기 활성층을 형성하는 단계는 상기 관통홀을 통하여 노출된 상기 제1 도전형 반도체층 상에 상기 활성층을 성장시키는 단계인 것을 특징으로 하는 반도체 발 광소자 제조방법.
13. 제10항에 있어서,

    상기 활성층을 형성하는 단계는 미리 형성된 나노 로드 형상의 코어 발광층을 상기 제1 도전형 반도체층에 부착시키는 단계를 구비하는 것을 특징으로 하는 반도체 발광소자 제조방법.
14. 제10항에 있어서,

    상기 제1 도전형 반도체층을 형성하는 단계, 상기 유전체층을 형성하는 단계 및 상기 관통홀을 형성하는 단계는 인시츄(in-situ) 공정에 의해 실행되는 것을 특징으로 하는 반도체 발광소자 제조방법.

Images