DE10151092A1 - Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat - Google Patents

Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat

Info

Publication number
DE10151092A1
DE10151092A1 DE2001151092 DE10151092A DE10151092A1 DE 10151092 A1 DE10151092 A1 DE 10151092A1 DE 2001151092 DE2001151092 DE 2001151092 DE 10151092 A DE10151092 A DE 10151092A DE 10151092 A1 DE10151092 A1 DE 10151092A1
Authority
DE
Germany
Prior art keywords
group iii
intermediate layers
aluminum
containing group
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2001151092
Other languages
English (en)
Other versions
DE10151092B4 (de
Inventor
Armin Dadgar
Alois Krost
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azur Space Solar Power GmbH
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE20122426U priority Critical patent/DE20122426U1/de
Priority to DE2001151092 priority patent/DE10151092B4/de
Publication of DE10151092A1 publication Critical patent/DE10151092A1/de
Application granted granted Critical
Publication of DE10151092B4 publication Critical patent/DE10151092B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

Gruppe-III-N bzw. Gruppe-III-V-N Halbleiter, wie z. B. GaN, InGaN oder InGaAsN, werden meist auf Saphir- oder SiC-Substraten abgeschieden. Bei Bauelementen, wie z. B. LEDs oder Laser, wird jedoch aufgrund des nichtleitenden Substrats eine aufwendige Strukturierung zur Rückseitenkontaktierung notwendig. Das Wachstum auf Si-Substraten bietet die Möglichkeit, auf großflächigen und im Vergleich von z. B. Saphir oder SiC preiswerten Substraten Gruppe-III-Nitrid Bauelemente abzuscheiden. Dabei ist die Vermeidung von Rissen - die hauptsächlich durch die thermische Fehlanpassung der Materialien verursacht werden - in den Bauelementen entscheidend für deren kommerzielle Nutzbarkeit. DOLLAR A Das Verfahren ermöglicht es, rißfreie Gruppe-II-N Schichten auf Si-Substraten abzuscheiden und ermöglicht damit auch eine einfachere Kontaktierung einer Vielzahl von Bauelementen. Es ermöglicht darüber hinaus eine effiziente Lichtauskopplung aus der Bauelementschicht und es können auch Gruppe-III-Nitrid Bauelemente mit herkömmlicher Si-Elektronik integriert werden. DOLLAR A Durch das Verfahren können preiswert Gruppe-III-Nitrid basierte Bauelemente wie. z. B. Leuchtdioden und Laser auf Si-Substraten mit einer effizienten Lichtauskopplung hergestellt werden.

Description

  • Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat.
  • Die preiswerte Homoepitaxie auf GaN-Substraten ist aufgrund der derzeit geringen Größe und Qualität der verfügbaren GaN-Substrate nicht in kommerziellen Maßstäben möglich. Daher wird die kommerzielle Herstellung von Gruppe-III-Nitrid Schichten, wie z. B. für blaue und grüne Leuchtdioden, zur Zeit hauptsächlich auf Saphir- und SiC-Substraten durchgeführt. Die Substratkosten sind hierbei jedoch noch so hoch, daß sie für einen nennenswerten Teil der Bauelementkosten verantwortlich sind [Duboz]. Die Herstellung von Gruppe-III-N Bauelementschichten auf preiswerteren Substraten kann daher die Kosten der Bauelemente weiter reduzieren. Außerdem ist bei Verwendung des isolierenden Saphirs als Substrat, z. B. bei Leuchtdioden, eine aufwendige und kostenintensive Strukturierung zur Rückseitenkontaktierung der Bauelemente notwendig, wie z. B. bei Mayer et al. [Mayer]. Das großflächige Wachstum auf Saphir und SiC ist derzeit mangels verfügbarer Substrate nicht möglich, was sich negativ auf die Ausbeute pro Fläche auswirkt, da, bedingt durch den nicht verwendbaren Waferrand von einigen Millimetern, sie bei kleinem Substratdurchmesser immer geringer ist als bei großem. Jedoch zeichnet sich seit einigen Monaten zumindest beim Saphir ein Umstieg zu Substraten mit 4" bzw. 10 cm Durchmesser ab. Das Wachstum auf Si bietet aufgrund der Verfügbarkeit von Substraten bis zu derzeit 30 cm Durchmesser die Möglichkeit mit sehr preiswerten Substraten die Ausbeute weiter zu erhöhen und bei vielen Bauelementen auch eine einfachere Strukturierung als auf Saphir zu ermöglichen. Derzeit liegen die Substratpreise von Si über einen Faktor 10 unter denen von Saphir und mindestens einen Faktor 50 unter denen von SiC. Si-Substrate ermöglichen es außerdem, nitridhaltige Bauelementstrukturen mit der bestehenden Si-Technologie zu integrieren.
  • Es gibt daher starke Bestrebungen Gruppe III-N Schichten auf Si-Substraten abzuscheiden. Dabei wird das Wachstum auf den Si (111) Flächen favorisiert [Auner, Dadgar00, Guha, Kobayashi, Nikishin, Sánchez-Garcia, Schenk, Tran]. Alternativ ist z. B. auch das Wachstum bei optimierten Parametern auf Si (100) Flächen [Wang] und insbesondere auf mit (111) V- Gräben strukturiertem Si (100) möglich [DE 197 25 900 A1]. Es gibt zum Wachstum auf Si unterschiedliche Ansätze, die meist eine schützende Niedertemperaturschicht, z. B. aus AlN oder SiC auf dem Si-Substrat vorsehen, um die Nitridierung des Substrats zu vermeiden, einem allgemeinen Problem der Epitaxie von nitridischen Halbleitern auf Si [Ito, Nikishin, Tran]. Diese Untersuchungen gehen bisher jedoch allgemein nicht über prinzipielle Machbarkeitsstudien hinaus. So wurde vor kurzem von mehreren Autoren [Dadgar01, Feltin, Guha, Tran, Yang] die Machbarkeit einer LED Struktur auf Si demonstriert.
  • Durch die Verwendung einer in Anspruch 1.a. erwähnten Keimschicht wird ein gleichmäßiges Bekeimen bzw. Bewachsen des Substrats ermöglicht. Dabei ist unter Keimschicht eine wenige Nanometer dicke, nicht zwingend geschlossene Schicht zu verstehen, die trotz eventuell schlechter kristalliner und/oder stöchiometrischer Eigenschaften als Grundlage für das anschließende Schichtwachstum dient, bzw. von der aus das weitere Schichtwachstum ausgeht. Im Fall der Epitaxie auf Si ist sie auch häufig notwendig, damit eine Vorzugsorientierung vom unpolaren Si zum z. B. polaren GaN vorgegeben wird und somit darauf die Puffer- oder Bauelementschicht überhaupt erst abgeschieden werden kann. Solche Keim- und/oder Pufferschichten auf Si sind von außerordentlicher Wichtigkeit für das erfolgreiche Wachstum von Gruppe-III-N und Gruppe-III-V-N Schichten auf Si. Denn nur eine geschlossene Keim- und/oder Pufferschicht, z. B. aus einem Gruppe-III-V Material wie im System AlxGayInzNaAsbPc (x + y + z = 1, a + b + c = 1) kann eine Nitridierung des Substrats bei höheren Temperaturen vermeiden. Vorteilhaft ist hierbei eine Niedertemperaturkeimschicht, die die Nitridierung des Substrats hemmt und meist zu niedrigen Serienwiderständen beiträgt. Dabei bedeutet "Niedertemperatur" abhängig vom Material immer eine Temperatur wesentlich unterhalb der üblichen Wachstumstemperatur von nitridischen Halbleitern wie GaN und AlN, die in der MOCVD oberhalb von 1000°C liegt. Zum Wachstum einer Keim- bzw. Pufferschicht ist die vorherige Abscheidung eines Metalls wie z. B. Al hilfreich, daß dazu dient die Si-Oberfläche vor dem Einschalten von z. B. NH3 vor der störenden Nitridierung zu schützen [Nikishin].
  • Hauptproblem der Epitaxie von Gruppe III-N Schichten auf Si-Substraten ist die thermische Fehlanpassung der Materialien, die insbesondere beim Wachstum bei hohen Temperaturen von über 1000°C - wie sie z. B. in der Gasphasenepitaxie üblich sind - ab Schichtdicken oberhalb von ca. 1 µm zur unkontrollierbaren Rißbildung führt oder bei Wachstumsmethoden, die bei niedrigeren Temperaturen arbeiten, wie z. B. der MBE, keine Schichtdicken oberhalb von ca. 3 µm zulassen. Dabei kommt es je nach Prozeßführung zur Rißbildung mit Abständen von ca. 10-500 µm zwischen den Rissen. Für die kommerzielle Herstellung von Bauelementen, wie z. B. LEDs oder Transistoren, ist zur Erzielung einer guten Schichtqualität das Wachstum dicker Schichten und somit die Vermeidung von Rissen entscheidend. Mögliche Methoden sind z. B. die gezielte Rißführung auf einem strukturiertem Substrat [DE 100 56 645 A1] oder das Wachstum von dicken AlN/AlGaN Pufferschichten bzw. AlN/GaN Übergittern [Feltin]. Die zweite Methode erschwert aufgrund des hohen Serienwiderstands dieser Materialien eine vertikale Stromführung über das Substrat und erfordert daher im Fall der Leuchtdiode eine aufwendige Kontaktierung beider Stromzuführungen von oben.
  • Rißvermeidung kann durch die Verwendung von Niedertemperaturschichten nach Anspruch 1.b., wie sie schon von Amano et al. [Amano] zum Wachstum von verspannten AlGaN Schichten auf Saphir vorgeschlagen wurden realisiert, werden. Dadgar et al. [Dadgar00] haben gezeigt, daß sich damit prinzipiell eine Rißreduktion von GaN auf Si-Substraten erzielen läßt. Dabei sollte bei mehreren solcher Schichten der Abstand der Niedertemperaturschichten unterhalb der kritischen Dicke der dazwischenliegenden Schicht liegen, die z. B. für GaN bei ca. 1 µm liegt. Die beschriebenen Niedertemperaturschichten besitzen meist eine schlechte kristalline Qualität und eventuell auch eine nichtstöchiometrische Zusammensetzung. Trotz des Spannungsabbaus werden durch diese Schichten meist neue Versetzungen in der darauffolgenden Schicht erzeugt. Daher kann mit dieser Methode kein versetzungsarmes Material wie es für leistungsfähige Bauelemente notwendig ist, hergestellt werden. Dieses Problem wird durch das Einfügen von dünnen SixNy Zwischenschichten, wie es erstmals von Tanaka et al. für das Wachstum von GaN auf Saphir vorgeschlagen wurde [Tanaka], gelöst. Das SixNy wird dabei in-situ, d. h. während des Wachstumsprozesses abgeschieden. Dazu wird z. B. in der MOCVD der Siliziumausgangsstoff wie z. B. Silan und ein Stickstoffausgangsstoff wie z. B. Ammoniak über das Substrat geleitet. Es bildet sich dann eine meist nicht völlig geschlossene SixNy Schicht, die als Maskierung für das darauffolgende Wachstum dient. Dabei sollte diese Zwischenschicht so dick sein, daß idealerweise nach der SixNy Abscheidung nur noch wenige Gruppe-III-Nitrid Inseln im Abstand von hundert Nanometern bis zu einigen Mikrometern entstehen. Durch die Inseln, von denen das weitere Wachstum ausgeht bzw. die Maskierung, die die darunterliegenden Versetzungen zum Teil oder vollständig auslöscht, kann das darüberliegende Material deutlich versetzungsärmer gewachsen werden. Einige neue Versetzungen entstehen dann eventuell an den koaleszierenden Rändern der einzelnen Bereiche. Beim Wachstum auf Silizium ist jedoch im Gegensatz zum Wachstum auf Saphir zu beachten, daß die Koaleszenzdicke, die bei solch einer SixNy Maskierung auftritt, in den bisher beschriebenen Verfahren zu groß ist, d. h. oberhalb der kritischen Rißdicke für z. B. GaN auf Si von 1 µm liegen und zwangsläufig Risse entstehen. Insbesondere sind diese Schichten in der Literatur undotiert. Eine n-Typ Dotierung hingegen, wie sie für vertikal kontaktierte Lichtemitterstrukturen unabdingbar ist, hemmt das schnelle Koaleszieren der Schicht. Dieser Nachteil wird in diesem Verfahren durch ein forciertes Koaleszieren verhindert werden. Dazu ist eine relative hohe Wachstumstemperatur und ein hohes Stickstoffprecursorangebot, bzw. hohes V-III Verhältnis, förderlich. Zur besseren Keimbildung oberhalb der SixNy Maske kann auch mit einer reduzierten Temperatur bei mäßigen V-III Verhältnissen begonnen und erst nach einigen Nanometern Materialabscheidung das forcierte Koaleszieren begonnen werden. Es lassen sich so, abhängig von der Dichte der Maskierung, Koaleszenzdicken im Bereich von wenigen hundert Nanometern erzielen und damit die Rißbildung vermeiden. Ideal ist solch eine Schicht oberhalb der letzen Niedertemperatur Zwischenschicht. Aber auch schon vorher kann sie zur Verbesserung der Schichtqualität dienen und die Versetzungsdichte reduzieren. Sie ist dann aber, sofern es die einzige SixNy Maske ist, meist nicht so effizient für das in der oberen Schicht abgeschiedene Bauelement. Der Vorteil der in-situ Abscheidung der Maske ist vor allen Dingen der entfallende Prozessierungsaufwand und dadurch geringe Kosten. Außerdem ist mit ex-situ Masken, aufgrund deren Größe, ein Überwachsen der Struktur mit Schichtdicken unterhalb von 1 µm nicht möglich und es treten störende Effekte wie das Verkippen der Schicht in den überwachsenen Bereichen auf.
  • Mit der in Anspruch 1 genannten Methode lassen sich auch Gruppe-III-Nitrid Laserstrukturen auf Silizium abscheiden. Hierzu ist noch das zusätzliche Wachstum von Wellenleitern um die aktive Schicht notwendig. Durch die SixNy in-situ Maske kann ausreichend versetzungsarmes Material abgeschieden werden um eine ausreichende Bauelementlebensdauer zu gewährleisten. Aufgrund der im Gegensatz zu Saphir höheren Wärmeleitfähigkeit des Si-Substrats kann wiederum eine höhere Lebensdauer des Lasers erwartet werden, und aufgrund gemeinsamer natürlicher Bruchkanten von GaN auf Si(111) ist die Herstellung vereinfacht.
  • Zeichnung 1 zeigt schematisch als Beispiel einen möglichen Schichtaufbau einer rißfreien LED Struktur auf Silizium Substrat mit den in Anspruch 1.a-c genannten Verfahren zur Schichtverbesserung. Die Zeichnungen 2 und 3 zeigen eine Möglichkeit der Substratstrukturierung wie sie in 2.b genannt ist und im folgenden erläutert wird.
  • Dabei geht es um die Lösung eines weiteren Problems beim Wachstum von nicht kohärenten Lichtemittern auf Silizium aufgrund der optischen Eigenschaften des Substrats. Die Lichtausbeute wird hier stark durch das im Sichtbaren absorbierende Substrat und die schlechte Lichtauskopplung aus der relativ dünnen Gruppe-III-Nitrid Schicht beeinträchtigt. Auch das nicht im Si absorbierte Licht geht zum großen Teil durch Totalreflektion und Absorption in der Gruppe-III-Nitrid Schicht verloren. Das Aufbringen geeigneter Materialien auf der Schicht wie z. B. transparente leitfähige Oxide (TCOs) und deren Strukturierung z. B. in Pyramidenform, ähnlich gängiger Antireflexschichten bei Solarzellen, kann die Lichtauskopplung deutlich erhöhen. Hier ist ein identischer oder höherer Brechungsindex der aufgetragenen Schicht als der der Gruppe-III-Nitrid Schicht vorteilhaft. Eine weitere Methode zur Erhöhung der Lichtausbeute wurde kürzlich von Jin et al. [Jin] vorgestellt. Hier werden z. B. Löcher oder andere Strukturen in die Schicht geätzt, so daß das Licht dort aus der Schicht austreten kann. Vorteilhaft ist in diesem Fall das Ätzen von Schrägen, wie z. B. in Zeichnung 2 im Querschnitt und in Zeichnung 3 in der Aufsicht dargestellt, um die Lichtauskopplung weiter zu begünstigen. Eine andere, meist nicht so effiziente Methode zur Lichtauskopplung, ist das Wachsen der letzten Schicht derart, daß die Schicht rauh wird und dadurch die Lichtauskopplung begünstigt. Dies ist bei hoch p-Typ dotierten GaN:Mg Schichten häufig der Fall, kann aber auch durch eine in-situ Maskierung z. B. mit SixNy wie in Anspruch 1.c forciert werden wenn dabei die Schicht nicht völlig koalesziert, d. h. noch rauh ist. Dabei lassen sich einfach über die Wahl der Wachstumsparameter wie z. B. dem V-III Verhältnis Schrägen an den Wachstumsfronten erzeugen.
  • Die hier beschiebenen und in den Zeichnungen wiedergegebenen Beispiele stellen nur einige von vielen möglichen Ausführungsformen des Verfahrens dar. Abkürzungen Al: Aluminium
    As: Arsen
    Ga: Gallium
    Gruppe-III: Elemente aus der dritten Hauptgruppe des Periodensystems der Elemente
    Gruppe-III-V: Verbindungshalbleiter aus Elementen der dritten und fünften Hauptgruppe des Periodensystems der Elemente
    Gruppe-III-N, Gruppe-III-Nitrid: Verbindungshalbleiter aus Elementen der dritten, Hauptgruppe des Periodensystems der Elemente mit Stickstoff
    Gruppe-III-V-N, Gruppe-III-V-Nitrid: Verbindungshalbleiter aus Elementen der dritten Hauptgruppe des Periodensystems der Elemente mit Stickstoff und einem weiteren Element der fünften Hauptgruppe des Periodensystems der Elemente
    In: Indium
    LED: Light Emitting Diode/Device, lichtemittierende Diode/Bauelement
    MBE: Molecular Beam Epitaxy, Molekularstrahlepitaxie
    MOCVD: metal organic chemical vapor phase deposition, metallorganische Gasphasenabscheidung
    N: Stickstoff
    P: Phosphor
    Saphir: Al2O3, Aluminiumoxid hier ist Korund miteingeschlossen
    Si: Silizium; als Substrat sind außer gewöhnlichen Si- Substraten auch Substrate wie z. B. Silicon-on- insulator Substrate eingeschlossen
    SiC: Siliziumcarbit
    SixNy: Siliziumnitrid (x, y beliebig)
    TCO: Transparent Conducting Oxide, z. B. ZnO, InSnO etc. Referenzen [Amano] Hiroshi Amano, Motoaki Iwaya, Takayuki Kashima, Maki Katsuragawa, Isamu Akasaki, Jung Han, Sean Hearne, Jerry, A. Floro, Eric Chason und Jeffrey Figiel, Stress and defect control in GaN using low temperature interlayers, Jpn. J. Appl. Phys. 37, L1540 (1998)
    [Auner] G. W. Auner, F. Jin, V. M. Naik und R. Naik, Microstructure of low temperature grown AlN thin films on Si(111), J. Appl. Phys. 85, 7879 (1999)
    [Dadgar00] A. Dadgar, J. Bläsing, A. Diez, A. Alam, M. Heuken und A. Krost, Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si(111) Exceeding 1 µm in Thickness, Jpn. J. Appl. Phys. 39, L1183 (2000)
    [Dadgar01] A. Dadgar, A. Alam, J. Christen, T. Riemann, S. Richter, J. Bläsing, A. Diez, M. Heuken und A. Krost, Bright blue electroluminescence from an InGaN/GaN multi-quantum-well diode on Si(111): Impact of an AlGaN/GaN multi-layer, Appl. Phys. Lett. 78, 2211 (2001)
    [Duboz] J. Y. Duboz, Gallium Nitride as seen by the Industrie, phys. stat. sol. (a) 176, 5 (1999)
    [Feltin] E. Feltin, S. Dalmasso, P. de Mierry, B. Beaumont, H. Lahrèche, A. Bouillé, H. Haas, M. Leroux und P. Gibart, Green InGaN Light-Emitting Diodes Grown on Silicon (111) by Metalorganic Vapor Phase Epitaxy, Jpn. J. Appl. Phys. 40, L738 (2001)
    [Guha] S. Guha und N. A. Bojarczuk, Multicolored light emitters on silicon substrates, Appl. Phys. Lett. 73, 1487 (1998)
    [Ito] Takahiro Ito, Kohji Ohtsuka, Kazuhiro Kuwahara, Masatomo Sumiya, Yasushi Takano, Shunro Fuke, Effect of AlN buffer layer deposition conditions on the properties of GaN layer, J. Cryst. Growth 205, 20 (1999)
    [Jin] S. X. Jin, J. Li, J. Y. Lin und H. X. Jiang, InGaN/GaN quantum well interconnected microdisk light emitting diodes, Appl. Phys. Lett. 77, 3236 (2000)
    [Kobayashi] N. P. Kobayashi, J. T. Kobayashi, P. D. Dapkus, W.-J. Choi, A. E. Bond, X. Zhang und H. D. Rich, GaN grown on Si(111) substrate using oxidized AlAs as an intermediate layer, Appl. Phys. Lett. 71, 3569 (1997)
    [Mayer] M. Mayer, A. Pelzmann, C. Kirchner, M. Schauler, F. Eberhard, M. Kamp, P. Unger, K. J. Ebeling, Device Performance of ultra-violet emitting diodes grown by MBE, J. Cryst. Growth 189/190, 782 (1998)
    [Nikishin] S. A. Nikishin, N. N. Faleev, V. G. Antipov, S. Francoeur, L. Grave de Peralta, T. I. Prokofyeva, M. Holtz und S. N. G. Chu, High quality GaN grown on Si(111) by gas source molecular beam epitaxy with ammonia, Appl. Phys. Lett. 75, 2073 (1999)
    [Sánchez-Garcia] M. A. Sánchez-Garcia, E. Calleja, E. Monroy, F. J. Sánchez, F. Calle, E. Muñoz, A. Sanz. Hervas, C. Villar und M. Aquilar, Study of high quality AlN layers grown on Si(111) substrates by plasma-assisted molecular beam epitaxy, MRS Internet J. Nitride Semicond. Res. 2, 33 (1997)
    [Schenk] H. P. D. Schenk, G. D. Kipshidze, V. B. Lebedev, S. Shokhovets, R. Goldhahn, J. Kräußlich, A. Fissel, Wo. Richter, Epitaxial growth of AlN and GaN on Si(111) by plasma-assisted molecular beam epitasy, J. of Cryst. Growth 201/202, 359 (1999)
    [Tanaka] Satoru Tanaka, Misaichi Takeuchi und Yoshinobu Aoyagi, Anti-Surfactant in III-Nitride Epitaxy - Quantum Dot Formation and Dislocation Termination -, Jpn. J. Appl. Phys. 39, L831 (2000)
    [Tran] Chuong A. Tran, A. Osinski, R. F. Karlicek Jr. und I. Berishev, Growth of InGaN/GaN multiple-quantum-well blue light-emitting diodes on silicon by metalorganic vapor phase epitaxy, Appl. Phys. Lett. 75, 1494 (1999)
    [Wang] Lianshan Wang, Xianglin Liu, Yude Zan, Jun Wang, Du Wang, Da-cheng Lu und Zhanguo Wang, Wurtzite GaN epitaxial growth on a Si(001) substrate using γ-Al2O3 as an intermediate layer, Appl. Phys. Lett. 72, 109 (1998)
    [Yang] J. W. Yang, A. Lunev, G. Simin, A. Chitnis, M. Shatalov, M. Asif Khan, Joseph E. Van Nostrand und R. Gaska, Selective area deposited blue GaN- InGaN multiple-quantum well light emitting diodes over silicon substrates, Appl. Phys. Lett. 76, 273 (2000)

Claims (2)

1. Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat, gekennzeichnet durch,
a) Eine Al-haltige Gruppe-III-V Keimschicht
b) Eine oder mehrere Al-haltige Gruppe-III-V Niedertemperatur Zwischenschichten
c) Eine oder mehrere während des Wachstums abgeschiedene SixNy Zwischenschichten mit Dicken im Bereich weniger Monolagen und einer anschließenden Koaleszenz der darauffolgenden Schicht innerhalb von weniger als 1 µm Dicke.
2. Verfahren nach Anspruch 1, gekennzeichnet durch, eine Strukturierung der Oberfläche durch das
a) Aufbringen eines transparenten Materials, welches texturiert wird und/oder
b) das Strukturieren der Gruppe-III-Nitrid Schichten mittels Ätzen und/oder
c) das Wachstum einer leitenden, rauhen Gruppe-III-Nitrid Deckschicht.
DE2001151092 2001-10-13 2001-10-13 Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat Expired - Lifetime DE10151092B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE20122426U DE20122426U1 (de) 2001-10-13 2001-10-13 Gruppe-III-Nitrid-basierte Lichtemitterstruktur auf Silizium Substrat
DE2001151092 DE10151092B4 (de) 2001-10-13 2001-10-13 Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001151092 DE10151092B4 (de) 2001-10-13 2001-10-13 Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat

Publications (2)

Publication Number Publication Date
DE10151092A1 true DE10151092A1 (de) 2003-05-08
DE10151092B4 DE10151092B4 (de) 2012-10-04

Family

ID=7702705

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001151092 Expired - Lifetime DE10151092B4 (de) 2001-10-13 2001-10-13 Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat

Country Status (1)

Country Link
DE (1) DE10151092B4 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096405A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
WO2008132204A3 (de) * 2007-04-27 2009-01-22 Azzurro Semiconductors Ag Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102009047881A1 (de) * 2009-09-30 2011-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Leuchtdiode
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
DE102011114665A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE102012217631A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer Schichtstruktur
JP2014067994A (ja) * 2013-07-09 2014-04-17 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US8952419B2 (en) 2010-09-28 2015-02-10 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
WO2016116713A1 (fr) 2015-01-21 2016-07-28 Centre National De La Recherche Scientifique (Cnrs) Procédé de fabrication d'une structure semi-conductrice à base de nitrures d'éléments iii passivée et une telle structure
WO2016116715A1 (fr) 2015-01-21 2016-07-28 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur à base de nitrures d'éléments iii
DE102022120161A1 (de) 2022-08-10 2024-02-15 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement mit epitaktisch gewachsener schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927945A1 (de) * 1998-09-11 2000-03-23 Hewlett Packard Co Lichtemittierendes Bauelement mit feinstrukturiertem reflektierendem Kontakt
DE19947030A1 (de) * 1999-09-30 2001-04-19 Osram Opto Semiconductors Gmbh Oberflächenstrukturierte Lichtemissionsdiode mit verbesserter Stromeinkopplung
DE10056645A1 (de) * 2000-11-09 2001-09-13 Armin Dadgar Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
DE10114029A1 (de) * 2000-03-24 2001-10-04 Sumitomo Chemical Co III-V-Halbleiter und Verfahren zu seiner Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927945A1 (de) * 1998-09-11 2000-03-23 Hewlett Packard Co Lichtemittierendes Bauelement mit feinstrukturiertem reflektierendem Kontakt
DE19947030A1 (de) * 1999-09-30 2001-04-19 Osram Opto Semiconductors Gmbh Oberflächenstrukturierte Lichtemissionsdiode mit verbesserter Stromeinkopplung
DE10114029A1 (de) * 2000-03-24 2001-10-04 Sumitomo Chemical Co III-V-Halbleiter und Verfahren zu seiner Herstellung
DE10056645A1 (de) * 2000-11-09 2001-09-13 Armin Dadgar Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. Tanaka, M. Takeuchi and Y. Aoyagi: Anti- Surfactant in III - Nitride Epitaxy - Quantum Dot Formation and Dislocation Termination -, in: Jpn. S. Appl. Phys., Vol. 39, Part 2, No. 8 B, 2000, S. L831-L834 *

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096405A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
EP3731283A1 (de) 2006-02-23 2020-10-28 AZUR SPACE Solar Power GmbH Nitridhalbleiterprodukt
EP2112699A2 (de) 2006-02-23 2009-10-28 Azzuro Semiconductors AG Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
EP3731284A1 (de) 2006-02-23 2020-10-28 AZUR SPACE Solar Power GmbH Nitridhalbleiterprodukt
US9054017B2 (en) 2007-03-09 2015-06-09 Cree, Inc. Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8324005B2 (en) 2007-03-09 2012-12-04 Cree, Inc. Methods of fabricating nitride semiconductor structures with interlayer structures
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
WO2008132204A3 (de) * 2007-04-27 2009-01-22 Azzurro Semiconductors Ag Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
US8828768B2 (en) 2009-09-30 2014-09-09 Osram Opto Semiconductors Gmbh Method for producing a light-emitting diode
JP2013506980A (ja) * 2009-09-30 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードの製造方法
CN102576656A (zh) * 2009-09-30 2012-07-11 欧司朗光电半导体有限公司 用于制造发光二极管的方法
DE102009047881A1 (de) * 2009-09-30 2011-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Leuchtdiode
JP2015181180A (ja) * 2009-09-30 2015-10-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 層構造の製造方法
US9184337B2 (en) 2009-09-30 2015-11-10 Osram Opto Semiconductors Gmbh Method for producing a light-emitting diode
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
CN105551932A (zh) * 2009-09-30 2016-05-04 欧司朗光电半导体有限公司 用于制造层结构的方法
CN105551932B (zh) * 2009-09-30 2019-04-09 欧司朗光电半导体有限公司 用于制造层结构的方法
US9449817B2 (en) 2010-09-28 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US8952419B2 (en) 2010-09-28 2015-02-10 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
DE102011114665A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE102011114665B4 (de) 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
US9184051B2 (en) 2011-09-30 2015-11-10 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic nitride compound semiconductor component
DE102012217631B4 (de) 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
US9685589B2 (en) 2012-09-27 2017-06-20 Osram Opto Semiconductors Gmbh Optoelectronic component with a layer structure
DE102012217631A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer Schichtstruktur
JP2014067994A (ja) * 2013-07-09 2014-04-17 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US10522346B2 (en) 2015-01-21 2019-12-31 Centre National De La Recherche Scientifique (Cnrs) Production of a semiconductor support based on group III nitrides
US10361077B2 (en) 2015-01-21 2019-07-23 Centre National De La Recherche Scientifique (Cnrs) Method for producing a passivated semiconductor structure based on group III nitrides, and one such structure
WO2016116715A1 (fr) 2015-01-21 2016-07-28 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur à base de nitrures d'éléments iii
WO2016116713A1 (fr) 2015-01-21 2016-07-28 Centre National De La Recherche Scientifique (Cnrs) Procédé de fabrication d'une structure semi-conductrice à base de nitrures d'éléments iii passivée et une telle structure
DE102022120161A1 (de) 2022-08-10 2024-02-15 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement mit epitaktisch gewachsener schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Also Published As

Publication number Publication date
DE10151092B4 (de) 2012-10-04

Similar Documents

Publication Publication Date Title
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE10223797B4 (de) Licht emittierende III-Nitrid-Anordnungen mit niedriger Ansteuerspannung und Herstellverfahren dafür
DE112006001847B4 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
DE10151092B4 (de) Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
WO2011117056A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE112007000313T5 (de) Verfahren zum Aufwachsenlassen von Halbleiter-Heterostrukturen auf der Basis von Galliumnitrid
DE19715572A1 (de) Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
DE10253082A1 (de) Nitrid-Halbleiteranordnung mit reduzierten Polarisationsfeldern
WO2007025930A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
WO2011113605A1 (de) Semipolarer halbleiterkristall und verfahren zur herstellung desselben
KR20050030626A (ko) 다공질 기판과 그의 제조 방법, 및 ＧａＮ계 반도체 적층기판과 그의 제조 방법
WO2013160343A1 (de) Epitaxiesubstrat, verfahren zur herstellung eines epitaxiesubstrats und optoelektronischer halbleiterchip mit einem epitaxiesubstrat
CN102959739A (zh) Iii族氮化物半导体器件及其制造方法
WO2015121399A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102008004448A1 (de) Epitaxie-Struktur mit einer Schichtabfolge von Quantentöpfen mit ungleichmäßigen und unebenen Oberflächen sowie das entsprechende Verfahren
DE102016208717A1 (de) Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
US7951694B2 (en) Semiconductor structure and method of manufacture of same
DE112005002838T5 (de) Halbleiterstapelstruktur auf Basis von Galliumnitrid, Verfahren zu dessen Herstellung, Halbleitervorrichtung auf Basis von Galliumnitrid und Lampe unter Verwendung der Vorrichtung
US20170104132A1 (en) Epitaxy Technique for Growing Semiconductor Compounds
WO2011032546A1 (de) Semipolare wurtzitische gruppe-iii-nitrid basierte halbleiterschichten und darauf basierende halbleiterbauelemente
WO2001065592A2 (de) VERFAHREN UND VORRICHTUNG ZUR HERSTELLUNG VON GRUPPE-III-N, GRUP PE-III-V-N UND METALL-STICKSTOFF-BAUELEMENTSTRUKTUREN AUF Si-SUBSTRATEN
DE10056645B4 (de) Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
DE20122426U1 (de) Gruppe-III-Nitrid-basierte Lichtemitterstruktur auf Silizium Substrat
KR100981077B1 (ko) 화합물 반도체 소자

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE

8181 Inventor (new situation)

Inventor name: KROST, ALOIS,PROF.DR., 13587 BERLIN, DE

Inventor name: DADGAR, ARMIN,DR., 10963 BERLIN, DE

R019 Grant decision by federal patent court
R020 Patent grant now final

Effective date: 20130105

R081 Change of applicant/patentee

Owner name: AZUR SPACE SOLAR POWER GMBH, DE

Free format text: FORMER OWNER: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE

Owner name: ALLOS SEMICONDUCTORS GMBH, DE

Free format text: FORMER OWNER: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

R081 Change of applicant/patentee

Owner name: AZUR SPACE SOLAR POWER GMBH, DE

Free format text: FORMER OWNER: ALLOS SEMICONDUCTORS GMBH, 01237 DRESDEN, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

R071 Expiry of right