JP2594371B2 - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法Info
- Publication number
- JP2594371B2 JP2594371B2 JP2082047A JP8204790A JP2594371B2 JP 2594371 B2 JP2594371 B2 JP 2594371B2 JP 2082047 A JP2082047 A JP 2082047A JP 8204790 A JP8204790 A JP 8204790A JP 2594371 B2 JP2594371 B2 JP 2594371B2
- Authority
- JP
- Japan
- Prior art keywords
- crown
- manufacturing
- chamfered
- main surface
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クラウンの発生を効果的に防止することの
できるエピタキシャルウェーハの製造方法に関する。
できるエピタキシャルウェーハの製造方法に関する。
従来、半導体装置の製造において、トランジスタの直
列抵抗の低減や素子分離を行うために、基板上にエピタ
キシャル成長がよくおこなわれる。このとき、シリコン
単結晶基板周端部において、エピタキシャル成長時に異
常成長が起こり、成長層の主表面よりも高くなる現象が
ある。この主表面より高くなる突起はクラウンと呼ばれ
ている。このクラウンは、主表面よりも高いために、半
導体装置製造工程のホトリソグラフィ工程に悪影響を及
ぼし、パターン形成が著しく不完全なものとなるという
欠点があった。
列抵抗の低減や素子分離を行うために、基板上にエピタ
キシャル成長がよくおこなわれる。このとき、シリコン
単結晶基板周端部において、エピタキシャル成長時に異
常成長が起こり、成長層の主表面よりも高くなる現象が
ある。この主表面より高くなる突起はクラウンと呼ばれ
ている。このクラウンは、主表面よりも高いために、半
導体装置製造工程のホトリソグラフィ工程に悪影響を及
ぼし、パターン形成が著しく不完全なものとなるという
欠点があった。
クラウン発生防止のため、従来から面取りが行われて
おり、主表面に対する面取り傾斜部の角度を16度以下と
して、クラウンの発生を解消する提案もなされている
（特開昭59−227117号公報）。しかし、主表面に対する
面取り斜面部の角度が大きい場合には、依然としてクラ
ウンの発生を有効に防止する手段は知られていない。
おり、主表面に対する面取り傾斜部の角度を16度以下と
して、クラウンの発生を解消する提案もなされている
（特開昭59−227117号公報）。しかし、主表面に対する
面取り斜面部の角度が大きい場合には、依然としてクラ
ウンの発生を有効に防止する手段は知られていない。
なお、エピタキシャル成長用基板の面取り斜面部の鏡
面加工は従来行われた例はなかった。
面加工は従来行われた例はなかった。
本発明は、上記した従来の技術の問題点を解消するた
めに発明されたもので、エピタキシャル成長を行う際に
生成するクラウンの発生を防止し、ホトリソグラフィ工
程において基板に圧接するマスクがクラウンによる損傷
をうけることがなく、基板に対するマスクの密接が良好
に達成されてホトリソグラフィの精度が向上し、半導体
素子、半導体装置の品質、信頼性等が向上するようにし
たエピタキシャルウェーハの製造方法を提供することを
目的とする。
めに発明されたもので、エピタキシャル成長を行う際に
生成するクラウンの発生を防止し、ホトリソグラフィ工
程において基板に圧接するマスクがクラウンによる損傷
をうけることがなく、基板に対するマスクの密接が良好
に達成されてホトリソグラフィの精度が向上し、半導体
素子、半導体装置の品質、信頼性等が向上するようにし
たエピタキシャルウェーハの製造方法を提供することを
目的とする。
上記課題を解決するために、本発明のエピタキシャル
ウェーハの製造方法においては、基板の主表面に鏡面加
工を施した後エピタキシャル成長を行うエピタキシャル
ウェーハの製造方法において、主表面に対する面取り斜
面部の角度が16度より大きいシリコン基板の面取り斜面
部に、該面取り斜面部の最大面粗さ（Rmax）を１μｍ以
下とする鏡面加工を併せて行い、エピタキシャル成長に
おけるクラウンの発生を防止するようにしたものであ
る。
ウェーハの製造方法においては、基板の主表面に鏡面加
工を施した後エピタキシャル成長を行うエピタキシャル
ウェーハの製造方法において、主表面に対する面取り斜
面部の角度が16度より大きいシリコン基板の面取り斜面
部に、該面取り斜面部の最大面粗さ（Rmax）を１μｍ以
下とする鏡面加工を併せて行い、エピタキシャル成長に
おけるクラウンの発生を防止するようにしたものであ
る。
この面取り斜面部の最大面粗さ（Rmax）は、面取り斜
面部の鏡面加工度を向上するほど小さくなり、鏡面加工
度を上げる程、即ち最大面粗さ（Rmax）を小さくすれば
するほどクラウンの発生が抑制される。
面部の鏡面加工度を向上するほど小さくなり、鏡面加工
度を上げる程、即ち最大面粗さ（Rmax）を小さくすれば
するほどクラウンの発生が抑制される。
このクラウン発生の抑制の理由は、面取り部の面粗さ
を小さくすることによって、面取り部表面の微小凹凸の
山谷の高度差が小さくなり、このためかかる表面にエピ
タキシャル成長が起きると、山に析出した半導体原子が
より容易に谷を埋めることが可能になり、その結果全体
としてクラウンの発生が防止されるものと考えられる。
従って、面取り部の面粗さが小さければ、面取り部の斜
面部の主表面との傾斜が大きくなってもクラウンは発生
しない。
を小さくすることによって、面取り部表面の微小凹凸の
山谷の高度差が小さくなり、このためかかる表面にエピ
タキシャル成長が起きると、山に析出した半導体原子が
より容易に谷を埋めることが可能になり、その結果全体
としてクラウンの発生が防止されるものと考えられる。
従って、面取り部の面粗さが小さければ、面取り部の斜
面部の主表面との傾斜が大きくなってもクラウンは発生
しない。
以下に実施例を挙げて本発明をさらに具体的に説明す
る。
る。
第１図は、シリコン基板２の断面図である。同図にお
いて、４は主表面であり、６は面取り斜面部である。該
基板２の主表面４と面取り斜面部６とのなす角が面取り
角度θである。
いて、４は主表面であり、６は面取り斜面部である。該
基板２の主表面４と面取り斜面部６とのなす角が面取り
角度θである。
第２図は、該シリコン基板２にエピタキシャル成長を
行って厚さ10μｍのエピタキシャル層８を形成した場合
のシリコン基板２の断面図である。同図で示すように、
面取り開始部分Ｐに突起部、即ちクラウンＣが形成され
る。
行って厚さ10μｍのエピタキシャル層８を形成した場合
のシリコン基板２の断面図である。同図で示すように、
面取り開始部分Ｐに突起部、即ちクラウンＣが形成され
る。
本発明の特徴は、面取り斜面部６に鏡面加工を施すこ
とである。即ち、鏡面加工を施した面取り斜面部６を形
成することによって、面取り開始部分Ｐに形成される突
起部、即ちクラウンＣの発生を抑えることが可能となる
ものである。
とである。即ち、鏡面加工を施した面取り斜面部６を形
成することによって、面取り開始部分Ｐに形成される突
起部、即ちクラウンＣの発生を抑えることが可能となる
ものである。
面取り斜面部６の鏡面加工の程度とエピタキシャル成
長におけるクラウンの発生との相関について具体的な実
験結果について以下に述べる。
長におけるクラウンの発生との相関について具体的な実
験結果について以下に述べる。
シリコン基板（６″φ、厚さ565μｍ、面取り角度θ:
22度）を用い、面取り条件〔鏡面加工なし、最大面粗
さ（Rmax）＝２〜３μｍ、研磨布による鏡面研磨15
秒、最大面粗さ（Rmax）＝１〜２μｍ、研磨布による
鏡面研磨240秒〕、エピタキシャル条件（バレル形エピ
タキシャル成長炉、成長温度1130℃、シリコンソース：
トリクロロシラン、エピタキシャル層厚さ:10μｍ）を
設定し、各10枚の基板についてエピタキシャル成長を行
った。得られたエピタキシャルウェーハについて、各ウ
ェーハの４カ所についてクラウン高さを測定して、その
結果を第１表に示した。なお、面取り斜面部の最大面粗
さ（Rmax）の測定には、面粗さ計（接触式面粗さ計、メ
ーカー：ペルテン社、Ｆ型式:S6P、仕様針：先端60゜、
２μmR）を使用した。
22度）を用い、面取り条件〔鏡面加工なし、最大面粗
さ（Rmax）＝２〜３μｍ、研磨布による鏡面研磨15
秒、最大面粗さ（Rmax）＝１〜２μｍ、研磨布による
鏡面研磨240秒〕、エピタキシャル条件（バレル形エピ
タキシャル成長炉、成長温度1130℃、シリコンソース：
トリクロロシラン、エピタキシャル層厚さ:10μｍ）を
設定し、各10枚の基板についてエピタキシャル成長を行
った。得られたエピタキシャルウェーハについて、各ウ
ェーハの４カ所についてクラウン高さを測定して、その
結果を第１表に示した。なお、面取り斜面部の最大面粗
さ（Rmax）の測定には、面粗さ計（接触式面粗さ計、メ
ーカー：ペルテン社、Ｆ型式:S6P、仕様針：先端60゜、
２μmR）を使用した。
第１表から、面取り部６の表面の最大面粗さ（Rmax）
を１μｍ以下とすれば、面取り開始部分Ｐに形成される
突起部、即ちクラウンＣの発生を抑えることが可能であ
ることがわかった。さらに、最大面粗さ（Rmax）を小さ
くすればするほどクラウンＣの発生が抑制されることが
示されている。換言すれば、鏡面加工度を向上するほど
クラウンＣの発生が抑えられることとなる。
を１μｍ以下とすれば、面取り開始部分Ｐに形成される
突起部、即ちクラウンＣの発生を抑えることが可能であ
ることがわかった。さらに、最大面粗さ（Rmax）を小さ
くすればするほどクラウンＣの発生が抑制されることが
示されている。換言すれば、鏡面加工度を向上するほど
クラウンＣの発生が抑えられることとなる。
以上述べたことく、本発明によれば、エピタキシャル
成長を行う際に生成するクラウンの発生を防止し、ホト
リソグラフィ工程において基板に圧接するマスクがクラ
ウンによる損傷をうけることがなく、基板に対するマス
クの密接が良好に達成されてホトリソグラフィの精度が
向上し、半導体素子、半導体装置の品質、信頼性等が向
上するという効果が達成される。
成長を行う際に生成するクラウンの発生を防止し、ホト
リソグラフィ工程において基板に圧接するマスクがクラ
ウンによる損傷をうけることがなく、基板に対するマス
クの密接が良好に達成されてホトリソグラフィの精度が
向上し、半導体素子、半導体装置の品質、信頼性等が向
上するという効果が達成される。
第１図は本発明方法において用いられるシリコン基板の
断面図及び第２図はシリコン基板にエピタキシャル成長
を行ったときの断面図である。 ２……シリコン基板、４……主表面、６……面取り部、
８……エピタキシャル層、Ｃ……クラウン、Ｐ……面取
り開始部分。
断面図及び第２図はシリコン基板にエピタキシャル成長
を行ったときの断面図である。 ２……シリコン基板、４……主表面、６……面取り部、
８……エピタキシャル層、Ｃ……クラウン、Ｐ……面取
り開始部分。
Claims (1)
- 【請求項１】基板の主表面に鏡面加工を施した後エピタ
キシャル成長を行うエピタキシャルウェーハの製造方法
において、主表面に対する面取り斜面部の角度が16度よ
り大きいシリコン基板の面取り斜面部に、該面取り斜面
部の最大面粗さ（Rmax）を１μｍ以下とする鏡面加工を
併せて行い、エピタキシャル成長におけるクラウンの発
生を防止するようにしたことを特徴とするエピタキシャ
ルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082047A JP2594371B2 (ja) | 1990-03-29 | 1990-03-29 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082047A JP2594371B2 (ja) | 1990-03-29 | 1990-03-29 | エピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280537A JPH03280537A (ja) | 1991-12-11 |
| JP2594371B2 true JP2594371B2 (ja) | 1997-03-26 |
Family
ID=13763602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082047A Expired - Lifetime JP2594371B2 (ja) | 1990-03-29 | 1990-03-29 | エピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594371B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3534115B1 (ja) * | 2003-04-02 | 2004-06-07 | 住友電気工業株式会社 | エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法 |
| JP2011091143A (ja) * | 2009-10-21 | 2011-05-06 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
| JP5644401B2 (ja) * | 2010-11-15 | 2014-12-24 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
| JP6515866B2 (ja) * | 2016-05-09 | 2019-05-22 | 信越半導体株式会社 | エピタキシャルウェーハの評価方法 |
| JP7166323B2 (ja) * | 2020-12-21 | 2022-11-07 | Ｊｘ金属株式会社 | リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380666A (en) * | 1981-07-06 | 1983-04-19 | Eastman Kodak Company | Color-forming sulfonamidodiphenylamine dye precursor that produces phenazine dye |
| JPS59107520A (ja) * | 1982-12-13 | 1984-06-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板 |
-
1990
- 1990-03-29 JP JP2082047A patent/JP2594371B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280537A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3534207B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2594371B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH03214625A (ja) | 半導体装置の製造方法 | |
| JPH0239435A (ja) | 半導体装置の製造方法 | |
| JPH03145131A (ja) | 集積回路フィールドアイソレーションプロセス | |
| KR910010222B1 (ko) | 반도체장치의 제조방법 | |
| TWI788585B (zh) | 製造半導體基板的方法 | |
| JPH0567546A (ja) | 半導体基板及びその製造方法 | |
| JP6525046B1 (ja) | 半導体ウェーハの製造方法 | |
| JP6881283B2 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
| JP2001177096A (ja) | 縦型半導体装置の製造方法および縦型半導体装置 | |
| JPS59227117A (ja) | 半導体装置 | |
| JPS5895819A (ja) | 半導体ウエ−ハ | |
| JP3160936B2 (ja) | ウエハの貼り合わせ方法 | |
| JPH06103715B2 (ja) | パターンシフト測定方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0715882B2 (ja) | 埋込み層を有する半導体基板の製作方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JPS63263763A (ja) | 半導体装置の製造方法 | |
| JPH01140624A (ja) | 半導体装置の製造方法 | |
| JPS5818928A (ja) | 半導体装置の製法 | |
| JPS62214624A (ja) | 半導体装置の製造方法 | |
| JP2519139B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| JPS60198811A (ja) | 半導体装置の製造方法 | |
| JPS6313324A (ja) | 基板の製造方法 |