JPH04302432A - 半導体ウエハ基板 - Google Patents
半導体ウエハ基板Info
- Publication number
- JPH04302432A JPH04302432A JP9301391A JP9301391A JPH04302432A JP H04302432 A JPH04302432 A JP H04302432A JP 9301391 A JP9301391 A JP 9301391A JP 9301391 A JP9301391 A JP 9301391A JP H04302432 A JPH04302432 A JP H04302432A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polysilicon film
- semiconductor wafer
- wafer substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005247 gettering Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置を製造す
るための基板材料となる半導体ウエハ基板に関するもの
である。
るための基板材料となる半導体ウエハ基板に関するもの
である。
【０００２】
【従来の技術】図３は従来、通常に半導体装置製造の際
使用されるシリコンウエハを示す平面図ａと側面図ｂで
ある。図において、１はシリコンウエハ、２はその裏面
に形成されたポリシリコン膜、３はオリエンテーション
フラットである。
使用されるシリコンウエハを示す平面図ａと側面図ｂで
ある。図において、１はシリコンウエハ、２はその裏面
に形成されたポリシリコン膜、３はオリエンテーション
フラットである。
【０００３】次に作用について説明する。裏面に付けた
ポリシリコン膜２は、シリコンウエハ１上にデバイスを
形成する際特性を劣化させる要因となる金属不純物をと
り込んで、ウエハ表面を清浄に保つために形成されたも
のである。通常これをイクストリンシックゲッタリング
と呼んでいる。シリコンウエハ１内に存在する金属不純
物は、シリコンウエハ１とポリシリコン膜２の界面にで
きる微小な結晶欠陥を核としたゲッタサイトにとり込ま
れる。
ポリシリコン膜２は、シリコンウエハ１上にデバイスを
形成する際特性を劣化させる要因となる金属不純物をと
り込んで、ウエハ表面を清浄に保つために形成されたも
のである。通常これをイクストリンシックゲッタリング
と呼んでいる。シリコンウエハ１内に存在する金属不純
物は、シリコンウエハ１とポリシリコン膜２の界面にで
きる微小な結晶欠陥を核としたゲッタサイトにとり込ま
れる。
【０００４】次にこのポリシリコン膜２の形成方法であ
るが、代表的な例として化学気相成長法があげられる。 これにより両面にポリシリコン膜を付けた後、表面のポ
リシリコン膜を除去する。
るが、代表的な例として化学気相成長法があげられる。 これにより両面にポリシリコン膜を付けた後、表面のポ
リシリコン膜を除去する。
【０００５】
【発明が解決しようとする課題】従来の半導体ウエハは
以上のように構成されているので、デバイスが形成され
ていくにしたがって、酸化やエッチングを重ねる毎にポ
リシリコン膜が減り、膜がなくなるとゲッタリング効果
がなくなる。そのため裏面に付けるポリシリコン膜を厚
くしなければならない。ところが片側だけにポリシリコ
ン膜をつけているためにらウエハの反りが起こる。その
反りはポリシリコン膜厚が厚いほど、さらにウエハが大
口径化されるほど大きいという問題があった。そして反
りが増すと、製造装置のウエハハンドリングを困難にし
、製造されるデバイスに悪影響を与えるなどの問題点が
あった。
以上のように構成されているので、デバイスが形成され
ていくにしたがって、酸化やエッチングを重ねる毎にポ
リシリコン膜が減り、膜がなくなるとゲッタリング効果
がなくなる。そのため裏面に付けるポリシリコン膜を厚
くしなければならない。ところが片側だけにポリシリコ
ン膜をつけているためにらウエハの反りが起こる。その
反りはポリシリコン膜厚が厚いほど、さらにウエハが大
口径化されるほど大きいという問題があった。そして反
りが増すと、製造装置のウエハハンドリングを困難にし
、製造されるデバイスに悪影響を与えるなどの問題点が
あった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、デバイス形成前の半導体ウエハ
基板の反りを減らすことを目的とする。
ためになされたもので、デバイス形成前の半導体ウエハ
基板の反りを減らすことを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体ウ
エハ基板は、ウエハ裏面に付けているポリシリコン膜に
溝を設けたものである。
エハ基板は、ウエハ裏面に付けているポリシリコン膜に
溝を設けたものである。
【０００８】
【作用】この発明における半導体ウエハ基板は、裏面の
ポリシリコン膜に溝を設けたことにより、溝部では応力
がなくなり、これにより、ウエハの反りが軽減される。
ポリシリコン膜に溝を設けたことにより、溝部では応力
がなくなり、これにより、ウエハの反りが軽減される。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明によるウエハを示す溝部の拡大断
面図ａと全体の裏面図ｂである。図において従来装置と
同一部分については同一符号により示すものとする。４
は溝であり、その溝幅は広げすぎるとポリシリコン２の
無い部分のゲッタリング能力が落ちるため、該溝４の幅
Ｗは、シリコンウエハ基板の厚さｔに対し、ｓｉｎ（２
０°）又はｓｉｎπ／９以下とし、又溝同士の間隔は、
基板厚さｔに対し、ｓｉｎ（２０°）又はｓｉｎπ／９
以上としている。
する。図１はこの発明によるウエハを示す溝部の拡大断
面図ａと全体の裏面図ｂである。図において従来装置と
同一部分については同一符号により示すものとする。４
は溝であり、その溝幅は広げすぎるとポリシリコン２の
無い部分のゲッタリング能力が落ちるため、該溝４の幅
Ｗは、シリコンウエハ基板の厚さｔに対し、ｓｉｎ（２
０°）又はｓｉｎπ／９以下とし、又溝同士の間隔は、
基板厚さｔに対し、ｓｉｎ（２０°）又はｓｉｎπ／９
以上としている。
【００１０】なお図１（ｂ）における溝の方向は、オリ
エンテーションフラット３に対して、水平方向と垂直方
向の混じった格子状のものを示しているが、この格子状
の溝の形成はオリエンテーションフラット３に対してあ
る傾斜を持ったものであっても良い。
エンテーションフラット３に対して、水平方向と垂直方
向の混じった格子状のものを示しているが、この格子状
の溝の形成はオリエンテーションフラット３に対してあ
る傾斜を持ったものであっても良い。
【００１１】また図１には、格子状のものを示したが、
図２に示すように放射状でも良く、又図３に示すように
同心円状のものであってもよい。
図２に示すように放射状でも良く、又図３に示すように
同心円状のものであってもよい。
【００１２】
【発明の効果】以上のようにこの発明によれば、ウエハ
の裏面に付けたポリシリコンの膜に溝を設けたので、ウ
エハの反りが減り、製造装置のハンドリングを容易にし
、デバイスに対する応力の影響を減らす効果がある。
の裏面に付けたポリシリコンの膜に溝を設けたので、ウ
エハの反りが減り、製造装置のハンドリングを容易にし
、デバイスに対する応力の影響を減らす効果がある。
【図１】この発明の一実施例による半導体ウエハ基板の
溝部を示す拡大断面図ａと半導体ウエハ基板の裏面を示
す平面図ｂである。
溝部を示す拡大断面図ａと半導体ウエハ基板の裏面を示
す平面図ｂである。
【図２】この発明の他の実施例による半導体ウエハ基板
の裏面を示す平面図である。
の裏面を示す平面図である。
【図３】この発明のさらに他の実施例による半導体ウエ
ハ基板の裏面を示す平面図である。
ハ基板の裏面を示す平面図である。
【図４】従来の半導体ウエハ基板を示す平面図ａと側面
図ｂである。
図ｂである。
１ シリコンウエハ
２ ポリシリコン膜
４ 溝
Claims (1)
- 【請求項１】 裏面にポリシリコン膜が形成された半
導体ウエハ基板において、上記裏面のポリシリコン膜に
、反り防止用の溝を配設したことを特徴とする半導体ウ
エハ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301391A JPH04302432A (ja) | 1991-03-29 | 1991-03-29 | 半導体ウエハ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301391A JPH04302432A (ja) | 1991-03-29 | 1991-03-29 | 半導体ウエハ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04302432A true JPH04302432A (ja) | 1992-10-26 |
Family
ID=14070557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9301391A Pending JPH04302432A (ja) | 1991-03-29 | 1991-03-29 | 半導体ウエハ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04302432A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077007A (ja) * | 1993-06-18 | 1995-01-10 | Rohm Co Ltd | 半導体装置用基板製造方法 |
| US6025250A (en) * | 1997-12-20 | 2000-02-15 | Samsung Electronics Co., Ltd. | Methods including wafer grooves for reducing semiconductor wafer warping and related structure |
| US6339251B2 (en) | 1998-11-10 | 2002-01-15 | Samsung Electronics Co., Ltd | Wafer grooves for reducing semiconductor wafer warping |
| CN103854972A (zh) * | 2012-12-06 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 改善晶圆表面翘曲的方法 |
| CN113035705A (zh) * | 2019-12-25 | 2021-06-25 | 株洲中车时代半导体有限公司 | 一种改善碳化硅晶圆翘曲度的方法 |
-
1991
- 1991-03-29 JP JP9301391A patent/JPH04302432A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077007A (ja) * | 1993-06-18 | 1995-01-10 | Rohm Co Ltd | 半導体装置用基板製造方法 |
| US6025250A (en) * | 1997-12-20 | 2000-02-15 | Samsung Electronics Co., Ltd. | Methods including wafer grooves for reducing semiconductor wafer warping and related structure |
| KR100273704B1 (ko) * | 1997-12-20 | 2000-12-15 | 윤종용 | 반도체기판제조방법 |
| US6339251B2 (en) | 1998-11-10 | 2002-01-15 | Samsung Electronics Co., Ltd | Wafer grooves for reducing semiconductor wafer warping |
| CN103854972A (zh) * | 2012-12-06 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 改善晶圆表面翘曲的方法 |
| CN113035705A (zh) * | 2019-12-25 | 2021-06-25 | 株洲中车时代半导体有限公司 | 一种改善碳化硅晶圆翘曲度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04302432A (ja) | 半導体ウエハ基板 | |
| JPH077007A (ja) | 半導体装置用基板製造方法 | |
| JP2728310B2 (ja) | 半導体ウェーハーのゲッタリング方法 | |
| US4380481A (en) | Method for fabricating semiconductor devices | |
| JP2803297B2 (ja) | 半導体装置の製造方法 | |
| JPH0745586A (ja) | パタ―ン化有機物薄膜形成法 | |
| JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JPH07201842A (ja) | 半導体装置の製造方法 | |
| JPH0360064A (ja) | 半導体装置の製造方法 | |
| JP2973439B2 (ja) | 基体のエッチング方法 | |
| JP2604350B2 (ja) | エッチング方法 | |
| EP0432789A1 (en) | Method of manufacturing a semiconductor element with the extrinsic gettering process | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPS6214942B2 (ja) | ||
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS60218848A (ja) | 結晶基板のエツチング法 | |
| JPH079909B2 (ja) | 半導体素子の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH0982699A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |