DE112015000781B4 - Verfahren zum Herstellen eines epitaktischen Halbleiterwafers - Google Patents

Verfahren zum Herstellen eines epitaktischen Halbleiterwafers Download PDF

Info

Publication number
DE112015000781B4
DE112015000781B4 DE112015000781.4T DE112015000781T DE112015000781B4 DE 112015000781 B4 DE112015000781 B4 DE 112015000781B4 DE 112015000781 T DE112015000781 T DE 112015000781T DE 112015000781 B4 DE112015000781 B4 DE 112015000781B4
Authority
DE
Germany
Prior art keywords
epitaxial
layer
wafer
crack
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015000781.4T
Other languages
English (en)
Other versions
DE112015000781T5 (de
Inventor
Kazunori Hagimoto
Masaru Shinomiya
Keitaro Tsuchiya
Hirokazu Goto
Ken Sato
Hiroshi Shikauchi
Shoichi Kobayashi
Hirotaka Kurimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE112015000781T5 publication Critical patent/DE112015000781T5/de
Application granted granted Critical
Publication of DE112015000781B4 publication Critical patent/DE112015000781B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zum Herstellen eines epitaktischen Halbleiterwafers, umfassend:Herstellen eines epitaktischen Wafers durch epitaktisches Wachsenlassen einer Halbleiterschicht auf ein Substrat auf Siliziumbasis;Untersuchen eines äußeren Randabschnittes des epitaktischen Wafers auf Vorhandensein oder Fehlen eines Risses, eines Abschälens einer epitaktischen Schicht und einer Reaktionsstelle in einem äußeren Randabschnitt des hergestellten epitaktischen Wafers; undEntfernen der Abschnitte, in denen ein Riss, ein Abschälen einer epitaktischen Schicht und eine Reaktionsstelle der epitaktisch wachsengelassenen Halbleiterschicht vorhanden sind, die im Schritt des Untersuchens festgestellt wurden,wobei im Schritt zum Entfernen die Abschnitte, in denen der Riss, das Abschälen der epitaktischen Schicht und die Reaktionsstelle vorhanden sind, ohne eine Änderung eines Außendurchmessers des Substrats auf Siliziumbasis des epitaktischen Wafers geschliffen werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines epitaktischen Halbleiterwafers mit einer epitaktischen Wachstumsschicht auf einem Substrat auf Siliziumbasis wie in Anspruch 1 definiert.
  • 2. Beschreibung der verwandten Technik
  • Um einen epitaktischen Halbleiterwafer herzustellen, wird auf der vorderen Fläche eines Substrats auf Siliziumbasis (zum Beispiel eines Siliziumsubstrats oder eines Siliziumcarbidsubstrats) oder dergleichen unter Anwendung einer im Handel erhältlichen epitaktischen Produktionsvorrichtung ein epitaktisches Wachstum durchgeführt, um so einen hetero-/homoepitaktischen Wafer herzustellen.
  • Bei einem epitaktischen Wafer mit einer epitaktischen Wachstumsschicht, die aus einem Nitridhalbleiter aufgebaut ist, wobei die epitaktische Wachstumsschicht auf einem Substrat auf Siliziumbasis angeordnet ist, nimmt die Filmdicke der epitaktischen Wachstumsschicht am äußeren Randabschnitt zu und es tritt ein Kranz (ein Vorsprung, der von der Hauptfläche der Wachstumsschicht hervorsteht) in der epitaktischen Wachstumsschicht auf.
  • Bedingungen, wie beispielsweise die Dicke jeder Schicht der epitaktischen Wachstumsschicht, werden so ausgewählt, dass eine Wölbung des Substrats auf Siliziumbasis und eine Belastung in der epitaktischen Wachstumsschicht in einem zentralen Abschnitt des als Halbleiterbauelement verwendeten Wafers optimiert werden. Wenn daher der Kranz auftritt, geht der Ausgleich zwischen der Belastung, die in der epitaktischen Wachstumsschicht erzeugt wird, und der Wölbung des Substrats verloren, wodurch die epitaktische Wachstumsschicht beeinträchtigt wird und bewirkt wird, dass Risse mit hexagonalem Muster oder dergleichen in der epitaktischen Wachstumsschicht in der Nähe des äußeren Randabschnitts auftreten.
  • Um das Auftreten eines solchen Kranzes zu verhindern, wird ein Verfahren vorgeschlagen, mit dem zum Beispiel der äußere Randabschnitt eines Substrats auf Siliziumbasis abgefast und darauf eine epitaktische Wachstumsschicht gebildet wird (zum Beispiel JP S59- 227 117 A ).
  • Als Maßnahmen gegen Risse werden darüber hinaus das Durchführen eines epitaktischen Wachstums nach dem Anrauen der Oberfläche in der Nähe eines Si-Substratrands ( WO 2011/ 161 975 A1 ), das Verwenden eines Siliziumsubstrats, dessen Hauptoberfläche die (111) Ebene mit einer ebenen Ausrichtung in einer Richtung ist, die durch Drehen der <110> Richtung in einem Winkel von 30°, 90° oder 150° in einer Richtung gegen den Uhrzeigersinn unter Verwendung der <111> Richtung als Rotationsachse erhalten wird, als Substrat für das heteroepitaktische Wachstum ( JP 2011 - 165 962 A ), das Durchführen eines epitaktischen Wachstums in einem Zustand, in dem der Umfangsabschnitt eines Substrats auf Siliziumbasis mit einem Ring bedeckt ist ( JP 2013 - 171 898 A ), und so weiter vorgeschlagen.
  • Weiter dringt in einen epitaktischen Wafer, der eine GaN-Schicht und eine AIN-Schicht aufweist, die epitaktisch auf einem Siliziumsubstrat aufwachsen gelassen werden, wenn während des epitaktischen Wachstums ein Riss am Randabschnitt des Wafers auftritt, TMA (Trimethylaluminium)- oder TMG (Trimethylgallium)- Gas, bei dem es sich um das Quellengas handelt, durch eine Öffnung des Risses ein und reagiert mit Si, wodurch eine Reaktionsstelle auftritt.
  • Als Maßnahmen gegen eine solche Reaktionsstelle wird das epitaktische Aufwachsen eines dicken GaN-Films über einen Pufferfilm (einen AIN-Film) auf einem SOI-Substrat vorgeschlagen ( JP 2007 - 246 289 A ). US 7 968 859 B2 offenbart ein Verfahren und eine Vorrichtung zur Inspektion von Waferkantendefekten zur Verwendung in einem System zur Herstellung integrierter Schaltungen, das eine Bilderfassungsvorrichtung zum Erfassen von Bildern der Kanten von Wafern, eine Datenbank, in der die Bilder gespeichert und zur Analyse zugänglich sind, und einen Computer zum Analysieren der Bilder von einer oder mehreren Waferkanten zum Lokalisieren von Kantendefekten und zum Bewerten der Leistung des Herstellungssystems umfasst, wobei die Inspektion und die Datenspeicherung automatisch durchgeführt werden, wobei die Datenbankspeicherung eine detaillierte Analyse vieler Wafer und Herstellungsprozessschritte ermöglicht. JP 2009 - 73 710 A offenbart eine harte kubische Struktur mit einer Facette, die parallel zu einem Grat oder dergleichen aus einem Galliumnitrid-Kristallkörper entfernt wird, um ein Galliumnitrid-Substrat zu erhalten, bei dem die Entstehung von Absplitterungen und Rissen unterdrückt wird. KR 10 2012 0 065 606 A offenbart eine Nitrid-Epitaxieschicht, die auf einem Silizium-Wafer ausgebildet ist und eine erste leitende Nitrid-Halbleiterschicht, eine aktive Schicht und eine zweite leitende Nitrid-Halbleiterschicht umfasst, wobei die Nitrid-Epitaxieschicht einen inneren Bereich und einen Randbereich umfasst, wobei die Rissverteilungsdichte des inneren Bereichs größer ist als die Rissverteilungsdichte des Randbereichs, wobei der Randbereich der Nitrid-Epitaxieschicht entfernt wird. US 8 796 820 B2 offenbart einen Halbleiterwafer mit einer Scheibenform, die eine um eine Umfangskante des Wafers herum vorgesehene Abschrägung und eine in einem oder mehreren Bereichen um einen Umfang einer Endfläche des Wafers entlang einer Umfangsrichtung der Endfläche vorgesehene Antiriss- und Absplitterungsrille aufweist, wobei die Antiriss- und Absplitterungsrille so konfiguriert ist, dass sie ein Reißen oder Absplittern der Endfläche beim Rückschleifen verhindert.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Allerdings gibt es unter den gegenwärtigen Umständen selbst bei einem epitaktischen Wafer, der generell als „rissfrei“ bezeichnet wird, aufgrund des Auftretens eines Kranzes einen Riss in einem Bereich von einigen Millimetern vom äußeren Randabschnitt.
  • Es wird befürchtet, dass sich dieser Riss in einem Bauelementherstellungsverfahren ausbreitet und eine Fertigungslinie durch Bewirken des Abschälens einer epitaktischen Wachstumsschicht in einem Bauelementherstellungsverfahren kontaminiert wird. Aus diesem Grund ist ein vollständig rissfreies epitaktisches Substrat erwünscht.
  • Die vorliegende Erfindung erfolgte im Hinblick auf dieses Problem, und ihr Ziel besteht darin, ein Verfahren zum Herstellen eines epitaktischen Halbleiterwafers zur Verfügung zu stellen, mit dem ein vollständig rissfreier epitaktischer Wafer erhalten werden kann.
  • Um das obige Ziel zu erreichen, sieht die vorliegende Erfindung ein Verfahren zum Herstellen eines epitaktischen Halbleiterwafers vor, umfassend: Herstellen eines epitaktischen Wafers durch epitaktisches Wachsenlassen einer Halbleiterschicht auf ein Substrat auf Siliziumbasis; Untersuchen eines Risses, eines Abschälens einer epitaktischen Schicht und einer Reaktionsstelle in einem äußeren Randabschnitt des hergestellten epitaktischen Wafers; und Entfernen der Abschnitte, in denen ein Riss, ein Abschälen einer epitaktischen Schicht und eine Reaktionsstelle der epitaktisch wachsengelassenen Halbleiterschicht vorhanden sind, die im Schritt des Untersuchens festgestellt wurden, wobei im Schritt zum Entfernen die Abschnitte, in denen der Riss, das Abschälen der epitaktischen Schicht und die Reaktionsstelle vorhanden sind, ohne eine Änderung eines Außendurchmessers des Substrats auf Siliziumbasis des epitaktischen Wafers geschliffen werden wie in Anspruch 1 definiert.
  • Wie oben beschrieben, ist es durch das Untersuchen eines Risses, eines Abschälens einer epitaktischen Schicht und einer Reaktionsstelle des äußeren Randabschnitts des hergestellten epitaktischen Wafers und das Entfernen der Abschnitte, in denen der festgestellte Riss, das festgestellte Abschälen der epitaktischen Schicht und die festgestellte Reaktionsstelle vorhanden sind, möglich, auf einfache Weise einen vollständig rissfreien epitaktischen Halbleiterwafer zu erhalten und eine Kontamination einer Fertigungslinie zu unterdrücken, die durch einen sich ausbreitenden Riss entsteht oder die ein Abschälen einer epitaktischen Wachstumsschicht in einem anschließenden Verfahren, wie beispielsweise einem Bauelementherstellungsverfahren, verursacht.
  • Dabei werden beim Schritt zum Entfernen die Abschnitte, in denen der Riss, die Abschälung der epitaktischen Schicht und die Reaktionsstelle vorhanden sind, ohne Änderung des Durchmessers des Substrats auf Siliziumbasis des epitaktischen Wafers geschliffen wie in Anspruch 1 definiert.
  • Wie oben beschrieben, gibt es dadurch, dass die Abschnitte, in denen der Riss, die Abschälung der epitaktischen Schicht und die Reaktionsstelle vorhanden sind, ohne Änderung des Durchmessers des Substrats auf Siliziumbasis des epitaktischen Wafers geschliffen werden, keine Notwendigkeit, eine Änderung des Durchmessers des epitaktischen Wafers in einem anschließenden Verfahren in Betracht zu ziehen, so dass es möglich ist, dieselbe Vorrichtung und Apparatur entsprechend dem Durchmesser eines noch zu schleifenden Substrats auf Siliziumbasis zu verwenden.
  • Dabei ist es bevorzugt, dass nach dem Schritt des Entfernens eine geschliffene Oberfläche des epitaktischen Wafers durch Ätzen mit Mischsäure in eine Hochglanzoberfläche oder quasi eine Hochglanzoberfläche umgewandelt werden kann.
  • Wie oben beschrieben ist es dadurch, dass die geschliffene Oberfläche des epitaktischen Wafers in eine Hochglanzoberfläche oder quasi eine Hochglanzoberfläche umgewandelt werden kann, möglich, die Partikelerzeugung vom geschliffenen Abschnitt zu unterdrücken.
  • Dabei ist es bevorzugt, dass ein hervorstehender Abschnitt der epitaktischen Schicht durch Anfasen entfernt wird, wobei der hervorstehende Abschnitt dadurch gebildet wird, dass das Substrat auf Siliziumbasis durch Ätzen mittels der Mischsäure geätzt wird.
  • Wie oben beschrieben, ist es durch Entfernen des hervorstehenden Abschnitts der epitaktischen Schicht mittels Anfasen möglich, zu verhindern, dass der hervorstehende Abschnitt in einem anschließenden Verfahren abplatzt.
  • Dabei ist es möglich, eine Konfiguration zu übernehmen, bei der die Halbleiterschicht aus einem Nitridhalbleiter aufgebaut ist.
  • Als epitaktisch aufzuwachsendes Halbleitermaterial kann der Nitridhalbleiter in geeigneter Weise verwendet werden.
  • Dabei kann der Nitridhalbleiter einer oder mehr als einer der folgenden sein: AIN, GaN, InN und ein Mischkristall davon.
  • Als Nitridhalbleiter, der in einer epitaktisch aufzuwachsenden Halbleiterschicht verwendet wird, können die Materialien in geeigneter Weise verwendet werden.
  • Außerdem stellt die vorliegende Erfindung einen epitaktischen Halbleiterwafer zur Verfügung, bei dem eine Halbleiterschicht auf einem Substrat auf Siliziumbasis epitaktisch wachsen gelassen wird, wobei am äußeren Randabschnitt des eitaktischen Halbleiterwafers zumindest ein Teil der Halbleiterschicht entfernt wird.
  • Wie oben beschrieben, ist es dadurch, dass zumindest ein Teil der epitaktisch wachsen zu lassenden Halbleiterschicht am äußeren Randabschnitt des epitaktischen Halbleiterwafers entfernt wird, möglich, die Abschnitte zu entfernen, in denen ein Riss, ein Abschälen der epitaktischen Schicht und eine Reaktionsstelle, die am äußeren Randabschnitt des epitaktischen Halbleiterwafers vorhanden sind, auftreten, so dass es möglich wird, einen vollständig rissfreien epitaktischen Halbleiterwafer auf einfache Weise zu erhalten und einen epitaktischen Halbleiterwafer zu erhalten, der kein Ausbreiten des Risses und keine Kontamination einer Fertigungslinie verursacht, die durch ein Abschälen einer epitaktischen Wachstumsschicht in einem anschließenden Verfahren, wie beispielsweise einem Bauelementherstellungsverfahren, bewirkt wird.
  • Dabei ist es bevorzugt, dass die Oberfläche des Bereichs, in dem zumindest ein Teil der Halbleiterschicht entfernt ist, eine Hochglanzoberfläche oder quasi eine Hochglanzoberfläche ist.
  • Mit einer solchen Konfiguration ist es möglich, die Partikelerzeugung vom Entfernungsabschnitt zu unterdrücken.
  • Dabei ist es möglich, eine Konfiguration zu übernehmen, bei der in einem Bereich, in dem zumindest ein Teil der Halbleiterschicht entfernt ist, das Substrat auf Siliziumbasis freigelegt ist.
  • Eine solche Konfiguration kann ein zuverlässigeres Entfernen der Abschnitte sicherstellen, in denen der Riss, die Abschälung der epitaktischen Schicht und die Reaktionsstelle vorhanden sind, die auf dem äußeren Randabschnitt des epitaktischen Halbleiters auftreten.
  • Dabei ist es möglich, eine Konfiguration zu übernehmen, bei der die Halbleiterschicht aus einem Nitridhalbleiter aufgebaut ist. Bei einem epitaktischen Wafer des Nitridhalbleiters treten ein Riss, ein Abschälen der epitaktischen Schicht und eine Reaktionsstelle auf dem Umfangsrand desselben ohne Ausnahme auf; daher ist die vorliegende Erfindung besonders nützlich, wenn eine Halbleiterschicht, die epitaktisch wachsen gelassen wird, ein Nitridhalbleiter ist.
  • Dabei kann der Nitridhalbleiter einer oder mehr als einer der folgenden sein: AIN, GaN, InN und ein Mischkristall derselben.
  • Wenn die vorliegende Erfindung auf einen epitaktischen Halbleiterwafer mittels der obigen Materialien als Nitridhalbleiter verwendet wird, der in einer epitaktisch wachsen zu lassenden Halbleiterschicht verwendet wird, ist es möglich, einen vollständig rissfreien epitaktischen Halbleiterwafer wirksamer zu erhalten.
  • Wie oben beschrieben, ist es gemäß der vorliegenden Erfindung möglich, einen vollständig rissfreien epitaktischen Halbleiterwafer auf einfache Weise zu erhalten und ein Ausbreiten des Risses und eine Kontamination einer Fertigungslinie zu unterdrücken, die durch das Hervorrufen eines Abschälens einer epitaktischen Wachstumsschicht in einem anschließenden Verfahren, wie beispielsweise einem Bauelementherstellungsverfahren, hervorgerufen wird.
  • Figurenliste
    • 1 ist eine Darstellung, die ein Beispiel für einen Herstellungsablauf eines Verfahrens zum Herstellen eines epitaktischen Halbleiterwafers gemäß der vorliegenden Erfindung zeigt;
    • 2 ist eine Darstellung, die einen epitaktischen Halbleiterwafer zeigt, der mittels des Verfahrens zum Herstellen eines epitaktischen Halbleiterwafers gemäß der vorliegenden Erfindung hergestellt ist;
    • 3 ist eine Darstellung, die einen Riss und eine Reaktionsstelle zeigt, die auf dem Umfangsabschnitt eines epitaktischen Halbleiterwafers des Vergleichsbeispiels festgestellt werden; und
    • 4 ist eine Darstellung, die einen hervorstehenden Abschnitt einer epitaktischen Schicht zeigt, wobei der hervorstehende Abschnitt in einem Herstellungsverfahren des Verfahrens zum Herstellen eines epitaktischen Halbleiterwafers gemäß der vorliegenden Erfindung gebildet ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung ausführlich als Beispiel einer Ausführungsform mit Bezug auf die Zeichnungen beschrieben, wobei aber die vorliegende Erfindung nicht darauf beschränkt ist.
  • Wie oben erwähnt, liegt unter den vorliegenden Umständen selbst bei einem epitaktischen Wafer, der als „rissfrei“ bezeichnet wird, aufgrund des Auftretens eines Kranzes ein Riss in einem Bereich vor, der sich wenige mm vom äußeren Rand befindet, und wird es befürchtet, dass dieser Riss sich in einem Bauelementherstellungsverfahren ausbreitet und eine Fertigungslinie durch das Hervorrufen eines Abschälens einer epitaktischen Wachstumsschicht in einem Bauelementherstellungsverfahren kontaminiert wird. Aus diesem Grund wird ein vollständig rissfreies Bauelementherstellungsverfahren gewünscht.
  • Demgemäß haben die vorliegenden Erfinder intensiv ein Verfahren zum Herstellen eines epitaktischen Halbleiterwafers untersucht, mit dem auf einfache Weise ein vollständig rissfreier epitaktischer Halbleiterwafer erhalten werden kann und ein Ausbreiten des Risses und eine Kontamination einer Fertigungslinie unterdrückt wird, die durch ein Verursachen eines Abschälens einer epitaktischen Wachstumsschicht in einem anschließenden Verfahren, wie beispielsweise einem Bauelementherstellungsverfahren, hervorgerufen wird.
  • Im Ergebnis haben die vorliegenden Erfinder festgestellt, dass es durch das Untersuchen des äußeren Randabschnitts eines hergestellten epitaktischen Wafers und das Entfernen der Abschnitte, in denen der festgestellte Riss, die festgestellte Abschälung der epitaktischen Schicht und die festgestellte Reaktionsstelle vorhanden sind, möglich ist, einen vollständig rissfreien epitaktischen Halbleiterwafer auf einfache Weise zu erhalten und ein Ausbreiten des Risses und eine Kontamination einer Fertigungslinie zu unterdrücken, die durch ein Verursachen eines Abschälens einer epitaktischen Wachstumsschicht in einem anschließenden Verfahren, wie beispielsweise einem Bauelementherstellungsverfahren, hervorgerufen wird, wodurch die Erfindung zum Abschluss gebracht wird.
  • Im Folgenden wird mit Bezug auf 1 das Verfahren zum Herstellen eines epitaktischen Halbleiterwafers gemäß der vorliegenden Erfindung erläutert.
  • Zunächst wird, wie in 1(a) gezeigt, ein Substrat auf Siliziumbasis hergestellt und in einen Ofen zum epitaktischen Wachstum gegeben. Das Substrat auf Siliziumbasis ist beispielsweise ein Silizium (Si)-Substrat, ein Siliziumcarbid (SiC)-Substrat.
  • Als Nächstes wird, wie in 1(b) gezeigt, mittels eines epitaktischen Wachstumsverfahrens, wie beispielsweise einer metallorganischen chemischen Dampfabscheidung (MOCVD), eine epitaktische Wachstumsschicht auf dem Substrat auf Siliziumbasis gebildet, die auf eine Temperatur eingestellt wird, die höher als oder gleich 900 °C, zum Beispiel 1200 °C ist.
  • Die Zusammensetzung dieser epitaktischen Schicht ist nicht auf eine bestimmte Zusammensetzung beschränkt; die epitaktische Schicht kann aus einem Nitridhalbleiter aufgebaut sein und dieser Nitridhalbleiter kann einer oder mehr als einer der folgenden sein: AlN, GaN, InN und ein Mischkristall derselben. Zum Beispiel ist es möglich, nach dem Bilden einer AIN-Schicht eine Pufferschicht wachsen zu lassen, die aus abwechselnd gestapelten AlGaN-Schichten und GaN-Schichten gebildet wird, und eine GaN-Schicht auf der Oberfläche davon bilden, und das Wachstum wird so durchgeführt, dass die resultierende Schicht eine Dicke von insgesamt etwa 3 bis 10 µm hat.
  • Als Nächstes wird, wie in 1(c) gezeigt ist, der äußere Randabschnitt des epitaktischen Wafers untersucht, um ihn auf Vorhandensein oder Fehlen eines Risses, einer Reaktionsstelle und einer Abschälung einer epitaktischen Schicht zu prüfen sowie die Stelle, wo der Riss, die Reaktionsstelle oder die Abschälung der epitaktischen Schicht auftrat. Die Untersuchungsmethode ist nicht auf eine bestimmte Methode beschränkt; zum Beispiel ist es möglich, visuelle Untersuchungen eines Risses und einer Reaktionsstelle unter gebündeltem Licht vorzunehmen und eine Filmabschälung und eine Reaktionsstelle unter einem Mikroskop festzustellen.
  • Als Nächstes werden, wie in 1(d) gezeigt ist, der Abschnitt, wo der Riss auftrat, der Abschnitt, wo die Reaktionsstelle auftrat, und der Abschnitt, wo die Abschälung der epitaktischen Schicht auftrat, durch Schleifen entfernt.
  • Dabei ist es bevorzugt, die Abschnitte zu schleifen, in denen der Riss, die Abschälung der epitaktischen Schicht und die Reaktionsstelle vorhanden sind, ohne den äußeren Durchmesser des Substrats auf Siliziumbasis des epitaktischen Wafers zu ändern.
  • Wie oben beschrieben, gibt es aufgrund des Schleifens der Abschnitte, in denen der Riss, die Abschälung der epitaktischen Schicht und die Reaktionsstelle vorhanden ist, ohne Änderung des äußeren Durchmessers des Substrats auf Siliziumbasis des epitaktischen Wafers, keine Notwendigkeit, eine Änderung des Durchmessers des epitaktischen Wafers in einem anschließenden Verfahren in Betracht zu ziehen, so dass es möglich ist, dieselbe Vorrichtung und Apparatur entsprechend dem Durchmesser eines noch zu schleifenden Substrats auf Siliziumbasis zu verwenden.
  • Hier ist es möglich, ein Schleifen mittels einer im Handel erhältlichen Schleifscheibe durchzuführen, so dass der äußere Randabschnitt des Wafers im Breitenbereich von 1 bis 15 mm bis zu einer Tiefe geschliffen wird, die um etwa 1 bis 250 µm größer als die Dicke der epitaktischen Schicht ist.
  • In diesem Fall befindet sich die geschliffene Oberfläche, die erhalten wird, nachdem die epitaktische Schicht vollständig entfernt ist, in einem Zustand, in dem das Substrat auf Siliziumbasis freigelegt ist; allerdings ist es notwendig, einfach Defekte, wie beispielsweise Risse und dergleichen, auszuschalten, und ein vollständiges Entfernen der epitaktischen Schicht ist nicht notwendigerweise erforderlich.
  • Darüber hinaus ist die Methode zum Entfernen nicht auf das Schleifen beschränkt, und es kann ein Ätzen oder Polieren verwendet werden.
  • Als Nächstes wird, wie in 1(e) gezeigt ist, die geschliffene Oberfläche des äußeren Randabschnitts zum Beispiel unter Verwendung einer Mischsäure geätzt, um sie in eine Hochglanzfläche oder quasi eine Hochglanzfläche umzuwandeln. Wie oben beschrieben, ist es durch Umwandeln der geschliffenen Oberfläche in eine Hochglanzfläche oder quasi eine Hochglanzfläche durch Ätzen möglich, die Partikelerzeugung vom geschliffenen Abschnitt zu unterdrücken. Wenn im Übrigen eine Schleifscheibe, deren Korngröße fein ist, verwendet wird, muss ein Ätzen nicht notwendigerweise durchgeführt werden, weil die Oberflächenrauigkeit der geschliffenen Oberfläche reduziert ist.
  • Außerdem kann die geschliffene Oberfläche mittels CMP (chemische mechanische Polierung) in eine Hochglanzoberfläche umgewandelt werden.
  • Als Nächstes wird, wie in 1(f) gezeigt ist, ein hervorstehender Abschnitt (siehe 4) auf dem äußeren Randabschnitt der epitaktischen Schicht durch Anfasen entfernt, wobei der hervorstehende Abschnitt durch Ätzen gebildet wird. Wie oben beschrieben, ist es durch Entfernen des hervorstehenden Abschnitts möglich zu verhindern, dass der hervorstehende Abschnitt in einem anschließenden Verfahren abplatzt.
  • Durch das Herstellen eines epitaktischen Halbleiterwafers gemäß dem Herstellungsablauf, der in 1 gezeigt ist, ist es möglich, auf einfache Weise einen vollständig rissfreien epitaktischen Halbleiterwafer zu erhalten und ein Ausbreiten des Risses und eine Kontamination der Fertigungslinie zu unterdrücken, die durch ein Hervorrufen eines Abschälens einer epitaktischen Wachstumsschicht in einem anschließenden Verfahren, wie beispielsweise einem Bauelementherstellungsverfahren, verursacht wird.
  • Als Nächstes wird ein epitaktischer Halbleiterwafer gemäß der vorliegenden Erfindung erläutert.
  • Der epitaktische Halbleiterwafer gemäß der vorliegenden Erfindung ist ein epitaktischer Halbleiterwafer mit einer Halbleiterschicht, die epitaktisch auf einem Substrat auf Siliziumbasis wachsen gelassen wird, wobei zumindest ein Teil der Halbleiterschicht am äußeren Randabschnitt des epitaktischen Halbleiterwafers entfernt wird.
  • Dadurch, dass zumindest ein Teil der epitaktisch wachsen gelassenen Halbleiterschicht am äußeren Randabschnitt des epitaktischen Halbleiterwafers entfernt wird, ist es möglich, die Abschnitte zu entfernen, in denen der Riss, die Abschälung der epitaktischen Schicht und die Reaktionsstelle, die auf dem äußeren Randabschnitt des epitaktischen Halbleiterwafers auftreten, vorhanden sind, so dass es möglich ist, auf einfache Weise einen vollständig rissfreien epitaktischen Halbleiterwafer zu erhalten und ein Ausbreiten des Risses und eine Kontamination einer Fertigungslinie zu unterdrücken, die durch ein Hervorrufen eines Abschälens einer epitaktischen Wachstumsschicht in einem anschließenden Verfahren, wie beispielsweise einem Bauelementherstellungsverfahren, verursacht wird.
  • Außerdem ist es bevorzugt, dass die Oberfläche eines Bereichs, wo zumindest ein Teil der epitaktisch gewachsenen Halbleiterschicht entfernt wird, eine Hochglanzoberfläche oder quasi eine Hochglanzoberfläche ist.
  • Eine solche Konfiguration macht es möglich, die Partikelerzeugung vom Entfernabschnitt zu unterdrücken.
  • Weiterhin ist es möglich, eine Konfiguration zu übernehmen, bei der in einem Bereich, in dem zumindest ein Teil der epitaktisch gewachsenen Halbleiterschicht entfernt wird, das Substrat auf Siliziumbasis freigelegt wird.
  • Eine solche Konfiguration sichert ein zuverlässigeres Entfernen der Abschnitte, in denen der Riss, das Abschälen der epitaktischen Schicht und die Reaktionsstelle, die auf dem äußeren Randabschnitt des epitaktischen Halbleiterwafers auftreten, vorhanden sind.
  • Darüber hinaus ist es möglich, eine Konfiguration zu übernehmen, bei der die epitaktisch gewachsene Halbleiterschicht aus einem Nitridhalbleiter aufgebaut ist.
  • In einem epitaktischen Wafer eines Nitridhalbleiters treten ein Riss, ein Abschälen einer epitaktischen Schicht und eine Reaktionsstelle am Umfangsabschnitt desselben ohne Ausnahme auf; daher ist die vorliegende Erfindung besonders nützlich, wenn eine epitaktisch wachsen zu lassende Halbleiterschicht ein Nitridhalbleiter ist.
  • Dieser Nitridhalbleiter kann einer oder mehr als einer der folgenden sein: AIN, GaN, InN und ein Mischkristall derselben. Wenn die vorliegende Erfindung auf einen epitaktischen Halbleiterwafer mittels der obigen Materialien als Nitridhalbleiter angewendet wird, der in einer epitaktisch wachsen zu lassenden Halbleiterschicht verwendet wird, ist es möglich, einen vollständig rissfreien epitaktischen Halbleiterwafer wirksamer zu erhalten.
  • BEISPIELE
  • Im Folgenden wird die vorliegende Erfindung insbesondere mit dem Beispiel und dem Vergleichsbeispiel beschrieben, wobei aber die vorliegende Erfindung nicht darauf beschränkt ist.
  • Vergleichsbeispiel
  • Nachdem eine AIN-Schicht auf einem Siliziumsubstrat mit einem Durchmesser von 150 mm und einer Dicke von 1 mm durch epitaktisches Wachstum gebildet wurde, wurde eine Pufferschicht, die aus abwechselnd übereinanderliegenden AlGaN-Schichten und GaN-Schichten gebildet wurde, wachsen gelassen und es wurde eine GaN-Schicht auf der Oberfläche ausgebildet.
  • Die Gesamtdicke der epitaktischen Schicht betrug 10 µm.
  • Wenn der äußere Randabschnitt dieses epitaktischen Halbleiterwafers mit gebündeltem Licht untersucht wurde, wurden Risse fast um den gesamten äußeren Rand herum festgestellt.
  • Darüber hinaus waren die epitaktischen Schichtabschälungen über den ganzen äußeren Randabschnitt verstreut, und die Reaktionsstellen waren sparsam über den gesamten äußeren Randabschnitt verstreut.
  • In 3 ist der Zustand des Risses und der Reaktionsstelle auf dem Umfangsabschnitt des epitaktischen Halbleiterwafers gezeigt, der auf die oben beschriebene Weise hergestellt wurde.
  • Beispiel
  • Ein epitaktischer Halbleiterwafer wurde auf dieselbe Weise wie das Vergleichsbeispiel hergestellt.
  • Nachdem der äußere Randabschnitt des hergestellten epitaktischen Halbleiterwafers mit gebündeltem Licht untersucht wurde, wurden ein Rissabschnitt, ein Abschnitt, wo ein Abschälen einer epitaktischen Schicht auftrat (Grat der epitaktischen Schicht), und ein Reaktionsstellenabschnitt an einem äußeren Randabschnitt des epitaktischen Halbleiterwafers mittels einer Schleifscheibe in einem Bereich mit einer Breite von 10 mm und einer Tiefe von 50 µm geschliffen (einem Terrassenabfasen unterworfen).
  • Der geschliffene epitaktische Halbleiterwafer ist in 2 gezeigt.
  • 2(a) ist ein Foto des geschliffenen epitaktischen Halbleiterwafers, wenn der epitaktische Halbleiterwafer von schräg oben betrachtet wird. 2(b) ist eine Schnittansicht des Umfangsabschnitts des geschliffenen epitaktischen Halbleiterwafers, und 2(c) und 2(d) sind vergrößerte Fotos eines Bereichs in der Nähe der Grenze zwischen einem epitaktischen Schichtabschnitt und einem gefasten Terrassenabschnitt am Umfangsabschnitt des geschliffenen epitaktischen Halbleiterwafers.
  • Wie aus 2 zu sehen ist, sind alle Rissabschnitte, Abschnitte, wo ein Abschälen einer epitaktischen Schicht auftrat (Grat der epitaktischen Schicht) und Reaktionsstellenabschnitte am äußeren Randabschnitt des Wafers vollständig beseitigt.
  • Darüber hinaus wurde durch Ausführung eines Mischsäureätzens auf dem geschliffenen Abschnitt der geschliffene Abschnitt in eine Hochglanzoberfläche oder quasi eine Hochglanzoberfläche umgewandelt.
  • Dann wurde ein hervorstehender Abschnitt der epitaktischen Schicht mittels Band-Anfasen entfernt, wobei der hervorstehende Abschnitt mittels des Mischsäureätzens gebildet wurde.

Claims (5)

  1. Verfahren zum Herstellen eines epitaktischen Halbleiterwafers, umfassend: Herstellen eines epitaktischen Wafers durch epitaktisches Wachsenlassen einer Halbleiterschicht auf ein Substrat auf Siliziumbasis; Untersuchen eines äußeren Randabschnittes des epitaktischen Wafers auf Vorhandensein oder Fehlen eines Risses, eines Abschälens einer epitaktischen Schicht und einer Reaktionsstelle in einem äußeren Randabschnitt des hergestellten epitaktischen Wafers; und Entfernen der Abschnitte, in denen ein Riss, ein Abschälen einer epitaktischen Schicht und eine Reaktionsstelle der epitaktisch wachsengelassenen Halbleiterschicht vorhanden sind, die im Schritt des Untersuchens festgestellt wurden, wobei im Schritt zum Entfernen die Abschnitte, in denen der Riss, das Abschälen der epitaktischen Schicht und die Reaktionsstelle vorhanden sind, ohne eine Änderung eines Außendurchmessers des Substrats auf Siliziumbasis des epitaktischen Wafers geschliffen werden.
  2. Verfahren zum Herstellen eines epitaktischen Halbleiterwafers nach Anspruch 1, wobei nach dem Schritt des Entfernens eine geschliffene Oberfläche des epitaktischen Wafers in eine Spiegeloberfläche oder quasi eine Spiegeloberfläche mittels Mischsäureätren umgewandelt wird.
  3. Verfahren zum Herstellen eines epitaktischen Halbleiterwafers nach Anspruch 2, wobei ein hervorstehender Abschnitt der epitaktischen Schicht durch Anfasen entfernt wird, wobei der hervorstehende Abschnitt dadurch gebildet wird, dass das Substrat auf Siliziumbasis mittels des Mischsäureätzens geätzt wird.
  4. Verfahren zum Herstellen eines epitaktischen Halbleiterwafers nach einem der Ansprüche 1 bis 3, wobei die Halbleiterschicht aus einem Nitridhalbleiter aufgebaut ist.
  5. Verfahren zum Herstellen eines epitaktischen Halbleiterwafers nach Anspruch 4, wobei der Nitridhalbleiter einer oder mehr als einer der folgenden ist: AIN, GaN, InN und ein Mischkristall derselben.
DE112015000781.4T 2014-03-05 2015-02-10 Verfahren zum Herstellen eines epitaktischen Halbleiterwafers Active DE112015000781B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014042815A JP6261388B2 (ja) 2014-03-05 2014-03-05 半導体エピタキシャルウェーハの製造方法
JP2014-042815 2014-03-05
PCT/JP2015/000597 WO2015133064A1 (ja) 2014-03-05 2015-02-10 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
DE112015000781T5 DE112015000781T5 (de) 2017-01-12
DE112015000781B4 true DE112015000781B4 (de) 2023-08-17

Family

ID=54054885

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015000781.4T Active DE112015000781B4 (de) 2014-03-05 2015-02-10 Verfahren zum Herstellen eines epitaktischen Halbleiterwafers

Country Status (7)

Country Link
US (2) US9938638B2 (de)
JP (1) JP6261388B2 (de)
KR (1) KR102143988B1 (de)
CN (1) CN106068546B (de)
DE (1) DE112015000781B4 (de)
TW (1) TWI604094B (de)
WO (1) WO2015133064A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US10600645B2 (en) * 2016-12-15 2020-03-24 Samsung Electronics Co., Ltd. Manufacturing method of gallium nitride substrate
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2019156121A1 (ja) * 2018-02-08 2019-08-15 住友化学株式会社 半導体ウエハー
JP7290156B2 (ja) 2021-02-05 2023-06-13 信越半導体株式会社 窒化物半導体基板及びその製造方法
KR20230137921A (ko) 2021-02-05 2023-10-05 신에쯔 한도타이 가부시키가이샤 질화물 반도체기판 및 그의 제조방법
CN115635380B (zh) * 2022-12-26 2023-03-17 华芯半导体研究院(北京)有限公司 一种气相外延生长辅助装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968859B2 (en) 2003-07-28 2011-06-28 Lsi Corporation Wafer edge defect inspection using captured image analysis
US8796820B2 (en) 2011-01-25 2014-08-05 Hitachi Metals, Ltd. Semiconductor wafer and semiconductor device wafer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JPH11245151A (ja) * 1998-02-27 1999-09-14 Speedfam Co Ltd ワークの外周研磨装置
JP2007246289A (ja) 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
JP2007197302A (ja) 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP4981602B2 (ja) * 2007-09-25 2012-07-25 パナソニック株式会社 窒化ガリウム基板の製造方法
JP5428504B2 (ja) * 2009-04-30 2014-02-26 株式会社Ｊｖｃケンウッド 光量制御装置、撮像装置及び光量制御方法
JP5338559B2 (ja) * 2009-08-19 2013-11-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2011091143A (ja) * 2009-10-21 2011-05-06 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2011161975A (ja) 2010-02-05 2011-08-25 Toyota Motor Corp 車両のパワートレーン
JP5417211B2 (ja) 2010-02-10 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
CN102959682A (zh) 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
JP5757088B2 (ja) * 2011-01-05 2015-07-29 株式会社Sumco エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US20150084057A1 (en) * 2013-09-20 2015-03-26 Raytheon Company Method and structure for reducing the propagation of cracks in epitaxial films formed on semiconductor wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968859B2 (en) 2003-07-28 2011-06-28 Lsi Corporation Wafer edge defect inspection using captured image analysis
US8796820B2 (en) 2011-01-25 2014-08-05 Hitachi Metals, Ltd. Semiconductor wafer and semiconductor device wafer

Also Published As

Publication number Publication date
CN106068546A (zh) 2016-11-02
US20170029977A1 (en) 2017-02-02
CN106068546B (zh) 2019-04-26
TW201538812A (zh) 2015-10-16
DE112015000781T5 (de) 2017-01-12
JP2015170648A (ja) 2015-09-28
JP6261388B2 (ja) 2018-01-17
WO2015133064A1 (ja) 2015-09-11
US9938638B2 (en) 2018-04-10
KR102143988B1 (ko) 2020-08-12
TWI604094B (zh) 2017-11-01
US20180245240A1 (en) 2018-08-30
KR20160130763A (ko) 2016-11-14

Similar Documents

Publication Publication Date Title
DE112015000781B4 (de) Verfahren zum Herstellen eines epitaktischen Halbleiterwafers
DE60030279T2 (de) Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
DE102005045337B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE4040356C2 (de)
DE112012005019B4 (de) SiC-Einkristall, SiC-Wafer und dessen Verwendung zur Herstellung einer Halbleitervorrichtung
DE102012103686B4 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
KR100981008B1 (ko) 반도체 기판 상에 3족 질화물 반도체층을 형성하는 방법
DE112010003214T5 (de) Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement
WO2007025930A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE102019127412B4 (de) Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer
WO2013139888A1 (de) Verfahren zur herstellung von iii-n-templaten und deren weiterverarbeitung, und iii-n-template
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102009010556A1 (de) Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112014002762B4 (de) Verfahren zur Herstellung epitaktischer Wafer
DE69204794T2 (de) Verfahren zur Züchtung von heteroepitaktischen Schichten.
DE102010003286A1 (de) Verbindungshalbleitersubstrat
DE102019202027B4 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112017006543T5 (de) SiC-Wafer und Verfahren zur Herstellung des SiC-Wafers
DE112017004904T5 (de) Verfahren zur Bewertung von Siliciumwafern, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, sowie ein Siliciumwafer
JP7217608B2 (ja) ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
DE112015000728T5 (de) Verfahren zum Herstellen eines epitaktischen Wafers und Substrat auf Siliziumbasis zum epitaktischen Wachstum
DE102010064214A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102022100110A1 (de) Halbleiterherstellungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final