JP6731911B2 - 転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法 - Google Patents

転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法 Download PDF

Info

Publication number
JP6731911B2
JP6731911B2 JP2017512667A JP2017512667A JP6731911B2 JP 6731911 B2 JP6731911 B2 JP 6731911B2 JP 2017512667 A JP2017512667 A JP 2017512667A JP 2017512667 A JP2017512667 A JP 2017512667A JP 6731911 B2 JP6731911 B2 JP 6731911B2
Authority
JP
Japan
Prior art keywords
chip
transfer substrate
riser
target wafer
corresponding resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017512667A
Other languages
English (en)
Other versions
JP2017526189A (ja
Inventor
ランバート，ダミアン
スパン，ジョン
クラスウリック，ステファン
Original Assignee
スコーピオズ テクノロジーズ インコーポレイテッド
スコーピオズ テクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スコーピオズ テクノロジーズ インコーポレイテッド, スコーピオズ テクノロジーズ インコーポレイテッド filed Critical スコーピオズ テクノロジーズ インコーポレイテッド
Publication of JP2017526189A publication Critical patent/JP2017526189A/ja
Application granted granted Critical
Publication of JP6731911B2 publication Critical patent/JP6731911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Lasers (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Description

関連出願の相互参照
[0001]本出願は、それらの開示全体がすべての目的のために参照により本明細書に組み込まれる、２０１４年９月５日に出願された米国仮特許出願第６２／０４６，５００号、および２０１４年１２月５日に出願された「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｂｏｎｄｉｎｇ ｗｉｔｈ Ｃｏｍｐｌｉａｎｔ Ｒｅｓｉｎ ａｎｄ Ｕｔｉｌｉｚｉｎｇ Ｈｙｄｒｏｇｅｎ Ｉｍｐｌａｎｔａｔｉｏｎ ｆｏｒ Ｔｒａｎｓｆｅｒ−Ｗａｆｅｒ Ｒｅｍｏｖａｌ」と題する米国非仮特許出願第１４／５６２，１６９号の優先権を主張する。
[0002]本出願は、ウエハ接合に関する。より詳細には、限定はしないが、光デバイスを作成するために半導体を接合することに関する。高度な電子機能（例えば、フォトニックデバイスバイアス制御、変調、増幅、データシリアライゼーションおよびデシリアライゼーション、フレーミング、ならびにルーティング）がシリコン集積回路上に時々展開される。これの１つの理由は、極めて高度な機能および性能を有するデバイスの製造を市場で可能なコストで可能にする、シリコン集積回路の設計および作製のためのグローバルインフラストラクチャの存在である。シリコンは、それの間接エネルギーバンドギャップによる光放出または光増幅のために有用でなかった。
[0003]化合物半導体（例えば、リン化インジウム、ガリウムヒ素、ならびに関係する３元および４元材料）は、光通信のために、特にそれらの直接エネルギーバンドギャップのために発光デバイスおよびフォトダイオードのために使用されている。しかしながら、これらの材料上での高度な電気機能の集積は、これらの材料でデバイスおよび回路を作製するコストがより高くなることにより、ニッチで高性能な適用例に限定されている。さらに、シリコンを用いた３元および４元材料の集積は、材料間の格子不整合のために困難である。
[0004]金属合金を使用するターゲットウエハ上のチップ（例えば、ＩＩＩ−Ｖ族）のＳｋｏｒｐｉｏｓ Ｔｅｍｐｌａｔｅ Ａｓｓｉｓｔｅｄ Ｂｏｎｄｉｎｇ（商標）（ＳＴＡＢ（商標））は、チップ（例えば、ＩＩＩ−Ｖ族材料を備えるチップ）の厚さの変動性により、特に（例えば、異なるソースおよび／または様々な厚さからの）多数のチップがターゲットウエハ（例えば、シリコンを備えるウエハ）上にパックされたとき、困難である。ＳＴＡＢプロセスの一例は、参照により組み込まれる、２０１３年１月１８日に出願された米国出願第１３／７４５，５７７号に与えられている。いくつかの実施形態では、大直径ウエハ上の均一な圧力を用いた（例えば、鉛直高さ、「ｚ高さ」と呼ばれることがある）チップ配置は、転送ウエハ上の対応する樹脂と、ターゲットウエハ上の高さ配置ペデスタルとの助けをかりて達成され得る。しかしながら、すべての対応する樹脂が、ターゲットウエハへのチップの効果的接合のための高いアニール温度（例えば、摂氏２００および／または３００度よりも大きい温度）に適応することができるとは限らない。さらに、いくつかの実施形態では、高いアニール温度が可能な樹脂は、以下の理由のうちの１つまたは複数によりＳＴＡＢ（商標）プロセスに適合しない。
（１）樹脂を用いてチップに取り付けられた転送ウエハの除去は、ターゲットウエハ上の接合部位からチップを引き裂く傾向がある、熱およびせん断力を時々使用し、ならびに／あるいは
（２）樹脂を用いてチップに取り付けられた転送ウエハの除去は、レーザーを用いて転送ウエハの基板を通して樹脂の剥離を可能にするために、短波長の光（例えば、２００ｎｍから４００ｎｍまでの波長を有する紫外（ＵＶ）光）に対して透明である材料（例えば、ガラスまたはサファイア）から製造された転送ウエハの基板を時々使用する。残念ながら、使用されている透明材料（例えば、ガラスおよびサファイア）は、ターゲットウエハの熱膨張係数とは異なる熱膨張係数を有する。例えば、いくつかの実施形態では、ターゲットウエハはシリコン基板を備える。チップをターゲットウエハのシリコン基板に接合するために非シリコン転送基板（例えば、ガラスまたはサファイア）を使用することを試みると、シリコン基板と非シリコン基板との間の膨張差はチップ配置許容差よりも大きい。この問題は大きい非シリコン基板（例えば、２００ｍｍに等しいかまたはそれよりも大きい直径をもつ基板）を使用するときに増大する。アニール中に、チップは室温において元の整合から数十ミクロンだけシフトされ得る（例えば、転送ウエハのエッジにおけるチップ）。シリコン、ＩｎＰ、およびＧａＡｓは約９００ｎｍよりも短い波長をもつ光に対して不透過性であり、したがって、樹脂から転送ウエハを剥離する際に、シリコン、ＩｎＰ、またはＧａＡｓを通って照らすためにＵＶ光は使用できないことに留意されたい。
[0005]いくつかの実施形態では、１つまたは複数のチップをターゲットウエハに接合するための方法は、一致した熱膨張係数を有する転送ウエハとターゲットウエハの両方によって実施される（例えば、ターゲットウエハはシリコンから製造された基板を有し、転送ウエハはシリコンから製造された基板を有し、ならびに／あるいは３００℃において膨張差が１０、６、４、２、および／または１ミクロン以下）。チップを転送ウエハに接合するために対応する材料（例えば、対応する樹脂）が使用され、対応する材料は、（例えば、２００℃よりも大きい）高いアニール温度に耐えることができる。転送基板を除去すること（すなわち、剥離）は、転送基板中の（例えば、水素、Ｈｅ、Ｂ、および／またはＳｉイオンを使用する）イオン注入と、それに続く熱処理とを使用して達成される。イオン注入は、転送基板の表面に近接して、転送基板全体にわたってあるいは局所的に（例えば、ライザー内で）実施される。したがって、転送基板はＵＶ光に対して不透過性であり得る。また、転送基板とターゲット基板の両方は一致した熱膨張係数（例えば、両方ともシリコン）を有するので、アニール中に、転送基板とターゲット基板との間のチップの相対位置は、もしあったとしても、あまり変化しない。
[0006]（例えば、２００、２５０、および／または３５０℃よりも大きい）熱を適用すると、転送基板の一部分は水素注入領域において分離し、転送基板の残余部分は対応する材料に接合されたままになる。残余部分の除去は標準のエッチング方法で達成され得る。チップがターゲットウエハに接合された後の、チップからの対応する材料の除去は、対応する材料がアクセス可能であるので、溶剤を用いて達成され得る。
[0007]いくつかの実施形態では、対応する樹脂を使用して１つまたは複数のチップを半導体に接合するための方法について説明する。転送基板に注入領域が形成され、注入領域は転送基板において第１の深度で形成される。ライザーを形成するために転送基板の一部分がエッチングされ、エッチングされる転送基板の一部分は第２の深度にエッチングされ、第２の深度は転送基板の表面に関して第１の深度よりも大きく、ライザーの一部は、ライザーが注入領域の一部分を備えるように、第２の深度にエッチングされない。対応する材料が転送基板に適用される。対応する材料にチップが固定され、チップはライザーの上方の対応する材料に固定される。対応する材料の過多が除去され、対応する材料の過多は、ライザーとチップの間にない材料を含み、対応する材料の過多を除去することは、対応する材料の柱を残し、対応する材料の柱はライザーとチップとの間にある。チップはターゲットウエハに接合され、チップをターゲットウエハに接合することは、チップが対応する材料の柱に固定されている間に実施される。ライザーの残余部分が転送基板から分離可能であるように、注入領域において転送基板が砕かれる。ライザーの残余部分から転送基板が除去され、ライザーの残余部分は対応する材料の柱に接続される。対応する材料の柱からライザーの残余部分が除去され、ライザーの残余部分から転送基板を除去した後にライザーの残余部分が対応する材料の柱から除去され、チップから対応する材料の柱が除去され、チップから対応する材料の柱を除去することは、対応する材料の柱からライザーの残余部分を除去した後に実施される。いくつかの実施形態では、対応する材料にピットが形成され、ピットは、ピットを形成するために対応する材料の一部分を除去することによって形成され、ピットは、ライザーの上方の対応する材料において形成され、チップはピットの表面に固定される。いくつかの実施形態では、チップの側部を保護するためにピットは材料で充填され、チップが対応する材料に固定されている間に、チップの一部分が除去されるか、またはチップに材料が追加される。いくつかの実施形態では、チップの側部を保護するための材料はフォトレジストまたはポリマー材料である。いくつかの実施形態では、ターゲットウエハはシリコンを備え、転送基板はシリコンを備え、チップはＩＩＩ−Ｖ族半導体材料を備える。いくつかの実施形態では、転送基板および／またはターゲット基板は、２００ｎｍから４００ｎｍまでの波長を有する範囲の光に不透過性である。いくつかの実施形態では、注入領域は水素、Ｂ、Ｈｅ、またはＳｉ注入領域である。いくつかの実施形態では、ターゲットウエハは、リセスを形成する壁およびフロアを備え、チップは、ターゲットウエハのリセスのフロアに接合され、ライザーはリセスの幅よりも大きい幅を有する。いくつかの実施形態では、対応する材料に第２のチップが固定され、ターゲットウエハにチップを接合するのと同時にターゲットウエハに第２のチップが接合される。
[0008]いくつかの実施形態では、対応する樹脂を使用してチップを半導体に接合するための転送ウエハが開示される。転送基板は、基板と、対応する材料と、ピットを形成する対応する材料の壁とを備える。基板は２００ｎｍ〜４００ｎｍの範囲の紫外光に対して不透過性であり、基板は半導体材料を備え、基板は注入領域を備える。対応する材料は基板上に配設される。いくつかの実施形態では、基板は、ライザーと、ライザー内の注入領域とを備える。いくつかの実施形態では、チップがピット内に固定される。いくつかの実施形態では、フォトレジストおよび／またはポリマー材料がチップとともにピット中に配置される。いくつかの実施形態では、基板はシリコンを備え、チップはＩＩＩ−Ｖ族半導体材料を備える。
[0009]いくつかの実施形態では、対応する樹脂を使用してチップを半導体に接合するための方法が開示される。対応する材料が転送基板に適用され、転送基板は、２００ｎｍから４００ｎｍまでの範囲の紫外光に対して不透過性である。対応する材料にピットが形成される。対応する材料のピットにおいてチップが固定される。過多の対応する材料が除去され、対応する材料の過多を除去することは、転送基板とチップとの間に対応する材料の柱を残す。チップはターゲットウエハに接合され、チップをターゲットウエハに接合することは、チップが対応する材料の柱に固定されている間に実施される。対応する材料の柱から転送基板が除去される。また、チップから対応する材料の柱が除去される。
[0010]いくつかの実施形態では、対応する材料は、接合合金をアニールするために使用される温度にも適応する。
[0011]
注入領域を有する転送基板の一実施形態の簡略断面図を示す。 [0012] 転送基板中にライザーが形成された一実施形態の簡略断面図を示す。 [0013] 複数のライザーを有する転送基板の一実施形態の簡略上面図を示す。 [0014] 対応する材料が転送基板上に配設された転送ウエハの一実施形態の簡略断面図を示す。 [0015] 対応する材料中にピットが形成された転送ウエハの実施形態の簡略断面図を示す。 対応する材料中にピットが形成された転送ウエハの実施形態の簡略断面図を示す。 [0016] 対応する材料のピット中にチップが固定された転送ウエハの一実施形態の簡略断面図を示す。 [0017] フォトレジストがチップとともにピット中に配置された転送ウエハの一実施形態の簡略断面図を示す。 [0018] チップの一部分が除去された転送ウエハの一実施形態の簡略断面図を示す。 [0019] チップに材料が追加された転送ウエハの一実施形態の簡略断面図を示す。 [0020] 過多の対応する材料が除去された転送ウエハの一実施形態の簡略断面図を示す。 [0021] チップをターゲットウエハに接合するために使用される転送ウエハの一実施形態の簡略断面図を示す。 [0022] 転送ウエハにチップが固定されている間にターゲットウエハに接合するチップの一実施形態の簡略断面図を示す。 [0023] 注入領域において砕けてライザーの残余部分が残る転送基板の一実施形態の簡略断面図を示す。 [0024] ライザーの残余部分が除去されたターゲットウエハに接合されるチップの一実施形態の簡略断面図を示す。 [0025] 対応する材料が除去されたターゲットウエハに接合されるチップの一実施形態の簡略断面図を示す。 [0026] 転送ウエハを形成する一実施形態のフローチャートを示す。 [0027] 転送ウエハ上にチップを配置することと、チップをターゲットウエハに接合するために転送ウエハを準備することとの一実施形態のフローチャートを示す。 [0028] チップをターゲットウエハに接合することと、転送ウエハを除去することとの一実施形態のフローチャートを示す。
[0029]添付の図において、同様の構成要素および／または特徴は同じ参照ラベルを有し得る。さらに、同じタイプの様々な構成要素は、参照ラベルの後に、ダッシュと、同様の構成要素同士を区別する第２のラベルとを続けることによって区別され得る。明細書において第１の参照ラベルのみが使用される場合、説明は、第２の参照ラベルにかかわらず、同じ第１の参照ラベルを有する同様の構成要素のどの１つにも適用可能である。
[0030]後続の説明は、好ましい例示的な実施形態を提供するものにすぎず、本開示の範囲、適用可能性、または構成を限定するものではない。そうではなく、好ましい例示的な実施形態についての後続の説明は、好ましい例示的な実施形態を実装することを可能にするための説明を当業者に提供する。添付の特許請求の範囲において記載された趣旨および範囲から逸脱することなく、要素の機能および構成において様々な変更が行われ得ることを理解されたい。
[0031]図１は、注入領域１０８を有する転送基板１０４の一実施形態の簡略断面図を示す。転送基板１０４は、１つまたは複数のチップをターゲットウエハに接合する際に転送ウエハの一部として使用される。例えば、ターゲットウエハはシリコンを備える。ターゲットウエハ中に、導波路（例えば、１．３および／または１．５ミクロン範囲内の波長を有する光透過のための光導波路）と、ミラー（例えば、導波路に光学的に結合された格子）とが形成される。（例えば、ＩＩＩ−Ｖ族半導体材料から製造された）チップがレーザーのための利得媒質として使用される。チップは、ターゲットウエハ中の２つのミラー間に配設され、光導波路によってそれら２つのミラーに結合されることになる。チップはターゲットウエハに接合される（例えば、摂氏２００、２５０、および／または３５０度よりも大きい熱を使用するアンダーバンプメタライゼーション）。いくつかの実施形態では、各デバイスの製造の速度を上げるおよび／またはコストを低減するために複数のデバイスが一緒に作成される。例えば、３２００個のチップが、ターゲットウエハ上の３２００個の配置部位に接合されるために転送ウエハに固定され、各配置部位に１つのチップが固定される。転送基板１０４がターゲットウエハの基板とは異なる熱膨張係数を有する場合、接合中にチップと配置部位との間に不整合があり得る。したがって、いくつかの実施形態では、転送基板１０４は、転送基板１０４とターゲット基板の両方が同様の熱膨張係数を有するようにターゲット基板と同様の材料から製造されるか、あるいは転送基板１０４およびターゲット基板は異なる材料から製造されるが、一致する熱膨張係数を有する。いくつかの実施形態では、転送基板１０４とターゲット基板は両方ともシリコンである（例えば、両方とも結晶シリコン。ターゲット基板はシリコンオンインシュレータ（ＳＯＩ）ウエハのハンドル部分であり、転送基板１０４はフラットシリコンウエハである）。
[0032]転送基板１０４は、上面１１２と底面１１６とをさらに備える。注入領域１０８は、上面１１２および／または底面１１６に平行または実質的に平行である平面を形成する。注入領域１０８は、上面１１２から第１の深度ｄ１において形成される。いくつかの実施形態では、ｄ１は、０．２５ミクロンと４ミクロンとの間（例えば、０．２５、０．５、１、２、または４ミクロン）にある。いくつかの実施形態では、第１の深度ｄ１は、後のステップにおいてエッチングを低減するために最小限に抑えられる。いくつかの実施形態では、注入領域１０８は、（例えば、水素、Ｈｅ、Ｂ、および／またはＳｉイオンを使用して）イオン注入によって行われる。
[0033]図２は、転送基板１０４中にライザー２０４が形成された一実施形態の簡略断面図を示す。ライザー２０４は、ライザー２０４の周りの転送基板１０４の部分をエッチングすることによって形成される。ライザー２０４の周りの転送基板１０４の部分は、転送基板１０４の上面１１２から第２の深度ｄ２にエッチングされる。第２の深度ｄ２は、ライザー２０４が注入領域１０８を備えるように、第１の深度ｄ１よりも大きい。図２では、説明の目的で第１のライザー２０４−１および第２のライザー２０４−２が示されている。いくつかの実施形態では、２つよりも多くのライザー２０４があることを理解されたい。いくつかの実施形態では、ただ１つのライザー２０４があり得る。いくつかの実施形態では、ライザー２０４は、転送基板１０４の分離を（例えば、注入領域１０８において転送基板１０４を砕くときにあまり多くのデブリが生じないように、チップの近くのエリアに）局所化するために使用される。いくつかの実施形態では、ライザー２０４は使用されず、対応する材料は、（例えば、処理ステップを低減するために）転送基板にライザー２０４を形成することなしに転送基板１０４に適用される。
[0034]いくつかの実施形態では、ライザー２０４は、接合部位（例えば、ターゲットウエハ中に形成されたリセス）に対応する（例えば、接合部位のイメージをミラーリングする）ように配置される。いくつかの実施形態では、ライザー２０４は、ターゲットウエハの対応するリセスの表面積より小さいかまたはより大きい表面積を有する。例えば、ライザー２０４の表面積がより小さいと、ターゲットウエハにおける接合部位へのチップの整合が助けられ得るが、表面積がより大きいと、（注入領域１０８においてライザー２０４が砕かれた後の）デブリが、ターゲットウエハの対応するリセス中に落ちるのを防ぐに役立ち得る。
[0035]図３は、多くのライザー２０４を有する転送基板１０４の一実施形態の簡略化上面図を示す。大きい、淡い影付きの長方形によって表される転送基板１０４は、より小さい、より暗い長方形によって表されるライザー２０４を有する。ライザー２０４は行および列で配置される。例えば、第１のライザー２０４−１は行１、列（ｃｏｌ．）１にあり、第２のライザー２０４−２は行１、列２にある。追加のライザー２０４は行２、行４、行５、行６、および行７にあり、行Ｎまである。行３はどんなライザー２０４も有しない。ライザー２０４は列１、列２にあり、列Ｎの列まである。第３の列、列３はどんなライザー２０４も有しない。ライザー２０４は、チップが転送ウエハに固定されるべきである転送ウエハの部位に対応する。いくつかの実施形態では、チップは、利得媒質または変調器のために使用されるＩｎＰチップである。転送基板１０４のライザー２０４は、（ターゲット部位と呼ばれることがある）ターゲットウエハにおける接合部位に一致するような（例えば、転送基板１０４のライザー２０４の上方に固定されたチップがターゲットウエハのリセス中に接合され得るような）パターンで配置される。
[0036]行および／または列は、ターゲットウエハへの整合のためにブランクのままにされ得る（例えば、チップをターゲットウエハに接合した後にターゲットウエハが切断されるべきであり、ターゲットウエハは、４つのレーザー用の４つのピット、および４つの変調器用の４つのピットという、レーザーシステムごとに８つのリセスを有し、したがって、各レーザーシステムは４つのレーザーと４つの変調器とを有する）。ブランクの行および／または列は、ターゲットウエハをさいの目に切るための空間を与えるために提供される。
[0037]図４は、対応する材料４０４が転送基板１０４上に配設された転送ウエハの一実施形態の簡略断面図を示す。転送基板１０４と、転送基板１０４上に配設された対応する材料４０４とは、転送ウエハ４０８の一部である。いくつかの実施形態では、チップは、ターゲットウエハ内で異なる厚さを有しおよび／または異なる鉛直高さ（ｚ高さ）に整合される。したがって、いくつかの実施形態では、対応する材料４０４は、チップをターゲットウエハに接合する間にチップに均一および／または実質的に均一な圧力を供給するのを支援するために使用される。すべて剛性である部品をもつ転送基板１０４を使用して実質的に均一な圧力を達成することは時々困難である。
[0038]いくつかの実施形態では、対応する材料４０４は樹脂（例えば、ＨＤマイクロシステムズからのＨＤ−３００７）である。いくつかの実施形態では、対応する材料４０４は、チップ上に均一な圧力を適用するためにチップのセット間の高さの差異の関数である厚さを有する。例えば、対応する材料の厚さは、対応する材料が、最高０．５、１．０、１．５、２．０、２．５、および／または３ミクロンの絶対高さ差分を有するチップに実質的に同様の力を転送するようなものであり、絶対高さは、チップが転送ウエハ４０８に固定されている間に、転送基板１０４の底面１１６からチップの上部まで測定される。例えば、１２．３ミクロンの高さを有するチップは、１０．１ミクロンの高さを有するチップよりも２ミクロンだけ深く対応する材料のピット中にあり得る。その絶対高さ差分は０．２ミクロンであり得る。いくつかの実施形態では、対応する材料は、対応する材料が、転送基板１０４の上面に平行な比較的平坦な表面を形成するように適用される。いくつかの実施形態では、対応する材料の最初の厚さｔ０は１〜５０ミクロンの間、あるいは１０〜４０ミクロンの間である（例えば、１０、１５、２０、２５、３０、３５、または４０ミクロンよりも大きいかまたはそれに等しい）。
[0039]図５Ａは、対応する材料４０４中にピット５０４が形成された転送ウエハ４０８の一実施形態の簡略断面図を示す。ピット５０４は第３の深度ｄ３にエッチングされる。いくつかの実施形態では、ピット５０４は、チップの異なる高さおよび／またはタイプに適応するために異なる深度を有する。対応する材料４０４の壁５０８とフロア５１２とはピット５０４を形成する。いくつかの実施形態では、ピット５０４の第３の深度ｄ３は、２、３、４、５、６、７、８、または１０ミクロンよりも大きいかまたはそれらに等しい。いくつかの実施形態では、ピット５０４は使用されず、チップは、ピット５０４なしの対応する材料４０４（接着性を有する対応する材料）に固定される。ピット５０４はライザー２０４の上方に（ライザー２０４に一致しておよび／または上に）形成される。
[0040]図５Ｂは、対応する材料４０４中にピット５０４が形成された転送ウエハ４０８の一実施形態の簡略断面図を示し、第１のピット５０４−１は、第２のピット５０４−２の第５の深度ｄ５よりも小さい第４の深度ｄ４を有する。いくつかの実施形態では、第１のピット５０４−１および第２のピット５０４−２は、第１のチップ５２０−１および第２のチップ５２０−２を接合することに適応するために異なる深度を有し、第１のチップ５２０−１は第２のチップ５２０−２とは異なる高さを有する。図５Ｂは、上記の図４で説明したように異なる高さを有するチップの一例を提供する。
[0041]図６は、対応する材料４０４の第１のピット５０４−１中に第１のチップ６０４−１が固定され、第２のピット５０４−２中に第２のチップ６０４−２が固定された転送ウエハ４０８の一実施形態の簡略断面図を示す。チップ６０４は、空である転送ウエハ４０８（すなわち、チップ６０４が取り付けられていない転送ウエハ４０８）に追加される。いくつかの実施形態では、チップ６０４がピッキングされ、転送ウエハ４０８のピット５０４中に配置され、その結果は、占有された転送ウエハ４０８である。いくつかの実施形態では、このピックアンドプレイスプロセスは完全に自動化される。いくつかの実施形態では、チップ６０４はパターン認識でキーイングされ（例えば、特定の断面を有する）、認識される。チップが固定されるべき部位（例えば、ピット５０４）もパターン認識で認識される（例えば、ピット５０４がすべて同じサイズまたは形状ではない、例えば、いくつかのピット５０４が三角形または台形の断面を有する）。いくつかの実施形態では、ターゲットウエハへの接合のために転送ウエハ４０８に固定されるべき多くのチップ６０４（例えば、１００、１，０００、３，０００、１０，０００、および／または５０，０００個よりも多くのチップ）がある。いくつかの実施形態では、転送ウエハ４０８に固定されるチップ６０４の数は３２００である。いくつかの実施形態では、転送ウエハ４０８ごとのより多くのチップ６０４が作製効率を高める。
[0042]図６では、第１のチップ６０４−１は、第１のライザー２０４−１の上方のピット５０４中に配置される。第２のチップ６０４−２は、第２のライザー２０４−２の上方のピット５０４中に配置される。各チップ６０４は、接触層６０８と、活性領域６１２と、エッチストップ６１８と、基板部分６２０とを備える。いくつかの実施形態では、接触層６０８、基板部分６２０、および／またはエッチストップ６１８はチップ６０４の一部でない。エッチストップ６１８は基板部分６２０と活性領域６１２との間にある。活性領域６１２はエッチストップ６１８と接触層６０８との間にある。接触層６０８はピット５０４のフロア５１２に固定される。いくつかの実施形態では、対応する材料４０４は接着性を有する樹脂であり、このようにして、チップ６０４に適用される力はピット５０４のフロア５１２のほうの方向を向き、一方、チップ６０４はピット５０４中にあり、それにより、チップ６０４は、対応する材料４０４のピット５０４のフロア５１２に固定される（例えば、付着される）。
[0043]チップ６０４は、ターゲットウエハの一部である材料とは異なる何らかの性質を有する材料を備える。例えば、ターゲットウエハはシリコンであり、チップ６０４はＩＩＩ−Ｖ族材料から製造される。ＩＩＩ−Ｖ族材料は直接バンドギャップを有するが、シリコンは直接バンドギャップを有しない。光放出は、直接バンドギャップ材料を有する半導体を用いてより容易に達成される。したがって、ＩＩＩ−Ｖ族材料は、ターゲットウエハのシリコンよりも容易に光源になることができる。チップ６０４の活性領域６１２は、この実施形態では、レーザーのための利得媒質のために、あるいはレーザービームの変調のために使用される。例えば、活性領域６１２は、半導体レーザーの利得媒質のための量子井戸を備える（および、半導体レーザーのミラー、例えば、ブラッグ格子がターゲットウエハのシリコン中に形成される）。
[0044]対応する材料４０４にチップ６０４が固定される前に、接触層６０８がチップ６０４に追加される。いくつかの実施形態では、接触層６０８は金属である。いくつかの実施形態では、接触層６０８は半導体である（例えば、ＩｎＧａＡｓまたはＩｎＧａＰ）。接触層６０８は、チップ６０４がターゲットウエハに接合された後にチップ６０４を電流に接続するために使用される。いくつかの実施形態では、接触層６０８は、チップ６０４がターゲットウエハに接合された後にチップ６０４に追加される。
[0045]エッチストップ６１８は、基板部分６２０を除去するための高選択性化学的エッチのために使用される。エッチストップ６１８は、基板部分６２０とは異なる材料から製造され、エッチストップ６１８は基板部分６２０にエピタキシャルに接続される。エッチストップ６１８のための材料としては、基板部分６２０がＩｎＰから製造されたチップ６０４のためのＩｎＧａＡｓおよびＩｎＧａＡｓＰがある。当業者は、基板部分６２０および／またはエッチストップ６１８のために（例えば、基板部分６２０のためにＧａＡｓを使用して）他の材料が使用され得ることを認識されよう。いくつかの実施形態では、エッチストップ６１８は、電気的接触を行うために使用される半導体層としても働く。したがって、いくつかの実施形態では、エッチストップ６１８は、将来の金属接点の性能を向上させるおよび／またはチップに費やされる電流を低減するために、高ドープされるおよび／またはより低いバンドギャップを有する。いくつかの実施形態では、チップ６０４がターゲットウエハ１００４に接合される前に、チップ６０４はどんな接触層６０８も有さず、接触層６０８は後で追加され得る。
[0046]図７Ａは、フォトレジスト７０４が、ピット５０４中のチップ６０４とともにピット５０４中に配置された、転送ウエハ４０８の一実施形態の簡略断面図を示す。いくつかの実施形態では、ピット５０４は、チップ６０４の一部から材料を除去する（例えば、チップ６０４の基板の全部または一部を除去する）ために使用される。例えば、ピット５０４は、チップ６０４の基板部分６２０を除去するときにチップ６０４の活性領域６１２が酸によって腐食されないように、材料（例えば、フォトレジスト７０４）で充填される。いくつかの実施形態では、ピット５０４は、ＵＢＭ（アンダーバンプメタライゼーション）において使用されるパッド堆積をも助ける。例えば、図８では、チップ６０４の上部と、対応する材料４０４の上部との間に比較的小さい高さ差分があり、これにより、チップ６０４をフォトレジスト７０４で均一に被覆することがより容易になる（チップ６０４が、ピット５０４なしに、対応する材料４０４の上部にあった場合、チップ６０４の上部に特徴を形成するために、転送ウエハ４０８上にチップ６０４と同程度に厚いフォトレジスト７０４を適用することが必要になるはずであり、ピット５０４なしに、転送ウエハ４０８上に数ミクロン厚のフォトレジスト７０４を均一に適用することとは困難になり得る）。いくつかの実施形態では、図８のチップ６０４の上部は、対応する材料４０４の最初の厚さをわずかに下回る（例えば、したがって、より少ないフォトレジストが必要とされるおよび／またはフォトレジストがより容易に適用される）。
[0047]図７Ｂは、基板部分６２０を有するチップ６０４が除去された転送ウエハ４０８の一実施形態の簡略断面図を示す。基板部分６２０は、チップ６０４をエッチストップ６１８にエッチングすることによって除去されている。いくつかの実施形態では、基板部分６２０を除去することは、フォトレジストを適用し、フォトマスクを整合させ、フォトレジストをＵＶ光に曝露し、ＵＶ光に曝露されたフォトレジストを現像および除去し、（選択性エッチを使用して）エッチングし、次いで、残りのフォトレジストを除去することを含む。
[0048]図８は、チップ６０４に材料が追加された転送ウエハ４０８の一実施形態の簡略断面図を示す。この実施形態では、チップ６０４に追加される材料は、チップ６０４をターゲットウエハに接合するときにＵＢＭのためにチップ６０４上に配置された上側接合パッド８０４である。上側接合パッド８０４は金属から製造される。上側接合パッド８０４はフォトリソグラフィを使用して適用される。いくつかの実施形態では、ピット５０４は、上側接合パッド８０４を堆積させるためにフォトレジストを適用するのを支援する。
[0049]いくつかの実施形態では、接合材料８０８が上側接合パッド８０４に適用される。接合材料８０８の例は、参照により組み込まれる、２０１０年１０月１２日に出願された米国出願第１２／９０２，６２１号に与えられている。
[0050]図９は、対応する材料４０４の過多が除去されて、対応する材料４０４の柱９０４が残された、転送ウエハ４０８の一実施形態の簡略断面図を示す。対応する材料４０４の柱９０４は、転送ウエハ４０８から（この実施形態では転送ウエハ４０８のライザー２０４から）チップ６０４の接触層６０８まで測定される、最終厚さｔｆを有する。対応する材料４０４の過多は自己整合プラズマエッチによって除去される。いくつかの実施形態では、対応する材料４０４の過多は、対応する材料４０４の柱９０４を形成し、柱９０４はチップ６０４の断面よりも小さい断面を有する。
[0051]対応する材料４０４の第１の柱９０４−１は、第１のライザー２０４−１と第１のチップ６０４−１との間に延びる。対応する材料４０４の第１の柱９０４−１は第１の最終厚さｔｆ−１を有する。対応する材料４０４の第２の柱９０４−２は、第２のライザー２０４−２と第２のチップ６０４−２との間に延びる。対応する材料４０４の第２の柱９０４−２は第２の最終厚さｔｆ−２を有する。いくつかの実施形態では、第１の最終厚さｔｆ−１は第２の最終厚さｔｆ−２に等しくない。例えば、第１のチップ６０４−１が第２のチップ６０４−２ほど厚くないので、第１の最終厚さｔｆ−１は第２の最終厚さｔｆ−２よりも大きい。別の例では、第１のチップ６０４−１が、第２のチップ６０４−２よりもターゲットウエハのより深いリセス中に配置されることになるので、第１の最終厚さｔｆ−１は第２の最終厚さｔｆ−２よりも大きい。
[0052]いくつかの実施形態では、図９は一定の縮尺でない。例えば、いくつかの実施形態では、（図９において垂直方向に測定される）チップ６０４の厚さは４ミクロンと７ミクロンとの間であり、対応する材料４０４の最終厚さｔｆは１５ミクロンと５０ミクロンとの間（例えば、１０、１５、２０、２５、３０、３５、または４０ミクロン）であり、（図９の水平方向におよび／またはページ中で測定される）チップ６０４の幅は５０ミクロンと１０００ミクロンとの間であり、（いくつかの実施形態では、ライザー２０４の厚さが第２の深度ｄ２に等しい、図９において垂直方向に測定される）ライザー２０４の厚さは０．５ミクロンと３ミクロンとの間である。
[0053]図１０は、チップ６０４をターゲットウエハ１００４に接合する際に使用される転送ウエハ４０８の一実施形態の簡略断面図を示す。転送ウエハ４０８とターゲットウエハ１００４は、チップ６０４がターゲットウエハ１００４のターゲット部位（例えば、リセス１００８）と整合されるように整合される。転送ウエハ４０８は、次いでターゲットウエハ１００４のほうへ移動され、チップ６０４はターゲットウエハ１００４のリセス１００８中に配置される。図１０は、チップ６０４がターゲットウエハ１００４に接合される前に、上側接合パッド８０４の代わりに下側接合パッド１０２８に適用された接合材料８０８の一実施形態を示している。
[0054]いくつかの実施形態では、ターゲットウエハ１００４は、ターゲット基板１０１２、第１の絶縁層１０１６、デバイス層１０２０、および第２の絶縁層１０２４という、複数の層を備える。リセス１００８は、第１の絶縁層１０１６と、デバイス層１０２０と、第２の絶縁層１０２４とにおける壁によって形成される。ターゲット基板１０１２中にリセス１００８のフロア１０３２が形成される。リセス１００８のフロア１０３２上に下側接合パッド１０２８が配設される。下側接合パッド１０２８は、チップ６０４をターゲット基板１０１２に接合する際にＵＢＭにおいて使用される。ターゲット基板１０１２中にペデスタル１０３６が形成される。ペデスタル１０３６は、ターゲットウエハ１００４へのチップ６０４の垂直整合のために使用される。いくつかの実施形態では、ターゲットウエハ１００４は、参照により組み込まれる、２０１４年１０月８日に出願された米国出願第１４／５０９，９１４号に記載されているプラットフォームと同様である。
[0055]図１１は、転送ウエハ４０８にチップ６０４が固定されている間にターゲットウエハ１００４に接合されるチップ６０４の一実施形態の簡略断面図を示す。ターゲットウエハ１００４のターゲット基板１０１２中のペデスタル１０３６は、チップ６０４の活性領域６１２のｚ高さ（すなわち、図１１では垂直方向における）をターゲットウエハ１００４のデバイス層１０２０中の１つまたは複数のデバイスと整合させるために使用される。例えば、チップ６０４の活性領域６１２はデバイス層１０２０中の光導波路と整合される。いくつかの実施形態では、ペデスタル１０３６の高さは、チップ６０４の厚さの差異に適応するために、チップ６０４をターゲットウエハ１００４に接合する前にエッチングされる。例えば、ターゲットウエハ１００４中に１つのリセス１００８が示されているが、ターゲットウエハ１００４は多くのリセス１００８を備えることと、リセス１００８の寸法はチップ６０４の差分に適応するために変更され得ることとを理解されたい。したがって、いくつかの実施形態では、１つのターゲットウエハ１００４上に異なるデバイスが形成され、異なるタイプおよび／または機能のチップ６０４は、１つの転送ウエハ４０８を使用して１つのターゲットウエハ１００４に接合される（例えば、１つのチップはレーザーのために接合され、第２のチップは変調器のために接合される）。いくつかの実施形態では、チップ６０４は、ターゲットウエハ１００４において見つけられない光学的、電気的、および／または磁気的性質を有する（例えば、チップ６０４は直接バンドギャップを有する材料を備え、ターゲットウエハ１００４は間接バンドギャップを有する材料を備える）。いくつかの実施形態では、（上側接合パッド８０４および／または下側接合パッド１０２８に適用される）接合材料８０８は、（例えば、接合材料８０８の圧縮を保証するために）接合の前にペデスタル１０３６の厚さ（ｚ高さ）よりも大きい厚さ（ｚ高さ）を有する。いくつかの実施形態では、接合材料８０８の厚さはペデスタル１０３６の厚さ以下であるが、上側接合パッド８０４＋接合材料８０８＋下側接合パッド１０２８の総厚さは、接合材料８０８の圧縮を保証するためにペデスタル１０３６の厚さよりも大きい。
[0056]図１２は、注入領域１０８において砕けて転送基板１０４の残余部分１２０４が残る転送基板１０４の一実施形態の簡略断面図を示す。注入領域１０８において転送基板１０４が砕けた後に、転送基板１０４の残余部分１２０４は転送基板１０４から分離可能である。いくつかの実施形態では、転送ウエハ４０８は、チップ６０４をターゲットウエハ１００４に接合するために２００、２５０、３００、および／または３５０度Ｃよりも高く加熱される。いくつかの実施形態では、接合プロセスが完了した後に、転送基板１０４が注入領域１０８において砕け、転送基板１０４は単に持ち上げて外され、それにより、残余部分１２０４は、対応する材料４０４の柱９０４に固定され、対応する材料４０４の柱９０４はチップ６０４に固定されたままになり、チップ６０４はターゲット基板１０１２に接合される。
[0057]図１３は、転送基板１０４の残余部分１２０４が除去されたターゲットウエハ１００４に接合されるチップ６０４の一実施形態の簡略断面図を示す。いくつかの実施形態では、残余部分１２０４は、ＣＭＯＳ（相補的金属酸化物半導体）適合プロセス（例えば、シリコンドライエッチプロセス）を使用して除去される。いくつかの実施形態では、（例えば、ターゲットウエハ１００４をスピンさせながら）ターゲットウエハ１００４にフォトレジストが適用される。フォトレジストはリセス１００８を充填し、対応する材料４０４の柱９０４を囲む。したがって、単にターゲットウエハ１１０４上でフォトレジストをスピンさせることにより、ターゲットウエハ１００４とチップ６０４とが保護されながら残余部分１２０４が曝露されたままになるので、フォトレジストを曝露するために光マスクは不要である。フォトレジストがターゲットウエハ１００４に適用された後に、残余部分１２０４はエッチングによって除去され、対応する材料４０４の柱９０４はチップ６０４に固定されたままになる。
[0058]図１４は、対応する材料４０４の柱９０４が除去されたターゲットウエハ１００４に接合されるチップ６０４の一実施形態の簡略断面図を示す。いくつかの実施形態では、転送基板１０４の残余部分１２０４が除去されるので、対応する材料４０４の柱９０４は溶剤で除去され得る（例えば、溶解され得る）。いくつかの実施形態では、残余部分１２０４を除去する際にターゲットウエハ１００４に適用されたフォトレジストは、対応する材料４０４の柱９０４が除去される（例えば、溶解される）前に除去されない。いくつかの実施形態では、フォトレジストを残すことは、対応する材料４０４の柱９０４を溶解させるプロセス中にチップ６０４を保護するのを助け、対応する材料４０４の柱９０４を溶解させるのをより容易にする（例えば、溶剤がリセス１００８を充填しないのであまり多くの溶剤が使用されない、および／または［例えば、チップ６０４がターゲットウエハ１００４に接合された後にチップ６０４上に電気的接触を形成して］チップ６０４をターゲットウエハ１００４に接合した後にチップ６０４上に特徴を形成するため使用されるレジストの量を低減する）。
[0059]図１５は、転送ウエハ４０８を形成するプロセス１５００の一実施形態のフローチャートを示す。転送ウエハ４０８を形成するプロセス１５００はステップ１５０４において開始し、転送基板１０４に注入領域１０８を形成する。いくつかの実施形態では、転送基板１０４はシリコンから製造される。いくつかの実施形態では、転送基板１０４はフラットなシリコンである。いくつかの実施形態では、注入領域１０８はイオン注入によって形成される。図１は、注入領域１０８が形成された後の転送基板１０４の一実施形態の断面図を示している。注入領域１０８は、転送基板１０４の上面１１２の下方に、第１の深度ｄ１で形成される。
[0060]ステップ１５０８において、転送基板１０４にライザー２０４を画成する。ライザー２０４は、リソグラフィを使用してハードマスク（例えば、ＳｉＯ２）を適用し、転送基板１０４をエッチングしてライザー２０４を形成し、次いで、ハードマスクを取り外すことによって形成される。転送基板１０４の部分は、転送基板１０４の上面１１２から第２の深度ｄ２にエッチングされる。いくつかの実施形態では、第２の深度ｄ２は、注入領域１０８がライザー２０４内にあるように、第１の深度ｄ１よりも大きい。転送基板１０４中に形成されたライザー２０４の一例は図２に与えられている。
[0061]ステップ１５１２において、転送基板１０４を被覆するために、対応する材料４０４（例えば、樹脂、ＨＤマイクロシステムズからのＨＤ−３００７）を適用する。いくつかの実施形態では、対応する材料４０４は、ターゲットウエハ１００４への接合中にチップ６０４に均一な圧力を適用する際に使用される。転送基板１０４を被覆する対応する材料４０４の一例は図４に与えられている。
[0062]随意のステップ、ステップ１５１６において、対応する材料４０４中にピット５０４を形成する。いくつかの実施形態では、転送基板１０４は、ターゲット基板１０１２の熱膨張係数と同様の熱膨張係数を有する材料から製造される。例えば、転送基板１０４の熱膨張係数とターゲットウエハ１００４の熱膨張係数は十分に同様であり、したがって、転送ウエハ４０８に固定されターゲット基板１０１２に整合されるチップ６０４は、摂氏３００度に加熱されたとき、（ターゲットウエハ１００４上のポイントと比較して転送基板１０４の基板上のポイントの）１、３、５、７、および／または１０ミクロン以下のオフセット移動を有する。いくつかの実施形態では、対応する材料４０４中に形成される異なるピット５０４は異なる深度を有する。いくつかの実施形態では、Ｏ２プラズマを使用するドライエッチがピット５０４を形成する。対応する材料４０４中に形成されたピット５０４の一例は図５に与えられている。
[0063]図１６は、転送ウエハ４０８上にチップ６０４を配置する（例えば、固定する）ことと、チップ６０４をターゲットウエハ１００４に接合するためにチップ６０４および転送ウエハ４０８を準備することとのプロセス１６００の一実施形態のフローチャートを示す。いくつかの実施形態では、ステップ１６０４は、転送ウエハ４０８を形成するプロセス１５００のステップ１５１６の後に行われる。ステップ１６０４において、対応する材料４０４に１つまたは複数のチップ６０４を固定する。いくつかの実施形態では、チップ６０４は、対応する材料４０４のピット５０４中に配置される。いくつかの実施形態では、チップ６０４は、自動化されたピックアンドプレイスプロセスによってピット５０４中に配置される。対応する材料４０４のピット５０４中に配置されたチップ６０４の一例は図６に与えられている。
[0064]随意のステップ、ステップ１６０８において、チップ６０４の側部を保護するためにピット５０４を材料（例えば、フォトレジストおよび／またはポリマー）で充填する。フォトレジストで充填されたピット５０４の一例は図７Ａに与えられている。ステップ１６１２において、チップ６０４の基板部分６２０を除去する。いくつかの実施形態では、基板部分６２０は、選択性エッチ（例えば、エッチストップ６１８へのエッチング）を使用して除去される。フォトレジスト７０４は、基板部分６２０をエッチングした後に転送ウエハ４０８から取り外される。いくつかの実施形態では、フォトレジスト７０４は、ステップ１６１６の後に転送ウエハ４０８から取り外される。いくつかの実施形態では、フォトレジストは対応する材料４０４のピット５０４を充填するために適用される（例えば、およびスピンされる）ので、フォトレジスト７０４を適用するためのマスクは使用されない。フォトレジスト７０４は硬化され、基板部分６２０はエッチングされる。基板部分６２０が除去されたチップ６０４の一例は図７Ｂに与えられている。
[0065]ステップ１６１６において、チップ６０４上に上側接合パッド８０４をパターニングする。いくつかの実施形態では、チップ６０４上に上側接合パッド８０４をパターニングするためにフォトリソグラフィが使用される。いくつかの実施形態では、上側接合パッド８０４は、リフトオフプロセスを使用して堆積された金属合金である。いくつかの実施形態では、チップ６０４の上側接合パッド８０４に接合材料８０８も適用される。いくつかの実施形態では、接合材料８０８は、チップ６０４がターゲットウエハ１００４に接合される前に上側接合パッド８０４の代わりにまたはそれに加えて、下側接合パッド１０２８に適用される。例えば、接合材料８０８は、接合材料８０８が下側接合パッド１０２８に適用された場合、接合の前に清浄化するのがより容易である。接合材料８０８を清浄化する際に使用されるいくつかの清浄化材料は、チップ６０４中のＩＩＩ−Ｖ族材料を損ない得る。したがって、清浄化されるときに接合材料８０８がターゲットウエハ１００４上にある場合、転送ウエハ４０８上にあるチップ６０４は、クリーニング材料に曝露されない。チップ６０４に適用された上側接合パッド８０４と接合材料８０８との一例は図８に与えられている。
[0066]ステップ１６２０において、対応する材料４０４の過多を除去し、ライザー２０４とチップ６０４との間に対応する材料４０４の柱９０４を残す。いくつかの実施形態では、対応する材料４０４の過多を除去するためにプラズマエッチ（例えば、Ｏ２ドライエッチ）が使用される。除去された対応する材料４０４の過多の一例は図９に与えられている。
[0067]図１７は、チップ６０４をターゲットウエハ１００４に接合することと、転送ウエハ４０８を除去することとのプロセスの一実施形態のフローチャートを示す。いくつかの実施形態では、ステップ１７０４は、転送ウエハ４０８上にチップ６０４を配置することと、チップ６０４をターゲットウエハ１００４に接合するためにチップ６０４および転送ウエハ４０８を準備することとのプロセス１６００におけるステップ１６２０の後に行われる。ステップ１７０４において、チップ６０４をターゲットウエハ１００４に接合する。接合材料８０８の例は’６２１明細書に与えられている。いくつかの実施形態では、チップ６０４をターゲットウエハ１００４に接合することは、以下のステップのうちの１つまたは複数：接合において使用される金属を事前清浄化するステップと、チップ６０４がターゲットウエハ１００４のターゲット部位（例えば、リセス１００８）と整合されるように転送ウエハ４０８を反転し、ターゲットウエハ１００４と整合させるステップと、ターゲットウエハ１００４への方向に転送ウエハ４０８に力を適用するステップおよび／または転送ウエハ４０８のほうへ方向にターゲットウエハ１００４に力を適用するステップと、接合材料８０８がチップ６０４をターゲット基板１０１２に接合するように接合材料８０８に熱を適用するステップ（例えば、転送ウエハ４０８に熱を適用するステップ）とを含む。いくつかの実施形態では、接合は減圧（例えば、真空）下で行われる。ターゲット基板１０１２に接合されたチップ６０４の一例は図１１に与えられている。
[0068]ステップ１７０８において、転送基板１０４を除去する。接合中に、転送基板１０４は、転送基板１０４に適用された熱のために、注入領域１０８において砕ける。いくつかの実施形態では、ライザー２０４は、転送基板１０４が注入領域１０８において砕けたときにデブリがリセス１００８中に落ちるのを低減するために、リセス１００８の幅よりも大きい幅を有する（幅は第２の深度ｄ２に直交する方向に測定される）。チップ６０４がターゲットウエハ１００４に接合され、転送基板１０４が注入領域１０８において砕けた後に、転送基板１０４は除去され（例えば、単に持ち上げられ）、ライザー２０４の残余部分１２０４は対応する材料４０４の柱９０４に固定されたままになる。転送基板１０４を除去し、残余部分１２０４を残す一例は図１２に与えられている。
[0069]ステップ１７１２において、選択的ドライエッチを使用して残余部分１２０４を除去する。いくつかの実施形態では、残余部分１２０４はシリコンであり、ターゲットウエハ１００４の第２の絶縁層１０２４は二酸化ケイ素である。したがって、シリコンの選択的ドライエッチは残余部分１２０４を除去することができる。残余部分１２０４が除去されたターゲットウエハ１００４に接合されるチップ６０４の一例は図１３に与えられている。
[0070]ステップ１７１６において、対応する材料４０４の柱９０４を除去する。いくつかの実施形態では、対応する材料４０４の柱９０４は溶剤で除去される。いくつかの実施形態では、チップ６０４は、対応する材料４０４の柱９０４を除去するために使用される溶剤からの保護を必要としない。いくつかの実施形態では、チップ６０４はさらに清浄化され、さらに処理される。対応する材料４０４の柱９０４が除去されたターゲットウエハ１００４に接合されるチップ６０４の一例は図１４に与えられている。
[0071]特定の実施形態の具体的な詳細は、本発明の実施形態の趣旨および範囲から逸脱することなく任意の好適な方法で組み合わされ得る。ただし、本発明の他の実施形態は、各個々の態様に関係する特定の実施形態、またはこれらの個々の態様の特定の組合せを対象とし得る。
[0072]本発明の例示的な実施形態の上記の説明は例示および説明のために提示されている。それは、網羅的であるものでも、または本発明を説明した厳密な形態に限定するものでもなく、上記で教示に照らして多数の修正および変更が可能である。例えば、いくつかの実施形態では、３２００個のチップ６０４が転送ウエハ４０８に固定され、次いで、ターゲットウエハ１００４の３２００個のリセス１００８に接合される。ターゲットウエハ１００４は、次いで４００個のデバイスに分割され、各デバイスは８つのチップ６０４を有する。各デバイスにおける８つのチップ６０４のうち、４つのチップ６０４はレーザーのために利得媒体として使用され、４つのチップ６０４は変調器のために使用される。したがって、各デバイスは４つのレーザーと４つの変調器とを有する。しかし、各デバイス中により多いまたはより少ないレーザーおよび／または変調器があり得る。さらに、プロセスのステップは随意であり得る。例えば、転送ウエハ４０８上にチップ６０４を配置するプロセス１６００では、チップ６０４の基板の一部分を除去するステップ１６１２は随意である。例えば、いくつかの実施形態では、チップ６０４の基板は、ピット５０４中にチップ６０４を配置する前に除去される。
[0073]本発明および実際的適用例の原理について説明し、それにより、他の当業者が、本発明を、企図される特定の使用に適した様々な修正とともに、様々な実施形態において最も良く利用することを可能にするために、実施形態は、選定され、説明された。
[0074]また、実施形態は、フローチャート、流れ図、データフロー図、構造図、またはブロック図として示されたプロセスとして説明されていることがあることに留意されたい。フローチャートは動作を連続プロセスとして記述することがあるが、動作の多くは並列にまたは同時に実施され得る。さらに、動作の順序は並べ替えられ得る。プロセスは、それの動作が完了したときに終了するが、図に含まれていない追加のステップを有し得る。プロセスは、メソッド、関数、プロシージャ、サブルーチン、サブプログラムなどに対応し得る。
[0075]「ａ」、「ａｎ」、または「ｔｈｅ」の具陳は、特に別段に指示されない限り、「１つまたは複数」を意味するものである。
[0076]本明細書において言及されるすべての特許、特許出願、公開、および記載は、それらの全体がすべての目的のために参照により組み込まれる。いずれも従来技術であるとは認められない。

Claims (15)

  1. 対応する樹脂を使用してチップをターゲットウエハに接合するための方法であって、前記方法は、
    転送基板に注入領域を形成することであって、前記注入領域が前記転送基板において第１の深度で形成される、ことと、
    ライザーを形成するために前記転送基板の一部分をエッチングすることであって、
    エッチングされる前記転送基板の前記一部分が第２の深度にエッチングされ、
    前記第２の深度が前記転送基板の表面に関して前記第１の深度よりも大きく、
    前記ライザーの一部は、前記ライザーが前記注入領域の一部分を備えるように、前記第２の深度にエッチングされない、
    ことと、
    対応する樹脂を前記転送基板に適用することと、
    前記対応する樹脂にチップを固定することであって、前記チップが、前記ライザーの上方の前記対応する樹脂に固定される、ことと、
    前記対応する樹脂の過多を除去することであって、
    前記対応する樹脂の前記過多が、前記ライザーと前記チップの間にない樹脂を含み、
    前記対応する樹脂の前記過多を除去することが、前記対応する樹脂の柱を残し、
    前記対応する樹脂の前記柱が前記ライザーと前記チップとの間にある、
    ことと、
    前記チップを前記ターゲットウエハに接合することであって、前記チップを前記ターゲットウエハに接合することは、前記チップが前記対応する樹脂の前記柱に固定されている間に実施される、ことと、
    前記ライザーの残余部分が前記転送基板から分離可能であるように、前記注入領域において前記転送基板を砕くことと、
    前記ライザーの前記残余部分から前記転送基板を除去することであって、前記ライザーの前記残余部分が前記対応する樹脂の前記柱に接続される、ことと、
    前記対応する樹脂の前記柱から前記ライザーの前記残余部分を除去することであって、前記ライザーの前記残余部分から前記転送基板を除去した後に、前記ライザーの前記残余部分が前記対応する樹脂の前記柱から除去される、ことと
    前記チップから前記対応する樹脂の前記柱を除去することであって、前記チップから前記対応する樹脂の前記柱を除去することは、前記対応する樹脂の前記柱から前記ライザーの前記残余部分を除去した後に実施される、ことと
    含む、方法。
  2. 前記対応する樹脂中にピットを形成することをさらに含み、
    前記ピットは、前記ピットを形成するために前記対応する樹脂の一部分を除去することによって形成され、
    前記ピットは、前記ライザーの上方の前記対応する樹脂において形成され、
    前記チップは前記ピットの表面に固定される、
    請求項１に記載の方法。
  3. 前記チップの側部を保護するために前記ピットを材料で充填することと、
    前記チップが前記対応する樹脂に固定されている間に前記チップの一部分を除去することと
    をさらに含む、請求項２に記載の方法。
  4. 前記チップの側部を保護するための前記材料はフォトレジストまたはポリマー材料である、請求項３に記載の方法。
  5. 前記チップに材料を適用することをさらに含み、
    前記チップに適用される前記材料は、前記チップを前記ターゲットウエハに接合する際に使用され、
    前記チップに適用される前記材料は、前記チップが前記対応する樹脂に固定されている間に適用される、
    請求項１に記載の方法。
  6. 前記ターゲットウエハはシリコンを備え、
    前記転送基板はシリコンを備え、
    前記チップはＩＩＩ−Ｖ族半導体材料を備える、
    請求項１に記載の方法。
  7. 前記転送基板は２００ｎｍから４００ｎｍまでの範囲の光に対して不透過性である、請求項１に記載の方法。
  8. 前記注入領域は水素、Ｂ、Ｈｅ、またはＳｉ注入領域である、請求項１に記載の方法。
  9. 前記ターゲットウエハは、リセスを形成する壁およびフロアを備え、
    前記チップは、前記ターゲットウエハの前記リセスの前記フロアに接合され、
    前記ライザーは前記リセスの幅よりも大きい幅を有する、
    請求項１に記載の方法。
  10. 前記チップは、前記ターゲットウエハにおいて見つけられない光学的、電気的、および／または磁気的性質を有する、請求項１に記載の方法。
  11. 前記チップはレーザーのための利得媒質を備える、請求項１に記載の方法。
  12. 前記対応する樹脂に第２のチップを固定することと、
    前記ターゲットウエハに前記チップを接合するのと同時に前記ターゲットウエハに前記第２のチップを接合することと
    をさらに含む、請求項１に記載の方法。
  13. 対応する樹脂を使用してチップをターゲットウエハに接合するための方法であって、前記方法は、
    対応する樹脂を転送基板に適用することであって、前記転送基板が、２００ｎｍから４００ｎｍまでの範囲の紫外光に対して不透過性である、ことと、
    前記対応する樹脂中にピットを形成することと、
    前記対応する樹脂の前記ピットにおいてチップを固定することと、
    前記対応する樹脂の過多を除去することであって、前記対応する樹脂の前記過多を除去することが、前記転送基板と前記チップとの間に前記対応する樹脂の柱を残す、ことと、
    前記チップを前記ターゲットウエハに接合することであって、前記チップを前記ターゲットウエハに接合することは、前記チップが前記対応する樹脂の前記柱に固定されている間に実施される、ことと、
    前記対応する樹脂の前記柱から前記転送基板を除去することと、
    前記チップから前記対応する樹脂の前記柱を除去することと
    を含む、方法。
  14. 前記ピットをフォトレジストおよび／またはポリマー材料で充填することと、
    前記チップが前記ピット中にある間に前記チップの一部を除去するかまたは前記チップに材料を追加することと
    をさらに含む、請求項１３に記載の前記対応する樹脂を使用してチップを前記ターゲットウエハに接合するための方法。
  15. 前記転送基板に注入領域を形成することと、
    前記注入領域において前記転送基板を砕くことと
    をさらに含む、請求項１３に記載の前記対応する樹脂を使用してチップを前記ターゲットウエハに接合するための方法。
JP2017512667A 2014-09-05 2015-09-02 転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法 Active JP6731911B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462046500P 2014-09-05 2014-09-05
US62/046,500 2014-09-05
US14/562,169 2014-12-05
US14/562,169 US9209142B1 (en) 2014-09-05 2014-12-05 Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
PCT/US2015/048176 WO2016036874A1 (en) 2014-09-05 2015-09-02 Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal

Publications (2)

Publication Number Publication Date
JP2017526189A JP2017526189A (ja) 2017-09-07
JP6731911B2 true JP6731911B2 (ja) 2020-07-29

Family

ID=54708382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017512667A Active JP6731911B2 (ja) 2014-09-05 2015-09-02 転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法

Country Status (5)

Country Link
US (2) US9209142B1 (ja)
EP (1) EP3189541B1 (ja)
JP (1) JP6731911B2 (ja)
CN (1) CN107078091B (ja)
WO (1) WO2016036874A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3007589B1 (fr) 2013-06-24 2015-07-24 St Microelectronics Crolles 2 Circuit integre photonique et procede de fabrication
KR20220075241A (ko) * 2014-08-05 2022-06-07 쿨리케 & 소파 네덜란드 비.브이. 쉬운 조립을 위한 초소형 또는 초박형 개별 컴포넌트의 구성
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
US10312661B2 (en) * 2016-05-11 2019-06-04 Skorpios Technologies, Inc. III-V chip preparation and integration in silicon photonics
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
DE102017123290A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102017126338A1 (de) * 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
CN110168433A (zh) 2017-11-23 2019-08-23 洛克利光子有限公司 电光有源装置
CN108400108B (zh) * 2018-03-23 2021-03-09 京东方科技集团股份有限公司 一种微器件转印装置及微器件转印系统
US12044908B2 (en) 2018-05-16 2024-07-23 Rockley Photonics Limited III-V/SI hybrid optoelectronic device and method of manufacture
US10573547B1 (en) * 2018-11-05 2020-02-25 Honeywell Federal Manufacturing & Technologies, Llc Apparatus and method for facilitating planar delayering of integrated circuit die
CN113491007A (zh) * 2019-03-11 2021-10-08 Hrl实验室有限责任公司 在金属嵌入式芯片组件(meca)处理期间保护晶粒的方法
KR20200021484A (ko) * 2020-02-10 2020-02-28 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이의 제조방법
GB2595948B (en) * 2020-10-26 2022-12-07 Rockley Photonics Ltd Coupon wafer and method of preparation thereof
FR3108777A1 (fr) * 2020-03-24 2021-10-01 Commissariat à l'Energie Atomique et aux Energies Alternatives procede de fabrication d’une structure semiconductrice par report de vignettes sur un substrat support
US11699677B2 (en) * 2020-06-30 2023-07-11 Openlight Photonics, Inc. Die-to-wafer bonding utilizing micro-transfer printing
CN112967982B (zh) * 2020-09-10 2022-04-19 重庆康佳光电技术研究院有限公司 转移基板及制作方法、芯片转移方法及显示面板
CN118073241B (zh) * 2024-02-29 2024-09-10 哈尔滨工业大学 一种多层倒装芯片高柔顺性堆叠与一体化键合装置及方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147141B2 (ja) 1995-08-30 2001-03-19 株式会社日立製作所 光アセンブリ
DE69737086T2 (de) * 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
JP2985830B2 (ja) 1997-05-19 1999-12-06 日本電気株式会社 光モジュール及びその製造方法
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
US6316286B1 (en) * 1999-10-13 2001-11-13 Teraconnect, Inc. Method of equalizing device heights on a chip
WO2001042820A2 (en) 1999-12-02 2001-06-14 Teraconnect, Inc. Method of making optoelectronic devices using sacrificial devices
FR2807168B1 (fr) 2000-03-29 2002-11-29 Commissariat Energie Atomique Procede et dispositif d'alignement passif de fibres optiques et de composants optoelectroniques
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823012B1 (fr) * 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
JP3959988B2 (ja) * 2001-06-27 2007-08-15 ソニー株式会社 素子の転写方法
JP3696132B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
US6616854B2 (en) * 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
WO2005062905A2 (en) 2003-12-24 2005-07-14 Gelcore Llc Laser lift-off of sapphire from a nitride flip-chip
JP2005347647A (ja) * 2004-06-04 2005-12-15 Sony Corp 素子および素子転写方法
CN102097458B (zh) 2004-06-04 2013-10-30 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
KR100637929B1 (ko) 2004-11-03 2006-10-24 한국전자통신연구원 하이브리드형 광소자
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
US8283683B2 (en) 2006-11-07 2012-10-09 Opto Tech Corporation Chip-bonding light emitting diode chip
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5506172B2 (ja) 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
US9029239B2 (en) * 2007-11-01 2015-05-12 Sandia Corporation Separating semiconductor devices from substrate by etching graded composition release layer disposed between semiconductor devices and substrate including forming protuberances that reduce stiction
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2010059781A1 (en) * 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
US7842595B2 (en) 2009-03-04 2010-11-30 Alcatel-Lucent Usa Inc. Fabricating electronic-photonic devices having an active layer with spherical quantum dots
KR101199302B1 (ko) 2009-10-13 2012-11-09 한국전자통신연구원 광 소자 및 그 제조 방법
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8084282B2 (en) 2010-04-02 2011-12-27 Intel Corporation Wafer-level In-P Si bonding for silicon photonic apparatus
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US8463088B1 (en) 2010-09-16 2013-06-11 Kotura, Inc. Multi-channel optical device
US8222084B2 (en) * 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
US8735191B2 (en) * 2012-01-04 2014-05-27 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding using pedestals
JP5704602B2 (ja) * 2011-03-17 2015-04-22 リンテック株式会社 薄型半導体装置の製造方法および脆質部材用支持体
US9128123B2 (en) * 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
US9412727B2 (en) * 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
JP6197183B2 (ja) * 2012-01-18 2017-09-20 スコーピオズ テクノロジーズ インコーポレイテッド フォトニックデバイスを有するｃｍｏｓエレクトロニクスの垂直集積
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal

Also Published As

Publication number Publication date
US9209142B1 (en) 2015-12-08
JP2017526189A (ja) 2017-09-07
US20160133496A1 (en) 2016-05-12
CN107078091B (zh) 2020-09-15
US9991149B2 (en) 2018-06-05
EP3189541A4 (en) 2018-05-02
CN107078091A (zh) 2017-08-18
WO2016036874A1 (en) 2016-03-10
EP3189541B1 (en) 2020-12-09
EP3189541A1 (en) 2017-07-12

Similar Documents

Publication Publication Date Title
JP6731911B2 (ja) 転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法
US10312661B2 (en) III-V chip preparation and integration in silicon photonics
TWI823493B (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US8372728B2 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
US8232130B2 (en) Process for assembling wafers by means of molecular adhesion
JP5448117B2 (ja) 分子結合による結合方法
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
JP6141853B2 (ja) ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
JP4554930B2 (ja) 材料を接合及び転写して半導体デバイスを形成する方法
TW201936003A (zh) 用來轉移電致發光結構的方法
JP6060252B2 (ja) Ｃｍｏｓと非シリコン素子とのモノリシック一体化に関する方法
JP6100236B2 (ja) 光−マイクロ電子デバイスの製造方法
TWI544638B (zh) 局部層轉換的設備及方法
CN109417266B (zh) 硅光子学中的iii-v芯片制备和集成
US9953855B2 (en) Process for transferring layers
JP2005072422A (ja) 半導体素子のエピタキシャル層分離方法
US20230154914A1 (en) Method of producing hybrid semiconductor wafer
KR20090093074A (ko) Ｓｏｉ 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200707

R150 Certificate of patent or registration of utility model

Ref document number: 6731911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250