KR20090093074A - Ｓｏｉ 웨이퍼의 제조 방법 - Google Patents

Ｓｏｉ 웨이퍼의 제조 방법

Info

Publication number
KR20090093074A
KR20090093074A KR1020080018392A KR20080018392A KR20090093074A KR 20090093074 A KR20090093074 A KR 20090093074A KR 1020080018392 A KR1020080018392 A KR 1020080018392A KR 20080018392 A KR20080018392 A KR 20080018392A KR 20090093074 A KR20090093074 A KR 20090093074A
Authority
KR
South Korea
Prior art keywords
wafer
donor wafer
donor
ion implantation
hydrogen ion
Prior art date
Application number
KR1020080018392A
Other languages
English (en)
Inventor
최승우
배대록
이종욱
차용원
강필규
김중호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080018392A priority Critical patent/KR20090093074A/ko
Priority to US12/370,783 priority patent/US20090221133A1/en
Publication of KR20090093074A publication Critical patent/KR20090093074A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

SOI 웨이퍼의 제조 방법이 제공된다. SOI 웨이퍼의 제조 방법은 도너 웨이퍼를 제공하고, 상기 도너 웨이퍼의 일면의 외주부를 리세스하여 단차를 형성하고 상기 도너 웨이퍼의 내부에 수소 이온 주입층을 형성하고, 상기 도너 웨이퍼의 일면과 핸들 웨이퍼를 접합하여 접합 웨이퍼를 형성하고, 상기 접합 웨이퍼를 열처리하여 상기 수소 이온 주입층에 따라 상기 접합 웨이퍼를 분리하는 것을 포함한다.

Description

ＳＯＩ 웨이퍼의 제조 방법{Method of fabricating SOI wafer}
본 발명은 SOI 웨이퍼의 제조 방법에 관한 것으로 보다 상세하게는 공정 안정성이 향상된 SOI 웨이퍼의 제조 방법 에 관한 것이다.
본 발명은 SOI 웨이퍼의 제조 방법에 관한 것으로, 특히 공정 안정성이 향상된 SOI 웨이퍼의 제조 방법에 관한 것이다.
SOI 웨이퍼는 핸들(handle) 웨이퍼 상에 매몰 산화막(BOX: Buried Oxide) 및 단결정 실리콘 박막이 형성되는 구조로써, 단결정 실리콘 박막 상에 반도체 회로 패턴이 형성된다.
SOI 웨이퍼를 사용하여 반도체 소자를 형성하면, 상부 영역을 하부 기판과 완전히 분리 할 수 있다. 따라서, 벌크(bulk) 실리콘에 반도체 소자를 형성한 것보다 접합 용량, 배선 용량 등의 기생 용량이 줄어들며, 기판 바이어스(bias)가 줄어들고, 단채널(channel) 효과가 억제된다. 따라서, SOI 웨이퍼의 사용이 증가되고 있으며, 지속적인 제품 개발 또한 이루어지고 있다.
SOI 웨이퍼의 형성 방법의 하나로, 수소 이온 주입층을 형성한 도너(donor) 웨이퍼와 핸들 웨이퍼를 접합한 후, 수소 이온 주입부를 클리빙(cleaving)하는 방법이 사용되고 있다.
그러나, 이러한 방법을 사용하면, 웨이퍼의 외주부에서 뜯김이 발생하고, 파편이 발생하는 문제점이 발생할 수 있다. 즉, 핸들 웨이퍼와 도너 웨이퍼의 외주부가 일치하지 않아, 클리빙 시의 반응력에 의해 웨이퍼 파편들이 분산되는 블리스터링(blistering) 현상이 발생할 수 있다. 이러한 경우, 공정 안정성이 저하되고 수율이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 공정 안정성이 향상된 SOI 웨이퍼의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법은 도너 웨이퍼를 제공하고, 상기 도너 웨이퍼의 일면의 외주부를 리세스하여 단차를 형성하고 상기 도너 웨이퍼의 내부에 수소 이온 주입층을 형성하고, 상기 도너 웨이퍼의 일면과 핸들 웨이퍼를 접합하여 접합 웨이퍼를 형성하고, 상기 접합 웨이퍼를 열처리하여 상기 수소 이온 주입층에 따라 상기 접합 웨이퍼를 분리하는 것을 포함한다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 SOI 웨이퍼의 제조 방법은 도너 웨이퍼를 제공하고, 상기 도너 웨이퍼의 외주부에 마스크 패턴을 형성하여, 상기 도너 웨이퍼의 내측 상부가 노출되도록 하고, 상기 마스크 패턴을 이온 주입 마스크로 이온 주입 공정을 진행하여 상기 도너 웨이퍼 내측의 일정 깊이에 수소 이온 주입층을 형성하고, 상기 마스크 패턴을 제거하고, 상기 도너 웨이퍼와 핸들 웨이퍼를 접합하고, 상기 접합 웨이퍼를 열처리하여 상기 수소 이온 주입층에 따라 상기 접합 웨이퍼를 분리하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같은 SOI 웨이퍼의 제조 방법에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법에 따르면, 핸들 웨이퍼와 도너 웨이퍼를 접합하고 클리빙 할 때에, 도너 웨이퍼의 외주부에서 클리빙에 의해 파편이 발생하는 것을 방지할 수 있다. 따라서, 공정 안정성이 향상되고 수율이 향상될 수 있다.
도 1a 내지 도 6은 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 도면들이다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 도면들이다.
도 9a 내지 도 13은 본 발명의 또 다른 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 도면들이다.
(도면의 주요부분에 대한 부호의 설명)
100: 도너 웨이퍼 100a, 100b: SOI층
120, 122: 수소 이온 주입층 210: 절연막
310, 320: 마스크 패턴 300, 302: 핸들 웨이퍼
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예들에서 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하 도 1a 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명한다. 도 1a 내지 도 6은 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 도면들이다. 이 때, 도 1b, 도 2는 도 1a의 Ⅰ-Ⅰ’선을 따라 절단한 공정 단계별 단면도들이다. 또한, 도 3b는 도 3a의 Ⅰ-Ⅰ’선을 따라 절단한 단면도이고, 도 4b는 도 4a의 Ⅰ-Ⅰ’선을 따라 절단한 단면도이다.
우선, 도 1a 및 도 1b를 참조하면, 도너 웨이퍼(100)를 제공하고, 도너 웨이퍼(100) 상에 절연막(210)을 형성한다.
도너 웨이퍼(100)는 후속 공정에서 반도체 소자의 회로 패턴이 형성되는 웨이퍼로, 예를 들어, 단결정 실리콘일 수 있다. 절연막(210)은 예를 들어, 산화막일 수 있으며, 열산화 공정 등을 통하여 형성할 수 있다. 절연막(210)의 두께는 예를 들어, 100-20,000Å의 두께로 형성될 수 있으나, 이에 제한 되지 않으며 공정에 따라 적절하게 조절할 수 있다.
이어서, 도 2를 참조하면, 절연막(210)이 형성된 도너 웨이퍼(100)의 일면에 이온 주입 공정을 진행하여 도너 웨이퍼(100) 내부에 수소 이온 주입층(120)을 형성한다.
즉, 수소 이온 주입층(120)은 도너 웨이퍼(100) 내에 수소 이온을 주입하여 형성한다. 수소 이온 주입층(120)은 도너 웨이퍼(100) 내부의 일정 깊이에 형성된다. 도 2에서는 수소 이온 주입층(120)을 점선으로 도시하였지만, 수소 이온 주입층(120)은 수소 이온들이 일정한 폭을 가지고 분포된 영역을 형성한다. 수소 이온 주입층(120)의 깊이는 형성하려는 SOI층의 깊이에 따라 조절할 수 있다. 즉, 도너 웨이퍼(100)에서 수소 이온 주입층(120)의 상부 영역이 SOI층을 형성하게 되므로, 이를 감안하여 수소 이온 주입층(120)의 깊이를 조절한다.
이어서, 도 3a 및 도 3b를 참조하면, 도너 웨이퍼(100)의 일면 상에 마스크 패턴(310)을 형성한다.
마스크 패턴(310)은 도너 웨이퍼(100)의 내측 상부에 형성하며, 도너 웨이퍼(100)의 외주부가 노출되도록 한다. 즉, 도너 웨이퍼(100)의 외주부 및 그 상부에 형성된 절연막(210)의 일부가 노출된다. 마스크 패턴(310)은 사진 식각 공정을 통해 형성할 수 있으며, 예를 들어, 포토레지스트 패턴일 수 있다.
이어서, 도 4a 및 도 4b를 참조하면, 마스크 패턴(310)을 식각마스크로 도너 웨이퍼(100)의 외주부를 리세스하여 도너 웨이퍼(100)의 외주부에 단차를 형성한다.
즉, 도너 웨이퍼(100)는 외주부가 리세스되므로 내측과 외주부가 단차를 형성한다. 이 때, 도너 웨이퍼(100) 및 절연막(210)의 일부가 같이 식각된다. 외주부의 리세스되는 깊이, 즉 단차의 깊이(n)는 수소 이온 주입층(120)의 깊이(m)보다 깊게 형성한다. 도너 웨이퍼(100)의 외주부를 식각하는 공정은 일반적인 식각 공정으로 진행할 수 있으며, 예를 들어 건식 식각 공정 또는 습식 식각 공정으로 진행할 수 있다.
이어서, 마스크 패턴(310)을 도너 웨이퍼(100) 상면에서 제거한다.
이어서, 도 5를 참조하면, 도너 웨이퍼(100)의 일면과 핸들 웨이퍼(300)를 접합하여 접합 웨이퍼를 형성한다.
즉, 내측과 외주부에 단차가 형성되고 절연막(210)이 형성된 도너 웨이퍼(100)의 일면과 핸들 웨이퍼(300)를 접합한다. 도너 웨이퍼(100)와 핸들 웨이퍼(300)를 접합하는 것은 표면을 친수 처리한 후, 수소 결합에 의해 두 웨이퍼를 상호 접합할 수 있으나, 이에 제한되지 않음은 물론이다.
핸들 웨이퍼(300)는 후에 반도체 소자를 지지하는 지지 웨이퍼로 기능하는 웨이퍼이다. 핸들 웨이퍼(300)는 도전층의 스트레스 유발 방지를 위해 외주부를 일부 리세스하여 내측과 외주부에 단차가 형성되어 있을 수 있다. 이 때, 단차가 형성되어 도너 웨이퍼(100)와 접합되는 핸들 웨이퍼(300)의 일면의 넓이는 단차가 형성된 도너 웨이퍼(100)의 일면의 넓이와 같을 수 있다. 즉, 도 5에 도시된 바와 같이, 두 웨이퍼들의 접하는 면의 넓이가 서로 실질적으로 같을 수 있다.
이어서, 도 6을 참조하면, 접합 웨이퍼를 열처리하여 수소 이온 주입층(120)에 따라 접합 웨이퍼를 분리한다.
그러면, 핸들 웨이퍼(300) 상에 절연막(210) 및 SOI층(100a)이 형성된 SOI 웨이퍼가 완성된다.
접합 웨이퍼를 열처리하면, 수소 이온 주입층(120)을 따라 도너 웨이퍼(100)가 클리빙(cleaving)되어, 접합 웨이퍼가 분리된다. 그러면, SOI층(100a)이 절연막(210) 상에 형성된다. 도너 웨이퍼(100)가 클리빙 될 때에 핸들 웨이퍼(300)와 접하고 있는 도너 웨이퍼(100) 전면에 수소 이온 주입층(120)이 형성되어 클리빙이 일어난다. 그러나, 도너 웨이퍼(100)와 핸들 웨이퍼(300)가 접하는 면에는 각각 외주부가 모두 제거되어 있기 때문에, 외주부에서는 클리빙이 일어나지 않는다. 따라서, 외주부에서의 클리빙에 의해 파편이 발생하는 것을 방지할 수 있어, 공정 안정성이 향상되고 수율이 향상될 수 있다.
한편, 상기 각 공정들에 의하여 핸들 웨이퍼(300) 상에 SOI층(100a)이 형성되는데, 상기 각 공정들을 반복하여 2층 이상의 SOI층을 형성할 수도 있다.
본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법에 따르면, 클리빙 시에 각 웨이퍼의 외주부에서 파편이 발생하는 것을 방지할 수 있다. 따라서, 공정 안정성이 향상되고 수율이 향상될 수 있다.
이하, 도 1a 내지 도 4b, 도 7 및 도 8을 참조하여, 본 발명의 다른 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명한다. 도 7 및 도 8은 본 발명의 다른 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 도면들이다.
도너 웨이퍼(100)를 제공하고, 도너 웨이퍼(100) 상에 절연막(210)을 형성하고, 도너 웨이퍼(100)의 일면에 이온 주입 공정을 진행하여 도너 웨이퍼(100) 내부에 수소 이온 주입층(120)을 형성하고, 도너 웨이퍼(100)의 일면 상에 마스크 패턴(310)을 형성하고, 마스크 패턴(310)을 식각마스크로 도너 웨이퍼(100)의 외주부를 식각하여 도너 웨이퍼(100)의 외주부에 단차를 형성하는 것은 도 1a 내지 도 4b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법과 동일하다.
이어서, 도 7 및 도 8에 도시된 바와 같이, 도너 웨이퍼(100)의 일면과 핸들 웨이퍼(302)를 접합하여 접합 웨이퍼를 형성하고, 접합 웨이퍼를 열처리하여 수소 이온 주입층(120)에 따라 접합 웨이퍼를 분리한다.
이 때 제공된 핸들 웨이퍼(302)는 외주부에 단차가 형성되어 있지 않은 점이, 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법과 다르다.
즉, 핸들 웨이퍼(302)의 외주부에 단차가 형성되어 있지 않더라도, 도너 웨이퍼(100)의 외주부가 일부 리세스되어 단차가 형성되어 있기 때문에 핸들 웨이퍼(302)의 외주부는 도너 웨이퍼(100)와 맞닿지 않는다. 따라서, 핸들 웨이퍼(302)의 외주부 상부에서는 클리빙이 진행되지 않는다. 그러므로, 핸들 웨이퍼(302)의 외주부에서의 클리빙에 의해 파편이 발생하는 것을 방지할 수 있어, 공정 안정성이 향상되고 수율이 향상될 수 있다.
이하, 도 9a 내지 도 13을 참조하여, 본 발명의 또 다른 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명한다. 도 9a 및 도 13은 본 발명의 또 다른 실시예에 따른 SOI 웨이퍼의 제조 방법을 설명하기 위한 도면들이다. 이 때, 도 9b, 도 10은 도 9a의 Ⅰ-Ⅰ’선을 따라 절단한 공정 단계별 단면도들이다. 또한, 도 11b는 도 11a의 Ⅰ-Ⅰ’선을 따라 절단한 단면도이다.
도너 웨이퍼(100)를 제공하고, 도너 웨이퍼(100) 상에 절연막(210)을 형성하는 것은 도 1a 내지 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 SOI 웨이퍼의 제조 방법과 동일하다.
이어서, 도 9a 및 도 9b를 참조하면, 도너 웨이퍼(100)의 외주부에 마스크 패턴(320)을 형성한다.
즉, 마스크 패턴(320)은 도너 웨이퍼(100)의 외주부에 형성되며, 도너 웨이퍼(100)의 내측 상부 상에는 형성되지 않아, 도너 웨이퍼(100)이 내측 상부에 형성된 절연막(210)이 노출된다. 마스크 패턴(320)은 사진 식각 공정을 통해 형성할 수 있으며, 예를 들어, 포토레지스트 패턴일 수 있다.
이어서, 도 10을 참조하면, 마스크 패턴(320)을 이온 주입 마스크로 이온 주입 공정을 진행하여 도너 웨이퍼(100) 내측의 일정 깊이에 수소 이온 주입층(122)을 형성한다.
수소 이온 주입층(122)은 도너 웨이퍼(100) 내에 수소 이온을 주입하여 형성하며, 수소 이온 주입층(122)은 도너 웨이퍼(100) 내부의 일정 깊이에 형성된다. 도 2에서는 수소 이온 주입층(122)을 점선으로 도시하였지만, 수소 이온 주입층(122)은 수소 이온들이 일정한 폭을 가지고 분포된 영역을 형성한다. 수소 이온 주입층(122)의 깊이는 형성하려는 SOI층의 깊이에 따라 조절할 수 있다. 즉, 도너 웨이퍼(100)에서 수소 이온 주입층(122)의 상부 영역이 SOI층을 형성하게 되므로, 이를 감안하여 수소 이온 주입층(122)의 깊이를 조절한다.
본 발명의 또 다른 실시예에 따른 SOI 웨이퍼의 제조 방법에서는, 도너 웨이퍼(100)의 외주부에 마스크 패턴(320)이 형성되어 있기 때문에, 수소 이온 주입층(122)은 도너 웨이퍼(100)의 내측 내부에만 형성된다. 즉, 도너 웨이퍼(의 외주부의 내부에는 수소 이온 주입층(122)이 형성되지 않는다.
이어서, 도 11a 및 도 11b를 참조하면, 마스크 패턴(320)을 제거한다.
그러면, 도너 웨이퍼(100)의 내측 내부에만 수소 이온 주입층(122)이 형성된 도너 웨이퍼(100)가 제공된다.
이어서, 도 12를 참조하면, 도너 웨이퍼(100)와 핸들 웨이퍼(300)를 접합한다.
도너 웨이퍼(100)와 핸들 웨이퍼(300)를 접합하는 것은 표면을 친수 처리한 후, 수소 결합에 의해 두 웨이퍼를 상호 접합할 수 있다.
핸들 웨이퍼(300)는 후에 반도체 소자를 지지하는 지지 웨이퍼로 기능하는 웨이퍼이다. 핸들 웨이퍼(300)는 도전층의 스트레스 유발 방지를 위해 외주부를 일부 식각하여 내측과 외주부에 단차가 형성되어 있을 수 있다. 핸들 웨이퍼(300)의 내측은 도너 웨이퍼(100)에서 수소 이온 주입층(122)이 형성된 영역과만 접하게 된다.
이어서, 도 13을 참조하면, 접합 웨이퍼를 열처리하여 수소 이온 주입층(122)에 따라 접합 웨이퍼를 분리한다.
그러면, 핸들 웨이퍼(300) 상에 절연막(210) 및 SOI층(100a)이 형성된 SOI 웨이퍼가 완성된다.
접합 웨이퍼를 열처리하면, 수소 이온 주입층(122)을 따라 도너 웨이퍼(100)가 클리빙(cleaving)되어, 접합 웨이퍼가 분리된다. 그러면, SOI층(100a)이 절연막(210) 상에 형성된다. 도너 웨이퍼(100)가 클리빙 될 때에 핸들 웨이퍼(300)와 접하고 있는 도너 웨이퍼(100) 전면에 수소 이온 주입층(122)이 형성되어 클리빙이 일어난다. 그러나, 도너 웨이퍼(100)의 외주부에는 수소 이온 주입층(122)이 형성되어 있지 않기 때문에 클리빙이 일어나지 않는다. 따라서, 핸들 웨이퍼(300)와 접하지 않은 영역에서는 클리빙이 일어나지 않는다. 따라서, 외주부에서의 클리빙에 의해 파편이 발생하는 것을 방지할 수 있어, 공정 안정성이 향상되고 수율이 향상될 수 있다.
한편, 상기 각 공정들에 의하여 핸들 웨이퍼(300) 상에 SOI층(100a)이 형성되는데, 상기 각 공정들을 반복하여 2층 이상의 SOI층을 형성할 수도 있다.
이상 첨부된 도면을 참고하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (19)

  1. 도너 웨이퍼를 제공하고,
    상기 도너 웨이퍼의 일면의 외주부를 리세스하여 단차를 형성하고 상기 도너 웨이퍼의 내부에 수소 이온 주입층을 형성하고,
    상기 도너 웨이퍼의 일면과 핸들 웨이퍼를 접합하여 접합 웨이퍼를 형성하고,
    상기 접합 웨이퍼를 열처리하여 상기 수소 이온 주입층에 따라 상기 접합 웨이퍼를 분리하는 것을 포함하는 SOI 웨이퍼의 제조 방법.
  2. 제 1항에 있어서,
    상기 도너 웨이퍼의 외주부의 상기 단차의 깊이는 상기 수소 이온 주입층이 형성된 깊이보다 깊은 SOI 웨이퍼의 제조 방법.
  3. 제 1항에 있어서,
    상기 도너 웨이퍼의 일면의 외주부를 리세스하여 단차를 형성하고 상기 도너 웨이퍼의 내부에 수소 이온 주입층을 형성하는 것은,
    상기 도너 웨이퍼 일면에 이온 주입 공정을 진행하여 상기 도너 웨이퍼 내부에 수소 이온 주입층을 형성하고,
    상기 도너 웨이퍼의 일면 상에 마스크 패턴을 형성하되, 상기 마스크 패턴은 상기 도너 웨이퍼의 내측 상부에 형성되어 상기 도너 웨이퍼의 외주부가 노출되도록 하고,
    상기 마스크 패턴을 식각마스크로 상기 도너 웨이퍼의 외주부를 리세스하여 상기 도너 웨이퍼의 내측과 외주부가 단차를 형성하도록 하고,
    상기 마스크 패턴을 제거하는 것을 포함하는 SOI 웨이퍼의 제조 방법.
  4. 제 3항에 있어서,
    상기 도너 웨이퍼의 외주부의 상기 단차의 깊이는 상기 수소 이온 주입층이 형성된 깊이보다 깊은 SOI 웨이퍼의 제조 방법.
  5. 제 1항에 있어서,
    상기 도너 웨이퍼와 접합하기 위해 제공되는 상기 핸들 웨이퍼는 외주부가 식각되어 상기 핸들 웨이퍼의 내측과 외주부가 단차를 형성하고 있는 SOI 웨이퍼의 제조 방법.
  6. 제 1항에 있어서,
    상기 도너 웨이퍼의 일면의 넓이와 상기 도너 웨이퍼와 접합되는 상기 핸들 웨이퍼의 일면의 넓이는 같은 SOI 웨이퍼의 제조 방법.
  7. 제 1항에 있어서,
    상기 도너 웨이퍼의 일면의 외주부를 리세스하여 단차를 형성하고 상기 도너 웨이퍼의 내부에 수소 이온 주입층을 형성하기 전에, 상기 도너 웨이퍼 일면의 전면에 절연막을 형성하는 것을 더 포함하는 SOI 웨이퍼의 제조 방법.
  8. 제 7항에 있어서,
    상기 절연막은 산화막인 SOI 웨이퍼의 제조 방법.
  9. 제 7항에 있어서,
    상기 절연막의 외주부는 상기 도너 웨이퍼의 외주부에 단차를 형성할 때에 같이 식각되는 SOI 웨이퍼의 제조 방법.
  10. 제 1항에 있어서,
    상기 접합 웨이퍼를 분리하면 상기 도너 웨이퍼의 일부가 SOI층을 형성하고, 상기 SOI층의 상면을 평탄화하는 것을 더 포함하는 SOI 웨이퍼의 제조 방법.
  11. 제 1항에 있어서,
    상기 접합 웨이퍼를 분리하여 상기 핸들 웨이퍼 상에 SOI층을 형성한 후에, 상기 각 단계들을 반복하여 2층 이상의 SOI층을 형성하는 것을 포함하는 SOI 웨이퍼의 제조 방법.
  12. 도너 웨이퍼를 제공하고,
    상기 도너 웨이퍼의 외주부에 마스크 패턴을 형성하고,
    상기 마스크 패턴을 이온 주입 마스크로 이온 주입 공정을 진행하여 상기 도너 웨이퍼 내측의 일정 깊이에 수소 이온 주입층을 형성하고,
    상기 마스크 패턴을 제거하고,
    상기 도너 웨이퍼와 핸들 웨이퍼를 접합하고,
    상기 접합 웨이퍼를 열처리하여 상기 수소 이온 주입층에 따라 상기 접합 웨이퍼를 분리하는 것을 포함하는 SOI 웨이퍼의 제조 방법.
  13. 제 12항에 있어서,
    상기 도너 웨이퍼 내부에 수소 이온 주입층이 형성된 상기 도너 웨이퍼 내측의 면적은 상기 도너 웨이퍼와 상기 핸들 웨이퍼의 접촉면의 넓이와 같은 SOI 웨이퍼의 제조 방법.
  14. 제 12항에 있어서,
    상기 도너 웨이퍼와 접합하기 위해 제공되는 상기 핸들 웨이퍼는 외주부가 식각되어 상기 핸들 웨이퍼의 내측과 외주부가 단차를 형성하고 있는 SOI 웨이퍼의 제조 방법.
  15. 제 14항에 있어서,
    상기 도너 웨이퍼 내부에 수소 이온 주입층이 형성된 상기 도너 웨이퍼 내측의 면적은 상기 핸들 웨이퍼의 단차가 형성되지 않은 내측의 넓이와 같은 SOI 웨이퍼의 제조 방법.
  16. 제 12항에 있어서,
    상기 도너 웨이퍼 상에 마스크 패턴을 형성하기 전에, 상기 도너 웨이퍼 전면에 절연막을 형성하는 것을 더 포함하는 SOI 웨이퍼의 제조 방법.
  17. 제 16항에 있어서,
    상기 절연막은 산화막인 SOI 웨이퍼의 제조 방법.
  18. 제 12항에 있어서,
    상기 접합 웨이퍼를 분리하여 상기 핸들 웨이퍼 상에 SOI층을 형성한 후에, 상기 각 단계들을 반복하여 2층 이상의 SOI층을 형성하는 것을 포함하는 SOI 웨이퍼의 제조 방법.
  19. 제 12항에 있어서,
    상기 접합 웨이퍼를 분리하여 상기 핸들 웨이퍼 상에 SOI층을 형성한 후에, 상기 각 단계들을 반복하여 2층 이상의 SOI층을 형성하는 것을 포함하는 SOI 웨이퍼의 제조 방법.
KR1020080018392A 2008-02-28 2008-02-28 Ｓｏｉ 웨이퍼의 제조 방법 KR20090093074A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080018392A KR20090093074A (ko) 2008-02-28 2008-02-28 Ｓｏｉ 웨이퍼의 제조 방법
US12/370,783 US20090221133A1 (en) 2008-02-28 2009-02-13 Methods of Fabricating Silicon on Insulator (SOI) Wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018392A KR20090093074A (ko) 2008-02-28 2008-02-28 Ｓｏｉ 웨이퍼의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090093074A true KR20090093074A (ko) 2009-09-02

Family

ID=41013506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018392A KR20090093074A (ko) 2008-02-28 2008-02-28 Ｓｏｉ 웨이퍼의 제조 방법

Country Status (2)

Country Link
US (1) US20090221133A1 (ko)
KR (1) KR20090093074A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation

Also Published As

Publication number Publication date
US20090221133A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
US8383489B2 (en) SOI wafer and method for forming the same
US9153473B2 (en) Wafer processing
KR20040096365A (ko) 반도체소자의 제조방법
KR100607198B1 (ko) 반도체소자의 트렌치 소자 분리 방법
US20140273480A1 (en) Method for producing a substrate provided with edge protection
KR100937599B1 (ko) 반도체 장치 및 그 형성 방법
JP2958695B2 (ja) 半導体素子の製造方法
US20090039459A1 (en) Isolation film in semiconductor device and method of forming the same
US7592208B2 (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor apparatus and photomask
KR20090093074A (ko) Ｓｏｉ 웨이퍼의 제조 방법
TW201611095A (zh) 具有自對準背側特徵之半導體裝置
JP3595786B2 (ja) 半導体装置の製造方法
JP2006203063A (ja) 半導体基板及び半導体基板の製造方法
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
JPH11251318A (ja) 半導体装置及びその製造方法
US20080237778A1 (en) Semiconductor device and method for manufacturing the same
JP2005286141A (ja) 半導体装置の製造方法
US20080138960A1 (en) Method of manufacturing a stack-type semiconductor device
KR20040036798A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100661722B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100492695B1 (ko) 반도체소자의 제조방법
KR20110078063A (ko) 매립비트라인을 구비한 반도체장치 및 그 제조 방법
JPH1050824A (ja) Ｓｏｉ基板の製造方法
KR20060000481A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid