JP2003133693A - 配線形成方法、回路形成方法、配線形成装置、回路形成装置 - Google Patents

配線形成方法、回路形成方法、配線形成装置、回路形成装置

Info

Publication number
JP2003133693A
JP2003133693A JP2001331439A JP2001331439A JP2003133693A JP 2003133693 A JP2003133693 A JP 2003133693A JP 2001331439 A JP2001331439 A JP 2001331439A JP 2001331439 A JP2001331439 A JP 2001331439A JP 2003133693 A JP2003133693 A JP 2003133693A
Authority
JP
Japan
Prior art keywords
wiring
forming
circuit
curved surface
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001331439A
Other languages
English (en)
Inventor
Koji Nakamura
耕治 中村
Nobuaki Kawahara
伸章 川原
Hiroshi Adachi
博 安達
Shinji Ito
慎二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001331439A priority Critical patent/JP2003133693A/ja
Publication of JP2003133693A publication Critical patent/JP2003133693A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】従来実装が不可能であった曲面形状を有するケ
ースの内側等の空間部分に配線や回路を形成するための
方法、およびそれを実現する装置を提供する。 【解決手段】配線形成面となる曲面60aを有する配線
形成対象物60を、多自由度の対象物変位機構20にセ
ットする。そして、金属の微粒子を噴出する微粒子噴出
部35aと対象物60での配線形成部との距離Lを計測
しつつ、金属の微粒子を用いて、曲面60aに直接、配
線パターン61を描画することにより配線を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、曲面に配線や回路
を形成するための技術に関するものである。
【0002】
【従来の技術】従来、電子回路は、一般的に平面の配線
基板上に回路構成部品を表面に実装して形成されてお
り、回路の実装サイズは、搭載部品自体の占有面積(フ
ットプリント面積)でほぼ決定されるまでになってい
る。更なる小型化は、回路構成部品(ベアチップ)を縦
方向に積層した積層実装を用いる方法、これまで回路に
使わなかったケース等にも回路を形成する方法に大別で
きる。これらの方法は、”A Review of 3-D Packaging
Technology”IEEE Transactions on component packagi
ng and manufacturing technology-part B vol.21 No.1
Feb.1998に系統的にまとめられている。
【0003】補聴器等に代表されるウエアラブル機器に
おいては、回路部の小型化が非常に重要であるにもかか
わらず、ケース等の曲面形状部分には、回路、回路構成
部品を実装できず、デッドスペースが生じるという問題
があった。
【0004】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、従来実装が
不可能であった曲面形状を有するケースの内側等の空間
部分に配線や回路を形成するための方法、およびそれを
実現する装置を提供することにある。
【0005】
【課題を解決するための手段】請求項1に記載の発明に
よれば、配線形成面となる曲面を有する配線形成対象物
を、多自由度の対象物変位機構にセットする。そして、
金属の微粒子を噴出する微粒子噴出部と対象物での配線
形成部との距離を計測しつつ、金属の微粒子を用いて、
曲面に直接、配線パターンを描画することにより配線を
形成する。よって、従来実装が不可能であった曲面形状
を有するケースの内側等の空間部分に配線を形成するこ
とができる。
【0006】請求項2に記載のように、金属の微粒子と
して金微粒子を用いるとともに、配線パターンの描画の
際に対象物での配線形成部を100℃以上に加熱して描
画と同時に微粒子を焼結させて導電性を持つ配線とする
と、実用上好ましいものとなる。
【0007】請求項3に記載の発明によれば、回路形成
面となる曲面を有する回路形成対象物を、多自由度の対
象物変位機構にセットする。そして、金属の微粒子を噴
出する微粒子噴出部と対象物での回路形成部との距離を
計測しつつ、金属の微粒子を用いて、曲面に直接、配線
パターンとバンプ電極を描画する。さらに、配線パター
ンとバンプ電極に対しベアチップをフリップチップ実装
することにより回路を形成する。よって、従来実装が不
可能であった曲面形状を有するケースの内側等の空間部
分に回路を形成することができる。
【0008】ハンダリフローによりフリップチップ実装
を行うことができない場合において、請求項4の記載の
ように、導電性ペーストを用いてベアチップをフリップ
チップ実装するとよい。
【0009】請求項5に記載のように、ベアチップを実
装した後において樹脂モールドするようにしてもよい。
請求項6に記載の発明によれば、配線形成面となる曲面
を有する配線形成対象物を、多自由度の対象物変位機構
にセットする。そして、金属の微粒子を噴出する微粒子
噴出部と対象物での配線形成部との距離を計測しつつ、
金属の微粒子を用いて、曲面に直接、配線パターンと積
層実装のための層間接続電極を描画する。さらに、配線
パターンに対しチップ部品を実装した後、層間接続電極
が露出する程度に実装面を絶縁物で覆う。その後、金属
の微粒子を噴出する微粒子噴出部と対象物での絶縁物の
表面との距離を計測しつつ、金属の微粒子を用いて、絶
縁物の表面に直接、配線パターンを層間接続電極とつな
がるようにして描画する。よって、従来実装が不可能で
あった曲面形状を有するケースの内側等の空間部分にお
いて、多層構造の回路を形成することができる。
【0010】請求項7に記載のように、絶縁物として熱
硬化性樹脂を用いるとよい。請求項8に記載のように、
層間接続電極が露出する程度に実装面を絶縁物で覆う工
程として、層間接続電極を絶縁物で覆った後、研削にて
層間接続電極を露出させるようにするとよい。
【0011】請求項9に記載のように、チップ部品の実
装は、曲面に直接、描画した配線パターンとバンプ電極
に対しベアチップをフリップチップ実装するものとする
ことができる。ここで、請求項10に記載のように、ベ
アチップのフリップチップ実装を、導電性ペーストを用
いて行うようにしてもよい。さらに、請求項11に記載
のように、ベアチップをフリップチップ実装した後にお
いて、樹脂モールドしてもよい。
【0012】配線形成装置として、請求項12〜16に
記載の装置を用いるとよい。また、回路形成装置とし
て、請求項17〜21に記載の装置を用いるとよい。
【0013】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。図1には、実施形態に
おける製造装置(配線・回路形成装置)の概略構成を示
す。同装置は、対象物に配線パターン等を直接、描画す
ることができ、この直描するための対象物変位機構(直
描ステージ)を図2に示す。図4には、本製造装置の電
気的構成を示す。
【0014】本装置は、JPS(Jet Printing Syste
m)、つまり、金属超微粒子をノズルから高速で基板の
所定の位置に吹き付けて直描する手法を用いている。図
1に示すように、本製造装置は、真空加熱装置10と、
対象物変位機構20と、微粒子噴出装置30と、距離計
測機器40と、図4に示す制御装置50を備えている。
【0015】まず、図1の真空加熱装置10に関して、
真空加熱装置10はチャンバー11を備え、このチャン
バー11内に対象物60が配置されることになる。対象
物60は配線形成面(回路形成面)となる曲面60aを
有する。本例では対象物60は、図5(a)に示すよう
に、お椀形をなす曲面基板を用いており、その内面(曲
面)60aに配線もしくは回路を形成するものである。
図1のチャンバー11の内部はポンプ81,82を用い
て真空状態にすることができるようになっている。より
詳しくは、1Pa程度にすることができる。また、チャ
ンバー11内には対象物60を加熱するためのヒータ1
2が設けられ、対象物60を真空状態で加熱することが
できる。また、温度センサ13により対象物60の温度
が検出される。
【0016】対象物変位機構20に関して、同機構20
は真空加熱装置10による真空加熱下(チャンバー11
内)において保持した対象物60に対し多自由度を有し
ている。詳しくは、図2に示すように、直交3軸方向
(X、Y、Z方向)に移動可能なシャフト21が設けら
れ、このXYZ軸に可動なシャフト21の先端には取付
台座22が固定されている。取付台座22から一対のア
ーム23a,23bが下方に延びており、アーム23
a,23bの間には対象物ホルダ24が回転軸L1を中
心にして回転可能に連結支持されている。対象物ホルダ
24は四角板状をなし、中心部には円形の貫通孔24a
が設けられている。この貫通孔24aに図3に示すよう
に対象物60を挿入して保持することができるようにな
っている。また、図2において対象物ホルダ24からは
アーム25が延び、同アーム25には回転軸支持プレー
ト26が固定されている。このプレート26にはチャッ
カ27が回転軸L2を中心にして回転可能に連結支持さ
れ、かつ、チャッカ27は軸方向(L2方向)に移動で
きるようになっている。このチャッカ27により、図3
のごとくホルダ24の貫通孔24aに配した対象物60
を、回転軸L2を中心に回転可能に支持することができ
るようになっている。つまり、対象物ホルダ24に保持
した対象物60を軸L2を中心にして回転することがで
きる。また、図2に示すように、2つの回転軸L1,L
2はホルダ24の貫通孔24aの中心(対象物60を保
持する部位の中心)を通っている。
【0017】また、各回転軸L1,L2を回転させるた
めのアクチュエータとしてのモータは、図1に示すよう
にチャンバー11の外に配置され(図中のモータ28,
29)、フレックス・シャフトを用いて動力をチャンバ
ー11内の各軸L1,L2に伝達するようになってい
る。これは、チャンバー11内は加熱されるためモータ
を配置することができないからである。
【0018】このように、対象物変位機構20は、XY
Z軸に可動な部材21(図2参照)に対し、2回転軸の
自由度を持ち、対象物を保持する第2の部材(符号22
〜27で示す部材)を連結したものとなっている。その
結果、対象物変位機構20は、チャンバー(描画室)1
1内においてX、Y、Z方向と2回転方向の計5自由度
を有することになる。
【0019】図1の微粒子噴出装置30は、チャンバー
31を備えており、チャンバー31内はポンプ81,8
2により200kPa程度にされるとともに、ポンプ8
3の駆動に伴ないながらのヘリウムの供給が行われる。
前述のチャンバー11と本チャンバー31とは搬送管3
5によって連通している。チャンバー31内においてル
ツボ32が配置されている。ルツボ32内には金ソース
34が配置され、誘導コイル33による加熱により金が
蒸発し、搬送管35に供給される。そして、前記チャン
バー11内において搬送管35の先端(ノズル先端)3
5aから、金属の微粒子としての金微粒子が高速で噴出
して対象物60に吹き付けられる。このとき、搬送管先
端35aと対象物60との距離で、描画する配線パター
ン等の線の太さが変化する。また、対象物60を所定時
間固定すればその時間によりバンプ電極や柱状電極が得
られる。
【0020】図1,2に示すように、搬送管(ノズル)
35の先端部分には、距離計測機器としてのレーザ変位
計40が設置されている。そして、レーザ変位計40に
より微粒子噴出装置30の噴出部35aと対象物60で
の配線形成部(回路形成部)との距離Lを計測すること
ができるようになっている。レーザ変位計40のレーザ
スポットは50μmとした。
【0021】図4において、制御装置50はマイクロコ
ンピュータを中心に構成されている。制御装置50はレ
ーザ変位計40からの信号により微粒子噴出装置の噴出
部35aと対象物60での配線・回路形成部との距離L
を検知する。また、制御装置50は温度センサ13から
の信号により対象物60の温度を検知する。さらに、制
御装置50は対象物60の位置や向きを変えるためのア
クチュエータ、具体的には図1のモータ28,29等を
駆動制御する。また、制御装置50は微粒子噴出装置3
0を制御して微粒子の噴出の開始や停止を制御する。さ
らに、制御装置50はヒータ12を制御して対象物60
を所望の温度に制御する。
【0022】また、直描するためのデータ、例えば、配
線パターンに関するデータや電極形成のためのデータは
制御装置50内に予め記憶されており、このデータを用
いて制御装置50は所望の直描動作を行わせる。
【0023】制御装置50の動作に関して、描画の際に
は、レーザ変位計40による計測結果、即ち、微粒子噴
出装置の噴出部35aと対象物60での配線・回路形成
部との距離Lを常時モニタし、その距離情報を元に、距
離Lが一定になるように、対象物変位機構20(モータ
等のアクチュエータ)を制御する。より詳しくは、搬送
管35の内径が50μmの場合において、搬送管先端3
5aと描画面との距離Lを100μmにする。また、描
画の際には、制御装置50は微粒子噴出装置30の噴出
部35aからの金属の微粒子を用いて対象物60を変位
させつつ対象物60の曲面60aに直接、配線パターン
やチップ実装用バンプ電極等を描画する。
【0024】次に、曲面に対する配線形成方法、回路形
成方法について説明する。 (第1の形成方法)まず、図5(a)に示すように、回
路形成面(配線形成面)となる曲面60aを有する回路
形成対象物(配線形成対象物)60を用意し、この対象
物60を、図3に示すように、多自由度の対象物変位機
構20にセットする。そして、対象物60での曲面60
a、即ち、回路形成部(配線形成部)を100℃以上に
加熱する。
【0025】この状態で、図5(b)に示すように、金
属の微粒子を噴出する微粒子噴出部(ノズル先端)35
aと対象物60での回路形成部(配線形成部)との距離
Lを計測して一定の間隔を維持しつつ金属の微粒子を用
いて、曲面60aに直接、配線パターン61とバンプ電
極(円錐状の電極)62を描画する。このとき、対象物
60での曲面60aが100℃以上に加熱されているの
で、描画と同時に微粒子が焼結して導電性を持つように
なる。配線パターン61の厚さは数μm〜数十μm、バ
ンプ電極62の高さは、20〜100μm程度である。
また、配線パターン61およびバンプ電極62の厚さ
は、描画速度を変更することで調整される。図5(c)
には、曲面60aにおける必要な箇所に配線パターン6
1とバンプ電極62を描画した後の状態を示す。
【0026】引き続き、対象物60を変位機構20から
取り外し、図6(a),(b)に示すように、ベアチッ
プ64をフリップチップ実装する。詳しくは、実装する
部分に異方導電性ペースト63を塗布し、ベアチップ6
4を配置した後、図示していない加圧治具で1バンプあ
たり数十〜百数十gfの荷重を加えながら異方導電性ペ
ースト63を熱硬化させる。硬化温度は、120℃〜1
40℃である。異方導電性ペースト63を用いてフリッ
プチップ実装しているのは、バンプ電極62が金で形成
されているためハンダリフローは使用することができな
いためである。
【0027】このようにして、配線パターン61とバン
プ電極62に対しベアチップ64をフリップチップ実装
することにより回路を形成する。その結果、従来実装が
不可能であった曲面形状を有するケースの内側等の空間
部分に回路(配線)を形成することができる。なお、こ
の後に樹脂モールドしてもよい。 (第2の形成方法)次に、第2の形成方法を、第1の形
成方法との相違点を中心に説明する。
【0028】図7〜図10は本例での工程説明図であ
る。本例では、チップを樹脂層に埋め込み積層すること
で実装密度を向上させている。また、直描のとき、配線
およびバンプ電極に加えて層間接続のための柱状電極
(例えば、図7(b)において符号65で示す)も形成
する。さらに、対象物にベアチップを実装し、その上に
樹脂層を形成し、この後、ベアチップを更に積層してい
く。
【0029】以下に、工程を詳しく説明する。まず、図
7(a)に示すように、回路形成面(配線形成面)とな
る曲面60aを有する回路形成対象物(配線形成対象
物)60を用意し、この対象物60を、図3に示すよう
に、多自由度の対象物変位機構20にセットする。
【0030】そして、図7(b)に示すように、金属の
微粒子を噴出する微粒子噴出部(ノズル先端)35aと
対象物60での回路形成部(配線形成部)との距離Lを
計測して一定の間隔を維持しつつ金属の微粒子を用い
て、曲面60aに直接、配線パターン61とバンプ電極
(円錐状の電極)62と積層実装のための層間接続電極
(柱状電極)65を描画する。配線パターン61とバン
プ電極62と層間接続電極65の厚さは、描画速度を変
更することで調整される。図7(c)には、曲面60a
における必要な箇所に配線パターン61とバンプ電極6
2と層間接続電極65を描画した後の状態を示す。
【0031】さらに、対象物60を変位機構20から取
り外し、図8(a)に示すように、ベアチップを実装す
る部分に異方導電性ペースト66を塗布し、図8(b)
に示すように、その上にベアチップ67を配置する。さ
らに、図示していない加圧治具で1バンプあたり数十〜
百数十gfの荷重を加えながら異方導電性ペースト66
を熱硬化させる。硬化温度は、120℃〜150℃とし
た。このように、ベアチップ67を、バンプ電極62を
用いてフリップチップ実装する(配線パターン61に対
しチップ部品67を実装する)。詳しくは、チップ部品
67の実装は、曲面60aに直接、描画した配線パター
ン61とバンプ電極62に対しベアチップ67をフリッ
プチップ実装することにより行う。
【0032】その後、図8(c)に示すように、チップ
部品を実装した面に、エポキシ系の熱硬化性樹脂68を
塗布し、熱硬化させる。塗布は、エポキシ系熱硬化性樹
脂68がベアチップ67や層間接続電極65を完全に覆
うよう行う。エポキシ系熱硬化性樹脂68の材料は、積
層プロセス中の加圧・加熱に対して十分な耐性を持つも
のを選択する。具体的には、ガラス転移温度が150℃
以上の材料を用いる。そして、図9(a)に示すよう
に、樹脂層68を研削機を用いて層間接続電極65が露
出するまで研削する。このようにして、層間接続電極6
5が露出する程度に実装面を絶縁物68で覆う。
【0033】引き続き、再度、対象物60を変位機構2
0にセットし、図9(b)に示すように、2層目の配線
を形成すべく、金属の微粒子を噴出する微粒子噴出部
(ノズル先端)35aと対象物60での絶縁物68の表
面との距離Lを計測して一定距離を維持しつつ、金属の
微粒子を用いて、絶縁物68の表面に直接、配線パター
ン69とバンプ電極70を描画する。このとき、配線パ
ターン69と層間接続電極65がとつながるように描画
する。
【0034】そして、対象物60を変位機構20から取
り外し、図10(a)に示すように、2層目のチップ部
品を実装すべく、第1層と同様に異方導電性ペースト7
1を塗布し、図10(b)に示すように、第2層目のベ
アチップ72を配置し熱硬化させてチップ部品の実装を
行う。その結果、曲面60aにおいて多層構造の回路を
形成することができる。
【0035】なお、最も表層側のチップを実装した後に
おいて樹脂モールドしてもよい。以上のように、樹脂層
68にフリップチップ実装したベアチップ67を埋め込
むが、層間接続は(チップ相互の電気的接続は)、樹脂
層68に埋め込まれた層間接続電極65と配線パターン
61,69で行うため、中継基板が不要となる。また、
バンプ電極62を基板側に形成するため、チップ67側
に特殊な電極を必要としない。さらに、バンプ電極62
を基板側に形成するため、チップ67側にバンプ電極6
2を形成する必要が無くベアチップ67の適用が容易と
なる。
【0036】また、積層したチップ相互の電気的接続の
ための層間接続用電極形成にビアホールの形成やその埋
込工程が不要で、プロセスを簡素化できる。さらに、局
所的に金属超微粒子を堆積させる方法を用いることでバ
ンプ電極(62等)、配線パターン(61等)、層間接
続電極65の形成を完全にドライプロセス化できるため
プロセスが簡素化できる。また、微細配線を直描するた
め、マスクやスクリーンが不要で、プロセスを簡素化で
きる。
【0037】よって、従来の実装では困難であった、異
種異形のベアチップを自由曲面上に中継基板等を介さず
に積層実装し、回路モジュールの小型を図るとともに簡
便な積層実装プロセスで安価な回路モジュールを製造す
ることができる。
【0038】つまり、JPS(金属超微粒子を用いてパ
ターンを直描する手法)を用いた金微粒子の直描による
配線形成を利用し、曲面形状を有する対象物を真空中
で、加熱しながら5自由度に制御できる対象物変位機構
に装着し、かつ微粒子の噴出ノズル先端35aと対象物
の距離Lを一定に保ちながら描画することにより、自由
曲面上に金配線を形成することができる。また、対象物
を動かすと配線が形成され、止めると円錐状の金電極が
形成されることを利用し、配線、チップを実装するため
のバンプ電極、積層するためのフィードスルー電極(層
間接続電極)を同時に形成し、積層によりさらに回路の
小型化を達成することができる。
【図面の簡単な説明】
【図1】実施の形態における製造装置の概略構成図。
【図2】対象物変位機構を示す図。
【図3】対象物変位機構を示す図。
【図4】製造装置の電気的構成を示す図。
【図5】第1の形成方法における曲面にチップ部品を実
装する工程を示す図。
【図6】曲面にチップ部品を実装する工程を示す図。
【図7】第2の形成方法における曲面にチップ部品を実
装する工程を示す図。
【図8】曲面にチップ部品を実装する工程を示す図。
【図9】曲面にチップ部品を実装する工程を示す図。
【図10】曲面にチップ部品を実装する工程を示す図。
【符号の説明】
10…真空加熱装置、20…対象物変位機構、21…シ
ャフト、30…微粒子噴出装置、35…搬送管、35a
…微粒子噴出部(ノズル先端)、40…レーザ変位計、
50…制御装置、60…対象物(曲面基板)、60a…
曲面、61…配線パターン、62…バンプ電極、63…
異方導電性ペースト、64…ベアチップ(チップ部
品)、65…層間接続電極、66…異方導電性ペース
ト、67…ベアチップ(チップ部品)、68…絶縁物
(熱硬化性樹脂)、69…配線パターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 25/04 H05K 3/32 B 5F044 25/18 3/40 K 5F061 H05K 3/00 3/46 B 3/32 N 3/40 Q // H05K 3/46 H01L 23/12 N 25/04 Z (72)発明者 安達 博 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 伊藤 慎二 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4M109 AA01 BA03 CA10 DA01 5E317 AA24 BB13 CC60 CD21 GG17 5E319 AA03 AB06 BB16 CC12 CD26 GG15 5E343 BB23 BB78 DD71 ER32 FF05 GG11 5E346 AA15 AA43 CC38 DD03 DD33 DD50 EE31 FF35 HH21 HH32 5F044 KK07 KK16 KK19 LL09 RR18 RR19 5F061 AA01 BA03 CA10 CB13

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 配線形成面となる曲面(60a)を有す
    る配線形成対象物(60)を、多自由度の対象物変位機
    構(20)にセットする工程と、 金属の微粒子を噴出する微粒子噴出部(35a)と前記
    対象物(60)での配線形成部との距離(L)を計測し
    つつ、金属の微粒子を用いて、前記曲面(60a)に直
    接、配線パターン(61)を描画することにより配線を
    形成する工程と、を備えたことを特徴とする配線形成方
    法。
  2. 【請求項2】 前記金属の微粒子として金微粒子を用い
    るとともに、前記配線パターン(61)の描画の際に前
    記対象物(60)での配線形成部を100℃以上に加熱
    して描画と同時に微粒子を焼結させて導電性を持つ配線
    とすることを特徴とする請求項1に記載の配線形成方
    法。
  3. 【請求項3】 回路形成面となる曲面(60a)を有す
    る回路形成対象物(60)を、多自由度の対象物変位機
    構(20)にセットする工程と、 金属の微粒子を噴出する微粒子噴出部(35a)と前記
    対象物(60)での回路形成部との距離(L)を計測し
    つつ、金属の微粒子を用いて、前記曲面(60a)に直
    接、配線パターン(61)とバンプ電極(62)を描画
    する工程と、 前記配線パターン(61)とバンプ電極(62)に対し
    ベアチップ(64)をフリップチップ実装することによ
    り回路を形成する工程と、を備えたことを特徴とする回
    路形成方法。
  4. 【請求項4】 導電性ペースト(63)を用いてベアチ
    ップ(64)をフリップチップ実装することを特徴とす
    る請求項3に記載の回路形成方法。
  5. 【請求項5】 前記ベアチップ(64)を実装した後に
    おいて樹脂モールドする工程を有することを特徴とする
    請求項3に記載の回路形成方法。
  6. 【請求項6】 配線形成面となる曲面(60a)を有す
    る配線形成対象物(60)を、多自由度の対象物変位機
    構(20)にセットする工程と、 金属の微粒子を噴出する微粒子噴出部(35a)と前記
    対象物(60)での配線形成部との距離(L)を計測し
    つつ、金属の微粒子を用いて、前記曲面(60a)に直
    接、配線パターン(61)と積層実装のための層間接続
    電極(65)を描画する工程と、 前記配線パターン(61)に対しチップ部品(67)を
    実装した後、層間接続電極(65)が露出する程度に実
    装面を絶縁物(68)で覆う工程と、 金属の微粒子を噴出する微粒子噴出部(35a)と前記
    対象物(60)での前記絶縁物(68)の表面との距離
    (L)を計測しつつ、金属の微粒子を用いて、前記絶縁
    物(68)の表面に直接、配線パターン(69)を前記
    層間接続電極(65)とつながるようにして描画する工
    程と、を備えたことを特徴とする配線形成方法。
  7. 【請求項7】 前記絶縁物(68)として熱硬化性樹脂
    を用いたことを特徴とする請求項6に記載の配線形成方
    法。
  8. 【請求項8】 前記層間接続電極(65)が露出する程
    度に実装面を絶縁物(68)で覆う工程は、層間接続電
    極(65)を絶縁物(68)で覆った後、研削にて層間
    接続電極(65)を露出させるものであることを特徴と
    する請求項6に記載の配線形成方法。
  9. 【請求項9】 前記チップ部品(67)の実装は、曲面
    (60a)に直接、描画した配線パターン(61)とバ
    ンプ電極(62)に対しベアチップ(67)をフリップ
    チップ実装するものであることを特徴とする請求項6に
    記載の配線形成方法。
  10. 【請求項10】 前記ベアチップ(67)のフリップチ
    ップ実装を、導電性ペースト(66)を用いて行うよう
    にしたことを特徴とする請求項9に記載の配線形成方
    法。
  11. 【請求項11】 ベアチップをフリップチップ実装した
    後において、樹脂モールドする工程を有することを特徴
    とする請求項9に記載の配線形成方法。
  12. 【請求項12】 配線形成面となる曲面(60a)を有
    する配線形成対象物(60)を真空状態で加熱する真空
    加熱装置(10)と、 前記真空加熱装置(10)による真空加熱下において保
    持した前記配線形成対象物(60)に対し多自由度を有
    する対象物変位機構(20)と、 金属の微粒子を噴出する微粒子噴出装置(30)と、 前記微粒子噴出装置(30)の噴出部(35a)と前記
    対象物(60)での配線形成部との距離(L)を計測す
    る距離計測機器(40)と、 前記距離計測機器(40)による計測結果に基づいて前
    記微粒子噴出装置(30)の噴出部(35a)からの金
    属の微粒子を用いて前記対象物(60)を変位させつつ
    当該対象物(60)の曲面(60a)に直接、配線パタ
    ーンを描画する制御装置(50)と、を備えたことを特
    徴とする配線形成装置。
  13. 【請求項13】 前記対象物変位機構(20)は、XY
    Z軸に可動な部材(21)に対し、2回転軸の自由度を
    持ち、対象物を保持する第2の部材を連結したものであ
    ることを特徴とする請求項12に記載の配線形成装置。
  14. 【請求項14】 第2の部材における2つの回転軸(L
    1,L2)が配線形成対象物を保持する部位の中心を通
    ることを特徴とする請求項13に記載の配線形成装置。
  15. 【請求項15】 距離計測機器としてレーザ変位計(4
    0)を用いたことを特徴とする請求項12に記載の配線
    形成装置。
  16. 【請求項16】 制御装置(50)は、距離計測機器
    (40)の距離情報を用いて、微粒子噴出装置(30)
    の噴出部(35a)と前記対象物(60)での配線形成
    部との距離(L)を一定に保つようにしたことを特徴と
    する請求項12に記載の配線形成装置。
  17. 【請求項17】 回路形成面となる曲面(60a)を有
    する回路形成対象物(60)を真空状態で加熱する真空
    加熱装置(10)と、 前記真空加熱装置(10)による真空加熱下において保
    持した前記回路形成対象物(60)に対し多自由度を有
    する対象物変位機構(20)と、 金属の微粒子を噴出する微粒子噴出装置(30)と、 前記微粒子噴出装置(30)の噴出部(35a)と前記
    対象物(60)での回路形成部との距離(L)を計測す
    る距離計測機器(40)と、 前記距離計測機器(40)による計測結果に基づいて前
    記微粒子噴出装置(30)の噴出部(35a)からの金
    属の微粒子を用いて前記対象物(60)を変位させつつ
    当該対象物(60)の曲面(60a)に直接、配線パタ
    ーン(61)とチップ実装用バンプ電極(62)を描画
    する制御装置(50)と、を備えたことを特徴とする回
    路形成装置
  18. 【請求項18】 前記対象物変位機構(20)は、XY
    Z軸に可動な部材(21)に対し、2回転軸の自由度を
    持ち、対象物を保持する第2の部材を連結したものであ
    ることを特徴とする請求項17に記載の回路形成装置。
  19. 【請求項19】 第2の部材における2つの回転軸(L
    1,L2)が回路形成対象物を保持する部位の中心を通
    ることを特徴とする請求項18に記載の回路形成装置。
  20. 【請求項20】 距離計測機器としてレーザ変位計(4
    0)を用いたことを特徴とする請求項17に記載の回路
    形成装置。
  21. 【請求項21】 制御装置(50)は、距離計測機器
    (40)の距離情報を用いて、微粒子噴出装置(30)
    の噴出部(35a)と前記対象物(60)での回路形成
    部との距離(L)を一定に保つようにしたことを特徴と
    する請求項17に記載の回路形成装置。
JP2001331439A 2001-10-29 2001-10-29 配線形成方法、回路形成方法、配線形成装置、回路形成装置 Pending JP2003133693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001331439A JP2003133693A (ja) 2001-10-29 2001-10-29 配線形成方法、回路形成方法、配線形成装置、回路形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001331439A JP2003133693A (ja) 2001-10-29 2001-10-29 配線形成方法、回路形成方法、配線形成装置、回路形成装置

Publications (1)

Publication Number Publication Date
JP2003133693A true JP2003133693A (ja) 2003-05-09

Family

ID=19147018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001331439A Pending JP2003133693A (ja) 2001-10-29 2001-10-29 配線形成方法、回路形成方法、配線形成装置、回路形成装置

Country Status (1)

Country Link
JP (1) JP2003133693A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058096A1 (ja) * 2005-11-18 2007-05-24 Nec Corporation 実装基板および電子機器
JP2008509549A (ja) * 2004-08-05 2008-03-27 イムベラ エレクトロニクス オサケユキチュア 素子を含む層の形成
JP2012511250A (ja) * 2008-12-08 2012-05-17 ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー 電気回路を備えたモールド体の作成
WO2018131383A1 (ja) * 2017-01-12 2018-07-19 株式会社村田製作所 アンテナモジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008509549A (ja) * 2004-08-05 2008-03-27 イムベラ エレクトロニクス オサケユキチュア 素子を含む層の形成
WO2007058096A1 (ja) * 2005-11-18 2007-05-24 Nec Corporation 実装基板および電子機器
JPWO2007058096A1 (ja) * 2005-11-18 2009-04-30 日本電気株式会社 実装基板および電子機器
JP5088138B2 (ja) * 2005-11-18 2012-12-05 日本電気株式会社 実装基板および電子機器
US8625296B2 (en) 2005-11-18 2014-01-07 Nec Corporation Mount board and electronic device
US8913398B2 (en) 2005-11-18 2014-12-16 Nec Corporation Mount board and electronic device
JP2012511250A (ja) * 2008-12-08 2012-05-17 ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー 電気回路を備えたモールド体の作成
WO2018131383A1 (ja) * 2017-01-12 2018-07-19 株式会社村田製作所 アンテナモジュール
US10868369B2 (en) 2017-01-12 2020-12-15 Murata Manufacturing Co., Ltd. Antenna module

Similar Documents

Publication Publication Date Title
EP1038420B1 (en) Method for making circuit elements for a z-axis interconnect
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
US7176055B2 (en) Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US5660321A (en) Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JP3500995B2 (ja) 積層型回路モジュールの製造方法
TW200908827A (en) Wiring board with built-in component and method for manufacturing the same
JP2003347748A (ja) 多層配線基板及びその製造方法。
JPH0311105B2 (ja)
JP4228677B2 (ja) 回路基板
JP2005203633A (ja) 半導体装置、半導体装置実装体、および半導体装置の製造方法
JP2013522874A (ja) カスタマイズ層を有する配線基板
JP2003037205A (ja) Icチップ内蔵多層基板及びその製造方法
JP2011071417A (ja) 配線基板の製造方法
JP4123693B2 (ja) 積層回路モジュールの製造方法
JP3197540B2 (ja) 基板素片、及びフレキシブル基板
JP2003133693A (ja) 配線形成方法、回路形成方法、配線形成装置、回路形成装置
JP3739699B2 (ja) 電子部品実装済み部品の製造方法及び製造装置
JPH0671141B2 (ja) 多層セラミック構造体に導電性ピンを形成する方法および装置
JP2007019507A (ja) 基板組立体製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JPH1051255A (ja) 圧電共振装置の製造方法
JP2002084108A (ja) 伝送線路チップとその製造方法及びマルチチップモジュール
JP2007001055A (ja) 高誘電率材シートの製造方法、配線基板の製造方法、粒体の配列方法、突出部の形成方法
JP2007005041A (ja) 高誘電率材シート及びその製造方法、配線基板
JP2002368026A (ja) 半導体装置の製造方法および製造設備