CN103140052A - 电子模块 - Google Patents

电子模块 Download PDF

Info

Publication number
CN103140052A
CN103140052A CN2013100456128A CN201310045612A CN103140052A CN 103140052 A CN103140052 A CN 103140052A CN 2013100456128 A CN2013100456128 A CN 2013100456128A CN 201310045612 A CN201310045612 A CN 201310045612A CN 103140052 A CN103140052 A CN 103140052A
Authority
CN
China
Prior art keywords
terminal
projected electrode
conducting film
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100456128A
Other languages
English (en)
Other versions
CN103140052B (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN103140052A publication Critical patent/CN103140052A/zh
Application granted granted Critical
Publication of CN103140052B publication Critical patent/CN103140052B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种电子模块。提供一种提高凸起电极和基板侧端子间的接合强度，且提高导电连接状态的可靠性的电子部件的安装构造体。是将具有凸起电极(12)的电子部件(121)安装在具有端子(11)的基板(111)上构成的电子部件的安装构造体。凸起电极(12)具有以内部树脂(13)为内核而由导电膜(14)覆盖其表面的构造。凸起电极(12)通过进行弹性变形来模仿端子(11)的至少一个角部(11c)形状，从而使导电膜(14)直接导电接触到端子(11)的上面(11a)的至少一部分和与端子(11)的厚度方向相对应的面(侧面11b)的至少一部分。在基板(111)和电子部件(121)上，具有将凸起电极(12)进行弹性变形来保持与端子导电接触的状态的保持单元。

Description

电子模块
本申请是2008年8月15日提交的申请号200810210943.1、申请人“精工爱普生株式会社”、发明名称“电子部件的安装构造体”的发明申请的分案。
技术领域
本发明涉及电子模块。
背景技术
现有技术中，在各种电子设备上装载的电路基板或液晶显示装置等中，使用了在基板上安装半导体I C等电子部件的技术。例如在液晶显示装置上安装驱动液晶面板用的液晶驱动用I C芯片。该液晶驱动用I C芯片有时直接安装在构成液晶面板的玻璃基板上，有时安装在液晶面板上所安装的挠性基板(F P C)上。将基于前者的安装构造称作C O G(ChipOn Glass)构造，将后者称作C O F(Chip On FPC)构造。除这些安装构造之外，还已知有在例如玻璃环氧(glass epoxy)基板等上安装I C芯片的C O B(Chip On board)构造。
在用于这种安装构造的基板上形成与布线图案相连的焊盘(端子)，另一方面，在电子部件上形成得到电连接用的凸起(bump)电极。然后，在使凸起电极与所述焊盘相连的状态下，将电子部件安装在所述基板上，从而形成电子部件的安装构造体。
但是，在所述安装构造体中希望在基板上更坚固且更可靠地连接电子部件。尤其，在焊盘和凸起电极分别有多个，且分别使多个焊盘-凸起电极间进行连接的情况下，所有焊盘-凸起电极间都良好地连接是在确保可靠性上很重要的。
但是，一般焊盘和凸起电极由金属形成，因此在接合时产生匹配偏差，或因焊盘和凸起电极的位置精度差而在它们之间产生位置偏差的情况下，在这些焊盘与凸起电极之间得不到足够的接合强度，有产生接触不良(导电不良)的危险。
此外，因基板和I C等电子部件的翘曲、或焊盘和凸起电极等形成高度的参差，焊盘和凸起电极间的距离不再恒定，在这些焊盘与凸起电极之间得不到足够的接合强度，有引起接触不良(导电不良)的危险。
为防止这种欠缺，现有技术中，提供了具有梯形截面的导体图案，且在该导体图案上形成金属导电层，同时在该金属导电层的表面上提供多个凹凸的印刷布线板(例如、参考专利文献1)。
根据该印刷布线板，因所述金属导电层表面的凹凸形成的锚定(anchor)效应，即使在部件安装时施加压力，部件(电子部件)的连接电极也不会在基板的电极上滑过、或因偏差掉下而倾斜、所以安装成品率提高。
【专利文献1】特开2002-261407号公报
但是，所述印刷布线板中，因金属导电层表面的凹凸带来的锚定效应，在该金属导电层上配置的连接电极(凸起电极)不会滑落、或因偏差掉下而倾斜，但是并非是提高它们之间的接合强度，且还提高多个电极间的接合强度的构造。因此，在接合时产生匹配偏差，或因电极间(焊盘和凸起电极间)的位置精度差而在它们之间产生位置偏差的情况下，在这些电极间得不到足够的接合强度，依然有引起接触不良(导电不良)的危险。另外，由于连接电极(凸起电极)由金属形成，所以连接电极在连接时产生塑性变形，如上所述，在焊盘和凸起电极间的距离不再恒定的情况下，由于吸收因弹性变形引起的距离变化的能力低，所以在这些电极间得不到足够的接合强度，依然有产生接触不良(导电不良)的危险。
发明内容
本发明鉴于上述情形，其目的是提供一种提高凸起电极和基板侧端子间的接合强度，且提高了导电连接状态的可靠性的电子部件的安装构造体。
本发明的电子部件的安装构造体，将具有凸起电极的电子部件安装在具有端子的基板上，其特征在于：所述凸起电极具有将内部树脂作为内核且其表面由导电膜覆盖的构造，并且该凸起电极通过进行弹性变形来模仿所述端子的至少一个角部形状，从而使所述导电膜直接导电接触到所述端子的上面部的至少一部分和与该端子的厚度方向相对应的面的至少一部分；在所述基板和所述电子部件上具有将所述凸起电极进行弹性变形来保持与所述端子导进行电接触的状态的保持单元。
根据该电子部件的安装构造体，由于凸起电极以内部树脂为内核，所以通过对基板上的端子来加压，容易地进行按压而变为弹性变形(压缩变形)状态。这样，通过一边弹性变形，一边与端子接合，例如，在凸起电极和端子间产生位置偏差，即使凸起电极与端子的角部接合，通过凸起电极对所述端子的形状进行模仿，而使所述导电膜与所述端子的上面部的至少一部分和与该端子的厚度方向相对应的面的至少一部分进行直接导电接触。因此，通过保持单元来保持该导电接触状态，在凸起电极的导电膜和端子间确保了足够的接触面积，从而具有良好的导电连接状态。
另外，凸起电极通过其内部树脂的弹性变形而相对基板的端子产生弹性恢复力(反向力)，所以凸起电极和端子间的接合强度更高，提高了导电连接状态的可靠性。尤其，由于凸起电极对端子的至少一个角部形状进行模仿来进行弹性变形，所以作用为内部树脂的弹性恢复力夹着所述角部，如上所述，就会使凸起电极和端子间的接合强度更高。
另外，优选所述电子部件的安装构造体中，所述保持单元由填充在所述凸起电极和所述端子的导电接触部分的周围并被固化而形成的密封树脂所构成。
由此，更好地确保了弹性变形的凸起电极和端子间的导电接触状态，使凸起电极的导电膜和端子间的导电连接状态更好。
此外，所述电子部件的安装构造体中，在所述电子部件上设置了多个所述凸起电极，且在所述基板上设置了多个所述端子，所述多个端子具有在其上面的相对所述电子部件的所述凸起电极的形成面的距离为不同的至少两个端子，所述凸起电极针对所对应的所述的至少两个端子，与这些端子上面相对于所述电子部件中的所述凸起电极的形成面的距离相对应，以分别不同的程度进行弹性变形。
在基板上形成多个端子，且在电子部件上形成了多个凸起电极的情况下，例如有时因基板的畸变等，各端子的接合面的高度(水平)有参差。这样，所述多个端子具有在其上面部的对于所述电子部件中的所述凸起电极的形成面的距离为不同的端子。此外，有时在电子部件一侧，也会在凸起电极的接合面的高度上产生参差。然后，若如此试图使端子间有高度参差的基板与同样在凸起电极间有高度参差的电子部件在多个凸起电极-端子间进行连接，则由于这些凸起电极和端子在接合前其间的距离有偏差，所以难以将所有凸起电极-端子间以良好的强度进行连接。
但是，在本发明的安装构造体中，由于凸起电极与所述端子的上面部相对于所述电子部件中的所述凸起电极的形成面的距离相对应以分别不同的程度进行弹性变形，所以由凸起电极的弹性变形吸收了所述的凸起电极与端子间的距离的参差。由此，所述的基板和电子部件可以在这些凸起电极和端子间分别得到良好的接合强度，而与具有高度(水平)上有参差的端子或凸起电极无关。因此，根据该安装构造体，提高了各连接部中的导电连接状态的可靠性，同时还提高了对基板的电子部件的安装强度。
在所述电子部件的安装构造体中，优选所述凸起电极将所述导电膜与所述端子的上面部整体进行直接导电接触。
由于凸起电极的导电膜与端子的上面部整体进行直接导电接触，所以导电膜与端子的上面整体和对应于该端子的厚度方向的面的至少一部分直接导电接触。因此，在凸起电极的导电膜和端子间确保有大的接触面积，并在成为良好的导电连接状态的同时，使凸起电极和端子间的接合强度更高，从而提高了导电连接状态的可靠性。
另外，在所述电子部件的安装构造体中，优选所述凸起电极在与所述端子的厚度方向相对应的一个面整体上，与所述导电膜直接导电接触。
由于在与端子的厚度方向对应的一个面整体上直接导电接触着凸起电极的导电膜，所以导电膜直接导电接触端子的上面的至少一部分和与该端子的厚度方向对应的一个面整体。因此，在凸起电极的导电膜和端子间可确保有大的接触面积，并在成为良好的导电连接状态的同时，使凸起电极和端子间的接合强度更高，从而提高了导电连接状态的可靠性。
此外，在所述电子部件的安装构造体中，优选所述凸起电极针对与所述端子的厚度方向相对应的所有面，将所述导电膜与各个面的至少一部分进行直接导电接触。
由于凸起电极的导电膜对与端子的厚度方向相对应的所有面直接导电接触，所以使得导电膜与端子的上面部的至少一部分和与该端子的厚度方向相对应的所有面直接导电接触。因此，在凸起电极的导电膜与端子之间确保了更大的接触面积，并在成为良好的导电连接状态的同时，使凸起电极和端子间的接合强度更高，从而提高了导电连接状态的可靠性。
另外，在所述电子部件的安装构造体中，优选所述凸起电极至少将其内部树脂或导电膜的一部分与导电接触的端子的外围部的基板面对接。
由于凸起电极和端子有高度的参差，因此，即使这些凸起电极与端子在接合前，其间的距离有偏差，在接合后，所述凸起电极也与端子的外围部的基板面对接，所以在凸起电极的内部树脂内连续地存在压缩率(弹性变形率)不同的位置。因此，凸起电极在其内部存在针对端子具有最佳的连接力(压缩率)的位置，由此，凸起电极和端子间的接合(粘接)可靠性提高。
此外，尤其在内部树脂与基板面对接的情况下，在夹着与该基板面对接的内部树脂并相互邻接的端子之间，通过所述内部树脂抑制了电流的泄漏(迁移)。
此外，在所述电子部件的安装构造体中，优选所述凸起电极至少将其内部树脂或导电膜的一部分，在按下导电接触的端子的外围部的基板面而使该基板面凹下的状态下，与该基板面对接。
由于凸起电极在使端子的外围部的基板面凹下的状态下与该基板面对接，所以通过锚定效应进一步提高了凸起电极和端子间的接合(粘接)强度，因此例如即使因热循环试验，凸起电极和端子间产生剥离力，也可对抗该情况而确保良好的导电连接状态。
此外，如上所述，凸起电极和端子间的接合(粘接)可靠性提高，且进一步抑制了相互邻接端子间电流的泄漏(迁移)。
另外，在所述电子部件的安装构造体中，所述内部树脂可以形成为横截面为大致半圆形状、大致半椭圆形状、或为大致梯形状的略半圆状，所述导电膜沿所述内部树脂的所述横截面方向在其上面部上设置为带状。
由此，通过在内部树脂的上面上隔着间隔来设置多个导电膜，可以形成多个凸起电极，使制造变得容易。
此外，在所述电子部件的安装构造体中，所述内部树脂可以形成为大致半球状或大致圆锥台状，所述导电膜设置为覆盖所述内部树脂的上面。
由此，由于凸起电极从其中心向所有的方向大致相同地弯曲，所以即使与端子间在某个方向上产生位置偏差，也可在对于端子几乎相同的状态下模仿其角部形状。因此，与端子之间确保了稳定的导电连接状态。
附图说明
图1是示意地表示应用了本发明的液晶显示装置的构造的概要立体图。
图2(a)(b)是本发明的安装构造体的主要部分的放大图。
图3(a)(b)是表示凸起电极的概要结构的侧剖视图。
图4(a)～(d)是用于说明第1实施方式的安装构造体的图。
图5(a)(b)是用于说明端子的构造的俯视放大图。
图6是用于说明第2实施方式的安装构造体的图。
图7是用于说明第2实施方式的安装构造体的变形例的图。
图8是用于说明第3实施方式的安装构造体的图。
图9是用于说明第3实施方式的安装构造体的变形例的图。
图10是用于说明第3实施方式的安装构造体的变形例的图。
图11是表示凸起电极的概要结构的立体图。
图中：
10、20、30、40、50…安装构造体(电子部件的安装构造体)、11…端子、11a…上面、11b…侧面、11c…角部、11d…外侧面、11e…内侧面、11P…布线图案、12…凸起电极、13、17…内部树脂、14、18…导电膜、100…液晶显示装置、110…液晶面板、111…基板、111a，112a…电极、111b、112b、111c…布线、111d…输入布线、111b x、111c x、111d x…端子、121…电子部件(I C芯片)、122…密封树脂(保持单元)
具体实施方式
下面，详细说明本发明的电子部件的安装构造体。
图1是表示应用了本发明的电子部件的安装构造体的液晶显示装置的示意图。首先，使用图1来说明本发明的电子部件的安装构造体的应用例。
在图1中符号100是液晶显示装置，该液晶显示装置100构成为具有液晶面板110和电子部件(液晶驱动用I C芯片)121。并且，在该液晶显示装置100上虽未图示，但根据需要将适当设置偏光板、反射片、背景光等附属部件。
液晶面板110构成为具备由玻璃或合成树脂构成的基板111及112。基板111和基板112彼此相对配置，通过未图示的密封材料等彼此粘合。在基板111与基板112之间封入作为光电物质的液晶(未图示)。在基板111的内面上形成由I T O(Indium Tin Oxide)等透明导电材料构成的电极111a，在基板112的内面上形成与所述电极111a相对向配置的电极112a。
电极111a与以相同材质一体形成的布线111b相连，而被引出到在基板111上设置的基板伸出部111T的内面上。基板伸出部111T是在基板111的端部比基板112的外形还向外侧伸出的部分。布线111b的一端侧为端子111b x。电极112a也与由相同材质一体形成的布线112b相连，并经未图示的上下导通部与基板111上的布线111c导电连接。该布线111c也由I T O形成。布线111c引出到基板伸出部111T上，其一端侧为端子111c x。在基板伸出部111T的端部边缘附近形成输入布线111d，其一端侧为端子111d x。该端子111d x与所述端子111b x及111c x相对向配置。输入布线111d的另一端侧为输入端子111d y。
在基板伸出部111T上，经由热固化性树脂构成的密封树脂122来安装本发明的电子部件121。该电子部件121例如是驱动液晶面板110的液晶驱动用I C芯片。在电子部件121的下面形成本发明的多个凸起电极(未图示)，这些凸起电极分别与基板伸出部111T上的端子111b x，111c x，111d x导电相连。由此，形成在基板111上安装了电子部件121的本发明的安装构造体。
另外，在基板伸出部111T上的所述输入端子111d y的排列区域上，经各向异性导电膜124来安装挠性布线基板123。输入端子111d y与设置在挠性布线基板123上的分别对应的布线(未图示)导电连接。并且，经该挠性布线基板123从外部向输入端子111d y供给控制信号、影像信号和电源电位等。将向输入端子111d y供给的控制信号、影像信号、电源电位等输入到电子部件121，在此生成液晶驱动用的驱动信号，而供给到液晶面板110。挠性基板优选为聚酰亚胺和液晶聚合物等具有挠性的有机基板，并在该基板上形成由铜和铝构成的电路图案和端子，但是不必局限于此。若在端子部上表面镀了金镀层，则由于连接电阻稳定，所以更好。
根据如上这样构成的液晶显示装置100，通过经电子部件121向电极111a与电极112a之间施加合适的电压，可以按在相对配置两电极111a，112a的部分上构成的每个像素来独立对光进行调制，由此，可以在液晶面板110的显示区域上形成希望的图像。
接着，对应用于所述液晶显示装置100中的本发明的电子部件的安装构造体的实施方式进行说明。
图2(a)是放大表示所述液晶显示装置100中的电子部件121的安装构造体的主要部分的放大立体图，图2(b)是图2(a)中的A-A线向视剖视图。图2(a)(b)中符号11P表示在基板111上设置的布线图案、即表示所述布线111b、111c、111d中的任意一个，符号11表示在这些布线上设置的端子、即、所述端子111bx、111c x，111d x中的任意一个。并且，在本实施方式中，端子11膜厚较厚、因此，形成得较高，此外，其横截面是大致梯形形状。此外，符号12是在电子部件121上设置的凸起电极。而且，虽在图2(a)中省略了图示，但是如图2(b)所示，在基板111与电子部件121之间至少覆盖凸起电极12和端子11的导电接触部分的周围，来填充配置密封树脂122，并使其固化。密封树脂122最好是环氧树脂、丙烯树脂和苯酚树脂，是树脂即可，并不限定树脂的种类。
凸起电极12在本实施方式中，如图2(a)及图3(a)(b)的侧剖视图所示，具有以在电子部件121上设置的大致半圆状的内部树脂13为内核，并由导电膜14来覆盖其表面的构造。导电膜14如图3(a)(b)所示，在电子部件121的表面部上，与绝缘膜15的开口部内露出的电极16进行连接/导通，并被引回到内部树脂13上。通过这种结构，覆盖内部树脂13的表面的导电膜14与所述电极16导通，因此，实质上作为电子部件121的电极来发挥功能。而且，在本实施方式中，如图2(a)所示，在内部树脂13的表面上设置有多个带状的导电膜14，这些导电膜14分别独立地与电子部件121的电极16进行连接/导通。因此，这些导电膜14与位于其内侧的内部树脂13一起分别独立地作为本发明的凸起电极12来发挥功能。
在此，所述的大致半圆状是指与电子部件121接触的内面(底面)是平面，不接触的外面侧为弯曲面的柱状形状。具体而言，如图3(a)所示，适合采用横截面为大致半圆形状、未图示的半椭圆形状、或如图3(b)所示横截面为大致梯形形状。并且，图3(b)所示的横截面是大致梯形形状的部件在该横截面形状中至少其上面与侧面之间的交接部弯曲，由此，如上所述，不与电子部件121接触的外面侧为弯曲面。
内部树脂13由感光性绝缘树脂或热固化性绝缘树脂构成，具体而言，由聚酰亚胺树脂或丙烯树脂、苯酚树脂、硅树脂、硅变性聚酰亚胺树脂、环氧树脂等形成。由这种树脂构成的内部树脂13通过公知的石印技术和蚀刻技术，形成为所述的大致半圆状。并且，对于树脂的材质(硬度)和对大致半圆状细部中的形状(高度或宽度)等，如后所述，根据端子11的形状或大小等来适当地进行选择·设计。
导电膜14由A u、T i W、C u、C r、N i、T i、W、N i V、A l、P d、无铅焊接等的金属或合金构成，可以是这些金属(合金)单层，也可是层叠了多种。此外，这种导电膜14可以采用溅射法等公知的成膜法来成膜，此后既可以形成图案为带状，也可通过无电解电镀来有选择地形成。另外，通过溅射法或无电解电镀形成基底膜，此后，通过电解电镀在基底膜上形成上层膜，并可以通过由这些基底膜和上层膜构成的层叠膜来形成导电膜14。而且，对于金属(合金)的种类或层构造、膜厚、宽度等，与所述内部树脂13的情形相同，根据端子11的形状或大小等来适当地加以选择·设计。但是，如后所述，由于导电膜14模仿端子11的角部形状来进行弹性变形，所以尤其优选使用延展性好的金(A u)。此外，在通过层叠膜来形成导电膜14的情况下，优选在其最外层使用金。而且，对于导电膜14的宽度，优选形成为比接合的端子11足够宽的宽度。
图4(a)是表示在基板111上安装电子部件121之前的状态图，并且是与图2(b)的主要部分对应的主要部分的放大剖视图。基板111和电子部件121以彼此的端子11和凸起电极12对置的方式进行定位，并通过在该状态下向彼此接合的方向加压，从而如图4(b)(c)所示，使凸起电极12的导电膜14与端子11接合，并导电接触。然后，在如此导电膜14与端子11进行了导电接触的状态下，即在以规定的压力进行了加压的状态的基础上，将作为本发明的保持单元的所述密封树脂122(参考图2(b))填充到基板111与电子部件121之间，并使其固化。由此，得到作为本发明的第1实施方式的安装构造体10。并且，对于作为保持单元的密封树脂122，可以预先在基板111与电子部件121之间以未固化状态(或半固化状态)进行设置，并在使导电膜14与端子11导电接触后，使其固化，此外，也可以在使导电膜14与端子11导电接触后，在基板111与电子部件121之间填充未固化的密封树脂122，此后使其固化。
这样形成的作为本发明的第1实施方式的安装构造体10使电子部件121相对基板111侧加压，由此，使凸起电极12与端子11对接，并通过进一步在该状态下进行加压，从而使凸起电极12弹性变形(压缩变形)为希望的形态。即由于凸起电极12中成为其内核的内部树脂13与由金属构成的端子11相比足够软，因此通过加压进行弹性变形并压缩。这时，由于内部树脂13和其上的导电膜14形成得比端子11的宽度更宽，所以突出于端子11的外侧(侧面侧)，并成为模仿该端子11的所有角部形状的形状。
即，凸起电极12主要通过内部树脂的弹性变形来模仿端子11的所有角部形状，由此，使导电膜14与端子11上面部的至少一部分和与该端子11的厚度方向相对应的所有面直接导电接触。这里，所谓与端子11的厚度方向相对应的面是指作为图4(b)的放大图的图4(d)中，位于端子11的上面11a两侧的侧面11b，所谓角部是指上面11a和侧面11b相交所成的角部11c。并且，在本实施方式中，端子11的横截面形状为大致梯形状，但是也可以是矩形状。此外，对于其厚度(高度)，并不限于厚(高)的部件，也可以是较薄(低)的部件。
另外，对于基板111的端子11，如作为俯视放大图的图5(a)所示，可以是布线图案11P的端部，在该情况下，如图5(a)中斜线所示，从布线图案11P的端部边缘起预先设定的长度的区域是本发明中的端子11。此外，可以如作为俯视放大图的图5(b)所示，在布线图案11P的端部形成为比该布线图案11P宽度更宽的焊盘、即在图5(b)中斜线所示的区域也可为本发明中的端子11。然后，在图4(d)所示的安装构造体10中，凸起电极12的导电膜14与端子11的上面、即图5(a)(b)中斜线所示的区域的整个面(整体)直接导电接触。
此外，凸起电极12通过利用弹性变形来模仿端子11的所有角部形状，从而如上所述，导电膜14与端子11的侧面11b的一部分也直接导电接触。并且，在端子11为图5(a)所示的形状的情况下，导电膜14还与成为布线图案11P的端部边缘的端子11的外侧面11d的一部分直接导电接触。另外，在端子11为图5(b)所示的形状的情况下，除了端子11的外侧面11d之外，导电膜14还与和其相反一侧的内侧面11e的一部分直接导电接触。
这里，在图4(d)中，表示了导电膜14与侧面11b的大致上半部分接触，但是也可仅与侧面11b的上端部接触。此外，也可仅与所述外侧面11d或内侧面11e的上端部接触。即在本发明的安装构造体中，通过模仿端子11的角部形状，导电膜14可以仅与端子11的侧面11b或外侧面11d、内侧面11e的一部分接触。换而言之，凸起电极12通过利用弹性变形来模仿端子11的角部形状，从而使导电膜14与端子11的侧面11b或外侧面11d、内侧面11e的至少一部分接触。
在这种安装构造体10中，通过凸起电极12模仿端子11的形状，导电膜14与端子11的上面11a整体和侧面11b及外侧面11d、内侧面11e的一部分直接导电接触，进一步，通过密封树脂122来保持该导电接触状态。因此，在导电膜14与端子11之间确保了足够的接触面积，从而使这些导电膜14与端子11之间成为良好的导电连接状态。另外，由于凸起电极12通过其内部树脂13的弹性变形对端子11产生弹性恢复力(反向力)，所以使凸起电极13与端子之间的接合强度更高，从而提高了导电连接状态的可靠性。尤其，由于凸起电极12模仿端子11的多个角部11c的形状来进行弹性变形，所以内部树脂13的恢复力作用为分别夹着所述角部11c，因此如上所述，凸起电极12与端子11之间的接合强度更高。因此，本实施方式的安装构造体10是可充分提高凸起电极12与基板侧的端子11之间的接合强度，从而提高了导电连接状态的可靠性的极佳的安装构造体。
图6是表示本发明的电子部件的安装构造体的第2实施方式的图。该第2实施方式与图4(d)所示的第1实施方式不同之处在于，凸起电极12的导电膜14不模仿端子11两侧的角部11c，而仅模仿单侧的角部11c。
近年来，在电子部件的安装构造中，小型化、高集成化日益提高，布线间的孔距和布线宽度也日益向狭小化发展。因此，现有技术中，在制造时，若在凸起电极或端子上产生位置偏差，或基板和电子部件之间产生匹配偏差，则在这些凸起电极和端子之间得不到足够的接合强度，从而有引起接触不良(导电不良)的危险。
因此，在该第2实施方式的安装构造体中，为在产生了这种位置偏差和匹配偏差的情况下，也防止了接触不良的构造。
即，在图6所示的安装构造体20中，因位置偏差和匹配偏差，端子11的宽度方向、即在图5(a)(b)中的布线图案11P的宽度方向上凸起电极12产生偏差。因此，导电膜14为针对端子11的上面11a并不与其整面直接接触，而仅与一个侧面11b侧相接触的状态。但是，即使产生这种位置偏差，在本实施方式的安装构造体20中，如上所述，由于模仿了端子11单侧的角部11c，所以导电膜14与端子11的上面11a的一部分和至少一个侧面11b的一部分直接导电接触，进一步，该导电接触状态通过密封树脂122(未图示)来加以保持。
因此，在导电膜14和端子11之间确保了足够的接触面积，从而使这些导电膜14和端子11之间成为良好的导电连接状态。此外，由于凸起电极12利用其内部树脂13的弹性变形对端子11产生弹性恢复力(反向力)，所以凸起电极13与端子之间的接合强度变得更高，从而提高了导电连接状态的可靠性。另外，由于内部树脂13的恢复力作用为夹着一个角部11c，所以如上所述，凸起电极12与端子11之间的接合强度变得更高。
因此，即便是这种形成为产生位置偏差或匹配偏差的安装构造体20，也是能够充分提高凸起电极12和基板侧的端子11之间的接合强度，从而提高了导电连接状态的可靠性并防止了接触不良的出色的安装构造体。
而且，对于内部树脂13的特性、尤其是其硬度或弹性变形性(压缩性)，可以根据树脂的种类或配合、加工条件等来适当地改变。此外，对于安装时的凸起电极12的弹性变形，也可根据基板111与电子部件121之间的加压条件等来适当改变其程度。在此，在所述第2实施方式中，作为其变形例，也可特别地提高凸起电极12的弹性变形(压缩)程度，如图7所示，对于所接触的侧面11b，使导电膜14与其整面对接。
若如此，则在凸起电极12的导电膜14与端子11之间可以确保更大的接触面积，由此，可以得到更好的导电连接状态。此外，可以更加提高凸起电极12与端子11之间的接合强度，从而提高导电连接状态的可靠性。
图8是表示本发明的电子部件的安装构造体的第3实施方式的图。该第3实施方式与图4(d)所示的第1实施方式不同之处在于，在电子部件121上设置了多个凸起电极12，在基板111上也设置了多个端子11，在多个凸起电极12-端子11间进行接合(连接)、尤其是端子11的高度等级不一致。
在基板111上形成了多个端子11的情况下，例如因基板111的畸变等，有时各端子11相对于凸起电极12的接合面(上面)高度(水平)参差不齐。这样，这些多个端子11成为其上面(接合面)具有与电子部件121的凸起电极12的形成面不同的距离。且同样，在电子部件121侧也在凸起电极12的接合面的高度上产生参差。
这样，若试图使在端子11间有高度参差的基板111和同样在凸起电极12间有高度参差的电子部件121，在多个凸起电极12-端子11间相连，则由于这些凸起电极12和端子11在接合前，其之间的距离有偏差，所以很难用很好的强度来连接所有的凸起电极12-端子11间。
但是，在图8所示的本实施方式的安装构造体30中，例如，因基板111的畸变而使端子11A与端子11B的高度不同，因此，即使端子11A的上面11a到电子部件121中的凸起电极12的形成面的距离L1与端子11B的上面11a到凸起电极12的形成面的距离L2不同，这些端子11A-凸起电极12间与端子11B-凸起电极12间都可良好地进行接合(连接)。
即，在该安装构造体30中，由于具有内部树脂13的各凸起电极12对应于所接合的端子11的所述距离L1或距离L2分别以不同的程度进行弹性变形，所以由凸起电极12的弹性变形来吸收了所述距离L1与距离L2的差，即凸起电极12与端子11间的距离的偏差。因此，基板111和电子部件121即使在端子11上有高度(水平)的参差，或即使在凸起电极12侧有高度水平的参差，这些参差可以由凸起电极12的弹性变形来吸收，从而可在多个凸起电极12与端子11间分别得到良好的接合强度。
并且，在多个端子11-凸起电极12间进行了接合(连接)的情况下，优选将凸起电极12的弹性变形(压缩)程度提高得更高。即，通过提高内部树脂13本身的弹性变形性(压缩性)，和/或，通过提高安装时的基板111与电子部件121之间的加压力，如图9所示的安装构造体40那样，优选使凸起电极12的一部分与导电接触的端子11的外围部的基板111的表面对接。这里，所谓凸起电极12不仅由导电膜14及被其覆盖的内部树脂13构成，还可包含位于导电膜14附近的内部树脂13，即不被导电膜14所覆盖而露出的内部树脂13。
在这种安装构造体40中，如前所述，在端子11和凸起电极12上有高度的参差，因此，即使这些端子11和凸起电极12在接合前，其间的距离有偏差，由于在接合后，所述凸起电极12与端子11的外围部的基板111的表面对接，所以所述参差可以通过凸起电极12的弹性变形来可靠吸收，从而可在多个凸起电极12与端子11之间分别得到良好的接合强度。此外，由于在凸起电极12的内部树脂13内连续地存在压缩率(弹性变形率)不同的位置，所以凸起电极12在其内部存在对端子11具有最佳连接力(压缩率)的位置。因此，提高了凸起电极12与端子11间的接合(粘接)可靠性。
另外，由于位于导电膜14附近的内部树脂13与基板111的表面对接，所以在夹持着与该基板111的表面对接的内部树脂13且相互邻接的端子11A、11B之间，通过绝缘性的内部树脂13抑制了电流的泄漏(迁移)。
另外，在多个端子11-凸起电极12间进行了接合(连接)的情况下，通过调整所述内部树脂13本身的弹性变形性(压缩性)和安装时基板111与电子部件121之间的加压，如图10所示的安装构造体50那样，在凸起电极12的一部分按压导电接触的端子11外围部的基板111的表面而使该基板111的表面凹下的状态下，优选构成为与该基板111的表面对接。
即使在这种安装构造体50中，在端子11或凸起电极12有高度参差的情况下，由于凸起电极12与端子11的外围部的基板111的表面对接并将其按下，所以所述参差可通过凸起电极12的弹性变形来可靠吸收，从而在多个凸起电极12与端子11之间分别得到良好的接合强度。
由于凸起电极12在使端子11的外围部的基板111的表面凹下的状态下进行对接，所以通过锚定效应，使凸起电极12与端子11间的接合(粘接)强度进一步提高。因此，例如即使通过热循环试验，凸起电极12与端子11间产生剥离力，也能够对抗该情况而确保良好的导电连接状态。
此外，由于位于导电膜14附近的内部树脂13与基板111的表面对接，所以在夹持着与该基板111的表面对接的内部树脂13且相互邻接的端子11、11间，通过绝缘性的内部树脂13抑制了电流的泄漏(迁移)。
并且，本发明并不限于所述实施方式，可以在不脱离本发明的宗旨的范围内进行各种改变。例如，作为凸起电极的构造，如图2(a)、图3(a)(b)所示，内部树脂可以不形成为大致半圆状，而也可以形成为如图11所示，将内部树脂17形成为大致半球状，导电膜18覆盖所述内部树脂17的上面整体，且在与电子部件的电极16导通的状态下加以设置的构造。
通过采用这种结构，由于该凸起电极从内部树脂17的中心向所有方向以大致相同的曲率进行弯曲，所以即使与端子11间在某一个方向上产生位置偏差，也可在针对端子11大致相同的状态下，模仿其角部形状。因此，与端子11间可以确保稳定的导电连接状态。作为内部树脂17，可以不是大致半球状而也可以是大致圆锥台状。此外，导电膜18也可针对大致半球状或大致圆锥台状的内部树脂17，设置为不覆盖其上面整体，而仅覆盖其一部分。
另外，在所述实施方式中，作为本发明的保持单元使用了密封树脂122，但是也可通过螺丝或夹子、或基于嵌合的结合等各种机械压接手段来构成本发明的保持单元。此外，在使用了粘接剂(树脂)的情况下，也可不填充配置在凸起电极12与端子11的导电接触部分的周围，而例如仅在电子部件的外围部与基板之间有选择地配置。
此外，对于所述基板111，除了由所述的玻璃或合成树脂构成的基板之外，还可使用刚性基板和硅基板、厚薄的陶瓷基板等各种基板。进一步，作为电子部件，除了液晶驱动用I C芯片之外，当然可以是各种I C或、二极管、晶体管、发光二极管、激光二极管、发送符、电容器等的无源部件等具有上述这种连接电极(凸起电极)的电子部件。
此外，作为应用本发明的电子部件的安装构造体的装置，不仅是所述的液晶显示装置，还可以是应用于有机场致发光装置(有机E L装置)或、等离子显示装置、电泳显示装置、使用了电子发射元件的装置(FieldEmission Display及Surface-Conduction Electron-Emitter Display等)等各种光电装置或各种电子模块。

Claims (10)

1.一种电子模块，将具有凸起电极的电子部件安装在具有端子的基板上，
所述端子的横截面具有梯形结构，所述梯形的短边与所述凸起电极接触，
所述凸起电极具有树脂的表面被导电膜覆盖的构造，并且该凸起电极通过进行弹性变形来模仿所述端子的至少一个角部形状，从而使所述导电膜直接导电接触到所述端子的上面部的至少一部分和与该端子的厚度方向相对应的面的至少一部分；
在所述基板和所述电子部件上具有通过所述凸起电极的弹性变形来保持与所述端子进行导电接触的状态的粘接剂。
2.根据权利要求1所述的电子模块，其特征在于：
所述粘接剂由填充在所述凸起电极和所述端子的导电接触部分的周围并被固化而形成的密封树脂所构成。
3.根据权利要求1或2所述的电子模块，其特征在于：
所述电子部件上设置了多个所述凸起电极，且在所述基板上设置了多个所述端子；
所述多个端子具有在其上面部相对于所述电子部件中的所述凸起电极的形成面的距离不同的至少两个端子；
所述凸起电极针对所对应的所述至少两个端子，与这些端子上面部相对于所述电子部件中的所述凸起电极的形成面的距离相对应，以分别不同的程度进行弹性变形。
4.根据权利要求3所述的电子模块，其特征在于：
所述凸起电极将所述导电膜与所述端子的上面部整体进行直接导电接触。
5.根据权利要求4所述的电子模块，其特征在于：
所述凸起电极将所述导电膜与对应于所述端子的厚度方向的一个面整体进行直接导电接触。
6.根据权利要求5所述的电子模块，其特征在于：
所述凸起电极针对与所述端子的厚度方向相对应的所有面，将所述导电膜与各个面的至少一部分进行直接导电接触。
7.根据权利要求6所述的电子模块，其特征在于：
所述凸起电极至少将其树脂或导电膜的一部分与导电接触的端子的外围部的基板面对接。
8.根据权利要求7所述的电子模块，其特征在于：
所述凸起电极至少将其树脂或导电膜的一部分，在按下导电接触的端子的外围部的基板面而使该基板面凹下的状态下，与该基板面对接。
9.根据权利要求8所述的电子模块，其特征在于：
所述树脂形成为横截面为大致半圆形状、大致半椭圆形状、或为大致梯形状的大致半圆状，所述导电膜沿所述树脂的所述横截面方向在其上面部上设置为带状。
10.根据权利要求8所述的电子模块，其特征在于：
所述树脂形成为大致半球状或大致圆锥台状，将所述导电膜设置为覆盖所述树脂的上表面。
CN201310045612.8A 2007-08-21 2008-08-15 电子模块 Expired - Fee Related CN103140052B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007214512A JP4548459B2 (ja) 2007-08-21 2007-08-21 電子部品の実装構造体
JP2007-214512 2007-08-21
CNA2008102109431A CN101373746A (zh) 2007-08-21 2008-08-15 电子部件的安装构造体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2008102109431A Division CN101373746A (zh) 2007-08-21 2008-08-15 电子部件的安装构造体

Publications (2)

Publication Number Publication Date
CN103140052A true CN103140052A (zh) 2013-06-05
CN103140052B CN103140052B (zh) 2016-03-30

Family

ID=40381084

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008102109431A Pending CN101373746A (zh) 2007-08-21 2008-08-15 电子部件的安装构造体
CN201310045612.8A Expired - Fee Related CN103140052B (zh) 2007-08-21 2008-08-15 电子模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008102109431A Pending CN101373746A (zh) 2007-08-21 2008-08-15 电子部件的安装构造体

Country Status (3)

Country Link
US (2) US8106304B2 (zh)
JP (1) JP4548459B2 (zh)
CN (2) CN101373746A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488254B2 (ja) 2008-03-03 2010-06-23 セイコーエプソン株式会社 半導体モジュール
JP4535295B2 (ja) 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
JP5277754B2 (ja) * 2008-06-30 2013-08-28 大日本印刷株式会社 フリップ接続実装体、フリップ接続実装体の製造方法
JP4888462B2 (ja) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
JP5206630B2 (ja) * 2009-08-27 2013-06-12 日立電線株式会社 フレキシブルハーネスを用いた電気的接続部品及び電気的接続方法
JP5846995B2 (ja) * 2012-03-30 2016-01-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
KR101523840B1 (ko) * 2012-08-30 2015-05-28 이비덴 가부시키가이샤 프린트 배선판 및 프린트 배선판의 제조 방법
CN106842647A (zh) * 2017-03-20 2017-06-13 武汉华星光电技术有限公司 一种显示装置、绑定结构及其制备方法
WO2019092839A1 (ja) * 2017-11-10 2019-05-16 新電元工業株式会社 電子モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025587A1 (en) * 2000-06-27 2002-02-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
CN1551347A (zh) * 2003-04-24 2004-12-01 ������������ʽ���� 半导体装置及其制造方法
CN1645602A (zh) * 2003-12-05 2005-07-27 精工爱普生株式会社 半导体器件及其制造方法以及半导体芯片和电子设备
WO2005069364A1 (ja) * 2004-01-13 2005-07-28 Matsushita Electric Industrial Co., Ltd. 実装済基板、電子部品実装方法、電子部品、及び配線基板
CN1913138A (zh) * 2005-08-08 2007-02-14 精工爱普生株式会社 半导体装置
CN1964032A (zh) * 2005-11-07 2007-05-16 精工爱普生株式会社 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JP2001217281A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2002261407A (ja) 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP3841087B2 (ja) * 2004-03-17 2006-11-01 セイコーエプソン株式会社 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP4050732B2 (ja) * 2004-08-30 2008-02-20 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4281656B2 (ja) * 2004-09-22 2009-06-17 セイコーエプソン株式会社 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器
JP4165495B2 (ja) 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4232044B2 (ja) * 2005-07-05 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4656311B2 (ja) 2005-07-11 2011-03-23 セイコーエプソン株式会社 電子モジュール
JP4654821B2 (ja) 2005-08-01 2011-03-23 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP2007066937A (ja) 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 配線基板と、その製造法および、前記配線基板を用いたモジュール
JP5098204B2 (ja) 2006-04-07 2012-12-12 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに、電子機器
US7495927B2 (en) * 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus
JP2008277647A (ja) * 2007-05-02 2008-11-13 Epson Imaging Devices Corp 実装構造体及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025587A1 (en) * 2000-06-27 2002-02-28 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
CN1551347A (zh) * 2003-04-24 2004-12-01 ������������ʽ���� 半导体装置及其制造方法
CN1645602A (zh) * 2003-12-05 2005-07-27 精工爱普生株式会社 半导体器件及其制造方法以及半导体芯片和电子设备
WO2005069364A1 (ja) * 2004-01-13 2005-07-28 Matsushita Electric Industrial Co., Ltd. 実装済基板、電子部品実装方法、電子部品、及び配線基板
CN1913138A (zh) * 2005-08-08 2007-02-14 精工爱普生株式会社 半导体装置
CN1964032A (zh) * 2005-11-07 2007-05-16 精工爱普生株式会社 半导体装置

Also Published As

Publication number Publication date
JP2009049225A (ja) 2009-03-05
US8106304B2 (en) 2012-01-31
US8552310B2 (en) 2013-10-08
JP4548459B2 (ja) 2010-09-22
CN101373746A (zh) 2009-02-25
US20090050353A1 (en) 2009-02-26
CN103140052B (zh) 2016-03-30
US20120103673A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
CN103140052B (zh) 电子模块
US11031454B2 (en) Electronic component, electric device including the same
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
US7208835B2 (en) Integrated circuit package and assembly thereof
KR102258746B1 (ko) 벤딩부를 갖는 칩 온 필름 패키지
US9148957B2 (en) Electronic circuit substrate, display device, and wiring substrate
US20080055291A1 (en) Chip film package and display panel assembly having the same
US8497432B2 (en) Electronic component mounting structure
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
CN109285845B (zh) 阵列基板、应用其的显示装置及该基板和装置制造方法
US7639338B2 (en) LCD device having external terminals
US20120299180A1 (en) Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
JP5125314B2 (ja) 電子装置
CN101426343A (zh) 电子部件的安装构造
US9477123B2 (en) Liquid crystal display device and production method thereof
JP2009099765A (ja) 電子部品の実装構造
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
JP5358923B2 (ja) 電子部品の実装構造
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP2006179589A (ja) 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
KR100761596B1 (ko) 돌기형 전극을 구비한 반도체 디바이스 및 이를 이용한반도체 패키지
CN115762329A (zh) 绑定结构、显示模组及显示装置
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
JP2006278637A (ja) 基板実装構造および表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160330

CF01 Termination of patent right due to non-payment of annual fee