JP2007048812A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007048812A
JP2007048812A JP2005229355A JP2005229355A JP2007048812A JP 2007048812 A JP2007048812 A JP 2007048812A JP 2005229355 A JP2005229355 A JP 2005229355A JP 2005229355 A JP2005229355 A JP 2005229355A JP 2007048812 A JP2007048812 A JP 2007048812A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
resin protrusion
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005229355A
Other languages
English (en)
Other versions
JP4235835B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005229355A priority Critical patent/JP4235835B2/ja
Priority to TW095128749A priority patent/TW200721335A/zh
Priority to CNB2006101101414A priority patent/CN100452375C/zh
Priority to US11/500,263 priority patent/US7705454B2/en
Priority to EP06016408A priority patent/EP1753026A2/en
Publication of JP2007048812A publication Critical patent/JP2007048812A/ja
Application granted granted Critical
Publication of JP4235835B2 publication Critical patent/JP4235835B2/ja
Priority to US12/719,234 priority patent/US7851912B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 信頼性が高く、かつ、実装性に優れた半導体装置を提供する。
【解決手段】 半導体装置は、半導体チップ１０と、半導体チップ１０に形成された、半導体チップ１０の１つの辺１５に沿って配列されてなる複数の電極１４と、半導体チップ１０上に形成された、辺１５と交差する方向に延びる形状をなす樹脂突起２０と、樹脂突起２０上に形成された、電極１４と電気的に接続されてなる複数の電気的接続部３０と、を含む。
【選択図】 図１

Description

本発明は、半導体装置に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という２つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。
しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。また、半導体装置が小型化するほど、これを実装することが難しくなることも予想される。
本発明の目的は、信頼性が高く、かつ、実装性に優れた半導体装置を提供することにある。
特開平２−２７２７３７号公報
（１）本発明に係る半導体装置は、半導体チップと、
前記半導体チップに形成された、前記半導体チップの１つの辺に沿って配列されてなる複数の電極と、
前記半導体チップ上に形成された、前記辺と交差する方向に延びる形状をなす樹脂突起と、
前記樹脂突起上に形成された、前記電極と電気的に接続されてなる複数の電気的接続部と、
を含む。本発明によると、マイグレーションを原因とする電気的なショートの発生しにくい半導体装置を提供することができる。また、本発明によると、汎用性が高く、実装性に優れた半導体装置を提供することができる。
（２）この半導体装置において、
前記樹脂突起は、前記辺に対して斜めに延びる形状をなしていてもよい。
（３）この半導体装置において、
前記樹脂突起は、前記辺に直交する方向に延びる形状をなしていてもよい。
（４）この半導体装置において、
前記半導体チップの前記電極が形成された面は長方形をなし、
前記辺は、前記長方形の長辺であってもよい。
（５）この半導体装置において、
前記辺に沿った方向にずれて配置された、隣り合う２つ以上の前記樹脂突起を有していてもよい。
（６）この半導体装置において、
前記辺に沿って延びる形状をなす他の樹脂突起をさらに含んでいてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。
図１〜図５は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。ここで、図１は、本発明を適用した実施の形態に係る半導体装置１の上視図である。また、図２は、図１のII−II線断面の一部拡大図である。
本実施の形態に係る半導体装置は、半導体チップ１０を含む。半導体チップ１０は、例えばシリコンチップであってもよい。半導体チップ１０には、集積回路１２が形成されていてもよい（図２参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ１０の集積回路１２が形成された面（能動面）は長方形をなしていてもよい（図１参照）。ただし、半導体チップ１０の能動面は、正方形をなしていてもよい（図示せず）。
本実施の形態に係る半導体装置は、図１及び図２に示すように、複数の電極１４を含む。電極１４は、半導体チップ１０に形成されてなる。電極１４は、半導体チップ１０の能動面に形成されていてもよい。電極１４は、半導体チップ１０の１つの辺１５に沿って配列されていてもよい。すなわち、電極１４は、半導体チップ１０の能動面の１つの辺１５に沿って配列されていてもよい。なお、半導体チップ１０（半導体チップ１０の能動面）が長方形をなす場合、辺１５は、該長方形の長辺であってもよい。電極１４は、半導体チップ１０の１つの辺に沿って一列に配列されていてもよい。ただし、電極１４は、１つの辺に沿って複数列に配列されていてもよい（図示せず）。半導体チップ１０の能動面が長方形をなす場合、電極１４は、その２つの長辺（のみ）に沿って配列されていてもよい。ただし、半導体装置は、半導体チップ１０の能動面の短辺に沿って配列された電極をさらに含んでいてもよい（図示せず）。半導体チップ１０の電極は、半導体チップ１０の能動面の中央部を避けて周縁部のみに形成されていてもよい。あるいは、半導体チップ１０の電極は、半導体チップ１０の能動面にエリアアレイ状に（中央部を含む領域に）形成されていてもよい。このとき、電極は、複数行複数列に格子状に配列されていてもよく、ランダム配列されていてもよい。すなわち、本実施の形態に係る半導体装置は、半導体チップ１０の１つの辺１５に沿って配列された電極１４を含む、複数の電極を有すると言ってもよい。
電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体チップの内部配線の一部であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。半導体チップ１０にはパッシベーション膜１６が形成されていてもよく、このとき、電極１４は、パッシベーション膜１６からの露出領域であってもよい（図２参照）。なお、パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。
本実施の形態に係る半導体装置は、図１及び図２に示すように、樹脂突起２０を含む。樹脂突起２０は、半導体チップ１０上に形成されてなる。樹脂突起２０は、半導体チップ１０の電極１４が形成された面上に形成されてなる。樹脂突起２０は、パッシベーション膜１６上に形成されていてもよい。樹脂突起２０は、電極１４を避けて（露出させるように）形成されていてもよい。樹脂突起２０は、半導体チップ１０の辺（辺１５）と交差する方向に延びる形状をなす。樹脂突起２０は、図１に示すように、辺１５に対して斜めに延びる形状をなしていてもよい。なお、本実施の形態に係る半導体装置では、図１に示すように、辺１５の隣の１つの辺に対して、１つの樹脂突起２０のみが形成されていてもよい。ただし、本発明はこれに限られるものではない。半導体装置は、辺１５に沿った方向にずれて配置された、隣り合う２つ以上の樹脂突起２０を有していてもよい。すなわち、本発明に係る半導体装置は、辺１５の隣の１つの辺に対して、２つ以上の複数の樹脂突起２０が形成されていてもよい。これによると、後述する電気的接続部３０の形成可能領域を広くすることができるため、半導体チップ１０の外形を大きくすることなく多数の接続点を確保することができるとともに、電気的接続部３０配置の自由度を高めることができる。
なお、本実施の形態に係る半導体装置は、図１に示すように、半導体チップ１０の辺１５に沿って延びる形状をなす他の樹脂突起２２をさらに含んでいてもよい。
樹脂突起２０，２２の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０，２２は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール樹脂等の樹脂で形成されていてもよい。
本実施の形態に係る半導体装置は、複数の電気的接続部３０を含む。電気的接続部３０は、樹脂突起２０上に形成されてなる。図１に示すように、１つの樹脂突起２０上に、複数の電気的接続部３０が形成されていてもよい。すなわち、複数の電気的接続部３０は、半導体チップ１０の辺１５に交差する直線に沿って配列されていてもよい。これにより、複数の電気的接続部３０を、半導体チップ１０の辺１５と直交する方向にずれるように配置してもよい。半導体チップ１０が長方形をなす場合、電気的接続部３０を、該長方形の短辺に沿ってずれるように配置してもよい。電気的接続部３０は、それぞれ、電極１４と電気的に接続されていてもよい。例えば、電気的接続部３０は、電極１４上から引き出されて樹脂突起２０上に至るように形成された配線３２の一部（樹脂突起２０とオーバーラップする領域）を指していてもよい。このとき、電気的接続部３０は、配線３２のうち、外部端子として利用される部分を指していてもよい。また、配線３２は、樹脂突起２０の両側で、半導体基板１０（パッシベーション膜１６）と接触するように形成されていてもよい。
なお、本実施の形態に係る半導体装置は、樹脂突起２２上に形成された電気的接続部３１をさらに含んでいてもよい。電気的接続部３１は、いずれかの電極１４と電気的に接続されていてもよい。
配線３２（電気的接続部３０，３１）の構造及び材料は、特に限定されるものではない。例えば、配線３２は、単層で形成されていてもよい。あるいは、配線３２は、複数層で形成されていてもよい。このとき、配線３２は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。
本実施の形態に係る半導体装置１は、以上の構成をなしていてもよい。半導体装置１によると、信頼性が高く、かつ、実装性に優れた半導体装置を提供することができる。以下、この効果について説明する。
半導体装置１によると、樹脂突起２０は、辺１５に交差する方向に延びる形状をなす。これによると、樹脂突起が辺１５に平行に延びる形状をなしている場合に較べて、隣り合う２つの配線３２を結ぶ、樹脂突起２０の基端部の表面距離を長くすることができる。そのため、隣り合う２つの配線３２の間で、実効的な電界強度を下げることができるため、マイグレーションを原因とする電気的なショートが発生しにくくすることができる。
また、半導体装置１によると、実装性に優れた半導体装置を提供することが可能になる。以下、図３及び図４を参照して、これについて説明する。図３及び図４は、半導体装置１を、配線基板４０に実装した様子を示す図である。ここで、図３は、半導体装置１が配線基板４０に実装された状態を示す図であるが、簡単のため、半導体装置１のうち、半導体チップ１０の外形及び電気的接続部３０，３１のみを破線で示している。また、図４は、図３のIV−IV線断面の一部拡大図である。
はじめに、配線基板４０について説明する。配線基板４０は、ベース基板４２と配線４４とを含んでいてもよい。配線４４は、配線基板４０の配線パターンの一部を指していてもよい。ベース基板４２の材料は特に限定されない。ベース基板４２として、無機系の材料から形成された基板を利用してもよい。このとき、ベース基板４２は、セラミックス基板やガラス基板であってもよい。ベース基板４２がガラス基板である場合、配線基板４０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。このとき、配線４４は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。そして、配線４４は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。あるいは、ベース基板４２は、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、ベース基板４２としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。このとき、配線４４は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して形成されていてもよい。
そして、半導体装置１は、半導体チップ１０の能動面が配線基板４０と対向するように搭載されていてもよい。このとき、図４に示すように、半導体装置１の電気的接続部３０が、配線４４と接触して電気的に接続されていてもよい。これによると、樹脂突起２０の弾性力によって、電気的接続部３０と配線４４とを押し付けることができる（図４参照）。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。そして、半導体装置１は、接着剤５０によって、配線基板４０に接着されていてもよい。半導体装置１は、接着剤５０によって、配線基板４０に固着されていてもよい。接着剤５０によって半導体装置１と配線基板４０との間隔を保つことによって、樹脂突起２０が弾性変形した状態を維持してもよい。なお、半導体装置１は、電子モジュール１０００を構成するガラス基板に直接実装されていてもよい。このとき、半導体装置１は、ガラス基板に対して、ＣＯＧ（Chip On Glass）実装と称される形態で実装されていてもよい。
半導体装置１によると、半導体チップ１０の１つの辺１５に沿って配列された電極１４と電気的に接続された電気的接続部３０を、辺１５と交差する方向に沿って配列させることができる（図３参照）。すなわち、半導体装置１によると、複数の電気的接続部３０を、辺１５と直交する方向にずらして配置することができる。そのため、図３に示すように、電気的接続部３０と対向する配線を、複雑な形状に引き回すことなく、辺１５の隣の辺と交差するように引き出すことができる。すなわち、半導体装置１によると、図３に示すように、配線基板４０の配線パターンを複雑な形状に引き回すことなく、半導体チップ１０のすべての辺から配線を引き出すことができる。そのため、半導体装置１によると、これを実装する配線基板４０の配線パターンの引き回しの制約を少なくすることができる。また、樹脂突起２０の形状を調整することで電気的接続部３０の配列を変更することができるため、半導体装置１を、既存の配線基板にあわせて設計することが可能になる。すなわち、半導体装置１によると、汎用性が高く、実装性に優れた半導体装置を提供することができる。
なお、電気的接続部３０と電気的に接続される配線は、半導体チップ１０の辺１５と交差するように引き出されていてもよい（図示せず）。半導体装置１によると、電気的接続部３０は辺１５が延びる方向にずれて配列されているため、辺１５と交差するように延びる配線と電気的に接続させることが可能になる。すなわち、半導体装置１によると、複数のタイプの配線基板に実装することが可能な、汎用性の高い半導体装置を提供することができる。
そして、図５には、半導体装置１が実装された電子モジュール１０００を示す。電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１は、表示デバイスを制御するドライバＩＣであってもよい。
図６は、本発明を適用した実施の形態の変形例に係る半導体装置２について説明するための図である。本実施の形態に係る半導体装置は、樹脂突起２１を含む。樹脂突起２１は、半導体チップ１０の１つの辺１５に直交する方向に延びる形状をなしていてもよい。そして、半導体装置２では、電気的接続部３０は、辺１５に直交する方向に並んで配列されていてもよい。これによっても、実装性に優れた半導体装置を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図３は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図４は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図５は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図６は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
符号の説明
１…半導体装置、 ２…半導体装置、 １０…半導体チップ、 １２…集積回路、 １４…電極、 １５…辺、 １６…パッシベーション膜、 ２０…樹脂突起、 ２１…樹脂突起、 ２２…樹脂突起、 ３０…電気的接続部、 ３１…電気的接続部、 ３２…配線、 ４０…配線基板、 ４２…ベース基板、 ４４…配線、 ５０…接着剤

Claims (6)

  1. 半導体チップと、
    前記半導体チップに形成された、前記半導体チップの１つの辺に沿って配列されてなる複数の電極と、
    前記半導体チップ上に形成された、前記辺と交差する方向に延びる形状をなす樹脂突起と、
    前記樹脂突起上に形成された、前記電極と電気的に接続されてなる複数の電気的接続部と、
    を含む半導体装置。
  2. 請求項１記載の半導体装置において、
    前記樹脂突起は、前記辺に対して斜めに延びる形状をなす半導体装置。
  3. 請求項１記載の半導体装置において、
    前記樹脂突起は、前記辺に直交する方向に延びる形状をなす半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記半導体チップの前記電極が形成された面は長方形をなし、
    前記辺は、前記長方形の長辺である半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記辺に沿った方向にずれて配置された、隣り合う２つ以上の前記樹脂突起を有する半導体装置。
  6. 請求項１から請求項５のいずれかに記載の半導体装置において、
    前記辺に沿って延びる形状をなす他の樹脂突起をさらに含む半導体装置。
JP2005229355A 2005-08-08 2005-08-08 半導体装置 Expired - Fee Related JP4235835B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005229355A JP4235835B2 (ja) 2005-08-08 2005-08-08 半導体装置
TW095128749A TW200721335A (en) 2005-08-08 2006-08-04 Semiconductor device
CNB2006101101414A CN100452375C (zh) 2005-08-08 2006-08-07 半导体装置
US11/500,263 US7705454B2 (en) 2005-08-08 2006-08-07 Semiconductor device
EP06016408A EP1753026A2 (en) 2005-08-08 2006-08-07 Semiconductor device
US12/719,234 US7851912B2 (en) 2005-08-08 2010-03-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005229355A JP4235835B2 (ja) 2005-08-08 2005-08-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2007048812A true JP2007048812A (ja) 2007-02-22
JP4235835B2 JP4235835B2 (ja) 2009-03-11

Family

ID=37106375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005229355A Expired - Fee Related JP4235835B2 (ja) 2005-08-08 2005-08-08 半導体装置

Country Status (5)

Country Link
US (2) US7705454B2 (ja)
EP (1) EP1753026A2 (ja)
JP (1) JP4235835B2 (ja)
CN (1) CN100452375C (ja)
TW (1) TW200721335A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212206A (ja) * 2008-03-03 2009-09-17 Seiko Epson Corp 半導体モジュール及びその製造方法
US7777332B2 (en) 2005-11-07 2010-08-17 Seiko Epson Corporation Semiconductor device
JP2010245558A (ja) * 2010-07-08 2010-10-28 Seiko Epson Corp 電気光学装置及び電子モジュール
KR101067057B1 (ko) * 2008-03-03 2011-09-22 세이코 엡슨 가부시키가이샤 반도체 모듈
US8106509B2 (en) 2007-08-20 2012-01-31 Seiko Epson Corporation Electronic device and electronic apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235835B2 (ja) 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
KR100759309B1 (ko) 2005-08-08 2007-09-17 세이코 엡슨 가부시키가이샤 반도체 장치
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4396746B2 (ja) * 2007-08-13 2010-01-13 セイコーエプソン株式会社 電子デバイス
JP4548459B2 (ja) 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4888462B2 (ja) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JP3336859B2 (ja) 1996-05-29 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP4258660B2 (ja) 1997-01-17 2009-04-30 セイコーエプソン株式会社 半導体装置
US6835595B1 (en) * 1999-06-15 2004-12-28 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP4465891B2 (ja) 2001-02-07 2010-05-26 パナソニック株式会社 半導体装置
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP4334397B2 (ja) 2003-04-24 2009-09-30 三洋電機株式会社 半導体装置及びその製造方法
JP2005005306A (ja) * 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
JP3938128B2 (ja) 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP3994989B2 (ja) * 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器
JP4235835B2 (ja) 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777332B2 (en) 2005-11-07 2010-08-17 Seiko Epson Corporation Semiconductor device
US8115309B2 (en) 2005-11-07 2012-02-14 Seiko Epson Corporation Semiconductor device
US8106509B2 (en) 2007-08-20 2012-01-31 Seiko Epson Corporation Electronic device and electronic apparatus
US8421248B2 (en) 2007-08-20 2013-04-16 Seiko Epson Corporation Electronic device and electronic apparatus
US8508042B2 (en) 2007-08-20 2013-08-13 Seiko Epson Corporation Electronic device and electronic apparatus
JP2009212206A (ja) * 2008-03-03 2009-09-17 Seiko Epson Corp 半導体モジュール及びその製造方法
JP4535295B2 (ja) * 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
US7986046B2 (en) 2008-03-03 2011-07-26 Seiko Epson Corporation Semiconductor module and method of producing the same
KR101067057B1 (ko) * 2008-03-03 2011-09-22 세이코 엡슨 가부시키가이샤 반도체 모듈
KR101110930B1 (ko) 2008-03-03 2012-03-14 세이코 엡슨 가부시키가이샤 반도체 모듈 및 그 제조 방법
TWI406369B (zh) * 2008-03-03 2013-08-21 Seiko Epson Corp 半導體模組
JP2010245558A (ja) * 2010-07-08 2010-10-28 Seiko Epson Corp 電気光学装置及び電子モジュール

Also Published As

Publication number Publication date
US7705454B2 (en) 2010-04-27
TW200721335A (en) 2007-06-01
US7851912B2 (en) 2010-12-14
CN100452375C (zh) 2009-01-14
US20070063345A1 (en) 2007-03-22
JP4235835B2 (ja) 2009-03-11
EP1753026A2 (en) 2007-02-14
CN1913138A (zh) 2007-02-14
US20100155945A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4235835B2 (ja) 半導体装置
JP4645832B2 (ja) 半導体装置及びその製造方法
JP2007081039A (ja) 半導体装置
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP4224717B2 (ja) 半導体装置
JP4656311B2 (ja) 電子モジュール
JP4305667B2 (ja) 半導体装置
JP4296434B2 (ja) 半導体装置
JP4968424B2 (ja) 半導体装置
JP4273347B2 (ja) 半導体装置
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
KR100759309B1 (ko) 반도체 장치
KR100773408B1 (ko) 반도체 장치
JP4720992B2 (ja) 半導体装置
KR100755354B1 (ko) 반도체 장치
JP4894999B2 (ja) 半導体装置
KR100816348B1 (ko) 반도체 장치
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2009043830A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081202

R150 Certificate of patent or registration of utility model

Ref document number: 4235835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees