JPWO2008120547A1 - コンタクタ及びコンタクタの製造方法 - Google Patents

Abstract

コンタクタ５０は、後端側がベース部５１に設けられ、先端側がベース部５１から突出している梁部５３の一部を構成しているシリコン層５６ｂと、シリコン層５６ｂの上に形成された、絶縁層としてのＳｉＯ２層５６ａと、ＳｉＯ２層５６ａの上に形成された導電層５４と、を備えている。

Description

本発明は、半導体ウエハ、半導体チップ又はプリント基板等に形成された集積回路等の電気回路（以下、代表的にＩＣデバイスとも称する。）のテストに際して、ＩＣデバイスに設けられたパッドや電極或いはリードのような入出力端子と接触して、ＩＣデバイスとの電気的な接続を確立するためのコンタクタ、及び、コンタクタの製造方法に関する。

半導体集積回路素子は、シリコンウエハ等に多数作り込まれた後、ダイシング、ボンディング及びパッケージング等の諸工程を経て電子部品として完成する。こうしたＩＣデバイスにあっては、出荷前に動作テストが行われ、このＩＣテストは完成品の状態でもウエハ状態でも実施される。

ウエハ状態のＩＣデバイスのテストに際しては、電子部品試験装置のプローブカード上に設けられたプローブ針（以下、コンタクタとも称する。）がＩＣデバイスと接触することで、ＩＣデバイスとの電気的な接続を確立する。このコンタクタは、ＩＣデバイスの入出力端子上に形成された酸化膜を破壊して電気的な接触を確保するため、導電性及び弾性力を備えることが要求される。

このようなコンタクタとして、後端側がベース部に設けられ、先端側がベース部から突出している、シリコン（Ｓｉ）から構成された梁部と、梁部の表面に形成されたニッケルコバルト層と、を備えたシリコンフィンガコンタクタが従来から知られている（例えば、特許文献１乃至３参照）。

このシリコンフィンガコンタクタでは、ニッケルコバルト層により、ＩＣデバイスの入出力端子との電気的な接続が確保されると共に、コンタクタの大部分の弾性が確保されている。しかしながら、ニッケルコバルトは金属材料であるため、ＩＣデバイスの入出力端子との幾度もの接触により塑性変形してしまい。このような塑性変形が蓄積すると、コンタクタの先端部分（接点部）のプローブカード表面に対する高さが低くなる。そのため、繰り返し行われる試験に伴い、ＩＣデバイスとコンタクタとの接触状態が変化し、正確な試験が行えなくなる場合がある。

また、ニッケルコバルト層は、テスト時にＩＣデバイスに印加されている熱ストレスの影響で熱膨張をするため、梁部を構成するシリコンとの熱膨張の差により、シリコンフィンガコンタクタに反りが生じ、ＩＣデバイスと接触する先端部分のＩＣデバイスに対する高さにずれが生じる場合がある。

特開２０００−２４９７２２号公報 特開２００１−１５９６４２号公報 国際公開第０３／０７１２８９号パンフレット

本発明が解決しようとする課題は、先端部分の高さを長期に亘って維持して良好な試験精度を確保することが可能なコンタクタを提供することである。

（１）本発明の第１の観点によれば、被試験電子部品のテストに際して、前記被試験電子部品との電気的な接続を確立するために、前記被試験電子部品に設けられた入出力端子に接触するコンタクタであって、後端側がベース部に設けられ、先端側が前記ベース部から突出している梁部の少なくとも一部を構成しているシリコン層と、前記シリコン層の上に形成された絶縁層と、前記絶縁層の上に形成された導電層と、を備えているコンタクタが提供される（請求項１参照）。

本発明では、コンタクタに弾性力を付与する部材としての金属層を含まないため、コンタクタに塑性変形が生じず、長期間コンタクタを使用した際も精度良く試験を行うことができる。

本発明においては特に限定されないが、前記導電層は、前記絶縁層の上に形成されたシード層と、前記シード層の上に形成された第１のＡｕめっき層と、を含んでいることが好ましい（請求項２参照）。

本発明においては特に限定されないが、前記コンタクタは、前記導電層の先端に位置してＩＣデバイスの入出力端子と接触する接点部をさらに備えていることが好ましい（請求項３参照）。

本発明においては特に限定されないが、前記接点部の少なくとも表面は、第１のＡｕめっき層を構成するＡｕよりも硬い導電性材料から構成されていることが好ましい（請求項４参照）。接触部でＩＣデバイスの入出力端子に接触するため、第１のＡｕめっき層が損傷することなく、コンタクタを長期間安定して試験を行うことができる。

本発明においては特に限定されないが、前記接点部は曲面状に形成されていることが好ましい（請求項５参照）。

本発明においては特に限定されないが、前記接点部は、前記導電層よりも盛り上がっていることが好ましい（請求項６参照）。

本発明においては特に限定されないが、前記接点部は、Ｎｉから構成される第１のめっき層を有することが好ましい（請求項７参照）。

本発明においては特に限定されないが、前記接点部は、少なくとも前記第１のめっき層と前記導電層との接触部分を覆う、第２のめっき層を有することが好ましい（請求項８参照）。

本発明においては特に限定されないが、前記第２のめっき層は、Ｒｈ、Ｐｔ、Ｒｕ、Ｐｄ、又はＩｒから構成されることが好ましい（請求項９参照）。

本発明においては特に限定されないが、前記第２のめっき層は、前記第１のめっき層全体を覆っており、前記接点部は、前記第２のめっき層を覆う第３のめっき層をさらに有することが好ましい（請求項１０参照）。

本発明においては特に限定されないが、前記第２のめっき層はＡｕから構成され、前記第３のメッキ層はＲｈ、Ｐｔ、Ｒｕ、Ｐｄ又はＩｒから構成されることが好ましい（請求項１１参照）。

本発明においては特に限定されないが、前記絶縁層の厚さが１μｍ以上であることが好ましい（請求項１２参照）。これにより、コンタクタに良好な高周波特性を付与することができる。

本発明においては特に限定されないが、前記導電層は、前記第１のＡｕめっき層の上に形成された第２のＡｕめっき層を、前記梁部の後端側に備えており、前記第２のＡｕめっき層におけるＡｕの純度は、前記第１のＡｕめっき層におけるＡｕの純度よりも高いことが好ましい（請求項１３参照）。

本発明によれば、被試験電子部品のテストに際して半導体ウェハに造り込まれた被試験電子部品の入出力端子に電気的に接触するプローブ針と、前記プローブ針が多数実装された基板と、を備えたプローブカードであって、前記プローブ針は、上記のコンタクタから構成されているプローブカードが提供される（請求項１４参照）。

本発明によれば、半導体ウェハ上に形成された半導体デバイスを試験するための電子部品試験装置であって、上記のプローブカードと、前記プローブカードに電気的に接続されたテストヘッドと、前記プローブカードに対して前記半導体ウェハを相対移動させるプローバと、を備えた電子部品試験装置が提供される（請求項１５参照）。

（２）本発明の第２の観点によれば、被試験電子部品のテストに際して、前記被試験電子部品との電気的な接続を確立するために、前記被試験電子部品に設けられた入出力端子に接触するコンタクタの製造方法であって、シリコンウエハをエッチング処理することで、後端部がベース部に設けられ、先端側が前記ベース部から突出している梁部の少なくとも一部を構成しているシリコン層を形成するシリコン層形成ステップと、前記シリコン層の上面に絶縁層を形成する絶縁層形成ステップと、前記絶縁層の上に導電層を形成する導電層形成ステップと、を備えたコンタクタの製造方法が提供される（請求項１６参照）。

本発明では、コンタクタに弾性力を付与する部材としての金属層を含まないため、コンタクタに塑性変形が生じず、長期間コンタクタを使用した際も精度良く試験を行うことができる。

本発明においては特に限定されないが、前記導電層形成ステップは、前記絶縁層の上にシード層を形成するシード層形成ステップと、前記シード層の上に第１のＡｕめっき層を形成する第１のＡｕめっき層形成ステップと、を含むことが好ましい（請求項１７参照）。

本発明においては特に限定されないが、前記導電層の先端に、ＩＣデバイスの入出力端子と接触する接点部を形成する接点部形成ステップをさらに備えていることが好ましい（請求項１８参照）。

本発明においては特に限定されないが、前記接点部の少なくとも表面を、第１のＡｕめっき層を形成するＡｕよりも硬い導電性材料から構成することが好ましい（請求項１９参照）。

本発明においては特に限定されないが、前記接点部形成ステップは、少なくとも前記第１のＡｕめっき層の先端部分から前記シード層の表面に亘ってＮｉめっき処理することで、Ｎｉから構成される曲面状の第１のめっき層を形成する第１のめっきステップを含むことが好ましい（請求項２０参照）。

本発明においては特に限定されないが、前記接点部形成ステップは、少なくとも前記第１のめっき層と前記導電層との接触部分を覆うようにめっき処理して、第２のめっき層を形成する第２のめっきステップを含むことが好ましい（請求項２１参照）。

本発明においては特に限定されないが、前記第２のめっき層は、Ｒｈ、Ｐｔ、Ｒｕ、Ｐｄ又はＩｒから構成されることが好ましい（請求項２２参照）。

本発明においては特に限定されないが、前記第２のめっきステップにおいて、前記第１のめっき層の全体を覆うように前記第２のめっき層を形成し、前記接点部形成ステップは、第２のめっき層をめっき処理することで第３のめっき層を形成する第３のめっきステップをさらに含むことが好ましい（請求項２３参照）。

本発明においては特に限定されないが、前記第２のめっき層はＡｕから構成され、前記第３のめっき層はＲｈ、Ｐｔ、Ｒｕ、Ｐｄ又はＩｒから構成されることが好ましい（請求項２４参照）。

本発明においては特に限定されないが、前記第２のめっきステップにおいて用いられるレジストを除去せずに、前記第２のめっきステップと前記第３のめっきステップとを連続して実施することが好ましい（請求項２５参照）。これにより、レジスト除去時間及びレジスト形成時間を削減することができ、コンタクタの製造時間を短縮することができる。

本発明においては特に限定されないが、前記シード層に対してミリング処理を行うことで、前記シード層の露出部分を除去するミリングステップを更に備えることが好ましい（請求項２６参照）。

本発明においては特に限定されないが、前記シリコン層形成ステップにおいて、前記シリコン層のスキャロプ値が１００ｎｍ以下となるように、前記エッチング処理が行われることが好ましい（請求項２７参照）。そのため、完成したコンタクタがＩＣデバイスに対して押圧される際に、表面の荒れに起因するクラック等の破損が生じることがなく、長期間コンタクタを使用することができる。

本発明においては特に限定されないが、前記梁部の上面にレジストとしてポリイミド層を形成し、前記エッチング処理が前記シリコン層の下面側から行われることが好ましい（請求項２８参照）。ポリイミド層は耐熱性、耐侵食性、絶縁性、及び、機械的強度に極めて優れているため、エッチング処理が完了した際の冷却ガスの漏れ出しや、エッチング装置のステージへのダメージを防止することができる。

本発明においては特に限定されないが、前記ポリイミド層は、前記梁部の上面にポリイミド前駆体層を形成した後、前記ポリイミド前駆体層をイミド化させることで形成されることが好ましい（請求項２９参照）。

本発明においては特に限定されないが、前記ポリイミド層は、前記梁部の上面に粘着剤を用いてポリイミドフィルムを貼付することで形成されることが好ましい（請求項３０参照）。

本発明においては特に限定されないが、前記梁部の上面に第１のテープを貼付する第１の貼付ステップと、前記第１のテープが前記梁部の上面に貼付された状態で前記シリコンウエハを切断する切断ステップと、をさらに備えていることが好ましい（請求項３１参照）。そのため、水圧による梁部の破損を防ぐことができる。また、不要となった際には紫外線により容易に発泡剥離テープを取り除くことができる。

本発明においては特に限定されないが、前記第１のテープは、紫外線を照射することで粘着剤が発泡する紫外線発泡テープであり、紫外線を照射することで前記第１のテープを剥離する第１の剥離ステップをさらに備えていることが好ましい（請求項３２参照）。

本発明においては特に限定されないが、前記ベース部の下面に第２のテープを貼付する第２の貼付ステップをさらに備えていることが好ましい（請求項３３参照）。これによりダイシング後のシリコンフィンガコンタクタの取り扱いが容易になる。また、不要となった際には、紫外線により容易に紫外線硬化型剥離テープを取り除くことができる。

本発明においては特に限定されないが、前記第２のテープは、紫外線を照射することで粘着剤が硬化する紫外線剥離型テープであり、紫外線を照射することで前記第２のテープを剥離する第２の剥離ステップをさらに備えていることが好ましい（請求項３４参照）。

本発明においては特に限定されないが、前記シリコン層は、１ｋΩ・ｍ以上の抵抗率を有することが好ましい（請求項３５参照）。これにより、コンタクタに良好な高周波特性を付与することができる。

図１は、本発明の実施形態における試験装置を示す概略図である。 図２は、図１の試験装置に用いられるテストヘッド及びプローブカードの接続関係を示す概念図である。 図３は、本発明の実施形態におけるプローブカードの断面図である。 図４は、図３に示すプローブカードの部分底面図である。 図５は、本発明の実施形態におけるシリコンフィンガコンタクタを示す断面図である。 図６は、図６は、図５に示すシリコンフィンガコンタクタの平面図である。 図７は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１工程を示す断面図である。 図８は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２工程を示す断面図である。 図９は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第３工程を示す断面図である。 図１０は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第４工程を示す断面図である。 図１１は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第５工程を示す断面図である。 図１２は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第６工程を示す断面図である。 図１３は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第７工程を示す断面図である。 図１４は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第８工程を示す断面図である。 図１５は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第９工程を示す断面図である。 図１６は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１０工程を示す断面図である。 図１７は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１１工程を示す断面図である。 図１８は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１２工程を示す断面図である。 図１９は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１３工程を示す断面図である。 図２０は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１４工程を示す断面図である。 図２１は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１５工程を示す断面図である。 図２２は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１６工程を示す断面図である。 図２３は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１７工程を示す断面図である。 図２４は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１８工程を示す断面図である。 図２５は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第１９工程を示す断面図である。 図２６は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２０工程を示す断面図である。 図２７は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２１工程を示す断面図である。 図２８は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２２工程を示す断面図である。 図２９は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２３工程を示す断面図である。 図３０は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２４工程を示す断面図である。 図３１は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２５工程を示す断面図である。 図３２は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２６工程を示す断面図である。 図３３は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２７工程を示す断面図である。 図３４は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２８工程を示す断面図である。 図３５は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第２９工程を示す断面図である。 図３６は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第３０工程を示す断面図である。 図３７は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第３１工程を示す断面図である。 図３８は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第３２工程を示す断面図である。 図３９は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の第３３工程を示す断面図である。 図４０Ａは、図５に示すシリコンフィンガコンタクタの他の形状を示す平面図である。 図４０Ｂは、図４０ＡのB-B線に沿った断面図である。 図４１は、本発明の実施形態におけるシリコンフィンガコンタクタのさらに他の形状を示す断面図である。

符号の説明

１…電子部品試験装置
１０…テストヘッド
１１…プリント回路基板
１２…コネクタ
２０…インタフェース部
２１…中継ボード
２１ｂ…配線パターン
２２…フロッグリング
２２ａ…ポゴピン
３０…フレキシブル基板
４０…プローブカード
４１…プローブ基板
４１ａ…スルーホール
４１ｂ…接続トレース
４１ｃ…ボンディングワイヤ
４２…スティフナ
５０…シリコンフィンガコンタクタ（プローブ針）
５１…ベース部
５２…段差
５３…梁部
５４…導電層
５４ａ…シード層
５４ｂ…第１のＡｕめっき層
５４ｃ…高純度Ａｕめっき層
５４ｄ…Ｎｉめっき層
５４ｅ…第２のＡｕめっき層
５４ｆ…Ｒｈめっき層
５５…先端部分
５６…シリコンウエハ（ＳＯＩウエハ）
５６ａ…ＳｉＯ_２層
５６ｂ…Ｓｉ層
５６ｃ…ＳｉＯ_２層
５６ｄ…Ｓｉ層
５６ｅ…ＳｉＯ_２層
５７ａ〜５７ｉ…レジスト層
５８…ポリイミド層
５９…発泡剥離テープ
６０…ＵＶ剥離型テープ
９０…テスタ
９１…ケーブル束
１００…プローバ
１０１…チャック
１１０…マニピュレータ
１１１…駆動モータ
２００…シリコンウエハ（被試験ウエハ）

以下、本発明の実施形態を図面に基づいて説明する。

図１は本発明の実施形態に係る試験装置を示す概略図、図２は図１の試験装置に用いられているテストヘッド及びプローブカードの接続関係を示す概略図である。

本実施形態に係る試験装置１は、図１に示すように、テストヘッド１０、テスタ９０（試験装置本体）及びプローバ１００から構成されている。テスタ９０は、ケーブル束９１を介してテストヘッド１０に電気的に接続されており、シリコンウエハ（以下、被試験ウエハとも称する。）２００上に造り込まれたＩＣデバイスに対してＤＣ信号やデジタル信号を入出力することが可能となっている。テストヘッド１０は、マニピュレータ１１０及び駆動モータ１１１によりプローバ１００上に配置されている。

図１及び図２に示すように、テストヘッド１０内には、多数のプリント回路基板１１が設けられており、これらプリント回路基板１１は、数百の内部ケーブルを有するケーブル束９１を介してテスタ９０に接続されている。また、各プリント回路基板１１は、マザーボード２１と接続するためのコネクタ１２にそれぞれ電気的に接続されており、インタフェース部２０のマザーボード２１上のコンタクト端子２１ａと電気的に接続することが可能となっている。

テストヘッド１０とプローバ１００とは、インタフェース部２０を介して接続されており、このインタフェース部２０は、マザーボード２１、ウエハパフォーマンスボード２２及びフロッグリング２３から構成されている。マザーボード２１には、テストヘッド１０側のコネクタ１２と電気的に接続するためのコンタクト端子２１ａが設けられていると共に、このコンタクト端子２１ａとウエハパフォーマンスボード２２を電気的に接続するために配線パターン２１ｂが形成されている。ウエハパフォーマンスボード２２は、ポゴピン等を介してマザーボード２１に電気的に接続されており、マザーボード２１上の配線パターン２１ａのピッチをフロッグリング２３側のピッチに変換して、当該配線パターン２１ａをフロッグリング２３内に設けられたフレキシブル基板３０に電気的に接続するように、配線パターン２２ａが形成されている。

フロッグリング２３は、ウエハパフォーマンスボード２２上に設けられており、テストヘッド１０とプローバ１００との若干の位置合わせを許容するために、内部の伝送路がフレキシブル基板３０で構成されている。フロッグリング２３の下面には、このフレキシブル基板３０が電気的に接続されたポゴピン２３ａが多数実装されている。

フロッグリング２３には、下面に多数のシリコンフィンガコンタクタ５０が実装されたプローブカード４０が装着されており、ポゴピン２３ａによりプローブカード４０とフロッグリング２３とが電気的に接続されるようになっている。

プローバ１００は、チャック１０１上に被試験ウエハ２００を保持して、テストヘッド１０に装着されたプローブカード４０に対向する位置に被試験ウエハ２００を自動的に供給することが可能となっている。

以上のような構成の電子部品試験装置１では、チャック１０１上に保持されている被試験ウエハ２００にプローブカード４０を押し付けて、被試験ウエハ２００上に造り込まれたＩＣデバイスの入出力端子にシリコンフィンガコンタクタ５０を電気的に接触させた状態で、テスタ９０からＩＣデバイスにＤＣ信号及びデジタル信号を印加すると共に、ＩＣデバイスからの出力信号を受信する。ＩＣデバイスからの出力信号（応答信号）は、テスタ９０において期待値と比較することで、ＩＣデバイスの電気的な特性を評価するようになっている。なお、本発明における電子部品試験装置は、ここで説明する構成に特に限定されない。

図３は、本発明の実施形態に係るプローブカードの概略断面図、図４は、図３に示すプローブカードの部分底面図、図５は、本発明の実施形態におけるシリコンフィンガコンタクタを示す断面図、図６は、図５に示すシリコンフィンガコンタクタの平面図である。

本実施形態におけるプローブカード４０は、図３及び図４に示すように、例えば多層配線基板などから構成されるプローブ基板４１と、機械的な強度を補強するためにプローブ基板４１の上面に取り付けられているスティフナ４２と、プローブ基板４１の下面に多数実装されているシリコンフィンガコンタクタ５０と、から構成されている。

プローブ基板４１には、下面から上面に貫通するようにスルーホール４１ａが形成されていると共に、このスルーホール４１ａに接続された接続トレース４１ｂが下面に形成されている。なお、本発明におけるプローブカードは、ここで説明する構成に特に限定されない。

シリコンフィンガコンタクタ５０は、図５に示すように、プローブ基板４０に固定されるベース部５１と、後端側がベース部５１に設けられ、先端側がベース部５１から突出している梁部５３と、ベース部５１及び梁部５３の表面に形成された導電層５４と、導電層５４の先端に形成されている接点部５５と、から構成されている。

なお、本実施形態において、シリコンフィンガコンタクタ５０における「後端側」とは、プローブ基板４０に接触する側（図５において左側）を指す。これに対し、シリコンフィンガコンタクタ５０における「先端側」とは、被試験ウエハ２００に形成されたＩＣデバイスの入出力端子２１０に接触する側（図５において右側）を指す。

このシリコンフィンガコンタクタ５０のベース部５１及び梁部５３は、後述するように、シリコンウエハ（以下、半導体ウエハとも称する。）５６にフォトリソグラフィ等の半導体製造技術を用いて製造されている。そして、図６に示すように、一つのベース部５１に対して複数本の、先細な斜柱状の梁部５３がフィンガ状（櫛状）に設けられている。このように、半導体製造技術を用いてシリコンフィンガコンタクタ５０を製造することにより、複数の梁部５３間のピッチを被試験ウエハ２００上の入出力端子２１０間の狭小なピッチに容易にあわせることができる。

梁部５３は、シリコンから構成されるＳｉ層５６ｂと、Ｓｉ層５６ｂの上に形成され、絶縁層として機能するＳｉＯ_２層５６ａと、から構成されている。Ｓｉ層５６ｂは、５０〜１００μｍの厚さを有しており、これにより梁部５３はコンタクタとして適当な弾性力を備えている。

絶縁層５６ａの表面には、導電層５４が形成されている。導電層５４は、図６に示すように、Ｔｉ及びＡｕを用いて形成されるシード層５４ａ、Ａｕを用いて形成される第１のＡｕめっき層５４ｂ、及び、高純度のＡｕを含む高純度Ａｕめっき層５４ｃから形成されている。第１のＡｕめっき層５４ｂは、４〜１０μｍの厚さを有している。第１のＡｕめっき層５４ｂの厚さを５μｍ未満とすると発熱してしまう。一方、第１のＡｕめっき層５４ｂの厚さを１０μｍより大きくすると反りが発生してしまう。

また、導電層５４の先端には、接点部５５が突出するように形成されている。この接点部５５は、Ｎｉを用いて第１のＡｕめっき層５４ｂの表面に形成されるＮｉめっき層５４ｄ、Ｎｉめっき層５４ｄの表面にＡｕを用いて形成される第２のＡｕめっき層５４ｅ、及び、第２のＡｕめっき層５４ｅの表面にＲｈを用いて形成されるＲｈめっき層５４ｆから形成されている。

以上のような構成のシリコンフィンガコンタクタ５０は、図３に示すように、被試験ウエハ２００に作り込まれたＩＣデバイスの入出力端子２１０に対向するように、プローブ基板４１に実装されている。なお、図３には、２つのシリコンフィンガコンタクタ５０しか図示していないが、実際には多数のシリコンフィンガコンタクタ５０がプローブ基板４１上に配置されている。

各シリコンフィンガコンタクタ５０は、図３に示すように、ベース部５１の角部をプローブ基板４１の表面に当接させた状態で、プローブ基板４１に接着されている。また、シリコンフィンガコンタクタ５０は、高純度Ａｕめっき層５４ｃを介して、接続トレース４１ｂにワイヤボンディング４１ｃにより電気的に接続されている。コンタクタ５０Ａをプローブ基板４１に実装するための接着剤としては、例えば、紫外線硬化型接着剤、温度硬化型接着剤、或いは、熱可塑性接着剤等を挙げることができる。また、ワイヤボンディング４１ｃの代わりに、ソルダボールを用いて導電層５４と接続トレース４１ｂとを電気的に接続しても良い。

以上のような構成のプローブカード４０を用いたＩＣデバイスのテストは、プローバ１００によりプローブカード４０に被試験ウエハ２００が押し付けられ、プローブ基板４１上のシリコンフィンガコンタクタ５０と、被試験ウエハ２００上の入出力端子２１０とが電気的に接触することで行われる。

以下に、本実施形態におけるシリコンフィンガコンタクタ５０の製造方法の一例について、図７〜図３９を用いて説明する。図７〜図３９は、本発明の実施形態におけるシリコンフィンガコンタクタの製造方法の各工程を示す断面図である。

まず、本実施形態における製造方法では、図７に示す第１工程において、ＳＯＩウエハ５６を準備する。このＳＯＩウエハ５６は、３層のＳｉＯ_２層５６ａ、５６ｃ、５６ｅの間に、２層のＳｉ層５６ｂ、５６ｄが挟まれて積層されたシリコンウエハである。このＳＯＩウエハが有するＳｉＯ_２層５６ａ、５６ｃ、５６ｅは、後述するエッチングする際のエッチングストッパとしての機能や、梁部５３同士が電気的にショートしないようにする絶縁層としての機能を有する。

ここで、完成したシリコンフィンガコンタクタ５０の高周波特性を良好なものとするために、ＳｉＯ_２層５６ａの厚さは１μｍ以上となるように構成されている。また、Ｓｉ層５６ｂは、完成したシリコンフィンガコンタクタ５０の高周波特性が良好となるように、１ｋΩ・ｃｍ以上の体積抵抗率を有するように形成されている。

また、Ｓｉ層５６ｂ及びＳｉ層５６ｄについては、梁部５３に良好なバネ特性を付与するため、Ｓｉ層５６ｂの層厚の公差は±３μｍ以下、Ｓｉ層５６ｄの層厚の公差は±１μｍ以下となるように構成されている。

次に、図８に示す第２工程において、シリコンウエハ５６の下側表面にエッチングの際のマスク材としてレジスト層５７ａを形成する。

本実施形態におけるレジスト膜を形成する材料としては、感光材であるフォトレジストが用いられる。フォトレジストは粘り気のある液体である。また、このフォトレジストから溶媒が抜け層状となった場合、感光したフォトレジスト層は有機溶剤に可溶である。

このフォトレジストは、スピンコータやスプレーコータ等を用いてシリコンウエハ５６の表面に塗布され、薄いフォトレジストの感光膜が形成される。

次に、感光膜が形成されたシリコンウエハ５６を加熱してフォトレジスト中の溶剤を気化し除去するプリベイクが行われ、フォトレジストが固化される。

次に、この感光膜上に、パターンが形成されたマスク部材（不図示）を重ね、感光膜を紫外線で露光する。この際、感光膜のうちマスク部材のパターンに覆われた部分（パターン部）は露光しない。

次に、マスク部材を取り除き、感光膜を現像液に漬けて現像処理が行われる。この現像処理は、感光膜のうち、パターン部以外のフォトレジストを除去するために行われる作業である。

この現像処理を経てパターン部が形成されたシリコンウエハ５６は、次にリンス液を用いてリンスされる。このリンスには、現像を停止する効果がある。

リンスが終了したシリコンウエハ５６は、残った感光膜のフォトレジスト中の溶剤や水分を除去するための加熱であるポストベイクが行われ、感光膜とシリコンウエハ５６との密着性が高められる。このポストベイクが完了すると、感光膜からなるレジスト層５７ａが完成する。このレジスト層５７ａは、次の第３工程においてエッチングマスクパターンとして用いられる。

次に、図９に示す第３工程において、図９における下側方向より、ＳｉＯ_２層５６ｅに対して、ＳｉＯ_２層を除去するためのドライエッチング（ＳｉＯ_２エッチング）を行う。そして、レジスト層５７ａにより保護されている部分以外のＳｉＯ_２層５６ｅが侵食される。

次に、図１０に示す第４工程において、ＳｉＯ_２層５６ｅに残るレジスト層５７ａの除去（レジスト剥離）が行われる。本実施形態においては、このレジスト剥離は、レジストを酸素プラズマにより灰化（アッシング）するプラズマアッシング装置を用いて行われる。そして、アッシング後はシリコンウエハ５６が硫酸過水やアンモニア過水により洗浄される。

次に、図１１に示す第５工程において、ＳｉＯ_２層５６ａの表面にレジスト層５７ｂを形成する。このレジスト層５７ｂは、第２工程におけるレジスト層５７ａの形成と同じ要領で形成する。

次に、図１２に示す第６工程において、図１２における上側方向より、ＳｉＯ_２層５６ａに対するＳｉＯ_２エッチングを行う。そして、ＳｉＯ_２層５６ａがフィンガ状（櫛状）に侵食される。

次に、図１３に示す第７工程において、前述した第４工程と同じ要領で、レジスト層５７ｂを除去する。

次に、図１４に示す第８工程において、前述した第２工程と同じ要領で、ＳｉＯ_２層５６ｅの表面にレジスト層５７ｃを形成する。

次に、図１５に示す第９工程において、図１５における下側から、Ｓｉ層５６ｄに対するドライエッチングを行う。このドライエッチングは、ＤＲＩＥ（Deep Reactive Ion Etching）により行われる。そして、レジスト層５７ｃにより保護されている部分以外のＳｉ層５６ｄが侵食される。

次に、図１６に示す第１０工程において、前述した第４工程と同じ要領で、レジスト層５７ｃを除去する。

次に、図１７に示す第１１工程において、シリコンウエハ５６の図１７における上側表面に、スパッタ法によりＴｉ及びＡｕを主に含んだシード層５４ａを形成する。このシード層５４ａは、後述する第１のＡｕめっき層の形成の際に給電層として用いられる。

次に、図１８に示す第１２工程において、シード層５４ａの表面のうち、後に梁部５３となる部分の前端及び後端部分に、前述した第２工程と同じ要領でレジスト層５７ｄを形成する。

次に、図１９に示す第１３工程において、シード層５４ａの表面のうちレジスト層５７ｄに覆われていない部分に、めっき処理により第１のＡｕめっき層５４ｂを形成する。この第１のＡｕめっき層５４ｂは、後に形成される梁部５３において、接点部５５と後端の高純度Ａｕめっき層５４ｃを電気的に接続するために形成される。Ａｕは耐食性、接触抵抗値の経時変化のし難さ、はんだ付け性、ボンディング性、及び導電性に優れた素材である。また、後述するように第１のＡｕめっき層５４ｂの先端側の表面には所定の大きさを有するＮｉめっき層５４ｄが形成されることから、所定の機械的強度が要求される。そのため、この第１のＡｕめっき層５４ｂを形成する材料として、金にＮｉやＣｏ、Ｃｕなどの異種金属が添加されることで、Ａｕめっき層５４ｄの硬さがＨｖ１３０〜２００まで増大されている。

次に、図２０に示す第１４工程において、レジスト層５７ｄのうち、後に形成される梁部５３の先端側（図２０における右側）の部分に連続して、前述した第２工程と同じ要領でレジスト層５７ｅが形成される。

次に、図２１に示す第１５工程において、第１のＡｕめっき層５４ｂの表面のうち、レジスト層５７ｄ、５７ｅに覆われていない部分に、高純度Ａｕめっき層５４ｃを形成する。この高純度Ａｕめっき層５４ｃは、後工程においてボンディングが可能であり、かつ、高い導電性を有するように、第１のＡｕめっき層５４ｂよりもＡｕの純度が高い９９．９９％以上の高純度Ａｕより形成される。

次に、図２２に示す第１６工程において、レジスト層５７ｄ、５７ｅを前述した第４工程と同じ要領で除去する。

次に、図２３に示す第１７工程において、第１のＡｕめっき層５４ｂの先端部分から、シード層５４ａの表面に亘る部分を除いた部分に、前述した第２工程と同じ要領で、レジスト層５７ｆを形成する。なお、レジスト層５７ｆを、シード層５４ａの先端部分であって、第１のＡｕめっき層５４ｂの先端から離れた部分を除いた部分に形成しても良い。

ここで、次に説明する第１８工程で形成されるＮｉめっき層５４ｄは、Ｎｉめっき層５４ｄをベースとして接点部５５が形成された際に、接点部５５を介してＩＣデバイスとシリコンフィンガコンタクタ５０とが十分な電気的接触を行える程度に大きく形成される必要がある。すなわち、Ｎｉめっき層５４ｄは接点部５５に所定の大きさを与えるために形成される。そして、Ｎｉめっき層５４ｄの大きさは、レジスト層５７ｆの厚さにより調整される。そのため、レジスト層５７ｆは、Ｎｉめっき層５４ｄが接点部５５を形成するのに十分な大きさを有する程度に厚く形成される必要がある。

次に、図２４に示す第１８工程において、シリコンウエハ５６の表面のうちレジスト層５７ｆに覆われていない部分に、めっき処理により第１のＡｕめっき層５４ｂの先端部分からシード層５４ａの表面に亘り、Ｎｉめっき層５４ｄを形成する。このＮｉめっき層５４ｄは、第１のＡｕめっき層５４ｂの先端の角部周辺に形成されるため、所定の曲率を有する。

次に、図２５に示す第１９工程において、レジスト層５７ｆを前述した第４工程と同じ要領で除去する。

次に、図２６に示す第２０工程において、所定の間隔を空けてＮｉめっき層５４ｄを囲むようにして、前述した第２工程と同じ要領でレジスト層５７ｇを形成する。

次に、図２７に示す第２１工程において、シリコンウエハ５６の図２６における上側表面のうちレジスト層５７ｇに覆われていない部分に、Ｎｉめっき層５４ｄを覆うように、第２のＡｕめっき層５４ｅを形成する。この第２のＡｕめっき層５４ｅは、次に説明する第２２工程において、Ｎｉめっき層５４ｄをＲｈめっき液から保護するために形成される。

次に、図２８に示す第２２工程において、第２のＡｕめっき層５４ｅの表面のうちレジスト層５７ｇに覆われていない部分に、Ｒｈめっき層５４ｆを形成する。Ｒｈめっき５４ｆは、硬度がＨｖ８００〜１０００と極めて高く、耐食性にも優れているめっき層である。そのため、Ｒｈめっき層５４ｆは、特に長期間安定した接触抵抗及び耐磨耗性が要求される接点部５５を構成する材料として好適である。

こうして、シリコンフィンガコンタクタ５０の接点部５５が形成される。この接点部５５があることにより、試験の際、柔らかいＡｕから構成される第１のＡｕめっき層５４ｂとＩＣデバイスとが直接接触することが無くなる。そのため、第１のＡｕめっき層５４ｂのダメージを防止することができる。

なお、本実施形態においては接点部５５の最表面にＲｈめっき層を形成したが、本発明においてはこれに限られず、Ｐｔ、Ｒｕ、Ｐｄ、及びＩｒなど、硬度が高く、耐食性に優れた導電性材料であれば好適に用いることができる。また、図５に示すＲｈめっき層の形状と、図２８に示すＲｈめっき層の形状とが、Ｒｈめっき層が接点部５５の全体を覆っているか否かで相違するが、図２８に示す形状の方が工程数を低減できる。

次に、図２９に示す第２３工程において、レジスト層５７ｇを前述した第４工程と同じ要領で除去する。

次に、図３０に示す第２４工程において、めっき処理の際に必要であったシード層５４ａのうち露出した部分を除去するためにミリング処理を行う。このミリング処理は、真空チャンバ中でアルゴンイオンをシリコンウエハ５６に衝突させることで行われる。シード層５４ａは他の膜構造と比べて薄いため、このミリング処理により最初に除去される。シード層５４ａの露出部分が除去されたら、ミリング処理は終了する。

次に、図３１に示す第２５工程において、接点部５５が形成されたシリコンウエハ５６の表面のうち、Ｓｉ層５６ｂが露出した部分を除いて、前述した第２工程と同じ要領でレジスト層５７ｈを形成する。

次に、図３２に示す第２６工程において、レジスト層５７ｈが形成された側からＤＲＩＥ処理によるエッチングが行われ、Ｓｉ層５６ｂがフィンガ状（櫛状）に整形される。このＤＲＩＥ処理によるシリコンウエハ５６の整形は、Ｓｉ０_２層５６ｃがストップ層として機能するため、Ｓｉ層５６ｄには至らない。

なお、このエッチングは、梁部５３のスキャロプ値（エッチングにより形成された側壁面の凹凸の粗さ）が１００ｎｍ以下になるように行われる。これは、梁部５３がＩＣデバイスの試験の際に弾性変形するときに、応力により側壁部分の表面形状が荒れた部分からクラックが生じ、破損することを効果的に防止するためである。

次に、図３３に示す第２７工程において、レジスト層５７ｈが前述した第４工程と同じ要領で除去される。

次に、図３４に示す第２８工程において、接点部５５が形成されたシリコンウエハ５６の表面全体にポリイミド層５８が形成される。ポリイミドは耐熱性、耐侵食性、絶縁性、及び、機械的強度に極めて優れた物質である。このポリイミド層５８は、ポリイミド前駆体をスピンコータやスプレーコータ等を用いてウエハ５６の表面全体に塗布した後、２００℃以上の加熱により、又は、触媒を用いてイミド化させることで形成される。この後の第２９及び第３０工程において行われる貫通エッチングによりシリコンフィンガコンタクタ５０の梁部５３が完全にフィンガ状（櫛状）に形成される。この際、ポリイミド層５８が無いと、シリコンウエハ５６が僅かに貫通した時点で貫通孔からＤＲＩＥ装置のステージが露出してしまう。そして、ステージが露出すると、ステージ側からウエハ５６に吹き付けられる冷却ガスが貫通孔から漏れ出してしまい、ウエハ５６を十分に冷却することができなくなってしまう。また、貫通孔からステージが露出すると、ＤＲＩＥ処理によりステージ本体がダメージを受けてしまう。

そのため、冷却ガスの漏れ出しと、ステージ本体へのダメージを防ぐ目的で、第２８工程においてポリイミド層５８が形成される。

次に、図３５に示す第２９工程において、ポリイミド層５８が形成された面の反対側からＤＲＩＥ処理によるエッチングが行われる。このＤＲＩＥ処理によるＳｉ層５６ｄの侵食は、Ｓｉ０_２層５６ｃがストップ層として機能するため、Ｓｉ層５６ｂには至らない。

次に、図３６に示す第３０工程において、ＳｉＯ_２層５６ｃ、５６ｅに対してＲＩＥ（Reactive Ion Etching）処理を行って、ＳｉＯ_２層５６ｃ、５６ｅを除去する。これにより、シリコンフィンガコンタクタ５０の梁部５３が完全にフィンガ状（櫛状）に形成される。そして、不要となったポリイミド層５８は、強アルカリ性の剥離液により除去される。

なお、本実施形態においてはポリイミド前駆体を直接ウエハ５６に塗布した後イミド化させることでポリイミド層５８を得た。しかし、本発明においてはこれに限らず、ポリイミド層５８として、アルカリ可溶性粘着剤を用いて、ポリイミドフィルムをウエハ５６に貼付してもよい。この場合、ポリイミド層５８が不要となった際は、アルカリ性剥離液を用いることでポリイミドフィルムは速やかに除去される。

また、本実施形態においては梁部５３の形成のための貫通エッチングをＲＩＥ処理により行ったが、本発明においてはこれに限らず、ボッシュ法等を用いても良い。

次に、図３７に示す第３１工程において、ポリイミド層５８が除去された、シリコンフィンガコンタクタ５０の接点部５５が形成されている面（梁部５３の上面）に、発泡剥離テープ５９を貼付し、ダイシングを行う。

このダイシングは、シリコンフィンガコンタクタ５０が多数作り込まれたシリコンウエハ５６を切断することで、シリコンフィンガコンタクタ５０をプローブ基板４１に実装される形状に切り離すために行われる。

この発泡剥離テープ５９は、このダイシングの際に、梁部５３が水圧により折れないようにシリコンフィンガコンタクタ５０を保護するために貼付される。

発泡剥離テープ５９は、ＰＥＴを含む基材テープの片面に、ＵＶ照射により発泡するＵＶ発泡性粘着剤が塗布されて構成されている。ＵＶ発泡性粘着剤は、ＵＶ未照射の状態ではシリコン基板等に粘着するが、ＵＶが照射されると発泡する。そして、ＵＶ発泡性粘着剤とシリコン基板等の接触面積が減少することから、発泡剥離テープ５９の粘着力が低下する。そのため、ＵＶ照射後により発泡剥離テープ５９はシリコン基板等から容易に剥がせる状態となる。

このようなダイシングを経て、図５に示すシリコンフィンガコンタクタ５０が完成する。

次に、図３８に示す第３２工程において、ダイシングされたシリコンフィンガコンタクタ５０の取り扱いを容易にするため、シリコンフィンガコンタクタ５０の発泡剥離テープ５９が貼付された面と反対側の面（ベース部５１の下面）に、ＵＶ剥離型テープ６０を貼付する。

ＵＶ剥離型テープ６０は、ポリオレフィンを含む基材テープの片面に、ＵＶ照射により硬化する、アクリルを含むＵＶ硬化型粘着剤が塗布されて形成されている。ＵＶ硬化型粘着剤は、ＵＶ未照射の状態では粘着性を有しシリコン基板等に粘着するが、ＵＶが照射されると硬化し、粘着力を失う性質を有する。そのため、ＵＶ剥離型テープ６０はＵＶ照射によりシリコン基板等から容易に剥がされる。

次に、図３９に示す第３３工程において、発泡剥離テープ５９にＵＶを照射することで、発泡剥離テープ５９のＵＶ発泡性粘着剤を発泡させ、発泡剥離テープ５９をシリコンフィンガコンタクタ５０から剥がす。

次に、シリコンフィンガコンタクタ５０を図示せぬピックアップ装置によりピックアップする。この際、ピックアップ装置によりシリコンフィンガコンタクタ５０を保持した状態でＵＶ硬化型剥離テープ６０側にＵＶを照射することで、ＵＶ硬化型剥離テープ６０がシリコンフィンガコンタクタ５０から剥がされる。

次に、ピックアップ装置がシリコンフィンガコンタクタ５０をプローブカード４０の所定の位置に配置する。そして、その位置で、シリコンフィンガコンタクタ５０が接着剤によりプローブカード４０に固定される。

このようにして、本実施形態における、シリコンフィンガコンタクタ５０を搭載したプローブカード４０が完成する。

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

例えば、本実施形態においては、シリコンフィンガコンタクタ５０は図６に示すような先細な斜柱状の梁部５３を備えているが、本発明においては梁部５３の形状はこれに限られない。図４０Ａ及び４０Ｂに示すように、梁部５３が直柱状であり、その先端に接点部５５が設けられていても良い。また、同図に示すように、梁部５３の後端側も、先端側と同じ太さで切り欠くことで、コンタクタの高周波特性を向上させたり、弾性変形時に応力を分散させて弾性限界を引き上げることができる。

また、上述の実施形態では、接点部５５を、Ｎｉめっき層５４ｄ、第２のＡｕめっき層５４ｅ及びＲｈめっき層５４ｆの三層で構成したが、本発明においては特に限定されない。例えば、図４１に示すように、Ｎｉめっき層５４ｄと第１のＡｕめっき層５４ｂとの接触部分のみを覆うようにＲｈめっき層５４ｆを形成しても良く、これにより、第１のＡｕめっき層５４ｂに対するＮｉめっき層５４ｄの密着性を向上させることができる。

Claims (35)

1. 被試験電子部品のテストに際して、前記被試験電子部品との電気的な接続を確立するために、前記被試験電子部品に設けられた入出力端子に接触するコンタクタであって、
   後端側がベース部に設けられ、先端側が前記ベース部から突出している梁部の少なくとも一部を構成しているシリコン層と、
   前記シリコン層の上に形成された絶縁層と、
   前記絶縁層の上に形成された導電層と、を備えているコンタクタ。
2. 前記導電層は、
   前記絶縁層の上に形成されたシード層と、
   前記シード層の上に形成された第１のＡｕめっき層と、を含む請求項１記載のコンタクタ。
3. 前記コンタクタは、前記導電層の先端に位置して前記被試験電子部品の入出力端子と接触する接点部をさらに備えている請求項１又は２記載のコンタクタ。
4. 前記接点部の少なくとも表面は、第１のＡｕめっき層を構成するＡｕよりも硬い導電性材料から構成されている請求項３記載のコンタクタ。
5. 前記接点部は曲面状に形成されている請求項３又は４記載のコンタクタ。
6. 前記接点部は、前記導電層よりも盛り上がっている請求項３〜５の何れかに記載のコンタクタ。
7. 前記接点部は、Ｎｉから構成される第１のめっき層を有する請求項３〜６の何れかに記載のコンタクタ。
8. 前記接点部は、少なくとも前記第１のめっき層と前記導電層との接触部分を覆う、第２のめっき層を有する請求項７記載のコンタクタ。
9. 前記第２のめっき層は、Ｒｈ、Ｐｔ、Ｒｕ、Ｐｄ、又はＩｒから構成される請求項８記載のコンタクタ。
10. 前記第２のめっき層は、前記第１のめっき層全体を覆っており、
    前記接点部は、前記第２のめっき層を覆う第３のめっき層をさらに有する請求項８記載のコンタクタ。
11. 前記第２のめっき層はＡｕから構成され、
    前記第３のメッキ層はＲｈ、Ｐｔ、Ｒｕ、Ｐｄ又はＩｒから構成される請求項１０記載のコンタクタ。
12. 前記絶縁層の厚さが１μｍ以上である請求項１〜１１の何れかに記載のコンタクタ。
13. 前記導電層は、前記第１のＡｕめっき層の上に形成された第２のＡｕめっき層を、前記梁部の後端側に備えており、
    前記第２のＡｕめっき層におけるＡｕの純度は、前記第１のＡｕめっき層におけるＡｕの純度よりも高い請求項２〜１２の何れかに記載のコンタクタ。
14. 被試験電子部品のテストに際して半導体ウェハに造り込まれた被試験電子部品の入出力端子に電気的に接触するプローブ針と、
    前記プローブ針が多数実装された基板と、を備えたプローブカードであって、
    前記プローブ針は、請求項１〜１３の何れかに記載のコンタクタから構成されているプローブカード。
15. 半導体ウェハ上に形成された半導体デバイスを試験するための電子部品試験装置であって、
    請求項１４記載のプローブカードと、
    前記プローブカードに電気的に接続されたテストヘッドと、
    前記プローブカードに対して前記半導体ウェハを相対移動させるプローバと、を備えた電子部品試験装置。
16. 被試験電子部品のテストに際して、前記被試験電子部品との電気的な接続を確立するために、前記被試験電子部品に設けられた入出力端子に接触するコンタクタの製造方法であって、
    シリコンウエハをエッチング処理することで、後端部がベース部に設けられ、先端側が前記ベース部から突出している梁部の少なくとも一部を構成しているシリコン層を形成するシリコン層形成ステップと、
    前記シリコン層の上面に絶縁層を形成する絶縁層形成ステップと、
    前記絶縁層の上に導電層を形成する導電層形成ステップと、を備えたコンタクタの製造方法。
17. 前記導電層形成ステップは、
    前記絶縁層の上にシード層を形成するシード層形成ステップと、
    前記シード層の上に第１のＡｕめっき層を形成する第１のＡｕめっき層形成ステップと、を含む請求項１６記載のコンタクタの製造方法。
18. 前記導電層の先端に、ＩＣデバイスの入出力端子と接触する接点部を形成する接点部形成ステップをさらに備えた請求項１６又は１７記載のコンタクタの製造方法。
19. 前記接点部の少なくとも表面を、第１のＡｕめっき層を形成するＡｕよりも硬い導電性材料から構成する請求項１８記載のコンタクタの製造方法。
20. 前記接点部形成ステップは、少なくとも前記第１のＡｕめっき層の先端部分から前記シード層の表面に亘ってＮｉめっき処理することで、Ｎｉから構成される曲面状の第１のめっき層を形成する第１のめっきステップを含む請求項１８又は１９記載のコンタクタの製造方法。
21. 前記接点部形成ステップは、少なくとも前記第１のめっき層と前記導電層との接触部分を覆うようにめっき処理して、第２のめっき層を形成する第２のめっきステップを含む請求項２０記載のコンタクタの製造方法。
22. 前記第２のめっき層は、Ｒｈ、Ｐｔ、Ｒｕ、Ｐｄ又はＩｒから構成される請求項２１記載のコンタクタの製造方法。
23. 前記第２のめっきステップにおいて、前記第１のめっき層の全体を覆うように前記第２のめっき層を形成し、
    前記接点部形成ステップは、第２のめっき層をめっき処理することで第３のめっき層を形成する第３のめっきステップをさらに含む請求項２１記載のコンタクタの製造方法。
24. 前記第２のめっき層はＡｕから構成され、
    前記第３のめっき層はＲｈ、Ｐｔ、Ｒｕ、Ｐｄ又はＩｒから構成される請求項２３記載のコンタクタの製造方法。
25. 前記第２のめっきステップにおいて用いられるレジストを除去せずに、前記第２のめっきステップと前記第３のめっきステップとを連続して実施する請求項２３又は２４記載のコンタクタの製造方法。
26. 前記シード層に対してミリング処理を行うことで、前記シード層の露出部分を除去するミリングステップを更に備えた請求項１６〜２５の何れかに記載のコンタクタの製造方法。
27. 前記シリコン層形成ステップにおいて、前記シリコン層のスキャロプ値が１００ｎｍ以下となるように、前記エッチング処理が行われる請求項１６〜２６の何れかに記載のコンタクタの製造方法。
28. 前記梁部の上面にレジストとしてポリイミド層を形成し、前記エッチング処理が前記シリコン層の下面側から行われる請求項１６〜２７の何れかに記載のコンタクタの製造方法。
29. 前記ポリイミド層は、前記梁部の上面にポリイミド前駆体層を形成した後、前記ポリイミド前駆体層をイミド化させることで形成される請求項２８記載のコンタクタの製造方法。
30. 前記ポリイミド層は、前記梁部の上面に粘着剤を用いてポリイミドフィルムを貼付することで形成される請求項２８記載のコンタクタの製造方法。
31. 前記梁部の上面に第１のテープを貼付する第１の貼付ステップと、
    前記第１のテープが前記梁部の上面に貼付された状態で前記シリコンウエハを切断する切断ステップと、をさらに備えた請求項１６〜３０の何れかに記載のコンタクタの製造方法。
32. 前記第１のテープは、紫外線を照射することで粘着剤が発泡する紫外線発泡テープであり、紫外線を照射することで前記第１のテープを剥離する第１の剥離ステップをさらに備えた請求項３１記載のコンタクタの製造方法。
33. 前記ベース部の下面に第２のテープを貼付する第２の貼付ステップをさらに備えた請求項３１又は３２記載のコンタクタの製造方法。
34. 前記第２のテープは、紫外線を照射することで粘着剤が硬化する紫外線剥離型テープであり、紫外線を照射することで前記第２のテープを剥離する第２の剥離ステップをさらに備えた請求項３３記載のコンタクタの製造方法。
35. 前記シリコン層は、１ｋΩ・ｍ以上の抵抗率を有する請求項１６〜３４の何れかに記載のコンタクタの製造方法。

Images