KR20090130237A

KR20090130237A - 콘택터 및 콘택터의 제조방법

Info

Publication number: KR20090130237A
Application number: KR1020097022300A
Authority: KR
Inventors: 히데노리 기타즈메; 코지 아사노
Original assignee: 가부시키가이샤 아드반테스트
Priority date: 2007-04-03
Filing date: 2008-03-12
Publication date: 2009-12-21
Also published as: JPWO2008120547A1; KR101092389B1; US20100102838A1; US8441271B2; WO2008120547A1; TW200902987A; CN101652665A

Abstract

콘택터(50)는 후단측이 베이스부(51)에 설치되고, 선단측이 베이스부(51)로부터 돌출되어 있는 들보부(53)의 일부를 구성하고 있는 실리콘층(56b)과, 실리콘층(56b) 상에 형성된, 절연층으로서의 SiO₂층(56a)과, SiO₂층(56a) 상에 형성된 도전층(54)을 구비하고 있다.

콘택터, 전자부품, 시험장치

Description

콘택터 및 콘택터의 제조방법{CONTACTOR AND METHOD OF MANUFACTURING CONTACTOR}

본 발명은 반도체 웨이퍼, 반도체 칩 또는 프린트 기판 등에 형성된 집적회로 등의 전기회로(이하, 대표적으로 IC 디바이스라 칭한다.)의 테스트에 즈음하여, IC 디바이스에 설치된 패드나 전극 혹은 리드와 같은 입출력 단자와 접촉하여, IC 디바이스와의 전기적인 접속을 확립하기 위한 콘택터 및 콘택터의 제조방법에 관한 것이다.

반도체 집적회로 소자는 실리콘 웨이퍼 등에 다수 조립된 후, 다이싱, 본딩 및 패키징 등의 제공정을 경유하여 전자부품으로서 완성된다. 이러한 IC 디바이스에 있어서는 출하 전에 동작 테스트가 수행되고, 이 IC 테스트는 완성품의 상태에서도 웨이퍼 상태에서도 실시된다.

웨이퍼 상태의 IC 디바이스의 테스트에 즈음하여서는, 전자부품 시험장치의 프로브 카드 상에 설치된 프로브침(이하, 콘택터라 칭한다.)이 IC 디바이스와 접촉함으로써 IC 디바이스와의 전기적인 접속을 확립한다. 이 콘택터는 IC 디바이스의 입출력 단자 상에 형성된 산화막을 파괴하여 전기적인 접촉을 확보하기 때문에, 도전성 및 탄성력을 구비하는 것이 요구된다.

이와 같은 콘택터로서 후단측이 베이스부에 설치되고, 선단측이 베이스부로부터 돌출되어 있는, 실리콘(Si)으로 구성되는 들보부와, 들보부의 표면에 형성된 니켈 코발트층을 구비한 실리콘 핑거 콘택터가 종래부터 알려져 있다(예컨대, 특허문헌 1 내지 3 참조).

이 실리콘 핑거 콘택터에서는 니켈 코발트층에 의해 IC 디바이스의 입출력 단자와의 전기적인 접속이 확보되는 동시에, 콘택터의 대부분의 탄성이 확보되고 있다. 그렇지만, 니켈 코발트는 금속 재료이기 때문에, IC 디바이스의 입출력 단자와의 여러 번의 접촉에 의해 소성 변형된다. 이와 같은 소성 변형이 축적되면, 콘택터의 선단 부분(접점부)의 프로브 카드 표면에 대한 높이가 낮아진다. 이 때문에 반복하여 수행되는 시험에 따라 IC 디바이스와 콘택터의 접촉 상태가 변화되어 정확한 시험이 수행되지 않는 경우가 있다.

또한, 니켈 코발트층은 테스트시에 IC 디바이스에 인가되고 있는 열스트레스의 영향으로 열팽창을 하기 때문에 들보부를 구성하는 실리콘과의 열팽창의 차이에 의해, 실리콘 핑거 콘택터에 휘어짐이 발생되어, IC 디바이스와 접촉하는 선단 부분의 IC 디바이스에 대한 높이에 어긋남이 발생되는 경우가 있다.

특허문헌1 : 특개 2000-249722호 공보

특허문헌2 : 특개 2001-159642호 공보

특허문헌3 : 국제공개 제03/071289호 팸플릿

본 발명이 해결하고자 하는 과제는 선단 부분의 높이를 장기간에 걸쳐서 유지하여 양호한 시험 정밀도를 확보하는 것이 가능한 콘택터를 제공하는 것이다.

(1) 본 발명의 제 1관점에 따르면, 피시험 전자부품의 테스트에 즈음하여, 상기 피시험 전자부품과의 전기적인 접속을 확립하기 위하여, 상기 피시험 전자부품에 설치된 입출력 단자에 접촉하는 콘택터로서, 후단측이 베이스부에 설치되고, 선단측이 상기 베이스부로부터 돌출되어 있는 들보부의 적어도 일부를 구성하고 있는 실리콘층과, 상기 실리콘층 상에 형성된 절연층과, 상기 절연층 상에 형성된 도전층을 구비하고 있는 콘택터가 제공된다(청구항 1 참조).

본 발명에서는 콘택터에 탄성력을 부여하는 부재로서의 금속층을 포함하지 않기 때문에, 콘택터에 소성 변형이 발생되지 않고 장기간 콘택터를 사용한 때에도 정밀도가 양호하게 시험을 수행할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 도전층은, 상기 절연층 상에 형성된 시드층과, 상기 시드층 상에 형성된 제 1Au 도금층을 포함하고 있는 것이 바람직하다(청구항 2 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 콘택터는 상기 도전층의 선단에 위치하여 IC 디바이스의 입출력 단자와 접촉하는 접점부를 더 구비하고 있는 것이 바람직하다(청구항 3 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 접점부의 적어도 표면은 제 1Au 도금층을 구성하는 Au보다도 단단한 도전성 재료로 구성되어 있는 것이 바람직하다(청구항 4 참조). 접촉부로 IC 디바이스의 입출력 단자에 접촉하기 때문에, 제 1Au 도금층이 손상되지 않아, 콘택터를 장기간 안정되게 시험을 수행할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 접점부는 곡면 모양으로 형성되어 있는 것이 바람직하다(청구항 5 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 접점부는 상기 도전층보다도 솟아 올라 있는 것이 바람직하다(청구항 6 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 접점부는 Ni로 구성되는 제 1도금층을 갖는 것이 바람직하다(청구항 7 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 접점부는 적어도 상기 제 1도금층과 상기 도전층의 접촉 부분을 덮는, 제 2도금층을 갖는 것이 바람직하다(청구항 8 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 제 2도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되는 것이 바람직하다(청구항 9 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 제 2도금층은 상기 제 1도금층 전체를 덮고 있고, 상기 접점부는 상기 제 2도금층을 덮는 제 3도금층을 더 갖는 것이 바람직하다(청구항 10 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 제 2도금층은 Au로 구성되고, 상기 제 3도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되어 있는 것이 바람직하다(청구항 11 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 절연층의 두께가 1㎛ 이상인 것이 바람직하다(청구항 12 참조). 이에 따라, 콘택터에 양호한 고주파 특성을 부여할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 도전층은 상기 제 1Au 도금층 상에 형성된 제 2Au 도금층을, 상기 들보부의 후단측에 구비하고 있고, 상기 제 2Au 도금층에서의 Au의 순도는 상기 제 1Au 도금층에서의 Au의 순도보다도 높은 것이 바람직하다(청구항 13 참조).

본 발명에 따르면, 피시험 전자부품의 테스트에 즈음하여 반도체 웨이퍼에 조립된 피시험 전자부품의 입출력 단자에 전기적으로 접촉하는 프로브침과, 상기 프로브침이 다수 실장된 기판을 구비한 프로브 카드로서, 상기 프로브침은 상기의 콘택터로 구성되어 있는 프로브 카드가 제공된다(청구항 14 참조).

본 발명에 따르면, 반도체 웨이퍼 상에 형성된 반도체 디바이스를 시험하기 위한 전자부품 시험장치로서, 상기의 프로브 카드와, 상기 프로브 카드에 전기적으로 접속된 테스트 헤드와, 상기 프로브 카드에 대하여 상기 반도체 웨이퍼를 상대 이동시키는 프로버를 구비한 전자부품 시험장치가 제공된다(청구항 15 참조).

(2) 본 발명의 제 2관점에 따르면, 피시험 전자부품의 테스트에 즈음하여, 상기 피시험 전자부품과의 전기적인 접속을 확립하기 위하여, 상기 피시험 전자부품에 설치된 입출력 단자에 접촉하는 콘택터의 제조방법으로서, 실리콘 웨이퍼를 에칭 처리함으로써, 후단부가 베이스부에 설치되고, 선단측이 상기 베이스부로부터 돌출되어 있는 들보부의 적어도 일부를 구성하고 있는 실리콘층을 형성하는 실리콘층 형성 스텝과, 상기 실리콘층의 상면에 절연층을 형성하는 절연층 형성 스텝과, 상기 절연층 상에 도전층을 형성하는 도전층 형성 스텝을 구비한 콘택터의 제조방법이 제공된다(청구항 16 참조).

본 발명에서는 콘택터에 탄성력을 부여하는 부재로서의 금속층을 포함하지 않기 때문에, 콘택터에 소성 변형이 발생되지 않아 장기간 콘택터를 사용한 때에도 정밀도가 양호하게 시험을 수행할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 도전층 형성 스텝은, 상기 절연층 상에 시드층을 형성하는 시드층 형성 스텝과, 상기 시드층 상에 제 1Au 도금층을 형성하는 제 1Au 도금층 형성 스텝을 포함하는 것이 바람직하다(청구항 17 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 도전층의 선단에 IC 디바이스의 입출력 단자와 접촉하는 접점부를 형성하는 접점부 형성 스텝을 더 구비하고 있는 것이 바람직하다(청구항 18 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 접점부의 적어도 표면을, 제 1Au 도금층을 형성하는 Au보다도 단단한 도전성 재료로 구성하는 것이 바람직하다(청구항 19 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 접점부 형성 스텝은, 적어도 상기 제 1Au 도금층의 선단 부분으로부터 상기 시드층의 표면에 걸쳐 Ni 도금 처리함으로써, Ni로부터 구성되는 곡면 모양의 제 1 도금층을 형성하는 제 1도금 스텝을 포함하는 것이 바람직하다(청구항 20 침조).

본 발명에서는 특별히 한정되지 않지만, 상기 접점부 형성 스텝은 적어도 상기 제 1도금층과 상기 도전층의 접촉 부분을 덮도록 도금 처리하여, 제 2도금층을 형성하는 제 2도금 스텝을 포함하는 것이 바람직하다(청구항 21 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 제 2도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되는 것이 바람직하다(청구항 22 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 제 2도금 스텝에서, 상기 제 1도금층의 전체를 덮도록 상기 제 2도금층을 형성하고, 상기 접점부 형성 스텝은 제 2도금층을 도금 처리함으로써 제 3도금층을 형성하는 제 3도금 스텝을 더 포함하는 것이 바람직하다(청구항 23 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 제 2도금층은 Au로 구성되고, 상기 제 3도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되는 것이 바람직하다(청구항 24 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 제 2도금 스텝에서 사용되는 리지스트를 제거하지 않고, 상기 제 2도금 스텝과 상기 제 3도금 스텝을 연속하여 실시하는 것이 바람직하다(청구항 25 참조). 이에 따라, 리지스트 제거시간 및 리지스트 형성시간을 삭감할 수가 있어 콘택터의 제조시간을 단축할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 시드층에 대하여 밀링 처리를 수행함으로써, 상기 시드층의 노출 부분을 제거하는 밀링 스텝을 더 구비하는 것이 바람직하다(청구항 26 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 실리콘층 형성 스텝에서, 상기 실리콘층의 스캘럽(scallop)치가 100nm 이하가 되도록, 상기 에칭 처리가 수행되는 것이 바람직하다(청구항 27 참조). 그러므로, 완성된 콘택터가 IC 디바이스에 대하여 눌러질 때에, 표면의 거침에 기인하는 크랙 등의 파손이 발생되지 않아, 장기간 콘택터를 사용할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 들보부의 상면에 리지스트로서 폴리이미드층을 형성하고, 상기 에칭 처리가 상기 실리콘층의 하면측으로부터 수행되는 것이 바람직하다(청구항 28 참조). 폴리이미드층은 내열성, 내침식성, 절연성 및 기계적 강도가 지극히 우수하기 때문에, 에칭 처리가 완료된 때의 냉각 가스의 누출이나, 에칭 장치의 스테이지로의 타격을 방지할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 폴리이미드층은 상기 들보부의 상면에 폴리이미드 전구체층을 형성한 후, 상기 폴리이미드 전구체층을 이미드화시킴으로써 형성되는 것이 바람직하다(청구항 29 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 폴리이미드층은 상기 들보부의 상면에 점착제를 사용하여 폴리이미드 필름을 첩부함으로써 형성되는 것이 바람직하다(청구항 30 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 들보부의 상면에 제 1테이프를 첩부하는 제 1첩부 스텝과, 상기 제 1테이프가 상기 들보부의 상면에 첩부된 상태에서 상기 실리콘 웨이퍼를 절단하는 절단 스텝을 더 구비하고 있는 것이 바람직하다(청구항 31 참조). 그러므로, 수압에 의한 들보부의 파손을 방지할 수가 있다. 또한, 불필요하게 된 때에는 자외선에 의해 용이하게 발포 박리 테이프를 제거할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 제 1테이프는 자외선을 조사함으로써 점착제가 발포되는 자외선 발포 테이프이고, 자외선을 조사함으로써 상기 제 1테이프를 박리하는 제 1박리 스텝을 더 구비하고 있는 것이 바람직하다(청구항 32 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 베이스부의 하면에 제 2테이프를 첩부하는 제 2첩부 스텝을 더 구비하고 있는 것이 바람직하다(청구항 33 참조). 이에 따라 다이싱 후의 실리콘 핑거 콘택터의 취급이 용이하게 된다. 또한, 불필요하게 된 때에는 자외선에 의해 용이하게 자외선 경화형 박리 테이프를 제거할 수가 있다.

본 발명에서는 특별히 한정되지 않지만, 상기 제 2테이프는 자외선을 조사함으로써 점착제가 경화되는 자외선 박리형 테이프이고, 자외선을 조사함으로써 상기 제 2테이프를 박리하는 제 2박리 스텝을 더 구비하고 있는 것이 바람직하다(청구항 34 참조).

본 발명에서는 특별히 한정되지 않지만, 상기 실리콘층은 1kΩ·m 이상의 저항률을 갖는 것이 바람직하다(청구항 35 참조). 이에 따라 콘택터에 양호한 고주파 특성을 부여할 수가 있다.

도 1은 본 발명의 실시 형태에서의 시험장치를 도시한 개략도.

도 2는 도 1의 시험장치에 사용되는 테스트 헤드 및 프로브 카드의 접속관계를 도시한 개략도.

도 3은 본 발명의 실시 형태에서의 프로브 카드의 단면도.

도 4는 도 3에 도시한 프로브 카드의 부분 저면도.

도 5는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터를 도시한 단면도.

도 6은 도 5에 도시한 실리콘 핑거 콘택터의 평면도.

도 7은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 1공정을 도시한 단면도.

도 8은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 2공정을 도시한 단면도.

도 9는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 3공정을 도시한 단면도.

도 10은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 4공정을 도시한 단면도.

도 11은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 5공정을 도시한 단면도.

도 12는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 6공정을 도시한 단면도.

도 13은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 7공정을 도시한 단면도.

도 14는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 8공정을 도시한 단면도.

도 15는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 9공정을 도시한 단면도.

도 16은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 10공정을 도시한 단면도.

도 17은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 11공정을 도시한 단면도.

도 18은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 12공정을 도시한 단면도.

도 19는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 13공정을 도시한 단면도.

도 20은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 14공정을 도시한 단면도.

도 21은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 15공정을 도시한 단면도.

도 22는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 16공정을 도시한 단면도.

도 23은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 17공정을 도시한 단면도.

도 24는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 18공정을 도시한 단면도.

도 25는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 19공정을 도시한 단면도.

도 26은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 20공정을 도시한 단면도.

도 27은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 21공정을 도시한 단면도.

도 28은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 22공정을 도시한 단면도.

도 29는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 23공정을 도시한 단면도.

도 30은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 24공정을 도시한 단면도.

도 31은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 25공정을 도시한 단면도.

도 32는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 26공정을 도시한 단면도.

도 33은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 27공정을 도시한 단면도.

도 34는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 28공정을 도시한 단면도.

도 35는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 29공정을 도시한 단면도.

도 36은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 30공정을 도시한 단면도.

도 37은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 31공정을 도시한 단면도.

도 38은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 32공정을 도시한 단면도.

도 39는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 제 33공정을 도시한 단면도.

도 40A는 도 5에 도시한 실리콘 핑거 콘택터의 다른 형상을 도시한 평면도.

도 40B는 도 40A의 B-B선에 따른 단면도.

도 41은 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 또 다른 형상을 도시한 단면도.

부호의 설명

1…전자부품 시험장치

10…테스트 헤드

11…프린트 회로 기판

12…커넥터

20…인터페이스부

21…중단 보드

21b…배선 패턴

22…프로그 링

22a…포고핀

30…플렉시블 기판

40…프로브 카드

41…프로브 기판

41a…스루홀

41b…접속 트레이스

41c…본딩 와이어

42…스티프너

50…실리콘 핑거 콘택터(프로브침)

51…베이스부

52…단차

53…들보부

54…도전층

54a…시드층

54b…제 1Au 도금층

54c…고순도 Au 도금층

54d…Ni 도금층

54e…제 2Au 도금층

54f…Rh 도금층

55…선단 부분

56…실리콘 웨이퍼(SOI 웨이퍼)

56a…SiO₂층

56b…Si층

56c…SiO₂층

56d…Si층

56e…SiO₂층

57a~57i…리지스트층

58…폴리이미드층

59…발포 박리 테이프

60…UV 박리형 테이프

90…테스터

91…케이블 다발

100…프로버

101…척

110…머니퓰레이터

111…구동 모터

200…실리콘 웨이퍼(피시험 웨이퍼)

이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.

도 1은 본 발명의 실시 형태에서의 시험장치를 도시한 개략도, 도 2는 도 1의 시험장치에 사용되는 테스트 헤드 및 프로브 카드의 접속관계를 도시한 개략도이다.

본 실시 형태에 따른 시험장치(1)는 도 1에 도시한 바와 같이, 테스트 헤드(10), 테스터(90)(시험장치 본체) 및 프로버(100)로 구성되어 있다. 테스터(90)는 케이블 다발(91)을 통하여 테스트 헤드(10)에 전기적으로 접속되어 있고, 실리콘 웨이퍼(이하, 피시험 웨이퍼라 칭한다.)(200) 상에 조립된 IC 디바이스에 대하여 DC 신호나 디지털 신호를 입출력하는 것이 가능하게 되어 있다. 테스트 헤드(10)는 머니퓰레이터(110) 및 구동 모터(111)에 의해 프로버(100) 상에 배치되어 있다.

도 1 및 도 2에 도시한 바와 같이, 테스트 헤드(10) 내에는 다수의 프린트 회로 기판(11)이 설치되어 있고, 이들 프린트 회로 기판(11)은 수백의 내부 케이블을 갖는 케이블 다발(91)을 통하여 테스터(90)에 접속되어 있다. 또한, 각 프린트 회로 기판(11)은 마더 보드(21)와 접속하기 위한 커넥터(12)에 각각 전기적으로 접속되어 있고, 인터페이스부(20)의 마더 보드(21) 상의 콘택트 단자(21a)와 전기적으로 접속하는 것이 가능하게 되어 있다.

테스트 헤드(10)와 프로버(100)는 인터페이스부(20)를 통하여 접속되어 있고, 이 인터페이스부(20)는 마더 보드(21), 웨이퍼 퍼포먼스 보드(22) 및 프로그 링(23)으로 구성되어 있다. 마더 보드(21)에는 테스트 헤드(10)측의 커넥터(12)와 전기적으로 접속하기 위한 콘택트 단자(21a)가 설치되어 있는 동시에, 이 콘택트 단자(21a)와 웨이퍼 퍼포먼스 보드(22)를 전기적으로 접속하기 위하여 배선 패턴(21b)이 형성되어 있다. 웨이퍼 퍼포먼스 보드(22)는 포고핀 등을 통하여 마더 보드(21)에 전기적으로 접속되어 있고, 마더 보드(21) 상의 배선 패턴(21a)의 피치를 프로그 링(23)측의 피치로 변환하여, 상기 배선 패턴(21a)을 프로그 링(23)내에 설치된 플렉서블 기판(30)에 전기적으로 접속되도록, 배선 패턴(22a)이 형성되어 있다.

프로그 링(22)은 웨이퍼 퍼포먼스 보드(22) 상에 설치되어 있고, 테스트 헤드(10)와 프로버(100)의 약간의 위치 맞춤을 허용하기 위하여, 내부의 전송로가 플렉서블 기판(30)으로 구성되어 있다. 프로그 링(23)의 하면에는 이 플렉서블 기판(30)이 전기적으로 접속된 포고핀(23a)이 다수 실장되어 있다.

프로그 링(22)에는 하면에 다수의 실리콘 핑거 콘택터(50)가 실장된 프로브 카드(40)가 장착되어 있고, 포고핀(23a)에 의해 프로브 카드(40)와 프로그 링(23)이 전기적으로 접속되도록 되어 있다.

프로버(100)는 척(101) 상에 피시험 웨이퍼(200)를 홀999999드하여, 테스트 헤드(10)에 장착된 프로브 카드(40)에 대향하는 위치에 피시험 웨이퍼(200)를 자동적으로 공급하는 것이 가능하게 되어 있다.

이상과 같은 구성의 전자부품 시험장치(1)에서는 척(101) 상에 홀드되어 있는 피시험 웨이퍼(200)에 프로브 카드(40)를 밀착시켜, 피시험 웨이퍼(200) 상에 조립된 IC 디바이스의 입출력 단자에 실리콘 핑거 콘택터(50)를 전기적으로 접촉시 킨 상태에서, 테스터(90)로부터 IC 디바이스에 DC 신호 및 디지털 신호를 인가하는 동시에, IC 디바이스로부터의 출력 신호를 수신한다. IC 디바이스로부터의 출력 신호(응답 신호)는 테스터(90)에서 기대치와 비교함으로써, IC 디바이스의 전기적인 특성을 평가하도록 되어 있다. 한편, 본 발명에서의 전자부품 시험장치는 여기에서 설명하는 구성에 특별히 한정되지 않는다.

도 3은 본 발명의 실시 형태에 따른 프로브 카드의 단면도, 도 4는 도 3에 도시한 프로브 카드의 부분 저면도, 도 5는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터를 도시한 단면도, 도 6은 도 5에 도시한 실리콘 핑거 콘택터의 평면도이다.

본 실시 형태에서의 프로브 카드(40)는 도 3 및 도 4에 도시한 바와 같이, 예컨대 다층 배선 기판 등으로 구성되는 프로브 기판(41)과, 기계적인 강도를 보강하기 위하여 프로브 기판(41)의 상면에 설치되어 있는 스티프너(42)와, 프로브 기판(41)의 하면에 다수 실장되어 있는 실리콘 핑거 콘택터(50)로 구성되어 있다.

프로브 기판(41)에는 하면으로부터 상면으로 관통하도록 스루홀(41a)이 형성되어 있는 동시에, 이 스루홀(41a)에 접속된 접속 트레이스(41b)가 하면에 형성되어 있다. 한편, 본 발명에서의 프로브 카드는 여기에서 설명하는 구성에 특별히 한정되지 않는다.

실리콘 핑거 콘택터(50)는 도 5에 도시한 바와 같이, 프로브 기판(40)에 고정되는 베이스부(51)와, 후단측이 베이스부(51)에 설치되고, 선단측이 베이스부(51)로부터 돌출되어 있는 들보부(53)와, 베이스부(51) 및 들보부(53)의 표면에 형성된 도전층(54)과, 도전층(54)의 선단에 형성되어 있는 접점부(55)로 구성되어 있다.

한편, 본 실시 형태에서, 실리콘 핑거 콘택터(50)에서의 「후단측」은 프로브 기판(40)에 접촉하는 측(도 5에서 좌측)을 가리킨다. 이에 대하여, 실리콘 핑거 콘택터(50)에서의 「선단측」은 피시험 웨이퍼(200)에 형성된 IC 디바이스의 입출력 단자(210)에 접촉하는 측(도5에서 우측)을 가리킨다.

이 실리콘 핑거 콘택터(50)의 베이스부(51) 및 들보부(53)는 후술하는 바와 같이, 실리콘 웨이퍼(56)(이하, 반도체 웨이퍼라 칭한다.)에 포토리소그래피(Photolithography) 등의 반도체 제조 기술을 사용하여 제조되고 있다. 그리고, 도 6에 도시한 바와 같이, 하나의 베이스부(51)에 대하여 복수개의, 끝이 가는 사주(斜柱) 모양의 들보부(53)가 핑거 모양(빗 모양)으로 설치되어 있다. 이와 같이, 반도체 제조 기술을 사용하여 실리콘 핑거 콘택터(50)를 제조함으로써, 복수의 들보부(53) 사이의 피치를 피시험 웨이퍼(200) 상의 입출력 단자(210) 사이의 협소한 피치에 용이하게 맞출 수가 있다.

들보부(53)는 실리콘으로 구성되는 Si층(56b)과, Si층(56b) 상에 형성되고, 절연층으로서 기능하는 SiO₂층(56a)으로 구성되어 있다. Si층(56b)은 50~100㎛의 두께를 갖고 있고, 이에 의해 들보부(53)는 콘택터로서 적당한 탄성력을 구비하고 있다.

절연층(56a)의 표면에는 도전층(54)이 형성되어 있다. 도전층(54)은 도 6에 도시한 바와 같이, Ti 및 Au를 사용하여 형성되는 시드층(54a), Au를 사용하여 형성되는 제 1Au 도금층(54b) 및 고순도의 Au를 함유하는 고순도 Au 도금층(54c)으로 형성되어 있다. 제 1Au 도금층(54b)은 4~10㎛의 두께를 갖고 있다. 제 1Au 도금층(54b)의 두께를 5㎛ 미만으로 하면 발열한다. 한편, 제 1Au 도금층(54b)의 두께를 10㎛보다 크게 하면 휘어짐이 발생한다.

또한, 도전층(54)의 선단에는 접점부(55)이 돌출되도록 형성되어 있다. 이 접점부(55)는 Ni를 사용하여 제 1Au 도금층(54b)의 표면에 형성되는 Ni 도금층(54d), Ni 도금층(54d)의 표면에 Au를 사용하여 형성되는 제 2Au 도금층(54e) 및 제 2Au 도금층(54e)의 표면에 Rh를 사용하여 형성되는 Rh 도금층(54f)으로 형성되어 있다.

이상과 같은 구성의 실리콘 핑거 콘택터(50)는 도 3에 도시한 바와 같이, 피시험 웨이퍼(200)에 조립된 IC 디바이스의 입출력 단자에 대향하도록, 프로브 기판(41)에 실장되어 있다. 한편, 도 3에는 2개의 실리콘 핑거 콘택터(50)밖에 도시하지 않았지만, 실제로는 다수의 실리콘 핑거 콘택터(50)가 프로브 기판(41) 상에 배치되어 있다.

각 실리콘 핑거 콘택터(50)는 도 3에 도시한 바와 같이, 베이스부(51)의 각부를 프로브 기판(41)의 표면에 맞닿게 한 상태에서, 프로브 기판(41)에 접착되어 있다. 또한, 실리콘 핑거 콘택터(50)는 고순도 Au 도금층(54c)을 통하여, 접속 트레이스(41b)에 와이어 본딩(41c)에 의해 전기적으로 접속되어 있다. 콘택터(50A)를 프로브 기판(41)에 실장하기 위한 접착제로는 예컨대 자외선 경화형 접착제, 온도 경화형 접착제, 혹은 열가소성 접착제 등을 들 수가 있다. 또한, 와이어 본딩의 대신에, 솔더 볼을 사용하여 도전층(54)과 접속 트레이스(41b)를 전기적으로 접속하여도 좋다.

이상과 같은 구성의 프로브 카드(40)를 사용한 IC 디바이스의 테스트는 프로버(100)에 의해 프로브 카드(40)에 피시험 웨이퍼(200)가 밀착되어, 프로브 기판(41) 상의 실리콘 핑거 콘택터(50)와, 피시험 웨이퍼(200) 상의 입출력 단자(210)가 전기적으로 접촉함으로써 수행된다.

이하에, 본 실시 형태에서의 실리콘 핑거 콘택터(50)의 제조방법의 일례에 대하여, 도 7~도 39를 사용하여 설명한다. 도 7~도 39는 본 발명의 실시 형태에서의 실리콘 핑거 콘택터의 제조방법의 각 공정을 도시한 단면도이다.

먼저, 본 실시 형태에서의 제조방법에서는, 도 7에 도시한 제 1공정에서, SOI 웨이퍼(56)를 준비한다. 이 SOI 웨이퍼(56)는 3층의 SiO₂층(56a),(56c),(56e)의 사이에, 2층의 Si층(56b),(56d)이 끼워져서 적층된 실리콘 웨이퍼이다. 이 SOI 웨이퍼가 갖는 SiO₂층(56a),(56c),(56e)은 후술하는 에칭할 때의 에칭 스토퍼로서의 기능이나, 들보부(53)끼리가 전기적으로 쇼트되지 않도록 하는 절연층으로서의 기능을 갖는다.

여기에서, 완성된 실리콘 핑거 콘택터(50)의 고주파 특성을 양호한 것으로 하기 위하여, SiO₂층(56a)의 두께는 1㎛ 이상이 되도록 구성되어 있다. 또한, Si층(56b)은 완성된 실리콘 핑거 콘택터(50)의 고주파 특성이 양호하게 되도록 1kΩ ·cm 이상의 체적 저항률을 갖도록 형성되어 있다.

또한 Si층(56b) 및 Si층(56d)에 대해서는 들보부(53)에 양호한 탄성 특성을 부여하기 위하여, Si층(56b)의 층 두께의 공차는 ±3㎛ 이하, Si층(56d)의 층 두께의 공차는 ±1㎛ 이하가 되도록 구성되어 있다.

다음에, 도 8에 도시한 제 2공정에서, 실리콘 웨이퍼(56)의 하측 표면에 에칭할 때의 마스크재로서 리지스트층(57a)을 형성한다.

본 실시 형태에서의 리지스트막을 형성하는 재료로서는 감광재인 포토리지스트가 사용된다. 포토리지스트는 끈기가 있는 액체이다. 또한, 이 포토리지스트로부터 용매가 빠지는 층 모양으로 된 경우, 감광한 포토리지스트층은 유기 용제에 잘 녹는다.

이 포토리지스트는 스핀 코터나 스프레이 코터 등을 사용하여 실리콘 웨이퍼(56)의 표면에 도포되어, 얇은 포토리지스트의 감광막이 형성된다.

다음에, 감광막이 형성된 실리콘 웨이퍼(56)를 가열하여 포토리지스트 내의 용제가 기화되어 제거되는 프리베이크(pre-bake)가 수행되어 포토리지스트가 고화된다.

다음에, 이 감광막 상에, 패턴이 형성된 마스크 부재(미도시)를 포개어, 감광막을 자외선에 노광시킨다. 이 때, 감광막 중 마스크 부재의 패턴에 덮여진 부분(패턴부)은 노광되지 않는다.

다음에, 마스크 부재를 제거하고, 감광막을 현상액에 침지하여 현상 처리가 수행된다. 이 현상 처리는 감광막 중, 패턴부 이외의 포토리지스트를 제거하기 위 하여 수행되는 작업이다.

이 현상 처리를 경유하여 패턴부가 형성된 실리콘 웨이퍼(56)는 다음에 린스액을 사용하여 린스된다. 이 린스에는 현상을 정지하는 효과가 있다.

린스가 종료된 실리콘 웨이퍼(56)는 남은 감광막의 포토리지스트 내의 용제나 수분을 제거하기 위한 가열인 포스트 베이크(post bake)가 수행되어, 감광막과 실리콘 웨이퍼(56)의 밀착성이 높아진다. 이 포스트 베이크가 완료되면 감광막으로 이루어지는 리지스트층(57a)이 완성된다. 이 리지스트층(57a)은 다음의 제 3공정에서 에칭 마스크 패턴으로 사용된다.

다음에, 도 9에 도시한 제 3공정에서, 도 9에서의 하측 방향으로부터, SiO₂층(56e)에 대하여 SiO₂층을 제거하기 위한 드라이 에칭(SiO₂ 에칭)을 수행한다. 그리고, 리지스트층(57a)에 의해 보호되고 있는 부분 이외의 SiO₂층(56e)이 침식된다.

다음에, 도 10에 도시한 제 4공정에서, SiO₂층(56e)에 남은 리지스트층(57a)의 제거(리지스트 박리)가 수행된다. 본 실시 형태에서는, 이 리지스트 박리는 리지스트를 산소 프라즈마에 의해 탄화(아싱(ashing))하는 프라즈마 아싱 장치를 사용하여 수행된다. 그리고, 아싱 후에는 실리콘 웨이퍼(56)가 황산 과수나 암모니아 과수에 의해 세정된다.

다음에, 도 11에 도시한 제 5공정에서, SiO₂층(56a)의 표면에 리지스트층(57b)을 형성한다. 이 리지스트층(57b)은 제 2공정에서의 리지스트층(57a)의 형 성과 동일한 요령으로 형성된다.

다음에, 도 12에 도시한 제 6공정에서, 도 12에서의 상측 방향으로부터, SiO₂층(56a)에 대한 SiO₂ 에칭을 수행한다. 그렇게 하여, SiO₂층(56a)이 핑거 모양(빗 모양)으로 침식된다.

다음에, 도 13에 도시한 제 7공정에서, 전술한 제 4공정과 동일한 요령으로, 리지스트층(57b)을 제거한다.

다음에, 도 14에 도시한 제 8공정에서, 전술한 제 2공정과 동일한 요령으로, SiO₂층(56e)의 표면에 리지스트층(57c)을 형성한다.

다음에, 도 15에 도시한 제 9공정에서, 도 15에서의 하측으로부터, Si층(56d)에 대한 드라이 에칭을 수행한다. 이 드라이 에칭은 DRIE(Deep Reactive Ion Etching)에 의해 수행된다. 그렇게 하여, 리지스트층(57c)에 의해 보호되고 있는 부분 이외의 Si층(56d)이 침식된다.

다음에, 도 16에 도시한 제 10공정에서, 전술한 제 4공정과 동일한 요령으로 리지스트층(57c)을 제거한다.

다음에, 도 17에 도시한 제 11공정에서, 실리콘 웨이퍼(56)의 도 17에서의 상측 표면에, 스퍼터법에 의해 Ti 및 Au를 주로 함유한 시드층(54a)을 형성한다. 이 시드층(54a)은 후술하는 제 1Au 도금층을 형성할 때에 급전층으로서 사용된다.

다음에, 도 18에 도시한 제 12공정에서, 시드층(54a)의 표면 중, 후에 들보부(53)가 되는 부분의 전단 및 후단 부분에, 전술한 제 2공정과 동일한 요령으로 리지스트층(57d)을 형성한다.

다음에, 도 19에 도시한 제 13공정에서, 시드층(54a)의 표면 중 리지스트층(57d)으로 덮여 있지 않은 부분에, 도금 처리에 의해 제 1Au 도금층(54b)을 형성한다. 이 제 1Au 도금층(54b)은 후에 형성되는 들보부(53)에서, 접점부(55)와 후단의 고순도 Au 도금층(54c)을 전기적으로 접속하기 위하여 형성된다. Au는 내식성, 접촉 저항치의 경시 변화의 어려움, 땜납 부착성, 본딩성 및 도전성이 우수한 소재이다. 또한, 후술하는 바와 같이 제 1Au 도금층(54b)의 선단측의 표면에는 소정의 크기를 갖는 Ni 도금층(54d)이 형성되기 때문에, 소정의 기계적 강도가 요구된다. 그러므로, 이 제 1Au 도금층(54b)을 형성하는 재료로서 금에 Ni나 Co, Cu 등의 이종 금속이 첨가됨으로써, Au 도금층(54d)의 경도가 Hv 130~200까지 증대되고 있다.

다음에, 도 20에 도시한 제 14공정에서, 리지스트층(57d) 중, 후에 형성되는 들보부(53)의 선단측(도 20에서의 우측)의 부분에 연속하여, 전술한 제 2공정과 동일한 요령으로 리지스트층(57e)이 형성된다.

다음에, 도 21에 도시한 제 15공정에서, 제 1Au 도금층(54b)의 표면 중, 리지스트층(57d),(57e)에 덮여 있지 않은 부분에, 고순도 Au 도금층(54c)을 형성한다. 이 고순도 Au 도금층(54c)은 후공정에서 본딩이 가능하고, 또한 높은 도전성을 갖도록 제 1Au 도금층(54b)보다도 Au의 순도가 높은 99.99% 이상의 고순도 Au로 형성된다.

다음에, 도 22에 도시한 제 16공정에서, 리지스트층(57d),(57e)을 전술한 제 4공정과 동일한 요령으로 제거한다.

다음에, 도 23에 도시한 제 17공정에서, 제 1Au 도금층(54b)의 선단 부분(55)으로부터, 시드층(54a)의 표면에 걸친 부분을 제외한 부분에, 전술한 제 2공정과 동일한 요령으로, 리지스트층(57f)을 형성한다. 한편, 리지스트층(57f)을 시드층(54a)의 선단 부분으로서, 제 1Au 도금층(54b)의 선단으로부터 떨어진 부분을 제외한 부분에 형성하여도 좋다.

여기서, 다음에 설명하는 제 18공정에서 형성되는 Ni 도금층(54d)은 Ni 도금층(54d)을 베이스로서 접점부(55)가 형성된 때에, 접점부(55)를 통하여 IC 디바이스와 실리콘 핑거 콘택터(50)가 충분한 전기적 접촉을 수행할 정도로 크게 형성될 필요가 있다. 즉, Ni 도금층(54d)은 접점부(55)에 소정의 크기를 제공하기 위하여 형성된다. 그리고, Ni 도금층(54d)의 크기는 리지스트층(57f)의 두께에 의해 조정된다. 그러므로, 리지스트층(57f)은 Ni 도금층(54d)이 접점부(55)를 형성하는데 충분한 크기를 갖는 정도로 두껍게 형성될 필요가 있다.

다음에, 도 24에 도시한 제 18공정에서, 실리콘 웨이퍼(56)의 표면 중 리지스트층(57f)에 덮여 있지 않은 부분에, 도금 처리에 의해 제 1Au 도금층(54b)의 선단 부분으로부터 시드층(54a)의 표면에 걸쳐, Ni 도금층(54d)을 형성한다. 이 Ni 도금층(54d)은 제 1Au 도금층(54b)의 선단의 각부 주변에 형성되기 때문에, 소정의 곡률을 갖는다.

다음에, 도 25에 도시한 제 19공정에서, 리지스트층(57f)을 전술한 제 4공정과 동일한 요령으로 제거한다.

다음에, 도 26에 도시한 제 20공정에서, 소정의 간격을 비워 Ni 도금층(54d) 을 둘러싸도록 하여, 전술한 제 2공정과 동일한 요령으로 리지스트층(57g)을 형성한다.

다음에, 도 27에 도시한 제 21공정에서, 실리콘 웨이퍼(56)의 도 26에서의 상측 표면 중 리지스트층(57g)에 덮여 있지 않은 부분에, Ni 도금층(54d)을 덮도록 제 2Au 도금층(54e)을 형성한다. 이 제 2Au 도금층(54e)은 다음에 설명하는 제 22공정에서 Ni 도금층(54d)을 Rh 도금액으로부터 보호하기 위하여 형성된다.

다음에, 도 28에 도시한 제 22공정에서, 제 2Au 도금층(54e)의 표면 중 리지스트층(57g)에 덮여 있지 않은 부분에, Rh 도금층(54f)을 형성한다. Rh 도금층(54f)은 경도가 Hv 800~1000로 지극히 높고, 내식성도 우수한 도금층이다. 그러므로, Rh 도금층(54f)은 특히 장기간 안정된 접촉 저항 및 내마모성이 요구되는 접점부(55)를 구성하는 재료로서 호적하다.

이렇게 하여, 실리콘 핑거 콘택터(50)의 접점부(55)가 형성된다. 이 접점부(55)가 있음으로써, 시험시 연약한 Au로 구성되는 제 1Au 도금층(54b)과 IC 디바이스가 직접 접촉하지 않게 된다. 그러므로, 제 1Au 도금층(54b)의 타격을 방지할 수가 있다.

한편, 본 실시 형태에서는 접점부(55)의 최표면에 Rh 도금층을 형성하였지만, 본 발명에서는 이에 한정되지 않고, Pt, Ru, Pd 및 Ir 등, 경도가 높고, 내식성이 우수한 도전성 재료라면 호적하게 사용할 수 있다. 또한, 도 5에 도시한 Rh 도금층의 형상과, 도 28에 도시한 Rh 도금층의 형상이, Rh 도금층이 접점부(55)의 전체를 덮고 있는지의 여부에 따라 다르지만, 도 28에 도시한 형상의 쪽이 공정수 를 저감할 수 있다.

다음에, 도 29에 도시한 제 23공정에서, 리지스트층(57g)을 전술한 제 4공정과 동일한 요령으로 제거한다.

다음에, 도 30에 도시한 제 24공정에서, 도금 처리시에 필요했던 시드층(54a) 중 노출된 부분을 제거하기 위하여 밀링 처리를 수행한다. 이 밀링 처리는 진공 챔버 내에서 아르곤 이온을 실리콘 웨이퍼(56)에 충돌시킴으로써 수행된다. 시드층(54a)은 다른 막 구조와 비교하여 얇기 때문에, 이 밀링 처리에 의해 최초로 제거된다. 시드층(54a)의 노출 부분이 제거되면 밀링 처리는 종료된다.

다음에, 도 31에 도시한 제 25공정에서, 접점부(55)가 형성된 실리콘 웨이퍼(56)의 표면 중, Si층(56b)이 노출된 부분을 제외하고, 전술한 제 2공정과 동일한 요령으로 리지스트층(57h)을 형성한다.

다음에, 도 32에 도시한 제 26공정에서, 리지스트층(57h)이 형성된 측으로부터 DRIE 처리에 의한 에칭이 수행되어, Si층(56b)이 핑거 모양(빗 모양)으로 정형된다. 이 DRIE 처리에 의한 실리콘 웨이퍼(56)의 정형은 SiO₂층(56c)이 스톱층으로서 기능하기 때문에 Si층(56d)에는 도달하지 않는다.

한편, 이 에칭은 들보부(53)의 스캘럽치(에칭에 의해 형성된 측벽면의 요철의 거칠기)가 100nm 이하가 되도록 수행된다. 이것은 들보부(53)가 IC 디바이스의 시험시에 탄성 변형되는 때에 응력에 의해 측벽 부분의 표면 형상이 거친 부분으로부터 크랙이 발생되어 파손되는 것을 효과적으로 방지하기 때문이다.

다음에, 도 33에 도시한 제 27공정에서, 리지스트층(57h)이 전술한 제4공정과 동일한 요령으로 제거된다.

다음에, 도 34에 도시한 제 28공정에서, 접점부(55)가 형성된 실리콘 웨이퍼(56)의 표면 전체에 폴리이미드층(58)이 형성된다. 폴리이미드는 내열성, 내침식성, 절연성 및 기계적 강도가 지극히 우수한 물질이다. 이 폴리이미드층(58)은 폴리이미드 전구체를 스핀 코터나 스프레이 코터 등을 사용하여 웨이퍼(56)의 표면 전체에 도포한 후, 200℃ 이상의 가열에 의해, 또는 촉매를 사용하여 이미드화시킴으로써 형성된다. 이 후의 제 29 및 제 30공정에서 수행되는 관통 에칭에 의해 실리콘 핑거 콘택터(50)의 들보부(53)가 완전하게 핑거 모양(빗 모양)으로 형성된다. 이때, 폴리이미드층(58)이 없으면, 실리콘 웨이퍼(56)가 겨우 관통한 시점에서 관통공으로부터 DRIE 장치의 스테이지가 노출된다. 그리고, 스테이지가 노출되면, 스테이지측으로부터 웨이퍼(56)에 내뿜어지는 냉각 가스가 관통공으로부터 누출되어, 웨이퍼(56)를 충분하게 냉각할 수 없게 된다. 또한, 관통공으로부터 스테이지가 노출되면, DRIE 처리에 의해 스테이지 본체가 타격을 받는다.

그러므로, 냉각 가스의 누출과, 스테이지 본체로의 타격을 방지할 목적으로, 제 28공정에서 폴리이미드층(58)이 형성된다.

다음에, 도 35에 도시한 제 29공정에서, 폴리이미드층(58)이 형성된 면의 반대측으로부터 DRIE 처리에 의한 에칭이 수행된다. 이 DRIE 처리에 의한 Si층(56d)의 침식은 SiO₂층(56c)이 스톱층으로서 기능하기 때문에 Si층(56b)에는 도달하지 않 는다.

다음에, 도 36에 도시한 제 30공정에서, SiO₂층(56c),(56e)에 대하여 RIE(Reactive Ion Etching) 처리를 수행하여, SiO₂층(56c),(56e)을 제거한다. 이에 따라, 실리콘 핑거 콘택터(50)의 들보부(53)가 완전하게 핑거 모양(빗 모양)으로 형성된다. 그리고, 불필요하게 된 폴리이미드층(58)은 강알카리성의 박리액에 의해 제거된다.

한편, 본 실시 형태에서는 폴리이미드 전구체를 직접 웨이퍼(56)에 도포한 후 이미드화시킴으로써 폴리이미드층(58)을 얻었다. 그러나, 본 발명에서는 이에 한정되지 않고, 폴리이미드층(58)으로서 알카리 가용성 점착제를 사용하여, 폴리이미드 필름을 웨이퍼(56)에 첩부하여도 좋다. 이 경우, 폴리이미드층(58)이 불필요하게 된 때에는 알카리성 박리액을 사용함으로써 폴리이미드 필름은 신속하게 제거된다.

또한, 본 실시 형태에서는 들보부(53)의 형성을 위한 관통 에칭을 RIE 처리에 의해 수행하였지만, 본 발명에서는 이에 한정되지 않고 보슈법 등을 사용하여도 좋다.

다음에, 도 37에 도시한 제 31공정에서, 폴리이미드층(58)이 제거된, 실리콘 핑거 콘택터(50)의 접점부(55)가 형성되어 있는 면(들보부(53)의 상면)에, 발포 박리 테이프(59)를 첩부하여 다이싱을 수행한다.

이 다이싱은 실리콘 핑거 콘택터(50)가 다수 조립된 실리콘 웨이퍼(56)를 절 단함으로써, 실리콘 핑거 콘택터(50)를 프로브 기판(41)에 실장되는 형상으로 분리하기 위하여 수행된다.

이 발포 박리 테이프(59)는 이 다이싱의 때에 들보부(53)가 굽히지 않도록 수압에 의해 실리콘 핑거 콘택터(50)를 보호하기 위하여 첩부된다.

발포 박리 테이프(59)는 PET를 함유하는 기재 테이프의 편면에, UV 조사에 의해 발포되는 UV 발포성 점착제가 도포되어 구성되어 있다. UV 발포성 점착제는 UV 미조사의 상태에서는 실리콘 기판 등에 점착되지만, UV가 조사되면 발포된다. 그리고, UV 발포성 점착제와 실리콘 기판 등의 접촉 면적이 감소함으로써, 발포 박리 테이프(59)의 점착력이 저하된다. 그러므로, UV 조사 후에 의해 발포 박리 테이프(59)는 실리콘 기판 등으로부터 용이하게 벗겨지는 상태가 된다.

이와 같은 다이싱을 경유하여, 도 5에 도시한 실리콘 핑거 콘택터(50)가 완성된다.

다음에, 도 38에 도시한 제 32공정에서, 다이싱된 실리콘 핑거 콘택터(50)의 취급을 용이하게 하기 위하여, 실리콘 핑거 콘택터(50)의 발포 박리 테이프(59)가 첩부된 면과 반대측의 면(베이스부(51)의 하면)에, UV 박리형 테이프(60)를 첩부한다.

UV 박리형 테이프(60)는 폴리올레핀을 함유하는 기판 테이프의 편면에, UV 조사에 의해 경화하는, 아크릴을 함유하는 UV 경화형 점착제가 도포되어 형성되어 있다. UV 경화형 점착제는 UV 미조사의 상태에서는 점착성을 갖고 실리콘 기판 등에 점착하지만, UV가 조사되면 경화하여, 점착력을 잃는 성질을 갖는다. 그러므로, UV 박리형 테이프(60)는 UV 조사에 의해 실리콘 기판 등으로부터 용이하게 벗겨진다.

다음에, 도 39에 도시한 제 33공정에서, 발포 박리 테이프(59)에 UV를 조사함으로써, 발포 박리 테이프(59)의 UV 발포성 점착제를 발포시켜, 발포 박리 테이프(59)를 실리콘 핑거 콘택터(50)로부터 벗긴다.

다음에, 실리콘 핑거 콘택터(50)를 도시하지 않은 픽업 장치에 의해 픽업한다. 이 때, 픽업 장치에 의해 실리콘 핑거 콘택터(50)를 홀드한 상태에서 UV 경화형 박리 테이프(60)측에 UV를 조사함으로써, UV 경화형 박리 테이프(60)가 실리콘 핑거 콘택터(50)로부터 벗겨진다.

다음에, 픽업 장치가 실리콘 핑거 콘택터(50)를 프로브 카드(40)의 소정의 위치에 배치한다. 그리고, 그 위치에서 실리콘 핑거 콘택터(50)가 접착제에 의해 프로브 카드(40)에 고정된다.

이와 같이 하여, 본 실시 형태에서의, 실리콘 핑거 콘택터(50)를 탑재한 프로브 카드(40)가 완성된다.

한편, 이상 설명한 실시 형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시 형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물을 포함하는 취지이다.

예컨대, 본 실시 형태에서는 실리콘 핑거 콘택터(50)는 도 6에 도시한 바와 같은 끝이 가는 사주 모양의 들보부(53)를 구비하고 있지만, 본 발명에서는 들보 부(53)의 형상은 이에 한정되지 않는다. 도 40A 및 40B에 도시한 바와 같이, 들보부(53)가 직주 모양이고, 그 선단에 접점부(55)가 설치되어 있어도 좋다. 또한, 도 40A 및 40B에 도시한 바와 같이, 들보부(53)의 후단측도 선단측과 동일한 굵기로 절결함으로써, 콘택터의 고주파 특성을 향상시키면, 탄성 변형시에 응력을 분산시켜 탄성 한계를 끌어올릴 수가 있다.

또한, 상술한 실시 형태에서는 접점부(55)를 Ni 도금층(54d), 제 2Au 도금층(54e) 및 Rh 도금층(54f)의 3층으로 구성하였지만, 본 발명에서는 특별히 한정되지 않는다. 예컨대, 도 41에 도시한 바와 같이, Ni 도금층(54d)과 제 1Au 도금층(54b)의 접촉 부분만을 덮도록 Rh 도금층(54f)을 형성하여도 좋고, 이에 따라 제 1Au 도금층(54b)에 대한 Ni 도금층(54d)의 밀착성을 향상시킬 수가 있다.

Claims

피시험 전자부품의 테스트에 즈음하여, 상기 피시험 전자부품과의 전기적인 접속을 확립하기 위하여, 상기 피시험 전자부품에 설치된 입출력 단자에 접촉하는 콘택터로서,

후단측이 베이스부에 설치되고, 선단측이 상기 베이스부로부터 돌출되어 있는 들보부의 적어도 일부를 구성하고 있는 실리콘층과,

상기 실리콘층 상에 형성된 절연층과,

상기 절연층 상에 형성된 도전층을 구비하고 있는 것을 특징으로 하는 콘택터.
청구항 1에 있어서,

상기 도전층은,

상기 절연층 상에 형성된 시드층과,

상기 시드층 상에 형성된 제 1Au 도금층을 포함하는 것을 특징으로 하는 콘택터.
청구항 1 또는 2에 있어서,

상기 콘택터는 상기 도전층의 선단에 위치하여 상기 피시험 전자부품의 입출력 단자와 접촉하는 접점부를 더 구비하고 있는 것을 특징으로 하는 콘택터.
청구항 3에 있어서,

상기 접점부의 적어도 표면은 제 1Au 도금층을 구성하는 Au보다도 단단한 도전성 재료로 구성되어 있는 것을 특징으로 하는 콘택터.
청구항 3 또는 4에 있어서,

상기 접점부는 곡면 모양으로 형성되어 있는 것을 특징으로 하는 콘택터.
청구항 3 내지 5 중 어느 한 항에 있어서,

상기 접점부는 상기 도전층보다도 솟아 오른 것을 특징으로 하는 콘택터.
청구항 3 내지 6 중 어느 한 항에 있어서,

상기 접점부는 Ni로 구성되는 제 1도금층을 갖는 것을 특징으로 하는 콘택터.
청구항 7에 있어서,

상기 접점부는 적어도 상기 제 1도금층과 상기 도전층의 접촉 부분을 덮는, 제 2도금층을 갖는 것을 특징으로 하는 콘택터.
청구항 8에 있어서,

상기 제 2도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되는 것을 특징으로 하는 콘택터.
청구항 8에 있어서,

상기 제 2도금층은 상기 제 1도금층 전체를 덮고 있고,

상기 접점부는 상기 제 2도금층을 덮는 제 3도금층을 더 갖는 것을 특징으로 하는 콘택터.
청구항 10에 있어서,

상기 제 2도금층은 Au로 구성되고,

상기 제 3도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되는 것을 특징으로 하는 콘택터.
청구항 1 내지 11 중 어느 한 항에 있어서,

상기 절연층의 두께가 1㎛ 이상인 것을 특징으로 하는 콘택터.
청구항 2 내지 12 중 어느 한 항에 있어서,

상기 도전층은 상기 제 1Au 도금층 상에 형성된 제 2Au 도금층을, 상기 들보부의 후단측에 구비하고 있고,

상기 제 2Au 도금층에서의 Au의 순도는 상기 제 1Au 도금층에서의 Au의 순도 보다도 높은 것을 특징으로 하는 콘택터.
피시험 전자부품의 테스트에 즈음하여 반도체 웨이퍼에 조립된 피시험 전자부품의 입출력 단자에 전기적으로 접촉하는 프로브침과,

상기 프로브침이 다수 실장된 기판을 구비한 프로브 카드로서,

상기 프로브침은 청구항 1 내지 13 중 어느 한 항에 기재된 콘택터로 구성되어 있는 것을 특징으로 하는 프로브 카드.
반도체 웨이퍼 상에 형성된 반도체 디바이스를 시험하기 위한 전자부품 시험장치로서,

청구항 14에 기재된 프로브 카드와,

상기 프로브 카드에 전기적으로 접속된 테스트 헤드와,

상기 프로브 카드에 대하여 상기 반도체 웨이퍼를 상대 이동시키는 프로버를 구비한 것을 특징으로 하는 전자부품 시험장치.
피시험 전자부품의 테스트에 즈음하여, 상기 피시험 전자부품과의 전기적인 접속을 확립하기 위하여, 상기 피시험 전자부품에 설치된 입출력 단자에 접촉하는 콘택터의 제조방법으로서,

실리콘 웨이퍼를 에칭 처리함으로써, 후단부가 베이스부에 설치되고, 선단측이 상기 베이스부로부터 돌출되어 있는 들보부의 적어도 일부를 구성하고 있는 실 리콘층을 형성하는 실리콘층 형성 스텝과,

상기 실리콘층의 상면에 절연층을 형성하는 절연층 형성 스텝과,

상기 절연층 상에 도전층을 형성하는 도전층 형성 스텝을 구비한 것을 특징으로 하는 콘택터의 제조방법.
청구항 16에 있어서,

상기 도전층 형성 스텝은,

상기 절연층 상에 시드층을 형성하는 시드층 형성 스텝과,

상기 시드층 상에 제 1Au 도금층을 형성하는 제 1Au 도금층 형성 스텝을 포함하는 것을 특징으로 하는 콘택터의 제조방법.
청구항 16 또는 17에 있어서,

상기 도전층의 선단에 IC 디바이스의 입출력 단자와 접촉하는 접점부를 형성하는 접점부 형성 스텝을 더 구비한 것을 특징으로 하는 콘택터의 제조방법.
청구항 18에 있어서,

상기 접점부의 적어도 표면을, 제 1Au 도금층을 형성하는 Au보다도 단단한 도전성 재료로 구성하는 것을 특징으로 하는 콘택터의 제조방법.
청구항 18 또는 19에 있어서,

상기 접점부 형성 스텝은, 적어도 상기 제 1Au 도금층의 선단 부분으로부터 상기 시드층의 표면에 걸쳐 Ni 도금 처리함으로써, Ni로부터 구성되는 곡면 모양의 제 1 도금층을 형성하는 제 1도금 스텝을 포함하는 것을 특징으로 하는 콘택터의 제조방법.
청구항 20에 있어서,

상기 접점부 형성 스텝은 적어도 상기 제 1도금층과 상기 도전층의 접촉 부분을 덮도록 도금 처리하여, 제 2도금층을 형성하는 제 2도금 스텝을 포함하는 것을 특징으로 하는 콘택터의 제조방법.
청구항 21에 있어서,

상기 제 2도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되는 것을 특징으로 하는 콘택터의 제조방법.
청구항 21에 있어서,

상기 제 2도금 스텝에서, 상기 제 1도금층의 전체를 덮도록 상기 제 2도금층을 형성하고,

상기 접점부 형성 스텝은 제 2도금층을 도금 처리함으로써 제 3도금층을 형성하는 제 3도금 스텝을 더 포함하는 것을 특징으로 하는 콘택터의 제조방법.
청구항 23에 있어서,

상기 제 2도금층은 Au로 구성되고,

상기 제 3도금층은 Rh, Pt, Ru, Pd 또는 Ir로 구성되는 것을 특징으로 하는 콘택터의 제조방법.
청구항 23 또는 24에 있어서,

상기 제 2도금 스텝에서 사용되는 리지스트를 제거하지 않고, 상기 제 2도금 스텝과 상기 제 3도금 스텝을 연속하여 실시하는 것을 특징으로 하는 콘택터의 제조방법.
청구항 16 내지 25 중 어느 한 항에 있어서,

상기 시드층에 대하여 밀링 처리를 수행함으로써, 상기 시드층의 노출 부분을 제거하는 밀링 스텝을 더 구비한 것을 특징으로 하는 콘택터의 제조방법.
청구항 16 내지 26 중 어느 한 항에 있어서,

상기 실리콘층 형성 스텝에서, 상기 실리콘층의 스캘럽치가 100nm 이하가 되도록, 상기 에칭 처리가 수행되는 것을 특징으로 하는 콘택터의 제조방법.
청구항 16 내지 27 중 어느 한 항에 있어서,

상기 들보부의 상면에 리지스트로서 폴리이미드층을 형성하고, 상기 에칭 처 리가 상기 실리콘층의 하면측으로부터 수행되는 것을 특징으로 하는 콘택터의 제조방법.
청구항 28에 있어서,

상기 폴리이미드층은 상기 들보부의 상면에 폴리이미드 전구체층을 형성한 후, 상기 폴리이미드 전구체층을 이미드화시킴으로써 형성되는 것을 특징으로 하는 콘택터의 제조방법.
청구항 28에 있어서,

상기 폴리이미드층은 상기 들보부의 상면에 점착제를 사용하여 폴리이미드 필름을 첩부함으로써 형성되는 것을 특징으로 하는 콘택터의 제조방법.
청구항 16 내지 30 중 어느 한 항에 있어서,

상기 들보부의 상면에 제 1테이프를 첩부하는 제 1첩부 스텝과,

상기 제 1테이프가 상기 들보부의 상면에 첩부된 상태에서 상기 실리콘 웨이퍼를 절단하는 절단 스텝을 더 구비한 것을 특징으로 하는 콘택터의 제조방법.
청구항 31에 있어서,

상기 제 1테이프는 자외선을 조사함으로써 점착제가 발포되는 자외선 발포 테이프이고, 자외선을 조사함으로써 상기 제 1테이프를 박리하는 제 1박리 스텝을 더 구비한 것을 특징으로 하는 콘택터의 제조방법.
청구항 31 또는 32에 있어서,

상기 베이스부의 하면에 제 2테이프를 첩부하는 제 2첩부 스텝을 더 구비한 것을 특징으로 하는 콘택터의 제조방법.
청구항 33에 있어서,

상기 제 2테이프는 자외선을 조사함으로써 점착제가 경화되는 자외선 박리형 테이프이고, 자외선을 조사함으로써 상기 제 2테이프를 박리하는 제 2박리 스텝을 더 구비한 것을 특징으로 하는 콘택터의 제조방법.
청구항 16 내지 34 중 어느 한 항에 있어서,

상기 실리콘층은 1kΩ·m 이상의 저항률을 갖는 것을 특징으로 하는 콘택터의 제조방법.