JP2840544B2 - 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 - Google Patents

検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法

Info

Publication number
JP2840544B2
JP2840544B2 JP6127345A JP12734594A JP2840544B2 JP 2840544 B2 JP2840544 B2 JP 2840544B2 JP 6127345 A JP6127345 A JP 6127345A JP 12734594 A JP12734594 A JP 12734594A JP 2840544 B2 JP2840544 B2 JP 2840544B2
Authority
JP
Japan
Prior art keywords
substrate
conductive
test
protruding
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6127345A
Other languages
English (en)
Other versions
JPH0786346A (ja
Inventor
ウォーレン・エム・フォーンワース
マルコム・グリーフ
ガーテジュ・エス・サンデュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH0786346A publication Critical patent/JPH0786346A/ja
Application granted granted Critical
Publication of JP2840544B2 publication Critical patent/JP2840544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、検査プローブ、半導体
集積回路の動作可能性（ｏｐｅｒａｂｉｌｉｔｙ）を検
査するため当該集積回路を有する半導体基板の導電性検
査パッドと係合する方法及び装置、及び当該装置を形成
する方法とに関する。
【０００２】
【従来の技術】本発明はマルチチップモジュールに係わ
る要求と課題とから展開されてきた。もっとも本発明は
回路検査および検査装置の構造とに係わるその他の技術
にも適用しうる。電子装置の開発およびパッケージング
において過去５０年間顕著な進歩が見られた。集積回路
密度は著しい速度で増大し、かつ増大し続けている。し
かしながら、１９８０年代では、集積回路の密度の増大
がチップ内に形成された回路の外部の相互接続回路の密
度の対応する増大と整合しなかった。「マルチチップモ
ジュール」技術を含め多くの新規なパッケージング技術
が出現してきた。
【０００３】多くの場合、マルチチップモジュールは、
新規の基板集積回路を設計することよりも、より速く、
かつより安価に製作することができる。マルチチップモ
ジュール技術は密度が増大するため有利である。密度が
増大することは、その他の手段では対応しえない信号伝
播速度および全体のデバイス重量における等価の改善を
もたらす。現在のマルチチップモジュール構造は典型的
には、一連の集積回路要素が直接接着されるプリント回
路ボード基板から構成されている。
【０００４】多くの半導体チップ製作方法は個々のダイ
を保護性のカプセル封じ（ｅｎｃａｐｓｕｌａｔｅｄ）
材料でパッケージングする。電気的接続は回路ボードの
ソケットに差し込むようにされた外部のピンリードに対
してワイヤボンドまたはテープによって行われる。しか
しながら、マルチチップモジュール構造を用いれば、非
カプセル封じ（ｎｏｎ−ｃａｐｓｕｌａｔｅｄ）のチッ
プあるいはダイが、典型的には接着剤を用いて基板に固
定され、外部で露出されたボンディングパッドを有して
いる。次に、パッケージングされていないチップ（ｕｎ
ｐａｃｋａｇｅｄ ｃｈｉｐ）（以下「非パッケージン
グチップ」という）のボンディングパッドと、基板上に
電気リードとの間でワイヤボンド、あるいはその他のボ
ンディングがなされる。
【０００５】
【発明が解決しようとする課題】マルチチップモジュー
ルダイの完全性（ｉｎｔｅｇｒｉｔｙ）／信頼性検査の
多くは、チップが完全に構成されるまでは行われない。
出荷に先立って、可成りの信頼性検査を行う必要があ
る。一局面においては、既存の技術は、必要な種々の検
査を実行するために、ダイのワイヤパッドに仮ワイヤボ
ンディングを行う。しかしながら、これは作業量が少し
であり（ａ ｌｏｗ−ｖｏｌｕｍｅ ｏｐｅｒａｔｉｏ
ｎ）、さらに検査用ボンディングワイヤを最終的に取り
外すことを要する。このため取り返しのつかない損傷に
連がり、チップを確実に台無しにする可能性がある。
【０００６】別の従来技術による技術ではチップ上の種
々ボンディングパッドと物理的に係合するよう整合され
た一連の先の尖ったプローブを用いている。所望する電
気接続を提供するよう各ボンディングパッドに１個のプ
ローブが提供されるべく設けられる。このような検査に
係わる１つの欠点は、ピンが時折意に反してボンディン
グパッドを貫通したり、ボンディングパッドにかき傷を
つけチップを損傷させる可能性があることである。
【０００７】半導体回路の動作可能性検査に係わるこれ
ら、およびその他の欠点を排除することが望ましい。
【０００８】
【課題を解決するための手段】本発明の一局面によれ
ば、集積回路の動作可能性を検査するために、当該集積
回路を有する半導体基板の導電性検査パッドと係合プロ
ーブを係合する方法は、前記半導体基板の単一の検査パ
ッドと係合するよう相互に対して近接して配置されてい
る複数の導電性突出頂部の群を含む外面を有する係合プ
ローブを設けるステップと、前記頂部の群を前記半導体
基板の前記単一の検査パッドと係合するステップとを備
える。
【０００９】本発明の別の局面によれば、集積回路の動
作可能性を検査するために、当該集積回路を有する半導
体の基板の導電性検査パッドと係合する検査装置を形成
する方法は、前記半導体基板上に第１の材料の局部的で
実質的に平坦な外面を提供するステップと、その下に位
置する第１の材料を実質的にマスキングしうる第２の材
料の層を前記第１の材料の実質的に平坦な外面の上に設
けるステップと、前記第１の材料を選択的に外方に露出
し、各々中心を有する群の離散した第１の材料のマスキ
ングブロックであって、前記検査装置が電気的に接続す
るようにされている所定の単一の検査パッドの範囲内に
入るように前記群の各中心が相互に対して十分近接して
配置されている離散した第１の材料のマスキングブロッ
クの群を形成するため第２の材料の層をパターンニング
しかつエッチングするステップと、前記検査装置が電気
的に接続するようされている前記所定の検査パッドの範
囲内に入る群を形成する突出頂部を、前記マスキングブ
ロックの中心において当該マスキングブロックの下に形
成するステップと、前記の露出ステップの後前記基板か
ら前記離散した第１の材料のマスキングブロックを除去
するステップと、前記突出頂部を導電性とするステップ
とを備える。
【００１０】本発明の更に別の局面によれば、集積回路
を有する基板の導電性検査パッドと電気的に結合する検
査装置であって、前記基板の前記集積回路の動作可能性
を検査するため前記基板の検査パッドと係合する検査装
置は、検査基板と、半導体基板から作られ且つ前記検査
基板から突出し、前記集積回路と結合される単一の検査
パッドと係合するよう形成された係合ブローブであっ
て、前記単一の検査パッドと集合的に係合するに十分相
互に対して近接して配置されている複数の導電性突出頂
部の群を含む外面を有する係合プローブとを備える。本
発明のまた別の局面によれば、集積回路を有する半導体
基板の当該集積回路の動作可能性を検査するため前記半
導体基板の導電性検査パッドと係合する検査装置におい
て、検査基板と、前記検査基板から突出して、前記半導
体基板に形成された集積回路を有する半導体基板上の単
一の検査パッドと係合する係合ブローブであって、前記
単一の検査パッドと係合するためナイフエッジラインの
形状に形成され且つ配置された外面を有する係合プロー
ブとを備える。本発明の更にまた別の局面によれば、集
積回路の動作可能性を検査するために、当該集積回路を
有する基板の導電性検査パッドと係合プローブを係合す
る方法は、相互に対して近接して配置されている複数の
導電性突出頂部を有する係合プローブを設けるステップ
と、前記複数の導電性突出頂部のうちの複数個が少なく
とも１つの検査パッドと係合するところの関連する集積
回路を有する当該少なくとも１つの検査パッドと前記複
数の導電性突出頂部を係合するステップとを備える。本
発明の別の局面によれば、集積回路の動作可能性を検査
するために、当該集積回路を有する基板の導電性検査パ
ッドと係合する検査装置を形成する方法は、基板を設け
るステップと、係合プローブを前記基板に形成するステ
ップと、検査装置が電気的に接続するのに適合された少
なくとも１つの単一の検査パッドの範囲内に位置するよ
う相互に対して十分近接して配置された複数の導電性突
出頂部を前記係合プローブに形成するステップとを備え
る。本発明のまた別の局面によれば、検査装置は、半導
体基板から作られ、且つ尖った突出頂部を有する係合プ
ローブであって、当該尖った突出頂部の上に導電性層が
形成されている、係合プローブを備える。本発明の更に
別の局面によれば、検査装置は、単一の検査パッドと係
合するよう配置されナイフエッジラインを成す外面を有
する係合プローブを備える。
【００１１】
【実施例】まず本発明による検査装置を形成する方法に
ついて説明し、次に検査装置の構造について説明する。
図１は、好ましくは単結晶シリコンからなるバルク基板
１２の半導体基板断片１０を示す。基板１２は、第１の
材料からなる局部的に概ね平坦な外面１４を含む。以下
説明する好適実施例においては、第１の材料は、バルク
基板１２の材質から構成され、従ってシリコンである。
第２の材料の層１６が第１の材料の平坦な外面１４上に
設けられている。第２の材料の成分は、半導体基板が酸
化状態に露出されると、その下に位置する第１の材料を
酸化に対して実質的にマスキングしうるものが選択され
る。下に位置する第１の材料がシリコンからなる場合、
好ましい第２の材料の一例はＳｉ3Ｎ4である。層１６の
典型的な厚さは約５００オングストロームから約３００
０オングストロームであって、約１６００オングストロ
ームが好ましい。
【００１２】図２および図３を参照すれば、第２の材料
の層１６は第１の材料を選択的に外方に露出し、かつ離
散した第１の材料のマスキングブロック１８，２０，２
４，２６の一群を形成するようパターンニングされ、か
つエッチングされている。説明を続けると、一群の離散
した第１の材料のマスキングブロックはそれぞれの中心
を有している。各ブロック１８，２０，２４および２６
を示す図２の測鉛線（ｌｅａｄ ｌｉｎｅ）は各ブロッ
クの横方向中心を直接指している。一群のブロックの各
中心は、それらの中心が、検査のために本検査装置が最
終的に電気的に接続する所定の単一の検査パッドの範囲
内に来るよう相互に対して十分近接して位置している。
このことは以下の説明から明らかとなる。
【００１３】図３から判るように、マスキングブロック
１８，２０，２４および２６は、他のマスキングブロッ
ク／ライン２８，３０，３２及び３４と一体接合されて
いるラインあるいはランナ（ｒｕｎｎｅｒ）の形態でパ
ターンニングされている。図示のように、ブロック／ラ
インは、相互に接続されて第１の多角形３６と第２の多
角形３８とを形成し、多角形３８は完全に多角形３６の
内側に受け入れられている。多角形３６，３８は、マス
キングブロックの群４１を構成し、その範囲が、本検査
装置が検査のために最終的に電気的に接続される所定の
単一の検査パッドの領域内に来る。
【００１４】図４を参照すれば、半導体基板１０は、第
１の材料の露出された外面を酸化させるに有効な酸化条
件に対して露出される。そのため群４３を形成する突出
頂部４０，４２，４４および４６を形成するように十分
な量の第１の材料をある程度等方的に酸化し、当該群は
好ましくは窒化層１６をパターンニングする結果、本検
査装置が電気的に接続する所定の単一検査パッドの範囲
内に来る。そのため図示した酸化層４８を生成する。前
記の効果を発生させる酸化条件の例は湿式酸化であり、
これにより酸素はＨ2Ｏを介して泡立ちされ、一方基板
は９５０℃の温度に露出される。
【００１５】図５を参照すれば、酸化された第１の材料
４８は基板から剥離される。そのような剥離を行うため
の条件の例は、熱（ｈｏｔ）Ｈ3ＰＯ4の湿式エッチング
を含む。その後第１の材料の離散したマスキングブロッ
ク１８，２０，２４，２６，２８，３０，３２及び３４
が基板から除去される。その下に位置するシリコンの頂
部に対して選択的な要領で前記剥離を行う条件の例は室
温でのＨＦ湿式エッチングを含む。図６を参照すれば、
パターンニング、エッチング、露出および剥離のステッ
プにより、４０，４２，４４，４６，４８，５０，５２
及び５４の番号が付され、かつ多数のナイフエッジライ
ンの形態をしている突出頂部をマスキングブロックの中
心においてマスキングブロックの下方で形成する。ナイ
フエッジラインが、相互に接続されて図示した多角形３
６，３８を形成する。頂部と、これに対応するナイフエ
ッジラインすなわちピラミッド形の多角形とは、以下の
説明から明らかになるように、本検査装置が係合する単
一の検査パッドの範囲内に来るように寸法を有しかつ十
分に近接して配置されている。
【００１６】マスキングブロックの中心においてマスキ
ングブロックの下方で突出頂部を形成するために他の方
法も利用することができる。一例としては、図４に示す
ステップの代わりに湿式あるいは乾式等方性エッチング
を用いることができる。そのようなエッチングは、面積
とか領域の場合エッチングのための露出時間が長いの
で、頂部を形成するためにマスキングブロックの下方か
ら直接材料をより多くアンダカッティングするという効
果を提供する。
【００１７】再び図５を参照すれば、酸化ステップは共
通の平面５６から突出している図示のような頂部を生成
する。説明を続けると、頂部は、それぞれ先端５８と底
部６０とを有しているものと考えてよく、底部６０が共
通の平面５６と一致している。判りやすくするために、
先端と底部との対は頂部４０，４２のみに関して番号を
付している。隣接する突出頂部の底部６０は、その間で
侵入（ｐｅｎｅｔｒａｔｉｏｎ）停止面６２を定めるに
十分な距離だけ相互に離間している。当該頂部の間の間
隔の例は１マイクロメートルであって、個々の停止面の
長さの例は３〜１０マイクロメートルである。侵入停止
面６２の機能は以下の説明から明らかである。先端５８
と底部６０とは、所定の検査装置が係合する検査パッド
の厚さの約半分となるよう設計することが好ましい突出
距離離して設けられている。
【００１８】図示した突出頂部をさらに鋭くしたり、収
縮させるために多数の酸化および剥離ステップを実行す
ればよい。例えば、再び図４を参照すれば、そのような
多数のステップより得た図示構造は、層４８を剥離し
て、頂部の上方の適所に図示のようなマスキングブロッ
クを残す。次に、基板に別の酸化ステップを施し、それ
により基板の第１の材料１２を下方、並びに頂部の方向
における若干横方向の双方に酸化させ頂部をさらに鋭く
する。次に、その後酸化させた層を基板から剥離し、そ
のため突出平面に対して、より深く鋭い突起を形成す
る。
【００１９】図７を参照すれば、頂部の群４３は、窒化
物マスキング層６４によって被覆され、フォトパターン
ニングされる。図８を参照すれば、シリコン基板１２は
次にマスクされた突出頂部の周りにエッチングされ突出
部６４を形成し、当該突出部６４の外方に突出頂部の群
４３が突出している。次いで、マスキング材は剥離され
る。
【００２０】より典型的には、突出頂部と突出部との多
数の群が設けられ、各群は、特定のチップ上で所定の検
査パッドと係合するようにされている。また、電気的に
接触係合するプローブを作るためにさらにティアリング
（ｔｉｅｒｉｎｇ）を行ってもよい。図９は、各突出部
６４ａ，６４ｂの上部に形成した頂部群４３ａ，４３ｂ
を有する構造を示す。底部６０から先端５８までの典型
的な突出距離は０．５マイクロメートルで、突出部６４
は深さが１００マイクロメートルで、幅が５０マイクロ
メートルである。突出部６４ａ，６４ｂの方は、それぞ
れ細長い突出部６６ａ，６６ｂの頂部に形成されてい
る。このため、以下の説明から明らかなように検査パッ
ドと係合するために効果的な突起プラットフォームを提
供する。
【００２１】次に、突出頂部の群は導電性とされ、検査
機能を提供するように適当な回路と接続される。図１０
から図１３までを参照して、上記のことを行う方法の第
１の例を説明する。まず、図１０を参照すれば、基板
は、それぞれ外方に突出した頂部の群４３ｃ，４３ｄを
有する一対の突出部６４ｃ，６４ｄを含む。フォトレジ
ストの層が基板の上に被着（ｄｅｐｏｓｉｔ）され、図
示のようにフォトレジストブロック６８を提供するよう
パターンニングされる。フォトレジストが、基板の上に
液体として塗布され、まずは基板の谷を充填し、最外方
の突出部をコーティングしない。このように、ブロック
６８を形成するためにフォトレジストは、外方に露出し
た突出頂部の群４３ｃ，４３ｄ並びにそれに隣接した選
択領域７０に対して提供される。フォトレジストブロッ
ク６８はその下に位置する基板の選択された残りの部分
を被覆する。
【００２２】図１１を参照すれば、電流が基板１２に供
給され、金属の層７２を、外方に露出した突出頂部の群
４３ｃ，４３ｄおよび隣接する領域７０上に電気メッキ
する。金属の層７２の材質の例は、電気メッキされたＮ
ｉ，Ａｌ，Ｃｕ等である。基板１２がシリコンからなる
場合の電圧と電流の例は、それぞれ１００Ｖおよび１ミ
リアンペアである。そのような状態においては、フォト
レジストは、効果的な絶縁体として機能し、そのため電
気メッキ技術によって電気的に活性の面においてのみ金
属の被着が行われる。次に、フォトレジストは基板から
剥離され、図１１に示す構造を残し、これはまた、突出
部６４ｃおよび６４ｄの間でバルク基板１２の上に形成
された所望の導電性ランナ７４を含みうる。
【００２３】金属層７２に対する好適材料は、その優れ
た耐酸化性のためプラチナである。残念ながら典型的な
銅あるいは金のボンディングワイヤを直接プラチナにボ
ンディングすることは難しい。従って、介在アルミニウ
ムボンディング個所を設けることが好ましい。図１２を
参照すれば、アルミニウムあるいはアルミニウム合金の
層７６が基板の上にブランケット被着されている。フォ
トレジストの層が、被着され、かつパターンニングされ
てフォトレジストのマスキングブロック７８を形成して
いる。次に基板は、その下に位置するプラチナに対して
選択的にアルミニウム材料がエッチングされる。エッチ
ング条件の一例は、熱Ｈ3ＰＯ4湿式エッチングを含む。
エッチングによりアルミニウムの隆起したボンディング
ブロック８０を残し、その上に図１３で示すようにボン
ディングワイヤ８２が従来の要領でボンディングされ
る。
【００２４】チップの電気試験を行う装置の利用につい
て、図１４を参照して説明を続ける。図１４は、検査さ
れつつあるチップ８５と係合する、図１３に示す検査装
置を示す。チップ８５は、基板部分８６と、外方に露出
されたボンディングパッド８８とを含む。ボンディング
パッド８８のみを外方に露出させて、基板８６とその関
連の回路とが保護されるように保護材料すなわちカプセ
ル封じ材料９０が設けられている。ボンディングパッド
８８はある厚さ「Ａ」を有している。
【００２５】基板１２は、係合プローブ６４ｃ，６４ｄ
が突出している試験基板からなる。当該基板は、チップ
８５の単一の検査パッド８８の範囲に入り、かつ係合す
るよう相互に近接して位置している導電性の頂部の群４
３ｃ，４３ｄを含んでいる。当該頂部は図示のように各
検査パッドと係合する。
【００２６】図示した突出頂部は実際には、「Ａ」の約
半分の距離である、ボンディングパッドの厚さの半分ま
で突出するものである。図５に関して説明した侵入停止
面６２が、突出先端が所望以上にボンディングパッド８
８中へ一層深く入らないように阻止する停止点を提供す
る。検査装置をチップ８５に接続するとき、パッド８８
に対して突出先端を係合させている間圧力をモニタす
る。突出先係合の間のある時点で、侵入停止面がボンデ
ィングパッド８８の外面に達するにつれて検査装置に対
する力、すなわち背圧が増大し、完全に侵入が行われた
ことを示す。この時点において、検査基板とチップ８５
とは有効に電気的に接続している。半導体基板８５内で
形成された集積回路の動作可能性を評価するために従来
の検査方法においては各群の頂部と各検査パッドとの間
で電気信号が送られる。
【００２７】突出頂部を導電性とする代替的方法を説明
するために図１５から図１７までを参照する。
【００２８】図１５から始めると、それは図９の突出部
６４ａの横断面図である。図１６を参照すれば、導電性
の核生成層（ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）９０
が、頂部と基板の上にブランケット被着されている。材
料の一例は、スパッタ技術により被着した元素ニッケル
である。次にフォトレジストが塗布され、図示のように
パターンニングされてフォトレジストブロック９２を形
成する。このように、核生成層をコーティングした突出
頂部と、選定したその隣接領域とは外方に露出され、一
方選定された残りの核生成層をコーティングした基板の
部分はレジストブロック９２によってコーティングされ
る。この時点で、例えば、１マイクロメートルの厚さに
無電解メッキされた銅のような層９４を電着させるため
の電流が核生成層９０に供給される。レジストブロック
９２は、その下に位置する核生成層９０をレジストの上
に銅を被着することから効果的に遮断する。電圧および
電流の例は、それぞれ５Ｖと１ミリアンペアである。
【００２９】図１７を参照すれば、レジストは次に基板
から剥離される。次にドライプラズマエッチングが施さ
れ、銅の層９４に対して、露出されたニッケル核生成層
９０を選択的に除去することによって図示したニッケル
上に銅のみが残る。次に希望に応じて図示のように、核
生成層および銅材料に、例えばプラチナ、パラジウムあ
るいはイリジウムの２０００オングストローム厚さの層
９６を無電解メッキするような要領と条件下で電流が流
される。次に、アルミニウムの介在ブロックを用いて、
頂部４３ａとは別にワイヤボンディングを実行しうる。
【００３０】かかる技術は、基板の上に高度に導電性の
核生成層が提供される無電解メッキ法において一層低い
電圧や電流を用いうる点において前述の無電解メッキ法
に対して好ましいものである。
【００３１】突出頂部を形成し、かつ導電性とするため
の別の代替的でかつ好ましい技術が図１８および図１９
に示されている。それは、図１０で示す構造に対応する
代替的構造である。図１８は、フォトレジストブロック
６８を提供しかつパターンニングして作る前に、ａ）Ｓ
ｉＯ2が好ましい絶縁層７１と、ｂ）金属核生成層７３
とを付加することを除いて図１０と同じである。かかる
方法は、典型的な単結晶シリコン基板１２を金属と直接
接触しないよう分離させる上で図１０に示す方法よりも
好ましい。図１９は、電圧源として基板核生成層７３を
用いて行う金属層７２のその後の好ましい無電解メッキ
を示す。図１５乃至図１７に示す実施例関しても、核生
成層を被着する前に絶縁層に設けることは好ましい。層
７３の代替的で好ましい材料はアルミニウム金属であ
り、その後の非電着性金属析出層は基本的にはプラチナ
よりなる。次にプラチナは、フォトレジストの剥離後露
出されたアルミニウムをエッチングするためのマスキン
グ層として使用しうる。そのようなエッチングに対する
エッチング化学の一例は湿式Ｈ3ＰＯ4浸漬を含む。
【００３２】規則に則り、本発明は構造および方法の特
徴に関し多少特定的な言語を用いて説明してきた。しか
しながら、本明細書において開示した手段は本発明を実
行する好ましい形態からなるものであって、本発明は図
示し、かつ説明した特定の特徴に限定されないことを理
解すべきである。従って、本発明は均等物の原則に従っ
て適正に解釈された特許請求の範囲内の形態あるいは修
正のいずれも含むものである。
【図面の簡単な説明】
【図１】本発明により処理された基板の断片の概略図。
【図２】図１に示すステップの後続の処理ステップにお
ける図１に示す基板の断片を示す図。
【図３】図２に示す基板の断片の斜視図。
【図４】図２に示すステップの後続の処理ステップにお
ける図１に示す基板の断片を示す図。
【図５】図４に示すステップの後続の処理ステップにお
ける図１に示す基板の断片を示す図。
【図６】図５に示す基板の断片の斜視図。
【図７】図５に示すステップの後続の処理ステップにお
ける図１に示す基板の断片を示す図。
【図８】図７に示すステップの後続の処理ステップにお
ける図１に示す基板の断片を示す図。
【図９】本発明により処理された基板の断片の斜視図。
【図１０】本発明により処理された基板の断片を示す
図。
【図１１】図１０に示すステップの後続の処理ステップ
における図１０に示す基板の断片を示す図。
【図１２】図１１に示すステップの後続の処理ステップ
における図１０に示す基板の断片を示す図。
【図１３】図１２に示すステップの後続の処理ステップ
における図１０に示す基板の断片を示す図。
【図１４】本発明による検査方法における図１３に示す
基板を示す図。
【図１５】本発明によって処理された基板の断片を示す
図。
【図１６】図１５に示すステップの後続の処理ステップ
における図１５に示す基板の断片を示す図。
【図１７】図１６に示すステップの後続の処理ステップ
における図１５に示す基板の断片を示す図。
【図１８】本発明によって処理された基板の断片を示す
図。
【図１９】図１８に示すステップの後続の処理ステップ
における図１８に示す基板の断片を示す図。
【符号の説明】
１０：半導体基板断片 １２：バルク基板 １６：第２の材料の層 １８，２０，２４，２６：マスキングブロック ２８，３０，３２，３４：マスキングブロック／ライン ３６，３８：多角形 ４０，４２，４４，４６，４８，５０，５２，５４：突
出頂部 ４８：酸化層 ５８：先端 ６０：底部６０ ６２：侵入停止面 ６４：突出部 ６６ａ，６６ｂ：突出部 ６８：フォトレジストブロック ７１：絶縁層 ７２：金属の層 ７４：導電性ランナ ７８：マスキングブロック ８０：ボンディングブロック ８２：ボンディングワイヤ ８５：チップ ８６：基板部分 ８８：ボンディングパッド ９０：核生成層 ９４：銅の層 ９６：プラチナ、パラジウムあるいはイリジウムの層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルコム・グリーフ アメリカ合衆国アイダホ州83706，ボイ ス，イースト・ウッズ・エンド・コート 2451 (72)発明者 ガーテジュ・エス・サンデュー アメリカ合衆国アイダホ州83706，ボイ ス，イースト・グロスター・ストリート 2439 (56)参考文献 特開 平３−53171（ＪＰ，Ａ) 特開 平３−108350（ＪＰ，Ａ) 特開 平２−103877（ＪＰ，Ａ) 特開 平６−244253（ＪＰ，Ａ) 特開 平６−82521（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 31/26

Claims (50)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路の動作可能性を検査するため
    に、当該集積回路を有する半導体基板の導電性検査パッ
    ドと係合プローブを係合する方法において、 前記半導体基板の単一の検査パッドと係合するよう相互
    に対して近接して配置されている複数の導電性突出頂部
    の群を含む外面を有する係合プローブを設けるステップ
    と、 前記頂部の群を前記半導体基板の前記単一の検査パッド
    と係合するステップとを備える方法。
  2. 【請求項２】 前記係合するステップが、前記頂部の群
    を前記検査パッド中へ侵入させるに十分前記単一の検査
    パッドに対して押圧するステップを含む請求項１記載の
    方法。
  3. 【請求項３】 前記係合するステップが、前記頂部の群
    を、前記検査パッドの厚さの約半分のみの距離だけ前記
    検査パッド中へ侵入させるに十分前記単一の検査パッド
    に対して押圧するステップを含む請求項１記載の方法。
  4. 【請求項４】 集積回路の動作可能性を検査するため
    に、当該集積回路を有する半導体の基板の導電性検査パ
    ッドと係合する検査装置を形成する方法において、 前記半導体基板上に第１の材料の局部的で実質的に平坦
    な外面を提供するステップと、 その下に位置する第１の材料を実質的にマスキングしう
    る第２の材料の層を前記第１の材料の実質的に平坦な外
    面の上に設けるステップと、 前記第１の材料を選択的に外方に露出し、各々中心を有
    する群の離散した第１の材料のマスキングブロックであ
    って、前記検査装置が電気的に接続するようにされてい
    る所定の単一の検査パッドの範囲内に入るように前記群
    の各中心が相互に対して十分近接して配置されている離
    散した第１の材料のマスキングブロックの群を形成する
    ため第２の材料の層をパターンニングしかつエッチング
    するステップと、 前記検査装置が電気的に接続するようされている前記所
    定の検査パッドの範囲内に入る群を形成する突出頂部
    を、前記マスキングブロックの中心において当該マスキ
    ングブロックの下に形成するステップと、 前記の露出ステップの後前記基板から前記離散した第１
    の材料のマスキングブロックを除去するステップと、 前記突出頂部を導電性とするステップとを備える方法。
  5. 【請求項５】 前記第２の材料は、前記半導体基板が酸
    化状態に露出されるとき、その下に位置する第１の材料
    を酸化から実質的にマスクすることができ、前記突出頂
    部を形成するステップが、 前記半導体基板を酸化状態に露出し、前記第１の材料の
    露出された外面を酸化し、かつ前記マスキングブロック
    の下の第１の材料を酸化してマスキングブロックの中心
    において突出頂部を形成するステップと、酸化された第
    １の材料を前記基板から剥離するステップとを含む請求
    項４記載の方法。
  6. 【請求項６】 前記の露出と剥離とのステップが、複数
    回の露出および剥離のステップを含む請求項５記載の方
    法。
  7. 【請求項７】 前記第１の材料が主にシリコンからな
    り、前記第２の材料が主に窒化物からなる請求項５記載
    の方法。
  8. 【請求項８】 前記第２の材料の層が、約５００オング
    ストロームから約３０００オングストロームの厚さまで
    提供される請求項４記載の方法。
  9. 【請求項９】 前記のパターンニング、エッチングおよ
    び形成のステップが、各群が各単一検査パッドと係合す
    る寸法および形状とされている離散したマスキングブロ
    ックの複数の群と突出頂部の複数の群とを形成するステ
    ップを含む請求項４記載の方法。
  10. 【請求項１０】 前記のパターンニング、エッチングお
    よび形成のステップが、複数のナイフエッジラインの形
    態の突出頂部を生成する請求項４記載の方法。
  11. 【請求項１１】 前記のパターンニング、エッチングお
    よび形成のステップが、相互に接続されて少なくとも１
    個の多角形を形成する複数のナイフエッジラインの形態
    の突出頂部を生成する請求項４記載の方法。
  12. 【請求項１２】 前記のパターンニング、エッチングお
    よび形成のステップが、相互に接続されて、一方が他方
    の内部に完全に入る少なくとも２個の多角形を形成する
    複数のナイフエッジラインの形態の突出頂部を生成する
    請求項４記載の方法。
  13. 【請求項１３】 前記頂部が、前記検査装置が係合する
    ようにさせている検査パッドの厚さの約半分である選定
    した突出距離を有する請求項４記載の方法。
  14. 【請求項１４】 前記のパターンニング、エッチングお
    よび形成のステップが、それぞれ先端と底部とを有しか
    つ共通の平面から突出している頂部であって、隣接する
    突出頂部の底部がその間に侵入停止面を形成するよう相
    互から離間されている頂部を生成する請求項４記載の方
    法。
  15. 【請求項１５】 前記のパターンニング、エッチングお
    よび形成のステップが、それぞれ先端と底部とを有しか
    つ共通の平面から突出している頂部であって、隣接する
    頂部の底部がその間で侵入停止面を形成するよう相互か
    ら離間され、かつ前記検査装置が係合するようにされて
    いる検査パッドの厚さの約半分の侵入停止面からの距離
    に先端がある頂部を生成する請求項４記載の方法。
  16. 【請求項１６】 前記突出頂部をマスキングし、当該マ
    スクされた突出頂部の周りで前記基板をエッチングし
    て、そこから突出頂部が外方に突出する突出部を形成す
    るステップをさらに含む請求項４記載の方法。
  17. 【請求項１７】 前記導電性とするステップが、 フォトレジストを設けてパターンニングして、前記突出
    頂部と、それに隣接しかつ選定された領域とを外方に露
    出し、前記基板の選択された残りの部分を被覆するステ
    ップと、 前記基板へ電流を供給し、前記基板上で外方に露出され
    た前記突出頂部および前記の隣接した領域上に金属を電
    気メッキするステップと、 前記フォトレジストを前記基板から剥離するステップと
    を含む請求項４記載の方法。
  18. 【請求項１８】 前記導電性とするステップが、フォト
    レジストを設けてパターンニングする前に、前記頂部お
    よび前記基板上に導電性核生成層を被着するステップを
    さらに含み、 フォトレジストを設けてパターンニングする前記ステッ
    プが、核生成層をコーティングした突出頂部と、それに
    隣接する選定された核生成層をコーティングした領域と
    を外方に露出するステップと、基板の選定された残りの
    核生成層をコーティングした部分を被覆するステップと
    を含み、 基板に電流を供給する前記ステップが、核生成層に電流
    を供給するステップと、外方に露出された核生成層をコ
    ーティングした突出頂部と外方に露出した核生成層をコ
    ーティングした隣接領域とに金属を電気メッキするステ
    ップとを含み、 前記方法は更に、 前記基板からフォトレジストを剥離するステップと、 金属に対して選択的に前記基板から核生成層材料を剥離
    するステップとを含む請求項１７記載の方法。
  19. 【請求項１９】 前記導電性とするステップが、フォト
    レジストを設けてパターンニングする前に、前記頂部と
    前記基板上に導電性核生成層を被着するステップをさら
    に含み、 フォトレジストを設けてパターンニングする前記ステッ
    プが、核生成層をコーティングした突出頂部と、それに
    隣接する選定された核生成層をコーティングした領域と
    を外方に露出するステップと、基板の選定された残りの
    核生成層をコーティングした部分を被覆するステップと
    を含み、 基板に電流を供給する前記ステップが、核生成層に電流
    を供給するステップと、外方に露出された核生成層をコ
    ーティングした突出頂部と外方に露出した核生成層をコ
    ーティングした隣接領域とに金属を電気メッキするステ
    ップとを含み、前記方法は更に、 前記基板からフォトレジストを剥離するステップと、 金属に対して選択的に前記基板から核生成層材料を剥離
    するステップと、 金属に対して選択的に前記基板から核生成層材料を剥離
    した後、核生成層に別の量の電流を供給し、金属の上に
    別の金属を電気メッキするステップとを含む請求項１７
    記載の方法。
  20. 【請求項２０】 前記導電性とするステップが、フォト
    レジストを設けてパターンニングする前に、前記基板お
    よび前記突出頂部上に絶縁層を設けるステップと、前記
    基板上に絶縁層を設けた後であるが、まだフォトレジス
    トを設けてパターンニングする前に、前記頂部の上に導
    電性の核生成層を被着するステップとをさらに含み、 フォトレジストを設けてパターンニングする前記ステッ
    プが、前記絶縁層と、核生成層をコーティングした前記
    突出頂部と、それに隣接しかつ選定された核生成層を露
    出した隣接領域とを外方に露出するステップと、基板の
    選定された残りの核生成層をコーティングした部分を被
    覆するステップとを含み、 基板に電流を供給する前記ステップが、核生成層に電流
    を供給するステップと、外方に露出された核生成層をコ
    ーティングした突出頂部とそれに隣接しかつ外方に露出
    した核生成層をコーティングした領域とに金属を電気メ
    ッキするステップとを含み、 前記方法は更に、 前記基板からフォトレジストを剥離するステップと、 金属に対して選択的に前記基板から核生成層材料を剥離
    するステップとを含む請求項１７記載の方法。
  21. 【請求項２１】 集積回路を有する基板の導電性検査パ
    ッドと電気的に結合する検査装置であって、前記基板の
    前記集積回路の動作可能性を検査するため前記基板の検
    査パッドと係合する検査装置において、 検査基板と、 半導体基板から作られ且つ前記検査基板から突出し、前
    記集積回路と結合される単一の検査パッドと係合するよ
    う形成された係合ブローブであって、前記単一の検査パ
    ッドと集合的に係合するに十分相互に対して近接して配
    置されている複数の導電性突出頂部の群を含む外面を有
    する係合プローブとを備える検査装置。
  22. 【請求項２２】 複数の前記係合プローブを含む請求項
    ２１記載の検査装置。
  23. 【請求項２３】 前記頂部が複数のナイフエッジライン
    の形状である請求項２１記載の検査装置。
  24. 【請求項２４】 前記頂部が複数のナイフエッジライン
    の形状であり、当該複数のナイフエッジラインが少なく
    とも１個の多角形を形成するよう位置決めされている請
    求項２１記載の検査装置。
  25. 【請求項２５】 前記頂部が複数のナイフエッジライン
    の形状であり、当該複数のナイフエッジラインは、一方
    が他方内に完全に入る少なくとも２個の多角形を形成す
    るよう位置決めされている請求項２１記載の検査装置。
  26. 【請求項２６】 前記頂部が、前記半導体基板の半導体
    材料の上に形成された外側導電性層を含む請求項２１記
    載の検査装置。
  27. 【請求項２７】 前記頂部が、前記検査装置が係合する
    ようにされている検査パッドの厚さの約半分である選定
    された突出距離を有している請求項２１記載の検査装
    置。
  28. 【請求項２８】 前記係合プローブは前記検査基板から
    選定された長さ延在し、前記頂部は個別に前記係合プロ
    ーブの選定された長さより短い長さを有する請求項２１
    記載の検査装置。
  29. 【請求項２９】 前記頂部が共通の平面から突出してお
    り、当該頂部がそれぞれ先端と底部とを有し、隣接する
    突出頂部の底部が相互に離間されていてその間に侵入停
    止平面を形成している請求項２１記載の検査装置。
  30. 【請求項３０】 前記頂部が共通の平面から突出してお
    り、当該頂部がそれぞれ先端と底部とを有し、隣接する
    突出頂部の底部が相互に離間されていてその間に侵入停
    止平面を形成しており、前記先端は、前記検査装置が係
    合するようにされている検査パッドの厚さの約半分の侵
    入停止面からの距離をおいている請求項２１記載の検査
    装置。
  31. 【請求項３１】 集積回路を有する半導体基板の当該集
    積回路の動作可能性を検査するため前記半導体基板の導
    電性検査パッドと係合する検査装置において、 検査基板と、 前記検査基板から突出して、前記半導体基板に形成され
    た集積回路を有する半導体基板上の単一の検査パッドと
    係合する係合ブローブであって、前記単一の検査パッド
    と係合するためナイフエッジラインの形状に形成され且
    つ配置された外面を有する係合プローブとを備える検査
    装置。
  32. 【請求項３２】 前記係合プローブが半導体基板から作
    られている請求項３１記載の検査装置。
  33. 【請求項３３】 前記ナイフエッジラインが侵入停止面
    から突出している請求項３１記載の検査装置。
  34. 【請求項３４】 前記ナイフエッジラインが侵入停止面
    から突出しており、前記ナイフエッジラインは、先端部
    有し、且つ前記侵入停止面で底部を有し、前記先端部
    は、検査装置が係合する検査パッドの厚さの約半分の距
    離前記侵入停止面から離れている請求項３１記載の検査
    装置。
  35. 【請求項３５】 前記ナイフエッジラインが、より小さ
    い導電性材料の上に形成された外側導電性層を備える請
    求項３１記載の検査装置。
  36. 【請求項３６】 前記係合プローブが半導体基板から作
    られ、前記ナイフエッジラインは前記半導体基板の半導
    体材料の上に形成された外側導電性層を備える請求項３
    １記載の検査装置。
  37. 【請求項３７】 集積回路の動作可能性を検査するため
    に、当該集積回路を有する基板の導電性検査パッドと係
    合プローブを係合する方法において、 相互に対して近接して配置されている複数の導電性突出
    頂部を有する係合プローブを設けるステップと、 前記複数の導電性突出頂部のうちの複数個が少なくとも
    １つの検査パッドと係合するところの関連する集積回路
    を有する当該少なくとも１つの検査パッドと前記複数の
    導電性突出頂部を係合するステップとを備える方法。
  38. 【請求項３８】 集積回路の動作可能性を検査するため
    に、当該集積回路を有する基板の導電性検査パッドと係
    合する検査装置を形成する方法において、 基板を設けるステップと、 係合プローブを前記基板に形成するステップと、 検査装置が電気的に接続するのに適合された少なくとも
    １つの単一の検査パッドの範囲内に位置するよう相互に
    対して十分近接して配置された複数の導電性突出頂部を
    前記係合プローブに形成するステップとを備える方法。
  39. 【請求項３９】 半導体基板から作られ、且つ尖った突
    出頂部を有する係合プローブであって、当該尖った突出
    頂部の上に導電性層が形成されている、係合プローブを
    備えた検査装置。
  40. 【請求項４０】 単一の検査パッドと係合するよう配置
    されナイフエッジラインを成す外面を有する係合プロー
    ブを備えた検査装置。
  41. 【請求項４１】 前記係合プローブを半導体基板から形
    成するステップを更に備える請求項１記載の方法。
  42. 【請求項４２】 前記頂部がナイフエッジラインの形状
    である請求項４１記載の方法。
  43. 【請求項４３】 前記頂部は共通平面から突出し、前記
    頂部はそれぞれ尖端と底部とを有し、隣接した突出頂部
    の前記底部がそれら底部間において侵入停止面を形成す
    るよう相互に離間している請求項４１記載の方法。
  44. 【請求項４４】 導電性層を前記頂部の上に設けるステ
    ップを更に備える請求項４１記載の方法。
  45. 【請求項４５】 前記係合プローブが、閉じた多角形を
    形成するよう配置された複数のナイフエッジラインを有
    する請求項３１記載の方法。
  46. 【請求項４６】 前記係合プローブを半導体基板から形
    成するステップを更に備える請求項３７記載の方法。
  47. 【請求項４７】 導電性層を前記頂部の上に形成するス
    テップを更に備える請求項４６記載の方法。
  48. 【請求項４８】 前記係合プローブを半導体基板から形
    成するステップを更に備える請求項３８記載の方法。
  49. 【請求項４９】 前記係合プローブが半導体基板から作
    られている請求項４０記載の検査装置。
  50. 【請求項５０】 導電性層が前記外面の上に形成されて
    いる請求項４９記載の検査装置。
JP6127345A 1993-09-03 1994-06-09 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 Expired - Fee Related JP2840544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/116,394 US5326428A (en) 1993-09-03 1993-09-03 Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US116394 1993-09-03

Publications (2)

Publication Number Publication Date
JPH0786346A JPH0786346A (ja) 1995-03-31
JP2840544B2 true JP2840544B2 (ja) 1998-12-24

Family

ID=22366923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6127345A Expired - Fee Related JP2840544B2 (ja) 1993-09-03 1994-06-09 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法

Country Status (2)

Country Link
US (18) US5326428A (ja)
JP (1) JP2840544B2 (ja)

Families Citing this family (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5640762A (en) 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5691649A (en) * 1991-06-04 1997-11-25 Micron Technology, Inc. Carrier having slide connectors for testing unpackaged semiconductor dice
US5716218A (en) 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5607818A (en) * 1991-06-04 1997-03-04 Micron Technology, Inc. Method for making interconnects and semiconductor structures using electrophoretic photoresist deposition
US5815000A (en) * 1991-06-04 1998-09-29 Micron Technology, Inc. Method for testing semiconductor dice with conventionally sized temporary packages
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5946553A (en) * 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5686317A (en) * 1991-06-04 1997-11-11 Micron Technology, Inc. Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die
US6219908B1 (en) 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
JP3723232B2 (ja) * 1992-03-10 2005-12-07 シリコン システムズ インコーポレーテッド プローブ針調整ツール及びプローブ針調整法
US5345170A (en) * 1992-06-11 1994-09-06 Cascade Microtech, Inc. Wafer probe station having integrated guarding, Kelvin connection and shielding systems
US5329237A (en) * 1993-02-12 1994-07-12 Micron Semiconductor, Inc. Method and system for decoupling inoperative passive elements on a semiconductor chip
US5633122A (en) * 1993-08-16 1997-05-27 Micron Technology, Inc. Test fixture and method for producing a test fixture for testing unpackaged semiconductor die
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6414506B2 (en) 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
US5478779A (en) * 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6624648B2 (en) * 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
DE69529501T2 (de) 1994-04-18 2003-12-11 Micron Technology, Inc. Verfahren und vorrichtung zum automatischen positionieren elektronischer würfel in bauteilverpackungen
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
US5773363A (en) 1994-11-08 1998-06-30 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node
US5854558A (en) * 1994-11-18 1998-12-29 Fujitsu Limited Test board for testing a semiconductor device and method of testing the semiconductor device
US5903161A (en) * 1995-01-26 1999-05-11 Denki Kagaku Kogyo Kabushiki Kaisha Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production
US6232789B1 (en) * 1997-05-28 2001-05-15 Cascade Microtech, Inc. Probe holder for low current measurements
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
US5609995A (en) * 1995-08-30 1997-03-11 Micron Technology, Inc. Method for forming a thin uniform layer of resist for lithography
US5751015A (en) 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
US5670883A (en) * 1995-11-20 1997-09-23 Analog Devices, Inc. Integrated circuit interlevel conductor defect characterization test structure and system
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5729150A (en) * 1995-12-01 1998-03-17 Cascade Microtech, Inc. Low-current probe card with reduced triboelectric current generating cables
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5693178A (en) * 1996-01-18 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Electrical test structure to quantify microloading after plasma dry etching of metal film
US5838161A (en) * 1996-05-01 1998-11-17 Micron Technology, Inc. Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect
US6639416B1 (en) 1996-07-02 2003-10-28 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
US6255833B1 (en) 1997-03-04 2001-07-03 Micron Technology, Inc. Method for testing semiconductor dice and chip scale packages
US5787098A (en) * 1996-07-29 1998-07-28 International Business Machines Corporation Complete chip I/O test through low contact testing using enhanced boundary scan
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6258609B1 (en) 1996-09-30 2001-07-10 Micron Technology, Inc. Method and system for making known good semiconductor dice
US5783461A (en) * 1996-10-03 1998-07-21 Micron Technology, Inc. Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
US5779922A (en) * 1996-11-07 1998-07-14 Micrel, Incorporated Resistor value control technique
US6250192B1 (en) 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6493934B2 (en) 1996-11-12 2002-12-17 Salman Akram Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6006739A (en) * 1996-11-12 1999-12-28 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US5834945A (en) 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
US6798224B1 (en) * 1997-02-11 2004-09-28 Micron Technology, Inc. Method for testing semiconductor wafers
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US5894161A (en) * 1997-02-24 1999-04-13 Micron Technology, Inc. Interconnect with pressure sensing mechanism for testing semiconductor wafers
US6040618A (en) 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US6025731A (en) * 1997-03-21 2000-02-15 Micron Technology, Inc. Hybrid interconnect and system for testing semiconductor dice
US6016060A (en) * 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6025728A (en) 1997-04-25 2000-02-15 Micron Technology, Inc. Semiconductor package with wire bond protective member
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6002263A (en) * 1997-06-06 1999-12-14 Cascade Microtech, Inc. Probe station having inner and outer shielding
US6034533A (en) * 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
US6040239A (en) * 1997-08-22 2000-03-21 Micron Technology, Inc. Non-oxidizing touch contact interconnect for semiconductor test systems and method of fabrication
US6285201B1 (en) 1997-10-06 2001-09-04 Micron Technology, Inc. Method and apparatus for capacitively testing a semiconductor die
US5990694A (en) 1997-11-06 1999-11-23 Micron Technology, Inc. Integrated circuit probing method
US6028436A (en) * 1997-12-02 2000-02-22 Micron Technology, Inc. Method for forming coaxial silicon interconnects
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
US6140827A (en) * 1997-12-18 2000-10-31 Micron Technology, Inc. Method and apparatus for testing bumped die
GB9800957D0 (en) 1998-01-17 1998-03-11 Process Intelligence Limited Test probe interface unit and method for manufacturing the same
US6456100B1 (en) 1998-01-20 2002-09-24 Micron Technology, Inc. Apparatus for attaching to a semiconductor
US6807734B2 (en) * 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6045026A (en) 1998-02-23 2000-04-04 Micron Technology, Inc. Utilize ultrasonic energy to reduce the initial contact forces in known-good-die or permanent contact systems
US6103613A (en) 1998-03-02 2000-08-15 Micron Technology, Inc. Method for fabricating semiconductor components with high aspect ratio features
SE514520C2 (sv) * 1998-03-05 2001-03-05 Etchtech Sweden Ab Mönsterkort, substrat eller halvledarbricka med en ledare med etsad ytstruktur
US6299456B1 (en) * 1998-04-10 2001-10-09 Micron Technology, Inc. Interposer with contact structures for electrical testing
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6246250B1 (en) 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US6239590B1 (en) 1998-05-26 2001-05-29 Micron Technology, Inc. Calibration target for calibrating semiconductor wafer test systems
US6369600B2 (en) * 1998-07-06 2002-04-09 Micron Technology, Inc. Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6235630B1 (en) * 1998-08-19 2001-05-22 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
JP2000099678A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd Ｉｃカード及びその製造方法
US6441315B1 (en) * 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6337575B1 (en) 1998-12-23 2002-01-08 Micron Technology, Inc. Methods of testing integrated circuitry, methods of forming tester substrates, and circuitry testing substrates
US6517669B2 (en) * 1999-02-26 2003-02-11 Micron Technology, Inc. Apparatus and method of detecting endpoint of a dielectric etch
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6710609B2 (en) * 2002-07-15 2004-03-23 Nanonexus, Inc. Mosaic decal probe
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6578264B1 (en) * 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
JP2001033487A (ja) * 1999-07-22 2001-02-09 Mitsubishi Electric Corp 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
US6759858B2 (en) * 1999-10-20 2004-07-06 Intel Corporation Integrated circuit test probe having ridge contact
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6815252B2 (en) * 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6483329B1 (en) * 2000-08-28 2002-11-19 Micron Technology, Inc. Test system, test contactor, and test method for electronic modules
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US6754866B1 (en) * 2001-09-28 2004-06-22 Inapac Technology, Inc. Testing of integrated circuit devices
US6732304B1 (en) 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US6812726B1 (en) 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech, Inc., Beaverton, Oreg. Wafersonde
US20020185121A1 (en) * 2001-06-06 2002-12-12 Farnworth Warren M. Group encapsulated dicing chuck
AU2002327490A1 (en) 2001-08-21 2003-06-30 Cascade Microtech, Inc. Membrane probing system
US6744114B2 (en) * 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
US6977515B2 (en) * 2001-09-20 2005-12-20 Wentworth Laboratories, Inc. Method for forming photo-defined micro electrical contacts
US6906540B2 (en) * 2001-09-20 2005-06-14 Wentworth Laboratories, Inc. Method for chemically etching photo-defined micro electrical contacts
US8001439B2 (en) * 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8166361B2 (en) * 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US20040019841A1 (en) * 2002-07-25 2004-01-29 Ong Adrian E. Internally generating patterns for testing in an integrated circuit device
US7061263B1 (en) 2001-11-15 2006-06-13 Inapac Technology, Inc. Layout and use of bond pads and probe pads for testing of integrated circuits devices
US6718603B2 (en) * 2001-12-21 2004-04-13 Superba (Sa) Apparatus and method for producing frieze yarns
US6951846B2 (en) * 2002-03-07 2005-10-04 The United States Of America As Represented By The Secretary Of The Army Artemisinins with improved stability and bioavailability for therapeutic drug development and application
AU2003214547A1 (en) * 2002-04-16 2003-10-27 Koninklijke Philips Electronics N.V. Module for a data carrier with improved bump counterparts
US7162386B2 (en) * 2002-04-25 2007-01-09 Micron Technology, Inc. Dynamically adaptable semiconductor parametric testing
JP2003332483A (ja) * 2002-05-16 2003-11-21 Hitachi Ltd 配線基板とそれを用いた電子装置
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US6861856B2 (en) * 2002-12-13 2005-03-01 Cascade Microtech, Inc. Guarded tub enclosure
DE10309456A1 (de) * 2003-03-05 2004-09-16 Mtu Aero Engines Gmbh Vorrichtung und Verfahren zur Oberflächenbearbeitung eines Werkstückes
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7057404B2 (en) * 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US7042080B2 (en) * 2003-07-14 2006-05-09 Micron Technology, Inc. Semiconductor interconnect having compliant conductive contacts
US20050012212A1 (en) * 2003-07-17 2005-01-20 Cookson Electronics, Inc. Reconnectable chip interface and chip package
US7307222B2 (en) * 2003-09-24 2007-12-11 Agilent Technologies, Inc. Printed circuit board test access point structures and method for making the same
US7073702B2 (en) * 2003-10-17 2006-07-11 International Business Machines Corporation Self-locking wire bond structure and method of making the same
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
JP4732360B2 (ja) 2003-11-14 2011-07-27 ウエントワース ラボラトリーズ，インコーポレイテッド 組立補助材が組み込まれたダイ設計
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
JP2007517231A (ja) 2003-12-24 2007-06-28 カスケード マイクロテック インコーポレイテッド アクティブ・ウェハプローブ
JP3833669B2 (ja) * 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2006071486A (ja) * 2004-09-02 2006-03-16 Renesas Technology Corp 接続装置、半導体チップ検査装置および半導体装置の製造方法
KR20070058522A (ko) 2004-09-13 2007-06-08 캐스케이드 마이크로테크 인코포레이티드 양측 프루빙 구조
DE102005049235B4 (de) * 2004-10-20 2009-07-09 Panasonic Corp., Kadoma Schalter und Verfahren zum Herstellen desselben
US7504589B2 (en) * 2004-10-25 2009-03-17 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing printed circuit board test access point structures
US20060139045A1 (en) * 2004-12-29 2006-06-29 Wesley Gallagher Device and method for testing unpackaged semiconductor die
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US20070294047A1 (en) * 2005-06-11 2007-12-20 Leonard Hayden Calibration system
US7662648B2 (en) * 2005-08-31 2010-02-16 Micron Technology, Inc. Integrated circuit inspection system
US7355423B2 (en) * 2006-05-24 2008-04-08 Micron Technology, Inc. Method for optimizing probe card design
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7466603B2 (en) 2006-10-03 2008-12-16 Inapac Technology, Inc. Memory accessing circuit system
TWI332086B (en) * 2006-10-24 2010-10-21 Ind Tech Res Inst Multi-layer electric probe and fabricating method
US7645158B2 (en) * 2006-12-29 2010-01-12 Honeywell International Inc. Terminal block and test pad for an HVAC controller
US7612574B2 (en) * 2007-01-25 2009-11-03 Micron Technology, Inc. Systems and methods for defect testing of externally accessible integrated circuit interconnects
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US8247267B2 (en) * 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
WO2013001729A1 (ja) * 2011-06-28 2013-01-03 日本電気株式会社 映像符号化装置及び映像復号装置
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8531040B1 (en) * 2012-03-14 2013-09-10 Honeywell International Inc. Controlled area solder bonding for dies
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US20130271172A1 (en) * 2012-04-13 2013-10-17 Texas Instruments Incorporated Probe apparatus and method
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
TWI522621B (zh) * 2013-12-13 2016-02-21 Mpi Corp Test fixture
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
USD730906S1 (en) * 2014-07-01 2015-06-02 Google Inc. Mobile device module
USD728577S1 (en) * 2014-07-01 2015-05-05 Google Inc. Mobile device module
CN105990173B (zh) * 2015-02-02 2019-03-15 无锡华润上华科技有限公司 焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆
WO2019147724A1 (en) 2018-01-23 2019-08-01 Anderson Dennis M Analysis of porous material using laboratory calibrated test apparatus and sample data
CN114270201B (zh) * 2019-08-29 2024-05-14 Hrl实验室有限责任公司 小间距集成刀刃临时结合微结构
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345741A (en) * 1963-03-14 1967-10-10 Litton Systems Inc Weldable printed circuit board techniques
NL132313C (ja) * 1964-12-17 1900-01-01
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
US4116523A (en) 1976-01-23 1978-09-26 James M. Foster High frequency probe
US4105970A (en) * 1976-12-27 1978-08-08 Teradyne, Inc. Test pin
US4141055A (en) * 1977-04-27 1979-02-20 Bell Telephone Laboratories, Incorporated Crossover structure for microelectronic circuits
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
US4315894A (en) * 1977-11-03 1982-02-16 Phillips Petroleum Co. Method and apparatus for producing carbon black
DE2919123A1 (de) 1979-05-11 1980-11-20 Kloeckner Humboldt Deutz Ag Hoehenfuehrungseinrichtung fuer das hoehenbewegliche arbeitswerkzeug einer landwirtschaftlichen erntemaschine
JPS5626450A (en) * 1979-08-13 1981-03-14 Hitachi Ltd Manufacture of semiconductor device
JPS5714838A (en) 1980-06-30 1982-01-26 Konishiroku Photo Ind Co Ltd Formation of dye image
JPS57143838A (en) * 1981-02-27 1982-09-06 Mitsubishi Electric Corp Manufacture of semiconductor device
US4417206A (en) * 1981-03-09 1983-11-22 Virginia Panel Corporation Electrical contact probe and method of manufacturing
US4566184A (en) 1981-08-24 1986-01-28 Rockwell International Corporation Process for making a probe for high speed integrated circuits
EP0078339B1 (de) * 1981-10-30 1986-07-30 Ibm Deutschland Gmbh Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf
US4585991A (en) * 1982-06-03 1986-04-29 Texas Instruments Incorporated Solid state multiprobe testing apparatus
US4499656A (en) * 1983-08-15 1985-02-19 Sperry Corporation Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers
US4571540A (en) 1983-09-14 1986-02-18 Virginia Panel Corporation Electrical contact probe
US4700132A (en) * 1985-05-06 1987-10-13 Motorola, Inc. Integrated circuit test site
US5014161A (en) * 1985-07-22 1991-05-07 Digital Equipment Corporation System for detachably mounting semiconductors on conductor substrate
US5262718A (en) * 1985-08-05 1993-11-16 Raychem Limited Anisotropically electrically conductive article
US4746990A (en) * 1985-12-02 1988-05-24 Olympus Optical Co., Ltd. Detachable unit electronic camera
US4862243A (en) * 1987-06-01 1989-08-29 Texas Instruments Incorporated Scalable fuse link element
DE3856336T2 (de) * 1987-09-24 2000-01-27 Canon K.K., Tokio/Tokyo Mikrosonde
JP2758053B2 (ja) * 1988-02-05 1998-05-25 レイケム・リミテッド 単一軸状電気伝導部品の使用
GB2215125B (en) * 1988-02-22 1991-04-24 Mitsubishi Electric Corp Semiconductor device
NL8800901A (nl) * 1988-04-08 1989-11-01 Philips Nv Combinatie van een drager en een halfgeleiderlichaam en werkwijze voor het vervaardigen van een dergelijke combinatie.
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US5323035A (en) * 1992-10-13 1994-06-21 Glenn Leedy Interconnection structure for integrated circuits and method for making same
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
JPH0817192B2 (ja) * 1988-05-30 1996-02-21 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法
DE68913823T2 (de) * 1988-06-21 1994-09-22 Ibm Lösbare elektrische Verbindung.
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
JP2555875B2 (ja) * 1988-06-24 1996-11-20 日本電気株式会社 バンプ電極結合の形成方法
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
JPH0279437A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH02232946A (ja) * 1989-03-06 1990-09-14 Shimadzu Corp ハンダバンプとパッドとの接合構造
DE4012839B4 (de) * 1989-04-26 2004-02-26 Atg Test Systems Gmbh & Co.Kg Verfahren und Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
JPH0353171A (ja) * 1989-07-20 1991-03-07 Fujitsu Ltd 半導体集積回路試験装置
JPH0369131A (ja) * 1989-08-08 1991-03-25 Fujitsu Ltd 半導体集積回路試験用プローブおよび該プローブを用いる試験工程を含む半導体装置の製造方法
JPH03108350A (ja) * 1989-09-20 1991-05-08 Fujitsu Ltd 測定治具
US5580827A (en) * 1989-10-10 1996-12-03 The Board Of Trustees Of The Leland Stanford Junior University Casting sharpened microminiature tips
US4963225A (en) * 1989-10-20 1990-10-16 Tektronix, Inc. Method of fabricating a contact device
US5045780A (en) * 1989-12-04 1991-09-03 Everett/Charles Contact Products, Inc. Electrical test probe contact tip
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JP2782914B2 (ja) * 1990-04-26 1998-08-06 日本電気株式会社 バンプ電極結合の形成方法
US5201992A (en) * 1990-07-12 1993-04-13 Bell Communications Research, Inc. Method for making tapered microminiature silicon structures
US5243135A (en) * 1990-11-28 1993-09-07 Shotey Michael J Electrical outlet cover lock
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5239260A (en) * 1991-06-28 1993-08-24 Digital Equipment Corporation Semiconductor probe and alignment system
US5177438A (en) * 1991-08-02 1993-01-05 Motorola, Inc. Low resistance probe for semiconductor
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5206585A (en) * 1991-12-02 1993-04-27 At&T Bell Laboratories Methods for testing integrated circuit devices
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5245135A (en) * 1992-04-20 1993-09-14 Hughes Aircraft Company Stackable high density interconnection mechanism (SHIM)
US5235140A (en) * 1992-05-21 1993-08-10 Eastman Kodak Company Electrode bump for flip chip die attachment
US5269260A (en) * 1992-09-14 1993-12-14 Farrell Todd M Portable animal bathtub with restraining strap
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5402077A (en) * 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
JP2823466B2 (ja) * 1993-01-28 1998-11-11 株式会社東芝 半導体記憶装置
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5478779A (en) * 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5419807A (en) * 1993-09-03 1995-05-30 Micron Technology, Inc. Method of providing electrical interconnect between two layers within a silicon substrate, semiconductor apparatus, and method of forming apparatus for testing semiconductor circuitry for operability
US5468917A (en) * 1994-03-23 1995-11-21 International Business Machines Corporation Circuitized structure including flexible circuit with elastomeric member bonded thereto
JP3578232B2 (ja) 1994-04-07 2004-10-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気接点形成方法、該電気接点を含むプローブ構造および装置
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US6002266A (en) * 1995-05-23 1999-12-14 Digital Equipment Corporation Socket including centrally distributed test tips for testing unpackaged singulated die
US5608584A (en) 1995-05-25 1997-03-04 Quantum Corporation Recognition of tape recording media type using plural in-line holes
DE59700582D1 (de) 1996-01-10 1999-11-25 Bastian Niemann Kondensor-monochromator-anordnung für röntgenstrahlung
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US5990694A (en) * 1997-11-06 1999-11-23 Micron Technology, Inc. Integrated circuit probing method
US6424638B1 (en) * 1999-05-21 2002-07-23 Ericsson Inc. System and method for performing an inter mobile system handover using the internet telephony system
US6426638B1 (en) * 2000-05-02 2002-07-30 Decision Track Llc Compliant probe apparatus

Also Published As

Publication number Publication date
US20020093361A1 (en) 2002-07-18
JPH0786346A (ja) 1995-03-31
US20030006798A1 (en) 2003-01-09
US20040095158A1 (en) 2004-05-20
US6127195A (en) 2000-10-03
US6124721A (en) 2000-09-26
US6614249B1 (en) 2003-09-02
US20040174178A1 (en) 2004-09-09
US7330036B2 (en) 2008-02-12
US6392426B2 (en) 2002-05-21
US6833727B2 (en) 2004-12-21
US20010050570A1 (en) 2001-12-13
US7098475B2 (en) 2006-08-29
US20010030550A1 (en) 2001-10-18
US20020067183A1 (en) 2002-06-06
US20010015655A1 (en) 2001-08-23
US6670819B2 (en) 2003-12-30
US20020140450A1 (en) 2002-10-03
US6686758B1 (en) 2004-02-03
US5523697A (en) 1996-06-04
US6380754B1 (en) 2002-04-30
US20040207421A1 (en) 2004-10-21
US7116118B2 (en) 2006-10-03
US7026835B2 (en) 2006-04-11
US6657450B2 (en) 2003-12-02
US20040021476A1 (en) 2004-02-05
US6462571B1 (en) 2002-10-08
US5326428A (en) 1994-07-05
US6573740B2 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
JP2840544B2 (ja) 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法
US5849633A (en) Electrically conductive projections and semiconductor processing method of forming same
US6028436A (en) Method for forming coaxial silicon interconnects
US6426176B1 (en) Method of forming a protective conductive structure on an integrated circuit package interconnection
JP3523815B2 (ja) 半導体装置
JPH11121568A (ja) 半導体集積回路装置
JP2000180474A (ja) 半導体検査治具およびその製造方法
JP2004045187A (ja) コンタクトプローブおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980916

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071016

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091016

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091016

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101016

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111016

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees