JP2019124566A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の製造歩留りを向上させる。【解決手段】半導体装置の製造方法は、半導体装置１の端子１７とテスト基板端子２２ｆとの間をプローブＣＰで接続して、電気的試験をする工程を有する。プローブＣＰは、板状部材で構成され、端子１７に接触する第１〜第４プランジャーＰＧ１〜ＰＧ４と、板状部材で構成され、テスト基板端子２２ｆに接触する第５プランジャーＰＧ５と、バネ部３５と、を含む。第１〜第５プランジャーＰＧ１〜ＰＧ５は、第１、第２、第５、第３および第４プランジャーの順に、バネ部３５内に配置され、第１および第２プランジャーＰＧ１およびＰＧ２、第２および第５プランジャーＰＧ２およびＰＧ５、ならびに、第３および第４プランジャーＰＧ３およびＰＧ４は、それぞれ、互いに面接触し、第１〜第５プランジャーＰＧ１〜ＰＧ５は、互いに独立して摺動可能である。【選択図】図９

Description

本発明は、半導体装置の製造方法に関し、特に、電気的試験をともなう半導体装置の製造方法に関するものである。

特開２０１６−３８２０６号公報（特許文献１）の図４には、その先端に第１〜第５プローブ板１１２〜１１６を有するポゴピン１００が開示されている。第１プローブ板１１２には２個の突起、第２プローブ板１１３には単一の突起が設けられており、第２プローブ板１１３は、第１プローブ板１１２と隣接して一体に付着されている。第５プローブ板１１６および第４プローブ板１１５は、第１プローブ板１１２および第２プローブ板１１３と同様の構成となっている。そして、第２プローブ板１１３と第４プローブ板１１５との間に第３プローブ板１１４が挟まれている。

特開２０１６−２４１８８号公報（特許文献２）の図６には、第１板部材１２０、一対の第２板部材１３０およびスプリング部材１４０を有する検査用接触装置１１０が開示されている。

特開２０１６−３８２０６号公報 特開２０１６−２４１８８号公報

本願発明者の検討によれば、特許文献１では、第２プローブ板１１３は、第１プローブ板１１２と隣接して一体に付着されているため、第１プローブ板１１２の第１プローブ部１１２ａが、半導体デバイス１５０の端子１５１の頂部に接触した場合、第２〜第５プローブ板１１３〜１１６が端子１５１に接触しないという問題が発生することが判明した。

また、特許文献２では、一対の第２板部材１３０の各々は、独立に上下動可能であるが、一対の第２板部材１３０の第２探針部２３１の高低差は、僅かである。そのため、被検査デバイスの端子に一方の第２板部材１３０のみ接触し、他方の第２板部材１３０は接触しないという問題が発生することが判明した。

つまり、特許文献１および２において、半導体装置（半導体デバイスまたは被検査デバイス）の端子とポゴピンとの間の接続抵抗が増加し、半導体装置の電気的試験において、正確な測定ができず、半導体装置の製造歩留りが低下することが確認された。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態である半導体装置の製造方法は、半導体装置の端子とテスト基板端子との間をプローブで接続して、電気的試験をする工程を有する。プローブは、板状部材で構成され、端子に接触する第１〜第４プランジャーと、板状部材で構成され、テスト基板端子に接触する第５プランジャーと、バネ部と、を含む。第１〜第５プランジャーは、第１、第２、第５、第３および第４プランジャーの順に、バネ部内に配置され、第１および第２プランジャー、第２および第５プランジャー、ならびに、第３および第４プランジャーは、それぞれ、互いに面接触し、第１〜第５プランジャーは、互いに独立して摺動可能である。

上記一実施の形態によれば、半導体装置の製造歩留りを向上させることができる。

本実施の形態の半導体装置の内部構造の概要を示す透視平面図である。 図１に示す半導体装置の裏面側を示す平面図である。 図１のＡ−Ａ線に沿う断面図である。 本実施の形態の試験装置の構成を模式的に示す説明図である。 本実施の形態の試験装置のソケット周辺を拡大して示す要部拡大断面図である。 本実施の形態のテスト基板の構成を示す平面図である。 本実施の形態の第１〜第４プランジャーの正面図および側面図である。 本実施の形態の第５プランジャーの正面図および側面図である。 本実施の形態のプローブの側面図である。 本実施の形態のプローブの正面図である。 本実施の形態の半導体装置の製造工程中の断面図である。 本実施の形態の半導体装置の製造工程中の断面図である。 本実施の形態の半導体装置の製造工程中の断面図である。 本実施の形態の効果を説明するための図面である。 変形例１の半導体装置の製造工程中の断面図である。 変形例２の半導体装置の製造工程中の断面図である。 変形例３の半導体装置の製造工程中の断面図である。 変形例４の半導体装置の製造工程中の断面図である。 変形例５の半導体装置の製造工程中の断面図である。 変形例６に係る半導体装置の断面図である。 関連技術における半導体装置の製造工程中の断面図である。 関連技術における半導体装置の製造工程中の断面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

（実施の形態）
＜関連技術の説明＞
図２１は、関連技術における半導体装置の製造工程中の断面図である。半導体装置として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置を例に説明する。図２１は、半導体装置の電気的試験工程を示している。

半導体装置は、配線基板１０と、配線基板１０上に配置された端子１７を有する。配線基板１０上には多数の端子１７が形成されているが、図２１では１個の端子１７を例示している。端子１７は、例えば、球状（ボール状）の半田からなる。

電気的試験工程は、多数の端子１７の各々にプローブＣＰを接触させて実施する。プローブＣＰは、端子１７に接触する第１プランジャーＰＧ１１および第２プランジャーＰＧ１２と、後述するテスト基板に接触する第３プランジャーＰＧ１３と、バネ部３５と、を有する。第１プランジャーＰＧ１１および第２プランジャーＰＧ１２は、その間に第３プランジャーＰＧ１３を挟み、第３プランジャーＰＧ１３と接触している。また、第１プランジャーＰＧ１１および第２プランジャーＰＧ１２の頭部３１は、バネ部３５上に載せられており、限られた範囲内で互いに独立に上下動可能となっている。つまり、第１プランジャーＰＧ１１の先端部３１ｔと第２プランジャーＰＧ１２の先端部３１ｔとの間に高低差Ｈｐが発生する。従って、端子１７が球状である場合にも、第１プランジャーＰＧ１１および第２プランジャーＰＧ１２の先端部３１ｔを端子１７に接触させることができる。この高低差Ｈｐは、バネ部３５の上端が水平方向に対して傾斜可能な角度θまで傾斜することによって発生し、角度θは、バネ部３５の剛性等によって決まる。したがって、高低差Ｈｐは、限られた範囲を有する。

本願発明者の検討によれば、図２１に示すように、プローブＣＰのプローブ中心線ＰＣと端子１７のボール中心線ＢＣとの間にずれＭＡ１が発生した場合、例えば、第２プランジャーＰＧ１２の先端部３１ｔのみが端子１７に接触し、第１プランジャーＰＧ１１の先端部３１ｔは、非接触となることが判明した。第１プランジャーＰＧ１１の先端部３１ｔが球状の端子１７の表面に接触する位置（非接触の場合は、第１プランジャーＰＧ１１の先端部３１ｔを球状の端子１７の表面に投影した位置）を点Ｐ１とし、第２プランジャーＰＧ１２の先端部３１ｔが球状の端子１７の表面に接触する位置（非接触の場合は、第２プランジャーＰＧ１２の先端部３１ｔを球状の端子１７の表面に投影した位置）を点Ｐ２とする。そして、２つの点Ｐ１およびＰ２の高さの差を、高低差Ｈｂと表わす。端子１７が球面を有するため、高低差Ｈｂ＞高低差Ｈｐの関係となった場合、第１または第２プランジャーＰＧ１１またはＰＧ１２が非接触となる。そして、プローブＣＰと端子１７との間の接触抵抗（接続抵抗）が増加し、正常な範囲内の電気測定が困難となる。

つまり、高低差Ｈｂ≦高低差ＨｐとなるずれＭＡ２の場合には、第１および第２プランジャーＰＧ１１およびＰＧ１２が端子１７に接触し、正常な電気測定が可能となるが、高低差Ｈｂ＞高低差ＨｐとなるずれＭＡ１が発生した場合には、第１または第２プランジャーＰＧ１１またはＰＧ１２が端子１７と非接触になるため、正常な範囲内の電気測定が困難となる。そして、端子１７が球面を有するため、第１プランジャーＰＧ１１および第２プランジャーＰＧ１２の夫々の先端部３１ｔの水平方向の距離が大きいほど、高低差Ｈｂが大きくなることが分かる。なお、高低差Ｈｂ＞高低差Ｈｐの関係となるボール中心線ＢＣに対するプローブ中心線ＰＣのずれ量を「ずれＭＡ１」と定義し、高低差Ｈｂ≦高低差Ｈｐの関係となるボール中心線ＢＣに対するプローブ中心線ＰＣのずれ量を「ずれＭＡ２」と定義する。つまり、ずれＭＡ１は、ずれＭＡ２よりも大きい。

後述するように、プローブＣＰは、ソケット２１に設けられた円筒形のプローブ穴２１ｃに収納されている（図５、図９参照）が、プローブＣＰが上下方向に伸縮できるように、プローブＣＰとプローブ穴２１ｃとの間には隙間が設けられている。この隙間が、上記のずれＭＡ１およびＭＡ２の発生要因となっている。

また、図５および図６を用いて後述するが、電気的試験工程では、テスト基板上に複数の半導体装置をマトリックス状に配置し、端子１７とプローブＣＰ間の接触抵抗を低減させるために、複数の半導体装置に対して、端子１７がプローブＣＰに接触する方向に荷重（例えば、荷重Ｆ／１端子）をかけている。関連技術では、Ｎ個（例えば、１６個）の半導体装置をテスト基板上に搭載して同時に電気測定をしているが、電気的試験工程の時間短縮およびコスト削減の為に、２Ｎ個（例えば、３２個）の半導体装置の同時測定が求められている。しかしながら、テスト基板の強度を考慮すると、１つの端子１７当たりの加重をＦ／２に低減する必要があるため、端子１７とプローブＣＰ間の接触抵抗が増加することが判明した。

本実施の形態では、電気的試験工程において、半導体装置の各端子１７に印加する荷重を関連技術より低荷重としても、端子１７とプローブＣＰ間の接触抵抗を低減できる技術を提供する。

＜半導体装置＞
まず、本実施の形態の半導体装置の構成について、図１〜図３を用いて説明する。図１は本実施の形態の半導体装置の内部構造の概要を示す透視平面図、図２は図１に示す半導体装置の裏面側を示す平面図、図３は図１のＡ−Ａ線に沿う断面図である。なお、図１は、透視平面図なので、図３に示す封止体６は図示を省略している。

半導体装置１は、例えば、ＢＧＡ型半導体装置である。半導体装置１は、配線基板１０の主面１０ａ上に搭載される半導体チップ２、半導体チップ２と配線基板１０を電気的に接続する複数のワイヤ（導電性部材）４、半導体チップ２および複数のワイヤ４を封止する封止体（樹脂体）６、および配線基板１０の裏面１０ｂ側に形成され、且つ、半導体チップ２と電気的に接続される複数の端子（外部端子、半田ボール）１７を有している。なお、端子１７は、半導体装置１と実装基板（マザーボード）とを電気的に接続するための外部端子であって、鉛フリー半田で構成される。鉛フリー半田は、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、錫−銅（Ｓｎ−Ｃｕ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味する。

図１〜図３に示すように、半導体チップ２の裏面２ｂを配線基板１０の主面１０ａと対向させて実装する、所謂フェイスアップ実装方式により半導体チップ２を基材である配線基板１０上に接着層８を介して搭載している。そして、ワイヤボンディング方式を用い、半導体チップ２と配線基板１０とがワイヤ４で電気的に接続されている。配線基板１０の主面１０ａには、導体層からなる複数の配線１５ａが形成されており、配線１５ａは、絶縁膜（ソルダーレジスト）１１で覆われている。半導体チップ２は、絶縁膜１１上に接着層８を介して搭載されている。また、絶縁膜１１は、複数の開口を有し、開口から配線１５ａの一部であるボンディングリード（端子、ボンディングパッド）１３が露出している。そして、半導体チップ２の主面２ａ上に形成された複数のパッド電極（チップ端子）２ｃと、平面視において半導体チップ２の周囲に配置された複数のボンディングリード１３と、を複数のワイヤ４で電気的に接続している。また、配線基板１０の主面１０ａ上に封止体６を形成し、半導体チップ２、複数のワイヤ４および配線基板１０の主面１０ａを封止している。

図３に示すように、配線基板１０の主面１０ａの反対側に位置する裏面１０ｂには、複数の端子１７が形成されている。複数の端子１７は、配線基板１０の裏面１０ｂに形成された複数の配線１５ｂおよび配線基板１０の内部に形成されたビア導体層１６を介して表面１０ａ側に形成されたボンディングリード１３と電気的に接続されている。つまり、半導体チップ２の複数のパッド電極２ｃは、複数の端子１７と電気的に接続されている。

また、配線基板１０の内部（主面１０ａと裏面１０ｂの間）には、グランドプレーン（基準電位用プレーン、共通グランド配線）１０Ｇおよび電源プレーン（電源電位用プレーン、共通電源配線）１０Ｖが設けられている。グランドプレーン１０Ｇには、基準電位が印加され、電源プレーン１０Ｖには、電源電位が印加される。

また、図２に示すように、複数の端子１７は、配線基板１０の裏面１０ｂ側に行列状に配置されており、特に区別していないが、複数の端子１７には、基準電位用の端子１７、電源電位用の端子１７、および、信号用の端子１７が含まれる。

＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置１の製造方法を、図４〜図１４を用いて説明する。図４は、本実施の形態の試験装置の構成を模式的に示す説明図、図５は、本実施の形態の試験装置のソケット周辺を拡大して示す要部拡大断面図、図６は、本実施の形態のテスト基板の構成を示す平面図、図７は、本実施の形態の第１〜第４プランジャーの正面図および側面図、図８は、本実施の形態の第５プランジャーの正面図および側面図である。図９は、本実施の形態のプローブの側面図、図１０は、本実施の形態のプローブの正面図、図１１〜図１３は、本実施の形態の半導体装置の製造工程中の断面図、図１４は、本実施の形態の効果を説明する図面である。

本実施の形態の半導体装置１の製造方法は、前述の図１〜３に示す半導体装置（被検査体）１を準備する工程と、以下に示す半導体装置（被検査体）１に電気的試験を実施する工程と、を有する。

図４に示す試験装置（検査装置）２０を用いて、半導体装置１に対して電気的試験を行う。この工程を、電気的試験工程またはテスト工程と呼ぶ。試験装置（検査装置）２０は、半導体装置１を収容するソケット２１、ソケット２１を介して半導体装置１と電気的に接続されるテスト基板２２、およびテスト基板２２と電気的に接続されるテストヘッド２３を備える。テストヘッド２３には、半導体装置１との間で信号電流の入出力を行うテスト回路が形成され、テスト基板２２およびソケット２１を介して半導体装置１と電気的に接続される。また、本実施の形態では、テストヘッド２３の隣には制御部２４が配置され、制御部２４はテストヘッド２３と電気的に接続されている。制御部２４には、テスト工程を制御（例えば、テストヘッド２３と半導体装置１の相対位置制御、あるいは、複数の半導体装置１を連続的に試験するための制御）する制御回路が形成される。ただし、制御回路の形成場所は図４に示す態様には限定されず、例えば、変形例としてテストヘッド２３の内部に制御回路を形成することができる。

図５に示すようにテストヘッド２３は、テスト基板２２を搭載する基板搭載面である上面２３ａを有し、テスト基板２２は、テストヘッド２３の上面２３ａ上に固定されている。テスト基板２２を固定する固定手段は特に限定されないが、図５に示す例では、テストヘッド２３の上面２３ａ上に隔壁２５が配置され、テスト基板２２は隔壁２５上に例えばネジ止め固定されている。また、テスト基板２２は、テストヘッド２３の上面２３ａ上に配置された、複数のコネクタ端子（端子）２６を介してテストヘッド２３に形成された回路（前記したテスト回路）と電気的に接続されている。

また、テスト基板２２は、主面２２ａに配置されるソケット２１を搭載するソケット搭載領域２２ｃを有する配線基板である。主面２２ａおよび裏面２２ｂには、それぞれ複数の配線２２ｄ１および２２ｄ２からなる配線パターンが形成される。主面２２ａ側に形成された複数の配線２２ｄ１と裏面２２ｂ側に形成された複数の配線２２ｄ２とは、テスト基板２２の主面２２ａから裏面２２ｂまで貫通するビア導体層２２ｅを介してそれぞれ電気的に接続されている。また、テスト基板２２にはコンデンサやコイルなど、複数の電子部品２７が実装され、主面２２ａ側に搭載されたソケット２１と配線２２ｄ１を介して電気的に接続されている。図５に示す例では、複数の電子部品２７は裏面２２ｂに実装されている。また、テスト基板２２は、裏面２２ｂがテストヘッド２３の上面２３ａと対向するように、テストヘッド２３上に形成された隔壁２５によって囲まれる中空空間を介してテストヘッド２３上に固定されている。

また、半導体装置１を固定するソケット２１は、テスト基板２２の主面２２ａ上においてソケット搭載領域２２ｃに固定されている。ソケット２１の固定方法は特に限定されないが、本実施の形態では、例えばネジ止め固定されている。これにより、少なくとも測定対象となる半導体装置の品種変更に応じて、容易に着脱することができる。ソケット２１は樹脂などの絶縁物から成る本体部２１ａを備えている。本体部２１ａは、半導体装置１を固定する面である上面（半導体装置固定面）２１ａ１、および上面２１ａ１の反対側に位置する下面（テスト基板実装面）２１ａ２を備えている。またソケット２１は、本体部２１ａの上面２１ａ１側に配置され、半導体装置１を固定して保持する固定部（パッケージ固定部）２１ｂを備えている。固定部２１ｂの周縁領域は、固定部２１ｂの中央領域よりも突出した構造となっており、この突出部分の内側に半導体装置１の配線基板１０（図３参照）が収まるようにすることで、半導体装置１を所定の位置に配置することができる。つまり、固定部２１ｂの周縁領域に形成された突出部分は、半導体装置１の位置合わせをする位置決めガイドとして機能する。

また、ソケット２１は、半導体装置１の複数の端子１７と電気的に接続する複数のプローブＣＰを備えている。複数のプローブＣＰは、ソケット２１の本体部２１ａに形成された複数のプローブ穴２１ｃに挿入され、テスト基板２２上に形成された複数のテスト基板端子（ポゴ座）２２ｆとそれぞれ電気的に接続されている。また、ソケット２１上には、端子１７をプローブＣＰに向かって押し付けるリード押さえ部材である押圧治具２８が配置される。本実施の形態の電気的試験工程では、この押圧治具２８から押圧力を複数の端子１７に印加して、複数の端子１７をプローブＣＰに向かって押し付けることで、複数のプローブＣＰと複数の端子１７とがそれぞれ接触し、電気的に接続することができる。

図４および図５では、テスト基板２２上に設置された１個のソケット２１およびその中に固定された１個の半導体装置１を示しているが、実際には、図６に示すように、テスト基板２２上には複数のソケット２１が搭載され、複数のソケット２１の各々の内部には半導体装置１が配置されている。そして、複数の半導体装置１を一体的に覆うように、半導体装置１上に押圧治具２８が配置されている。本実施の形態では、２Ｎ個（例えば、３２個）の半導体装置１がテスト基板２２上に搭載されている。つまり、半導体装置１の各端子１７に印加される荷重は、関連技術の１／２に低減されている。

次に、図７〜１０を用いてプローブＣＰについて説明する。図７は、第１〜第４プランジャーＰＧ１〜ＰＧ４の正面図（左図）および側面図（右図）であり、図８は、第５プランジャーＰＧ５の正面図（左図）及び側面図（右図）である。図９は、プローブＣＰの側面図であり、図１０は、プローブＣＰの正面図である。

図７に示すように、第１〜第４プランジャーＰＧ１〜ＰＧ４は、それぞれ等しい形状を有するので、第１プランジャーＰＧ１を用いて説明する。第１プランジャーＰＧ１は、頭部３１および軸部３２を有し、軸部３２の幅は頭部３１の幅よりも狭い。頭部３１の一端側には、４個の三角形の突起部からなる接触領域３１ａが設けられており、接触領域３１ａの先端には先端部３１ｔが設けられている。頭部３１の他端側は、軸部３２に連結されている。第１プランジャーＰＧ１は、およそ５０μｍの板厚Ｄを有する板状部材で構成されており、平坦面３１ｂおよび３１ｃを有する。接触領域３１ａには、平坦面３１ｂから平坦面３１ｃに向かって傾斜部３１ｄが設けられており、傾斜部３１ｄと平坦面３１ｃとの交点が先端部３１ｔとなっている。傾斜部３１ｄは、平坦面３１ｂに設けられている。

次に、図８に示すように、第５プランジャーＰＧ５は、軸部３３および脚部３４を有し、軸部３３の幅は脚部３４の幅よりも狭い。脚部３４の一端側には、２個の三角形の突起部からなる接触領域３４ａが設けられている。脚部３４の他端側には、軸部３３が連結されている。第５プランジャーＰＧ５は、およそ５０μｍの板厚Ｄを有する板状部材で構成されており、平坦面３４ｂおよび３４ｃを有する。なお、第１〜第５プランジャーＰＧ１〜ＰＧ５は、導電性の板状部材であり、ＳＫ材（炭素鋼から成る芯材の表面に金（Ａｕ）のめっき膜（金膜）を形成した材料）、パラジウム（Ｐｄ）合金（パラジウム（Ｐｄ）、銀（Ａｇ）、銅（Ｃｕ）をほぼ１／３程度ずつ含む合金）またはベリリウム銅（ＢｅＣｕ）等で構成されている。

次に、図９および図１０に示すように、プローブＣＰは、第１〜第５プランジャーＰＧ１〜ＰＧ５と、バネ部３５とを有する。第１〜第５プランジャーＰＧ１〜ＰＧ５の板厚方向をＸ方向、幅方向をＹ方向、バネ部３５の伸縮する方向をＺ方向と定義する。バネ部３５は、第１〜第４プランジャーＰＧ１〜ＰＧ４の夫々の頭部３１と第５プランジャーＰＧ５の脚部３４との間に挟まれており、第１〜第４プランジャーＰＧ１〜ＰＧ４の夫々の軸部３２および第５プランジャーＰＧ５の軸部３３は、バネ部３５の内部に延びている。そして、プローブＣＰと端子１７とが非接触の状態で、バネ部３５は、第１〜第４プランジャーＰＧ１〜ＰＧ４と第５プランジャーＰＧ５とを互いに遠ざける方向に弾性バイアスさせる構成となっている。Ｚ方向において、第１〜第４プランジャーＰＧ１〜ＰＧ４の４個の突起部からなる接触領域３１ａが、端子１７に接触し、第５プランジャーＰＧ５の２つの突起部からなる接触領域３４ａがテスト基板２２のテスト基板端子２２ｆに接触する構成となっている。

また、Ｘ方向において、第１プランジャーＰＧ１と第２プランジャーＰＧ２とが接触し、第３プランジャーＰＧ３と第４プランジャーＰＧ４とが接触し、第５プランジャーＰＧ５は、第２プランジャーＰＧ２と第３プランジャーＰＧ３との間に挟まれ、第２プランジャーＰＧ２および第３プランジャーＰＧ３に接触している。第１〜第５プランジャーＰＧ１〜ＰＧ５は、付着されておらず、独立にＺ方向に摺動可能な構成となっている。Ｘ方向において、第１プランジャーＰＧ１と第２プランジャーＰＧ２とは、それぞれの平坦面３１ｃ同士が面接触し、それぞれの先端部３１ｔ同士も接触している。同様に、Ｘ方向において、第３プランジャーＰＧ３と第４プランジャーＰＧ４とは、それぞれの平坦面３１ｃ同士が面接触し、それぞれの先端部３１ｔ同士も接触している。第２および第３プランジャーＰＧ２およびＰＧ３は、それぞれの傾斜部３１ｄが第５プランジャーＰＧ５に向かう側（言い換えると、プローブ中心線ＰＣ側またはプローブＣＰの内側）を向いており、第１および第４プランジャーＰＧ１およびＰＧ４は、それぞれの傾斜部３１ｄが第５プランジャーＰＧ５から離れる側（言い換えると、プローブ中心線ＰＣと反対側またはプローブＣＰの外側）を向いている。そして、第１プランジャーＰＧ１および第２プランジャーＰＧ２の先端部３１ｔと第３プランジャーＰＧ３および第４プランジャーＰＧ４の先端部３１ｔとの距離Ｗ２は、第２、第３および第５プランジャーＰＧ２、ＰＧ３およびＰＧ５の板厚Ｄの合計と等しい（Ｗ２＝３×Ｄ）。また、第１〜第４プランジャーＰＧ１〜ＰＧ４と端子１７とが非接触の状態では、第１〜第４プランジャーＰＧ１〜ＰＧ４の先端部３１ｔは、テスト基板２２の主面２２ａを基準にして、それぞれがほぼ等しい高さを有している。

また、図１０に示すように、接触領域３１ａの高さＨおよびピッチＷ１は、端子１７を構成する半田の付着による目詰まりを考慮し、高さＨおよびピッチＷ１ともに５０μｍ以上とするのが好適である。高さＨおよびピッチＷ１が小さいと、接触領域３１ａ間が半田で埋まってしまい、接触領域３１ａが、端子１７を構成する半田の表面に形成された酸化膜を突き破ることができなくなるからである。

次に、図１１〜図１３を用いて、電気的試験工程におけるプローブＣＰと端子１７との接触状態を説明する。図１１〜図１３は、本実施の形態の半導体装置の製造工程中の断面図である。図１１および１２は、プローブＣＰの側面図であり、図１３は、プローブＣＰの正面図である。

図１１は、Ｘ方向において、端子１７のボール中心線ＢＣに対して、プローブＣＰの中心線ＰＣがずれＭＡ２だけずれた場合を示している。ずれが比較的小さい場合を示している。第２プランジャーＰＧ２が端子１７と接触するＰ２と、第３プランジャーＰＧ３が端子１７と接触する点Ｐ３との高低差Ｈｂは、プローブＣＰの高低差Ｈｐよりも小さい。従って、第２および第３プランジャーＰＧ２およびＰＧ３の夫々の先端部３１ｔが端子１７と接触する。但し、本実施の形態の場合、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔは、ほぼ等しい高さにあり、互いに重なっている。また、第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔも同様である。従って、第１〜第４プランジャーＰＧ１〜ＰＧ４の夫々の先端部３１ｔが端子１７と接触しており、プローブＣＰと端子１７との接触抵抗は小となっている。

また、図１３は、Ｙ方向において、端子１７のボール中心線ＢＣに対して、プローブＣＰの中心線ＰＣがずれＭＡ３だけずれた場合を示している。例えば、第１プランジャーＰＧ１の接触領域３１ａが、４個の突起部で構成されているため、ずれＭＡ３が発生しても、例えば、２個の先端部３１ｔが端子１７と接触している。第２〜第４プランジャーＰＧ２〜ＰＧ４も同様である。

従って、プローブＣＰは、合計８点で端子１７と接触しており、接触抵抗を充分に低減することが可能となる。

また、図１２は、Ｘ方向において、端子１７のボール中心線ＢＣに対して、プローブＣＰの中心線ＰＣがずれＭＡ１だけずれた場合を示している。ずれが比較的大きい場合であり、第１および第２プランジャーＰＧ１およびＰＧ２が、端子１７に対して非接触となる状態を示している。第３プランジャーＰＧ３の先端部３１ｔは、第４プランジャーＰＧ４の先端部３１ｔと等しい高さにあり、互いに重なっているため、第３および第４プランジャーＰＧ３およびＰＧ４を、端子１７に接触させることができる。なぜなら、第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端３１ｔを、端子１７の表面に投影した点Ｐ３およびＰ４は、ほぼ一致するのでボールの高低差Ｈｂ＝０となる。第３および第４プランジャーＰＧ３およびＰＧ４を対象としたプローブＣＰの高低差Ｈｐ＝０となる。従って、第３および第４プランジャーＰＧ３およびＰＧ４を対象としたプローブＣＰの高低差Ｈｐが高低差Ｈｂ以下となる（Ｈｐ≦Ｈｂ）ため、第３および第４プランジャーＰＧ３およびＰＧ４を、端子１７に接触させることができる。Ｙ方向においては、図１３に示すように、第１〜第４プランジャーＰＧ１〜ＰＧ４の夫々の２個の先端部３１ｔが端子１７と接触しているため、プローブＣＰは、合計４点で端子１７と接触しており、充分に接触抵抗を低減することが可能となる。なお、プローブＣＰの中心線ＰＣが、端子１７のボール中心線ＢＣに対して紙面の左側にずれた場合について説明したが、右側にずれた場合には、同様に、第１および第２プランジャーＰＧ１およびＰＧ２が端子１７と接触し、プローブＣＰは、合計４点で端子１７と接触する。

本実施の形態では、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔが接触し、第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが接触している。そのため、高低差Ｈｂ＞高低差ＨｐとなるずれＭＡ１が発生したとしても、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔまたは第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが端子１７と接触し、接触抵抗を充分に低減することができる。

また、各端子１７に印加される荷重が、関連技術に対して１／２に低減されたことで、第１〜第４プランジャーＰＧ１〜ＰＧ４の夫々の先端部３１ｔのダメージが軽減されるため、耐摩耗性が向上し、プローブＣＰの寿命が延びる。また、荷重低減により、端子１７の損傷を低減することができる。

また、図１４に示すように、第１および第２プランジャーＰＧ１およびＰＧ２が独立して上下動するため、半田屑３６の先端部３１ｔへの付着を抑制することができ、プローブＣＰのクリーニング頻度を低減でき、電気的試験工程の時間短縮およびプローブＣＰの長寿命化が可能となる。

また、本実施の形態では、第１および第２プランジャーＰＧ１およびＰＧ２または第３および第４プランジャーＰＧ３およびＰＧ４が、互いに接触しているため、第２または第３プランジャーＰＧ２またはＰＧ３の端子１７に対するすべりを抑制することができる。

図２２は、関連技術における半導体装置の製造工程中の断面図である。図２２に示すように、プローブＣＰの中心線ＰＣが端子１７のボール中心線ＢＣに対してずれた場合、端子１７をプローブＣＰに押し付ける際に、例えば、球状の端子１７の表面に沿って第１プランジャーＰＧ１１のすべりが発生し、第１プランジャーＰＧ１１が端子１７の表面の酸化膜を破れない場合がある。

本実施の形態では、図９に示すように、第１および第２プランジャーＰＧ１およびＰＧ２または第３および第４プランジャーＰＧ３およびＰＧ４が、互いに接触しているため、第１および第２プランジャーＰＧ１およびＰＧ２または第３および第４プランジャーＰＧ３およびＰＧ４の剛性が向上している。したがって、第１および第２プランジャーＰＧ１およびＰＧ２または第３および第４プランジャーＰＧ３およびＰＧ４のすべりを抑制し、端子１７の表面の酸化膜を確実に破ることができるため、プローブＣＰと端子１７の接触抵抗を低減することができる。

なお、第１および第４プランジャーＰＧ１およびＰＧ４に、第２および第３プランジャーＰＧ２およびＰＧ３よりも剛性の高い板状部材を用いても良い。例えば、第１および第４プランジャーＰＧ１およびＰＧ４をＳＫ材で構成し、第２および第３プランジャーＰＧ２およびＰＧ３をベリリウム銅（ＢｅＣｕ）で構成しても良い。第１および第４プランジャーＰＧ１およびＰＧ４を高剛性の部材で構成したことで、第２および第３プランジャーＰＧ２およびＰＧ３のすべりを抑制できる。

＜変形例１＞
図１５は、変形例１の半導体装置の製造工程中の断面図である。変形例１では、上記実施の形態と比べ、第２および第３プランジャーＰＧ２およびＰＧ３の向きが異なる。つまり、変形例１では、第２および第３プランジャーＰＧ２およびＰＧ３は、それぞれの傾斜部３１ｄが第５プランジャーＰＧ５の反対側（言い換えると、プローブ中心線ＰＣの反対側またはプローブＣＰの外側）を向いている。言い換えると、第１から第４プランジャーＰＧ１からＰＧ４のそれぞれの傾斜部３１ｄは、第５プランジャーＰＧ５から離れる方向に向けて配置されている。その他の構成は、上記実施の形態と同様である。

第１および第２プランジャーＰＧ１およびＰＧ２のそれぞれの先端部３１ｔのＸ方向における間隔Ｗ３は、第２または第３プランジャーＰＧ２またはＰＧ３の板厚Ｄと等しい。第１および第２プランジャーＰＧ１およびＰＧ２のそれぞれの先端部３１ｔは、関連技術と比較すると近接している。また、第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔも同様である。

第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔが近接しているため、第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔが端子１７に接触する点Ｐ３およびＰ４の高低差であるボールの高低差Ｈｂは、第３および第４プランジャーＰＧ３およびＰＧ４を対象としたプローブＣＰの高低差Ｈｐよりも小となる。そのため、第３および第４プランジャーＰＧ３およびＰＧ４を、端子１７に接触させることができる。

変形例１では、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔが、関連技術に比べて、近接して配置され、第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが、関連技術に比べて、近接して配置されている。そのため、高低差Ｈｂ＞高低差ＨｐとなるずれＭＡ１が発生したとしても、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔまたは第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが端子１７と接触し、接触抵抗を充分に低減することができる。

また、第２および第３プランジャーＰＧ２およびＰＧ３の先端部３１ｔをプローブ中心線ＰＣ側としたことで、先端部３１ｔの球状の端子１７に対する逃げ（滑り）を低減でき、先端部３１ｔと端子１７との接触を確実にできる。

＜変形例２＞
図１６は、変形例２の半導体装置の製造工程中の断面図である。変形例２では、上記実施の形態と比べ、第１および第４プランジャーＰＧ１およびＰＧ４の向きが異なる。つまり、変形例２では、第１および第４プランジャーＰＧ１およびＰＧ４は、それぞれの傾斜部３１ｄが第５プランジャーＰＧ５の側（言い換えると、プローブ中心線ＰＣの側またはプローブＣＰの内側）を向いている。言い換えると、第１から第４プランジャーＰＧ１からＰＧ４のそれぞれの傾斜部３１ｄは、第５プランジャーＰＧ５に近づく方向に向けて配置されている。その他の構成は、上記実施の形態と同様である。

第１および第２プランジャーＰＧ１およびＰＧ２のそれぞれの先端部３１ｔのＸ方向における間隔Ｗ４は、第１または第４プランジャーＰＧ１またはＰＧ４の板厚Ｄと等しい。第１および第２プランジャーＰＧ１およびＰＧ２のそれぞれの先端部３１ｔは、関連技術と比較すると近接している。また、第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔも同様である。

第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔが近接しているため、第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔが端子１７に接触する点Ｐ３およびＰ４の高低差であるボールの高低差Ｈｂは、第３および第４プランジャーＰＧ３およびＰＧ４を対象としたプローブＣＰの高低差Ｈｐよりも小となるため、第３および第４プランジャーＰＧ３およびＰＧ４を、端子１７に接触させることができる。

変形例２では、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔが、関連技術に比べて、近接して配置され、第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが、関連技術に比べて、近接して配置されている。そのため、高低差Ｈｂ＞高低差ＨｐとなるずれＭＡ１が発生したとしても、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔまたは第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが端子１７と接触し、接触抵抗を充分に低減することができる。

＜変形例３＞
図１７は、変形例３の半導体装置の製造工程中の断面図である。変形例３では、上記実施の形態と比べ、第１〜第４プランジャーＰＧ１〜ＰＧ４の向きがそれぞれ異なる。つまり、変形例３では、第２および第３プランジャーＰＧ２およびＰＧ３は、それぞれの傾斜部３１ｄが第５プランジャーＰＧ５の反対側（言い換えると、プローブ中心線ＰＣの反対側またはプローブＣＰの外側）を向いている。そして、第１および第４プランジャーＰＧ１およびＰＧ４は、それぞれの傾斜部３１ｄが第５プランジャーＰＧ５の側（言い換えると、プローブ中心線ＰＣの側またはプローブＣＰの内側）を向いている。言い換えると、第２および第３プランジャーＰＧ２およびＰＧ３のそれぞれの傾斜部３１ｄは、第５プランジャーＰＧ５から離れる方向に向けて配置され、第１および第４プランジャーＰＧ１およびＰＧ４のそれぞれの傾斜部３１ｄは、第５プランジャーＰＧ５に近づく方向に向けて配置されている。その他の構成は、上記実施の形態と同様である。

第１および第２プランジャーＰＧ１およびＰＧ２のそれぞれの先端部３１ｔのＸ方向における間隔Ｗ５は、第１および第２プランジャーＰＧ１およびＰＧ２の合計板厚２×Ｄと等しい。第１および第２プランジャーＰＧ１およびＰＧ２のそれぞれの先端部３１ｔは、関連技術と比較すると近接している。また、第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔも同様である。

第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔが近接しているため、第３および第４プランジャーＰＧ３およびＰＧ４のそれぞれの先端部３１ｔが端子１７に接触する点Ｐ３およびＰ４の高低差であるボールの高低差Ｈｂは、第３および第４プランジャーＰＧ３およびＰＧ４を対象としたプローブＣＰの高低差Ｈｐよりも小となるため、第３および第４プランジャーＰＧ３およびＰＧ４を、端子１７に接触させることができる。

変形例３では、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔが、関連技術に比べて、近接して配置され、第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが、関連技術に比べて、近接して配置されている。そのため、高低差Ｈｂ＞高低差ＨｐとなるずれＭＡ１が発生したとしても、第１および第２プランジャーＰＧ１およびＰＧ２の夫々の先端部３１ｔまたは第３および第４プランジャーＰＧ３およびＰＧ４の夫々の先端部３１ｔが端子１７と接触し、接触抵抗を充分に低減することができる。

＜変形例４＞
図１８は、変形例４の半導体装置の製造工程中の断面図である。変形例４は、上記実施の形態の図９に対する変形例である。図９のバネ部３５が、変形例４では、独立した２つのバネ部３５ａおよび３５ｂで構成されている。そして、バネ部３５ａは、第１および第４プランジャーＰＧ１およびＰＧ４と第５プランジャーＰＧ５とを互いに遠ざける方向に弾性バイアスさせる構成となっており、バネ部３５ｂは、第２および第３プランジャーＰＧ２およびＰＧ３と第５プランジャーＰＧ５とを互いに遠ざける方向に弾性バイアスさせる構成となっている。

変形例４は、上記変形例１〜３に対しても適用できる。変形例４によれば、端子１７に対する追従性が向上する。

＜変形例５＞
図１９は、変形例５の半導体装置の製造工程中の断面図である。変形例５は、変形例１に対する変形例である。変形例５では、第１および第４プランジャーＰＧ１およびＰＧ４のそれぞれの先端部３１ｔの高さと第２および第３プランジャーＰＧ２およびＰＧ３のそれぞれの先端部３１ｔの高さとが異なっている。つまり、第１および第４プランジャーＰＧ１およびＰＧ４のそれぞれの先端部３１ｔの高さは、第２および第３プランジャーＰＧ２およびＰＧ３のそれぞれの先端部３１ｔの高さよりも高い。なお、高さの基準は、例えば、テスト基板２２の主面２２ａとする。

上記構成としたことで、球状の端子１７に対する追従性が向上し、プローブＣＰと端子１７との接触抵抗を低減することができる。

また、第１〜第４プランジャーＰＧ１〜ＰＧ４が接触する測定対象物の形状に合わせて、第１〜第４プランジャーＰＧ１〜ＰＧ４の高さを変えても良い。

＜変形例６＞
なお、上記実施の形態および変形例１〜５では、ＢＧＡ型半導体装置を例に説明したが、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型半導体装置またはＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型半導体装置としても良い。図２０は、変形例６に係るＱＦＰ型半導体装置の断面図である。なお、ＳＯＰ型半導体装置も同様の構成を有する。

半導体装置４０は、半導体チップ４３と、半導体チップ４３に電気的に接続された複数本のリード４２と、半導体チップ４３、および、リード４２の一部を覆う封止体４１とを有する。半導体チップ４３は、その主面に複数のパッド電極４４を有し、パッド電極４４は、ワイヤ４５を介してリード４２と接続されている。また、半導体チップ４３は、接着層４６を介してダイパッド４７上に接着されている。

リード４２は、封止体４１の内部に位置するインナーリード部ＩＬと、封止体４１の外部に位置するアウターリード部ＯＬとを有する。アウターリード部ＯＬは、断面視にて、ガルウイング形状を有し、インナーリード部ＩＬから連続して、封止体４１の外部に突出する突出部Ｐ１と、突出部Ｐ１から実装面ＭＢに向かって延びる屈曲部Ｐ２と、実装面ＭＢに対してほぼ平行に屈曲部Ｐ２から延在し、実装半田を介して実装基板に接続される接続部Ｐ３とを有している。接続部Ｐ３は、実装面ＭＢ（または封止体４１の裏面４１ｂ）に対して傾斜角αで傾斜しており、リード４２の先端から封止体４１に近づくにつれて実装面ＭＢから離れる構造となっている。例えば、傾斜角αは、２°≦α≦８°である。

リード４２の接続部Ｐ３が傾斜角αを有するため、上記実施の形態または変形例１〜５のプローブＣＰを適用することで、リード４２とプローブＣＰとの接触抵抗を低減することができる。

以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１、４０ 半導体装置（被検査体）
１ａ 主面（上面、表面）
１ｂ 裏面（下面）
２、４３ 半導体チップ
２ａ 主面（上面、表面）
２ｂ 裏面（下面）
２ｃ、４４ パッド電極（チップ端子）
４、４５ ワイヤ（導電性部材）
６ 封止体（樹脂体）
８、４６ 接着層
１０ 配線基板（パッケージ基板）
１０ａ 主面（上面、表面）
１０ｂ 裏面（下面）
１０Ｇ グランドプレーン（基準電位用プレーン、共通グランド配線）
１０Ｖ 電源プレーン（電源電位用プレーン、共通電源配線）
１１ 絶縁膜（ソルダーレジスト）
１２ 絶縁膜（ソルダーレジスト）
１３ ボンディングリード（端子、ボンディングパッド）
１４ ランド
１５ａ、１５ｂ 配線
１６ ビア導体層
１７ 端子（外部端子、半田ボール）
２０ 試験装置（検査装置）
２１ ソケット
２１ａ 本体部
２１ａ１ 上面（半導体装置固定面）
２１ａ２ 下面（テスト基板実装面）
２１ｂ 固定部（パッケージ固定部）
２１ｃ プローブ穴
２２ テスト基板
２２ａ 主面（上面、表面）
２２ｂ 裏面（下面）
２２ｃ ソケット搭載領域
２２ｄ１、２２ｄ２ 配線
２２ｅ ビア導体層
２２ｆ テスト基板端子（ポゴ座）
２３ テストヘッド
２３ａ 上面
２４ 制御部
２５ 隔壁
２６ コネクタ端子（端子）
２７ 電子部品
２８ 押圧治具
３１ 頭部
３１ａ 接触領域
３１ｂ、３１ｃ 平坦面
３１ｄ 傾斜部
３１ｔ 先端部
３２、３３ 軸部
３４ 脚部
３４ａ 接触領域
３４ｂ、３４ｃ 平坦面
３５、３５ａ、３５ｂ バネ部
３６ 半田屑
４１ 封止体（樹脂体）
４１ａ 主面
４１ｂ 裏面
４１ｃ 側面
４７ ダイパッド
ＢＣ ボール中心線
ＣＰ プローブ（プローブピン、端子、接触端子、テスト端子、ポゴピン）
ＭＡ１、ＭＡ２ ずれ
ＭＢ 実装面
ＰＣ プローブ中心線
ＰＧ１〜ＰＧ５、ＰＧ１１〜ＰＧ１３ プランジャー
ＴＴ テスター端子

Claims (15)

1. （ａ）主面および裏面を有する配線基板と、前記主面上に搭載された半導体チップと、前記裏面上に配置され、前記半導体チップに電気的に接続された第１端子と、を含む被検査体を準備する工程、
   （ｂ）前記被検査体を、第２端子を有するテスト基板上に搭載し、前記第１端子および前記第２端子間をプローブで電気的に接続した状態で、電気的試験を実施する工程、
   を有し、
   前記プローブは、それぞれ、互いに対向する第１平面および第２平面を有する第１板状部材、第２板状部材、第３板状部材および第４板状部材で構成され、前記第１端子に接触する第１プランジャー、第２プランジャー、第３プランジャーおよび第４プランジャーと、第５板状部材で構成され、前記第２端子に接触する第５プランジャーと、バネ部と、を含み、
   前記第１から前記第５プランジャーは、それらの板厚方向において、前記第１プランジャー、前記第２プランジャー、前記第５プランジャー、前記第３プランジャーおよび前記第４プランジャーの順に、前記バネ部内に配置され、
   前記第１および前記第２プランジャー、前記第２および前記第５プランジャー、ならびに、前記第３および前記第４プランジャーは、それぞれ、互いに面接触し、
   前記第１から前記第５プランジャーは、互いに独立して、前記第１端子と前記第２端子とを結ぶ方向に摺動可能である、半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記第１端子は、球状の半田部材である、半導体装置の製造方法。
3. 請求項１に記載の半導体装置の製造方法において、
   前記（ｂ）工程において、前記被検査体は、押圧治具で前記テスト基板側に押圧される、半導体装置の製造方法。
4. 請求項３に記載の半導体装置の製造方法において、
   前記テスト基板上には、複数の被検査体が配置され、前記複数の被検査体は、前記押圧治具で前記テスト基板側に押圧される、半導体装置の製造方法。
5. 請求項１に記載の半導体装置の製造方法において、
   前記第１から前記第４板状部材のそれぞれは、前記第１平面に形成され、前記第２平面に向かう傾斜部を有する、半導体装置の製造方法。
6. 請求項５に記載の半導体装置の製造方法において、
   前記傾斜部には、前記第１から前記第４プランジャーの幅方向において、複数の突起部からなり、前記第１端子に接触する接触領域が設けられている、半導体装置の製造方法。
7. 請求項６に記載の半導体装置の製造方法において、
   前記突起部の高さは、５０μｍ以上である、半導体装置の製造方法。
8. 請求項６に記載の半導体装置の製造方法において、
   前記突起部のピッチは、５０μｍ以上である、半導体装置の製造方法。
9. 請求項５に記載の半導体装置の製造方法において、
   前記第２および前記第３プランジャーのそれぞれの前記傾斜部は、前記プローブの内側に向けて配置され、前記第１プランジャーの前記傾斜部は、前記第２プランジャーに対して、前記第５プランジャーから離れる側に向けて配置され、前記第４プランジャーの前記傾斜部は、前記第３プランジャーに対して、前記第５プランジャーから離れる側に向けて配置されている、半導体装置の製造方法。
10. 請求項５に記載の半導体装置の製造方法において、
    前記第１から前記第４プランジャーのそれぞれの前記傾斜部は、前記第５プランジャーから離れる方向に向けて配置されている、半導体装置の製造方法。
11. 請求項５に記載の半導体装置の製造方法において、
    前記第１から前記第４プランジャーのそれぞれの前記傾斜部は、前記第５プランジャーに近づく方向に向けて配置されている、半導体装置の製造方法。
12. 請求項５に記載の半導体装置の製造方法において、
    前記第２および前記第３プランジャーのそれぞれの前記傾斜部は、前記第５プランジャーから離れる方向に向けて配置され、前記第１および前記第４プランジャーのそれぞれの前記傾斜部は、前記第５プランジャーに近づく方向に向けて配置されている、半導体装置の製造方法。
13. 請求項１に記載の半導体装置の製造方法において、
    前記第１および前記第４板状部材の剛性は、前記第２および前記第３板状部材の剛性よりも高い、半導体装置の製造方法。
14. 請求項１に記載の半導体装置の製造方法において、
    前記バネ部は、前記第１および前記第４プランジャーに接触する第１バネ部と、前記第２および前記第３プランジャーに接触する第２バネ部と、からなる半導体装置の製造方法。
15. 請求項１０に記載の半導体装置の製造方法において、
    前記第１および前記第４プランジャーのそれぞれの先端部は、前記第２および前記第３プランジャーのそれぞれの先端部よりも高い、半導体装置の製造方法。

Images