KR101805343B1 - 동작 제어를 위한 장치 명령에 응답하는 메모리 장치 - Google Patents

동작 제어를 위한 장치 명령에 응답하는 메모리 장치 Download PDF

Info

Publication number
KR101805343B1
KR101805343B1 KR1020167030823A KR20167030823A KR101805343B1 KR 101805343 B1 KR101805343 B1 KR 101805343B1 KR 1020167030823 A KR1020167030823 A KR 1020167030823A KR 20167030823 A KR20167030823 A KR 20167030823A KR 101805343 B1 KR101805343 B1 KR 101805343B1
Authority
KR
South Korea
Prior art keywords
memory device
memory
command input
instruction
command
Prior art date
Application number
KR1020167030823A
Other languages
English (en)
Other versions
KR20160132126A (ko
Inventor
피트 보그트
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160132126A publication Critical patent/KR20160132126A/ko
Application granted granted Critical
Publication of KR101805343B1 publication Critical patent/KR101805343B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

동작 제어를 위한 장치 명령에 응답하는 메모리 장치. 메모리 장치의 실시예는 메모리 엘리먼트, 메모리 제어기를 포함하는 시스템 엘리먼트 및 메모리 장치에 대한 명령을 수신하는 명령 입력 핀을 포함하는 물리 인터페이스를 포함한다. 명령은 메모리 장치에 대한 동작 제어를 위한 명령을 포함하고, 명령은 메모리 장치를 리셋하는 리셋 제어를 위한 제1 명령 및 메모리 장치에 대한 내부 클록 분배를 중지하는 클록 인에이블(CKE) 제어를 위한 제2 명령 중의 하나 이상을 포함한다.

Description

동작 제어를 위한 장치 명령에 응답하는 메모리 장치{MEMORY DEVICE RESPONDING TO DEVICE COMMANDS FOR OPERATIONAL CONTROLS}
본 발명의 실시예는 일반적으로 전자 장치의 분야에 관한 것으로, 특히, 동작 제어를 위한 장치 명령에 응답하는 메모리 장치에 관한 것이다.
메모리 장치는 메모리 장치의 전체 동작에 영향을 주는 소정의 제어를 포함한다. 특히, 메모리 장치는 일반적으로 메모리 장치를 리셋하는 리셋 제어 및 메모리 장치의 내부 클록 분배를 디스에이블 및 인에이블하는 클록 인에이블(CKE) 제어를 포함하고, 이러한 제어는 메모리 장치의 소정의 전용 핀들에 신호를 제공하는 것에 관여될 것이다. 종래의 메모리 장치에서, 리셋 핀 상에서 소정의 신호가 검출되면, 메모리 장치는 리셋 시퀀스를 수행할 것이다. CKE 핀 상에서 소정의 신호가 검출되면, 메모리 장치는 클록 동작을 무시하고 내부 클록 분배를 턴오프한다.
그러나, 메모리 장치의 복잡도가 증가함에 따라, 메모리 동작을 위한 이용가능한 핀의 수가 감소한다. 특히, 다수의 채널을 갖는 메모리는 동작을 위해 많은 수의 핀을 요구하고, 전용 핀들 상의 리셋 및 CKE의 사용은 채널 수 만큼 승산된다.
예를 들어, 와이드 IO DRAM(dynamic random access memory) 장치는 16개의 독립 채널로 구현될 수 있다. 이러한 장치에서, 리셋 및 CKE 기능은 따라서 32개의 핀을 필요로 하고, 이는 이러한 장치 상의 이용가능한 핀 수에 큰 영향을 준다.
본 발명의 실시예는 예로서 제한되지 않고 첨부된 도면을 참조하여 설명하며, 동일한 참조 번호는 유사한 엘리먼트를 지칭한다.
도 1은 동작 제어를 위한 명령에 응답하는 메모리 장치의 실시예를 나타내는 도면.
도 2는 리셋 및 클록 인에이블 동작을 위한 명령 구조를 포함하는 메모리 장치의 실시예를 나타내는 도면.
도 3은 소정의 명령을 통해 메모리를 위한 동작 제어를 처리하는 장치, 시스템 또는 프로세스의 실시예를 나타내는 상태도.
도 4는 메모리 장치의 실시예를 위한 명령 구조의 도면.
도 5는 소정의 명령을 통해 메모리에 대한 동작 제어를 포함하는 모바일 장치의 실시예를 나타내는 도면.
도 6은 소정의 명령을 통해 메모리에 대한 동작 제어를 포함하는 장치 또는 시스템의 실시예를 나타내는 도면.
본 발명의 실시예는 일반적으로 동작 제어를 위한 장치 명령에 응답하는 메모리 장치에 관한 것이다.
여기에 사용되는 바와 같이,
"3D 스택 메모리" (여기서, 3D는 3차원을 나타낸다) 또는 "스택 메모리"는 하나 이상의 결합된 메모리 다이 층, 메모리 패키지 또는 다른 메모리 엘리먼트를 포함하는 컴퓨터 메모리를 의미한다. 메모리는 수직으로 스택되거나 수평으로(나란히) 스택되거나 함께 결합된 소정의 메모리 엘리먼트일 수 있다. 특히, 스택 메모리 DRAM 장치 또는 시스템은 복수의 DRAM 다이 층을 갖는 메모리 장치를 포함할 수 있다. 스택 메모리 장치는 또한 시스템 층 또는 엘리먼트라 불리울 수 있는 장치 내의 시스템 엘리먼트를 포함할 수 있고, 시스템 층은 CPU(central processing unit), 메모리 제어기 및 다른 관련된 시스템 엘리먼트 등의 엘리먼트를 포함할 수 있다. 시스템 층은 SoC(system on chip)를 포함할 수 있다. 임의의 실시예에서, 로직 칩은 애플리케이션 프로세서 또는 그래픽 프로세싱 유닛(GPU)일 수 있다. 스택 메모리 장치는 장치의 상이한 층 상의 포인트들을 접속하는 하나 이상의 TSV(through silicon via)들을 포함할 수 있다.
임의의 실시예에서, 메모리 장치는 소정의 동작 제어를 위한 장치 명령에 응답하도록 동작한다. 임의의 실시예에서, 메모리는 전용 핀, 범프 또는 다른 콘택(일반적으로 핀이라 함)을 이용하지 않고 다른 이용가능한 명령을 이용하여 이러한 동작 제어를 처리한다. 임의의 실시예에서, 메모리 장치는 리셋 동작에 진입하기 위한 제1 명령, CKE 동작에 진입하기 위한 제2 명령 또는 제1 및 제2 명령 둘 다를 포함하는 명령 구조를 포함하고, 여기서 이러한 구조는 종래의 장치와 비교하여 메모리 인터페이스의 비용 및 전력 소비를 감소시키는데 사용될 수 있고, 모바일 장치 내의 더 긴 배터리 수명을 제공함으로써 사용자 경험을 개선하는데 사용될 수 있다.
기존의 DRAM 인터페이스 프로토콜은 전용 핀으로서 CKE 진입 및 리셋 진입 제어를 전달한다. 임의의 실시예에서, 장치, 시스템 및 방법에 있어서, 메모리는 전용 리셋 핀을 이용하지 않고 리셋 동작에 진입하기 위한 제1 명령에 응답한다. 임의의 실시예에서, 메모리는 전용 클록 인에이블 핀을 이용하지 않고 CKE 동작에 진입하기 위한(메모리 장치의 내부 클록 분배를 턴오프하기 위한) 제2 명령에 응답한다. 임의의 실시예에서, 메모리 구조는 장치 리셋 및 CKE 동작 제어에 대하여 메모리 장치를 위한 요구되는 핀 수를 감소시킬 수 있다.
일 예에서, 고속 와이드 IO 장치는 16개의 독립 채널을 갖는다. 이 구조에서, DRAM 메모리 채널에 의해 통상 사용되는 물리 인터페이스의 핀의 수는 16으로 승산되어, 동작 제어 핀이 각각의 독립 채널에 제공된다. 이 경우의 인터페이스의 요구되는 핀 수를 감소시키는 것은 상당한 영향력을 가지며, 리셋에 진입하기 위한 각 채널의 제1 전용 핀 및 CKE에 진입하기 위한 각 채널의 제2 전용핀을 제거하여, 메모리 장치에 대한 총 32개의 전용핀을 제거한다. 임의의 실시예에서, 장치, 시스템 또는 방법은 CKE 및 리셋 핀 기능을 메모리 장치에 대한 스페어 명령 코드 내에 인코딩하는 것을 제공한다. CKE 및 리셋 핀 기능의 인코딩은 이들 전용 핀을 제거하고, 고속 와이드 IO기술의 경우 TSV 볼(ball) 수를 적어도 32개의 핀만큼 감소시킨다.
임의의 실시예에서, 장치 또는 시스템은 소정의 명령 인코딩을 이용하여 호스트로부터 메모리로 CKE 진입 및 리셋 진입 제어 기능을 전달하고, 명령 인코딩은 다른 목적으로 이용되지 않는 스페어 명령 인코딩일 수 있다. 임의의 실시예에서, 메모리용 전용 리셋 핀은 메모리에 의한 클록 정렬을 요구하지 않는 고유 명령 인코딩으로서 리셋 명령을 전달함으로써 제거된다. 임의의 실시예에서, 제1 명령 입력 핀 상의 "0000" 및 제2 명령 입력 핀 상의 "1111" 등의 소정의 명령 입력 핀 상의 상수 1 또는 0을 전달하는 인코딩은 메모리가 클록 정렬을 인식할 필요 없이 요구되는 명령 코드를 제공한다. 임의의 실시예에서, 1 또는 0의 상수 신호 값으로, 멀티플렉싱된 명령 전달이 동기되지 않더라도, 리셋 명령이 검출되고 DRAM을 기지의(known) 상태로 되돌릴 수 있다.
임의의 실시예에서, CKE 진입 동작을 위하여, 호스트 장치로부터의 명령은 DRAM 장치에 의해 수신되어, 가능하다면 장치가 내부 클록 분배를 턴오프하도록 명령하고 하나 이상의 명령 입력 수신기를 턴오프하고 감소된 하나 이상의 명령 입력 수신기 세트를 턴온된 상태로 남겨둔다. 특정한 구현예에서, 하나의 명령 입력 수신기를 제외하고 모두 턴오프되어, 최소의 전력 소비를 제공한다. 실시예는 하나의 파워 온 입력 수신기로 제한되지 않고, 설명의 간략화를 위하여, 이러한 수신기가 일반적으로 여기에 기재된다. 임의의 실시예에서, 하나의 파워 온 명령 입력 수신기는 인액티브 상태로 진입한다. 임의의 실시예에서, 하나의 파워 온 입력 수신기는 메모리가 호스트로부터 CKE 퇴장 명령이라 불리울 수 있는 동작 복귀 요청을 수신할 때까지 인액티브 상태에 있다. 임의의 실시예에서, CKE 퇴장 요청은, 셀프 리프레쉬 퇴장(Exiting Self-Refresh) 및 파워 다운 퇴장(Exiting Power Down) 등의, 메모리 장치를 재활성화하는 다른 동작에 의해 공유되는 기존 명령 등의 명령이어서, CKE 동작은 CKE 동작을 수행하는 단지 단일의 추가 명령을 요구한다. 임의의 실시예에서, 메모리 장치는, DRAM을 CKE 상태 밖으로 천이하고 파워 온 명령 입력 수신기에서의 CKE 퇴장 요청의 수신에 응답하여 명령 입력 수신기를 활성화하도록 동작한다.
도 1은 동작 제어를 위한 명령에 응답하는 메모리 장치의 실시예를 나타내는 도면이다. 메모리 장치는 도 1에 도시된 다수층을 포함하는 3D 스택 메모리 또는 단일 DRAM 층을 갖는 더 간단한 메모리 구조일 수 있다. 이 예에서, 3D 스택 메모리 장치(100)는 메모리 스택이라 불리우는 하나 이상의 DRAM 메모리 다이 층(120)과 결합된 시스템 엘리먼트(110)를 포함한다. 임의의 실시예에서, 시스템 엘리먼트는 SoC(system on chip) 또는 다른 유사한 엘리먼트일 수 있다. 도 1은 시스템 엘리먼트(110)가 하나 이상의 메모리 다이 층(120)의 메모리 스택의 하부에 결합된 구현예를 도시하지만, 실시예는 이 배열로 제한되지 않는다. 예를 들어, 임의의 실시예에서, 시스템 엘리먼트(110)는 메모리 스택(120)에 인접하도록 위치하고, 따라서, 메모리 스택(120)을 갖는 나란한 배열(side-by-side arrangement)로 결합될 수 있다.
이 예에서, DRAM 메모리 다이 층은 4개의 메모리 다이 층을 포함하고, 이들 층은 제1 메모리 다이 층(130), 제2 메모리 다이 층(140), 제3 메모리 다이 층(150) 및 제4 메모리 다이 층(160)이다. 그러나, 실시예는 메모리 스택(120) 내의 임의의 특정한 수의 메모리 다이 층으로 제한되지 않고, 더 많거나 더 작은 수의 메모리 다이 층을 포함할 수 있다. 다른 엘리먼트 중에서, 시스템 엘리먼트(110)는 메모리 스택(120)을 위한 메모리 제어기(112)를 포함할 수 있다. 임의의 실시예에서, 각각의 메모리 다이 층(이 예에서, 제4 메모리 다이 층(160) 등의 상부 또는 최외측 메모리 다이 층을 제외할 수 있음)은 메모리 다이 층의 실리콘 기판을 통해 경로를 제공하는 복수의 TSV(105)를 포함한다. 예로서 작은 수의 TSV(105)가 제공되지만, 실시예는 임의의 특정 수의 메모리 층 또는 채널을 갖는 구조로 제한되지 않고, TSV의 실제 수는 도 1에 도시된 것보다 많을 수 있다.
임의의 실시예에서, 메모리 장치의 물리 인터페이스의 복수의 핀(170)은 메모리 장치에 의한 명령의 수신을 위한 복수의 명령 입력 핀을 포함한다. 도시된 핀은 메모리 스택(120)에 인접하는 시스템 엘리먼트(110)의 면(이 예에서 상부면) 상에 위치한다. 임의의 실시예에서, 복수의 핀은 리셋 명령 또는 CKE 명령을 위한 전용 명령 핀을 포함하지 않는다. 임의의 실시예에서, 메모리 제어기(112) 또는 다른 제어기에 의해 제공되고 메모리 엘리먼트에 의해 인식되는 제어 명령(175)은 리셋 명령의 수신시 메모리 장치를 리셋하는 리셋 명령 및 CKE 진입 명령의 수신시 메모리 장치가 내부 클록 분배를 중지하는 CKE 진입 명령을 포함한다. 임의의 실시예에서, 전용 핀의 제거를 허용하는 명령 신호는 TSV(105)에 의해 메모리 스택(120)의 적절한 부분으로 전달되어 메모리 장치(100)의 각 채널에 명령을 제공할 수 있다.
도 2는 리셋 및 클록 인에이블 동작을 위한 명령 구조를 포함하는 메모리 장치의 실시예를 나타낸다. 이 예에서, 메모리 장치(220)는 호스트 시스템(200) 내에 포함되거나 그에 결합된다. 여기에 도시되지 않은 다른 엘리먼트에 더하여, 호스트 시스템은, 메모리 장치에 하나 이상의 명령을 제공할 수 있는 프로세서(205)로서 도시된 하나 이상의 프로세싱 엘리먼트 및 도 5 및 6에 도시된 엘리먼트 등의 다른 시스템 엘리먼트(210)를 포함한다. 메모리는 와이드 IO 또는 고속 와이드 IO 호환 장치 등의 스택 메모리 장치를 포함하는 복수의 독립 채널을 갖는 메모리 장치를 포함할 수 있다. 임의의 실시예에서, 메모리 장치는 메모리 장치(220)의 메모리 제어기(255)에 대하여 고유한 명령을 통해 동작 제어에 응답할 수 있다. 임의의 실시예에서, 동작 제어 명령(260)은 메모리 장치(220)를 리셋하는 리셋 동작 제어, 메모리 장치(220)를 비활성화하는 클록 인에이블 동작 제어 또는 리셋 및 클록 인에이블 동작 제어를 포함한다.
임의의 실시예에서, 메모리 장치(220)는 프로세서(205)로부터의 명령 수신을 위한 명령 입력 핀을 포함하는 핀(225)(도 1에 도시된 핀(170) 등)의 세트를 포함한다. 임의의 실시예에서, 핀의 세트는 전용 리셋 핀 또는 전용 클록 인에이블 핀을 포함하지 않는다. 메모리 장치는 제1 명령 입력 수신기(232), 제2 명령 입력 수신기(234), 제3 명령 입력 수신기(236) 및 제4 명령 입력 수신기(238)로서 도시된 복수의 명령 입력 수신기(230)를 포함할 수 있다. 메모리 장치(220)는 또한 장치의 제어를 위한 메모리 제어기(255) 및 데이터를 저장하기 위한 메모리 뱅크(250)를 더 포함한다.
임의의 실시예에서, 호스트 시스템은 메모리 장치(220)에 대한 명령(260)으로서 도시된 복수의 명령에 액세스한다. 임의의 실시예에서, 제1 명령은 RESET이고, RESET는 소정의 명령 입력 핀 상의 일련의 "1" 또는 "0" 신호 등의 클록 정렬을 요구하지 않는 메모리 장치에 대한 고유 명령이다. 임의의 실시예에서, 제2 명령은 CKE 진입 명령이고, CKE 진입은 메모리 장치에 대한 고유 명령이다. 임의의 실시예에서, 제3 명령은 CKE 퇴장 명령이고, 여기서 CKE 퇴장은 소정의 다른 퇴장 동작과 공유된 명령일 수 있다.
임의의 실시예에서, 제1 명령에 응답하여, 메모리 장치(220)는 동작을 리셋하고 액티브 상태로 복귀하는 리셋 상태로 진입한다. 임의의 실시예에서, 리셋 상태는 전용 리셋 핀을 포함하는 핀(225)의 세트 없이 진입된다.
임의의 실시예에서, 제2 명령에 응답하여, 메모리 장치(220)는 메모리 장치(220) 내의 내부 클록 분배를 중지하는 CKE 상태에 진입한다. 임의의 실시예에서, CKE 상태는 전용 CKE 핀을 포함하는 핀(225)의 세트 없이 진입된다. 임의의 실시예에서, 제2 명령에 응답하여, 제1 명령 입력 수신기(232)는 CKE 상태를 퇴장하는 명령을 기다리는 인액티브 상태로 진입하지만, 나머지 명령 입력 수신기(234-238)는 파워 오프되거나 디스에이블된다. 임의의 실시예에서, 제3 명령에 응답하여, 메모리 장치는 CKE 상태를 퇴장하고, CKE 퇴장 명령은 다른 퇴장 기능과 공유되는 명령 등의 공유 명령일 수 있다.
도 3은 소정의 명령을 통해 메모리에 대한 동작 제어를 처리하는 장치, 시스템 또는 프로세스의 실시예를 나타내는 상태도이다. 이 예에서, 메모리 장치는 초기에 액티브 상태(305)에 있을 수 있다. 임의의 실시예에서, 메모리 장치(310)의 일반 명령 입력 핀 상의 리셋 진입 명령을 수신하면, 메모리 장치는 장치(315)를 리셋하는 레셋 시퀀스로 천이한다. 임의의 실시예에서, 명령은 소정의 명령 입력 핀 상의 상수 "0" 또는 "1" 등의 클록 정렬을 요구하지 않는 명령이다. 명령 입력 핀(320) 상의 리셋 진입 명령 인코딩의 제거시, 메모리 장치는 액티브 상태(305)로 되돌아갈 수 있다.
임의의 실시예에서, 액티브 상태(305)의 메모리 장치는 메모리 장치(330)의 일반적인 입력 핀 상의 CKE 진입 명령을 수신할 수 있고, 이 명령은 메모리 장치의 내부 클록 분배의 디스에이블링을 명령한다. 임의의 실시예에서, CKE 상태에서, 단일의(또는 더 많은 수의) 입력 명령 수신기는 인액티브 상태에서 파워 온 상태로 유지되지만, 명령 입력 수신기의 나머지는 파워 오프된다(335). 메모리 장치는 CKE 퇴장 명령이 수신(340)될 때까지 이러한 상태에 있고, 여기서, 이 명령은 또한 파워 오프 상태 또는 셀프 리프레쉬(self-refresh) 상태를 남기는 등 다른 기능을 제공할 수 있다. 임의의 실시예에서, CKE 퇴장 명령의 수신시, 단일의 명령 입력 수신기가 활성화되고, 그 후, 나머지 명령 입력 수신기가 파워 온되고 활성화된다(345). 활성화(350)의 완료시, 메모리 장치는 액티브 상태로 되돌아갈 수 있다.
도 4는 메모리 장치의 실시예를 위한 명령 구조의 도면이다. 이 예에서, 명령 구조(400)는 6개의 일반 명령 핀(cmd0, cmd1, cmd2, cmd3, cmd4 및 cmd5)에 대한 신호를 포함한다. 명령 핀은 각각 cmd0에서 수신된 비트(0-3) 내지 cmd4에서 수신된 비트(20-23) 등의 명령 내의 4개의 명령 비트를 수신하는 것으로 도시된다.
임의의 실시예에서, 다른 명령에 더하여, 명령 구조(400)는 CKE 진입 명령을 포함하고, CKE 진입은 메모리 장치의 명령에 고유하다. 이 예에서, CKE 진입 명령은 cmd5의 비트 23에서의 패리티 비트 및 비트 22의 "0", cmd4의 비트 19 내지 16에서의 "0110" 및 cmd3의 비트 15에서의 "0"을 포함하고, 명령 핀의 나머지 비트는 임의의 값(X=무정의(Don't Care))이다. 임의의 실시예에서, 명령 구조는 CKE 퇴장 명령을 더 포함하고, 여기서, CKE 퇴장 명령은 다른 기능 또는 상태를 퇴장하는 명령과 공유된 명령일 수 있다. 이 예에서, CKE 퇴장은 셀프 리프레쉬 퇴장 및 파워 다운 퇴장과 공유된다. 이 예에서, CKE 퇴장 명령은 cmd5의 비트 23에서의 패리티 비트 및 비트 22의 "0" 및 cmd4의 비트 19 내지 16에서의 "0111"를 포함하고, 명령 핀의 나머지 비트는 임의의 값일 수 있다.
임의의 실시예에서, 다른 명령에 더하여, 명령 구조(400)는 리셋 명령을 포함하고, 리셋은 메모리 장치의 명령에 고유하고 클록 정렬을 요구하지 않는 명령이다. 이 예에서, 리셋 명령은 cmd5의 비트 19-22에서의 "0000" 및 cmd4의 비트 19 내지 16에서의 "1111"을 포함하고, 명령 핀의 나머지 비트는 임의의 값일 수 있다.
도 5는 소정의 명령을 통해 메모리에 대한 동작 제어를 포함하는 모바일 장치의 실시예를 나타내는 도면이다. 장치(500)는 랩탑 컴퓨터, (별도의 키보드가 없는 터치스크린을 갖는 장치; 터치스크린과 키보드 둘 다를 갖는 장치; "인스턴트 온(instant on)" 동작이라 불리우는 신속 개시를 갖는 장치; 및 "항상 접속"이라 불리우는 동작 네트워크에 일반적으로 접속된 장치를 포함하는) 태블릿 컴퓨터, 모바일 폰, 또는 스마트폰, 무선 인에이블 이-리더(e-reader) 또는 다른 무선 모바일 장치 등의 모바일 컴퓨팅 장치를 나타낸다. 컴포넌트 중의 일부가 일반적으로 도시되고 이러한 장치의 모든 컴포넌트가 장치(500)에 도시되지는 않는 것으로 이해될 것이다. 컴포넌트는 하나 이상의 버스 또는 다른 접속부(505)에 의해 접속될 수 있다.
장치(500)는 장치(500)의 1차 프로세싱 동작을 수행하는 프로세서(510)를 포함한다. 프로세서(510)는 마이크로프로세서, 애플리케이션 프로세서, 마이크로컨트롤러, 프로그래머블 로직 장치 또는 다른 프로세싱 수단 등의 하나 이상의 물리 장치를 포함할 수 있다. 프로세서(510)에 의해 수행되는 프로세싱 동작은 애플리케이션, 장치 기능 또는 그 둘다가 실행되는 오퍼레이팅 플랫폼 또는 오퍼레이팅 시스템의 실행을 포함한다. 프로세싱 동작은 인간 사용자 또는 다른 장치에 의한 입출력(I/O)에 관련된 동작, 파워 관리에 관련된 동작, 장치(500)를 다른 장치에 접속하는 것과 관련된 동작을 포함한다. 프로세싱 동작은 또한 오디오 I/O, 디스플레이 I/O 또는 오디오 I/O 및 디스플레이 I/O와 관련된 동작을 포함할 수 있다.
일 실시예에서, 장치(500)는, 컴퓨팅 장치에 오디오 기능을 제공하는 것과 연관된 하드웨어(오디오 하드웨어 및 오디오 회로 등) 및 소프트웨어(드라이버 및 코덱) 컴포넌트를 나타내는 오디오 서브시스템(520)을 포함한다. 오디오 기능은 마이크로폰 입력 뿐만 아니라 스피커, 헤드폰 또는 이러한 양 오디오 출력을 포함할 수 있다. 이러한 기능을 위한 장치는 장치(500)에 통합되거나 장치(500)에 접속될 수 있다. 일 실시예에서, 사용자는, 프로세서(510)에 의해 수신되고 프로세싱되는 오디오 명령을 제공함으로써 장치(500)와 상호작용한다.
디스플레이 서브시스템(530)은 사용자가 컴퓨팅 장치와 상호작용하도록 하는 시각, 촉각 또는 양 엘리먼트를 갖는 디스플레이를 제공하는 하드웨어(디스플레이 장치 등) 및 소프트웨어(드라이버 등) 컴포넌트를 나타낸다. 디스플레이 서브시스템(530)은 사용자에게 디스플레이를 제공하는데 사용되는 특정 스크린 또는 하드웨어 장치를 포함하는 디스플레이 인터페이스(532)를 포함한다. 일 실시예에서, 디스플레이 인터페이스(532)는 디스플레이에 관련된 적어도 일부의 프로세싱을 수행하는 프로세서(510)와의 별도의 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(530)은 사용자에게 출력 및 입력을 제공하는 터치스크린 장치를 포함한다.
I/O 제어기(540)는 사용자와의 상호작용과 관련된 하드웨어 장치 및 소프트웨어 컴포넌트를 나타낸다. I/O 제어기(540)는 오디오 서브시스템(520), 디스플레이 서브시스템(530) 또는 양 서브시스템의 일부인 하드웨어를 관리하도록 동작할 수 있다. 추가적으로, I/O 제어기(540)는 사용자가 시스템과 상호작용할 수 있도록 하는 장치(500)에 접속된 추가의 장치에 대한 접속점을 나타낸다. 예를 들어, 장치(500)에 부착될 수 있는 장치는 마이크로폰 장치, 스피커 또는 스테레오 시스템, 비디오 시스템 또는 다른 디스플레이 장치, 키보드 또는 키패드 장치 또는 특정 애플리케이션과 함께 사용되는 다른 I/O 장치를 포함할 수 있다.
상술한 바와 같이, I/O 제어기(540)는 오디오 서브시스템(520), 디스플레이 서브시스템(530) 또는 양 서브시스템과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 장치를 통한 입력은 장치(500)의 하나 이상의 애플리케이션 또는 기능을 위한 입력 또는 명령을 제공할 수 있다. 추가적으로, 오디오 출력은 디스플레이 출력 대신 또는 그에 더하여 제공될 수 있다. 다른 예에서, 디스플레이 서브시스템이 터치스크린을 포함하면, 디스플레이 장치는 또한 적어도 부분적으로 I/O 제어기(540)에 의해 관리될 수 있는 입력 장치로서 동작할 수 있다. I/O 제어기(540)에 의해 관리되는 I/O 기능을 제공하는 장치(500) 상의 추가의 버튼 또는 스위치가 또한 존재할 수 있다.
일 실시예에서, I/O 제어기(540)는 가속계, 카메라, 광 센서 또는 다른 환경 센서 또는 장치(500)에 포함될 수 있는 다른 하드웨어 등의 장치를 관리한다. 입력은 (잡음 필터링, 밝기 검출을 위한 디스플레이 조절, 카메라용 플래시 적용 또는 다른 특징 등의) 동작에 영향을 주는 시스템으로의 환경 입력 제공 뿐만 아니라 직접 사용자 상호작용의 일부일 수 있다.
일 실시예에서, 장치(500)는 배터리 전력 사용, 배터리 충전 및 전력 절약 동작과 연관된 특징을 관리하는 전력 관리부(550)를 포함한다.
임의의 실시예에서, 메모리 서브시스템(560)은 장치(500)에 정보를 저장하는 메모리 장치를 포함한다. 프로세서(510)는 메모리 서브시스템(560)의 엘리먼트에 데이터를 판독 및 기입할 수 있다. 메모리는 플래시 메모리를 포함하는(메모리 장치로의 파워가 중단될 때 변경되지 않는 상태를 갖는) 비휘발성 메모리, (메모리 장치로의 파워가 중단될 때 비결정(indeterminate)되는 상태를 갖는) 휘발성 메모리 또는 그 양 메모리를 포함할 수 있다. 메모리(560)는 시스템(500)의 애플리케이션 및 기능의 실행과 관련된 시스템 데이터(장기든지 일시적이든지) 뿐만 아니라 애플리케이션 데이터, 사용자 데이터, 음악, 사진, 문서 또는 다른 데이터를 저장할 수 있다.
임의의 실시예에서, 메모리 서브시스템(560)은 스택 메모리 장치(562)를 포함할 수 있고, 스택 메모리 장치는 도 1에 도시된 바와 같이 하나 이상의 메모리 다이 층 및 시스템 엘리먼트를 포함한다. 그러나, 실시예는 이 메모리 구조로 제한되지 않는다. 임의의 실시예에서, 스택 메모리 장치(562)는 구조화되어 메모리 다이 엘리먼트 및 시스템 엘리먼트가 서로 인접하게 배치되거나 다른 배열로 배치될 수 있다. 임의의 실시예에서, 스택 메모리 장치는 도 1 내지 4에 도시된 바와 같이 동작 제어(564)를 위한 명령에 응답하여 동작한다.
접속성(570)은 장치(500)가 외부 장치와 통신하도록 하는 하드웨어 장치(예를 들어, 무선 통신, 유선 통신 또는 무선 통신 및 유선 통신을 위한 접속기 및 통신 하드웨어) 및 소프트웨어 컴포넌트(예를 들어, 드라이버, 프로토콜 스택)를 포함한다. 장치는 헤드셋, 프린터 또는 다른 장치 등의 주변 장치 뿐만 아니라 다른 컴퓨팅 장치, 무선 액세스 포인트 또는 기지국 등의 별도의 장치일 수 있다.
접속성(570)은 다수의 상이한 타입의 접속부를 포함할 수 있다. 일반화하기 위하여, 장치(500)는 셀룰러 접속부(572) 및 무선 접속부(574)로 도시된다. 셀룰러 접속부(572)는 일반적으로 4G/LTE(long term evolution), GSM(global system for mobile communications) 또는 변형 또는 파생물, CDMA(code division multiple access) 또는 변형 또는 파생물, TDM(time division multiplexing) 또는 변형 또는 파생물, 다른 셀룰러 서비스 표준 등의 무선 캐리어에 의해 제공되는 셀룰러 네트워크 접속부를 지칭한다. 무선 접속부(574)는 셀룰러가 아닌 무선 접속부를 지칭하며 개인 지역 네트워크(블루투스 등), 로컬 에어리어 네트워크(WiFi), 와이드 에어리어 네트워크(WiMax 등), 및 다른 무선 통신을 포함할 수 있다. 접속부는 하나 이상의 전방향(omnidirectional) 또는 지향성 안테나(576)를 포함할 수 있다.
주변 접속부(580)는 주변 접속부를 형성하는 소프트웨어 컴포넌트(예를 들어, 드라이버, 프로토콜 스택) 뿐만 아니라 하드웨어 인터페이스 및 접속부를 포함한다. 장치(500)는 그에 접속된 주변 장치("로부터"(584)) 뿐만 아니라 다른 컴퓨팅 장치로의 주변 장치("로"(582))일 수 있다. 장치(500)는 일반적으로 장치(500) 상의 콘텐츠를 관리(다운로드, 업로드, 변경 또는 동기화)하는 등의 목적을 위해 다른 컴퓨팅 장치에 접속하는 "도킹(docking) 접속부를 갖는다. 추가적으로, 도킹 접속부는 장치(500)가 예를 들어 시청각 또는 다른 시스템으로의 콘텐츠 출력을 제어하도록 하는 소정의 주변 장치에 장치(500)를 접속할 수 있다.
소유(proprietary) 도킹 접속부 또는 다른 소유 접속 하드웨어에 더하여, 장치(500)는 공통 또는 표준 기반 접속부를 통해 주변 접속부(580)를 형성할 수 있다. 공통 타입은 (다수의 상이한 하드웨어 인터페이스 중의 임의의 것을 포함할 수 있는 USB(universal serial bus) 접속부, MDP(MiniDisplayPort)를 포함하는 디스플레이 포트, HDMI(high definition multimedia interface), 파이어와이어, 또는 다른 타입을 포함할 수 있다.
도 6은 소정의 명령을 통한 메모리에 대한 동작 제어를 포함하는 장치 또는 시스템의 실시예를 나타내는 도면이다. 컴퓨팅 시스템(600)은 컴퓨터, 서버, 게임 장치 또는 다른 컴퓨팅 장치를 포함할 수 있다. 이 예에서, 본 설명과 관계가 없는 소정의 표준 및 공지된 컴포넌트는 도시되지 않는다. 임의의 실시예 하에서, 컴퓨팅 시스템(600)은 데이터의 송신을 위한 상호접속부 또는 크로스바(605) 또는 다른 통신 수단을 포함한다. 컴퓨팅 시스템(600)은 정보를 프로세싱하기 위하여 상호접속부(605)와 결합된 하나 이상의 프로세서(610) 등의 프로세싱 수단을 포함할 수 있다. 프로세서(610)는 하나 이상의 물리적 프로세서 및 하나 이상의 논리적 프로세서를 포함할 수 있다. 상호접속부(605)는 간략화를 위하여 단일 접속부로서 도시되지만, 다수의 상이한 상호접속부 또는 버스를 나타낼 수 있고 이러한 상호접속부로의 컴포넌트 접속은 변경될 수 있다. 도 6에 도시된 상호접속부(605)는 임의의 하나 이상의 개별 물리 버스, 포인트-투-포인트 접속부, 적절한 브리지, 어댑터 또는 제어기에 의해 접속된 물리 버스 및 포인트-투-포인트 접속부를 나타내는 추상 개념이다.
임의의 실시예에서, 컴퓨팅 시스템(600)은 프로세서(610)에 의해 실행될 명령 및 정보를 저장하는 메인 메모리(612)로서 랜덤 액세스 메모리(RAM) 또는 다른 동적 저장 장치 또는 엘리먼트를 더 포함한다. RAM 메모리는 메모리 콘텐츠의 리프레쉬를 요하는 동적 랜덤 액세스 메모리(DRAM), 콘텐츠의 리프레쉬를 요하지 않지만 비용을 증가시키는 정적 랜덤 액세스 메모리(SRAM)을 포함한다. 임의의 실시예에서, 메인 메모리는 컴퓨팅 시스템의 사용자에 의해 네트워크 브라우징 활동에 사용될 브라우저 애플리케이션을 포함하는 애플리케이션의 액티브 저장을 포함할 수 있다. DRAM 메모리는 신호를 제어하는 클록 신호를 포함하는 동기 동적 랜덤 액세스 메모리(SDRAM) 및 EDO DRAM(extended data-out dynamic random access memory)를 포함할 수 있다. 임의의 실시예에서, 시스템의 메모리는 소정의 레지스터 또는 다른 특수 목적 메모리를 포함할 수 있다.
임의의 실시예에서, 메인 메모리(612)는 스택 메모리(614)를 포함하고, 스택 메모리는 도 1 내지 4에 도시된 리셋 및 CKE 명령을 특히 포함할 수 있는 동작 제어(615)를 포함한다.
컴퓨팅 시스템(600)은 또한 프로세서(610)를 위한 정적 정보 및 명령을 저장하는 리드 온리 메모리(ROM)(616) 또는 다른 정적 저장 장치를 포함할 수 있다. 컴퓨팅 시스템(600)은 소정의 엘리먼트의 저장을 위한 하나 이상의 비휘발성 메모리 엘리먼트(618)를 포함하고, 비휘발성 메모리는 플래시 메모리를 포함할 수 있다.
임의의 실시예에서, 컴퓨팅 시스템(600)은 하나 이상의 입력 장치(630)를 포함하고, 입력 장치는 키보드, 마우스, 터치 패드, 보이스 명령 인식, 제스처 인식, 또는 컴퓨팅 시스템으로의 입력을 제공하는 다른 장치 중의 하나 이상을 포함할 수 있다.
컴퓨팅 시스템(600)은 또한 상호접속부(605)를 통해 출력 디스플레이(640)에 결합될 수 있다. 임의의 실시예에서, 디스플레이(640)는 사용자에게 정보 또는 콘텐츠를 디스플레이하기 위하여 액정 디스플레이(LCD) 또는 임의의 다른 디스플레이 기술을 포함할 수 있다. 임의의 환경에서, 디스플레이(640)는 입력 장치의 적어도 일부로서 이용되는 터치스크린을 포함할 수 있다. 임의의 환경에서, 디스플레이(640)는 오디오 정보를 제공하는 스피커 등의 오디오 장치이거나 그를 포함할 수 있다.
하나 이상의 송신기 또는 수신기(645)는 또한 상호접속부(605)에 결합될 수 있다. 임의의 실시예에서, 컴퓨팅 시스템(600)은 데이터의 수신 또는 송신을 위한 하나 이상의 포트(650)를 포함할 수 있다. 컴퓨팅 시스템(600)은 무선 신호를 통한 데이터의 송신 또는 수신을 위하여 하나 이상의 전방향 또는 지향성 안테나(655)를 더 포함할 수 있다.
컴퓨팅 시스템(600)은 또한 파워 서플라이, 배터리, 태양 전지, 연료 전지, 또는 전력을 제공 또는 생성하는 다른 시스템 또는 장치를 포함할 수 있는 전력 장치 또는 시스템(660)을 포함할 수 있다. 전력 장치 또는 시스템(660)에 의해 제공되는 전력은 요구에 따라 컴퓨팅 시스템(600)의 엘리먼트로 분배될 수 있다.
상기 설명에서, 설명의 목적으로, 본 발명의 완벽한 이해를 제공하기 위하여 수많은 특정한 세부사항이 기재된다. 그러나, 본 발명은 이러한 특정한 세부사항 없이 실행될 수 있다. 다른 예로, 공지된 구조 및 장치는 블록도 형태로 도시된다. 도시된 컴포넌트 사이에 중간 구조가 존재할 수 있다. 여기에 기재되거나 도시된 컴포넌트는 도시되거나 기재되지 않은 추가의 입력 또는 출력을 가질 수 있다.
다양한 실시예는 다양한 프로세스를 포함할 수 있다. 이들 프로세스는 하드웨어 컴포넌트에 의해 수행되거나 명령으로 프로그램된 범용 또는 특수 목적 프로세서 또는 로직 회로가 프로세스를 수행하도록 하는데 사용되는 컴퓨터 프로그램 또는 머신 실행가능 명령에서 구현될 수 있다. 대안으로, 프로세스는 하드웨어 및 소프트웨어의 조합에 의해 수행될 수 있다.
다양한 실시예의 일부는 소정의 실시예에 따라 프로세스를 수행하는 하나 이상의 프로세서에 의해 실행될 컴퓨터(또는 다른 전자 장치)를 프로그램하는데 사용될 수 있는 컴퓨터 프로그램 명령이 저장된 비일시적 컴퓨터 판독가능 저장 매체를 포함하는 컴퓨터 프로그램 제품으로서 제공될 수 있다. 컴퓨터 판독가능 매체는, 제한되지 않지만, 플로피 디스켓, 광 디스크, 콤팩트 디스크 리드 온리 메모리(CD-ROM), 및 광자기 디스크, 리드 온리 메모리(ROM), 랜덤 액세스 메모리(RAM), 소거가능 프로그래머블 리드 온리 메모리(EPROM), 전기적 소거가능 프로그래머블 리드 온리 메모리(EEPROM), 자석 또는 광 카드, 플래시 메모리, 또는 전자 명령을 저장하기에 적합한 임의의 타입의 컴퓨터 판독가능 매체를 포함할 수 있다. 또한, 실시예는 컴퓨터 프로그램 제품으로서 다운로드될 수 있고, 프로그램은 원격 컴퓨터로부터 요청 컴퓨터로 전송될 수 있다.
많은 방법이 가장 기본적인 형태로 설명되지만, 프로세스는 방법 중의 임의의 것에 추가되거나 그로부터 제거될 수 있고, 정보는 본 발명의 기본 범위를 벗어나지 않고 기술된 메시지 중의 임의의 것에 추가되거나 그로부터 감해질 수 있다. 더 많은 변경 및 적응이 가능함은 당업자에게 자명하다. 특정 실시예는 본 발명을 제한하기 위한 것이 아니라 설명하기 위하여 제공된다. 본 발명의 실시예의 범위는 상술한 특정 예에 의해 결정되지 않고 이하의 청구범위에 의해서만 결정된다.
엘리먼트 "A"가 엘리먼트 "B"에 결합된다고 말하면, 엘리먼트 A는 엘리먼트 B에 직접 결합되거나 예를 들어 엘리먼트 C를 통해 간접적으로 결합될 수 있다. 명세서 또는 청구범위에서 컴포넌트, 특징, 구조, 프로세스 또는 특성 A이 컴포넌트, 특징, 구조, 프로세스 또는 특성 B를 "야기"한다고 하면, "A"는 "B"의 적어도 부분적인 야기이이지만, "B"의 야기를 돕는 적어도 하나의 다른 컴포넌트, 특징, 구조, 프로세스 또는 특징이 존재할 수 있다. 명세서에서 컴포넌트, 특징, 구조, 프로세스 또는 특성 "may", "might" 또는 "could"이 포함되면, 그 특정 컴포넌트, 특징, 구조, 프로세스 또는 특성이 포함되는 것이 요구되지 않는다. 명세서 또는 청구항에서 "a" 또는 "an" 엘리먼트를 지칭하면, 이것은 기술된 엘리먼트의 단 하나만 존재하는 것을 의미하지 않는다.
실시예는 본 발명의 구현예 또는 예이다. 명세서에서의 "실시예", "일 실시예", "일부의 실시예"는 실시예와 관련하여 기재된 특정 특징, 구조 또는 특성이 적어도 일부의 실시예에 포함되지만 반드시 모든 실시예에 포함되는 것은 아니다. "실시예", "일 실시예", "일부의 실시예"의 다양한 출현은 반드시 동일한 실시예를 지칭하는 것이 아니다. 본 발명의 예시적인 실시예의 상기 설명에서, 다양한 특징은 다양한 진보적인 형태의 하나 이상의 이해를 돕고 개시물을 간소화할 목적으로 때때로 단일 실시예, 도면, 또는 그 설명에서 그룹화된다. 그러나, 본 개시물의 방법은 청구된 발명이 각 청구항에서 인용되는 더 많은 특징을 요구한다는 의도를 반영하는 것으로 해석되지 않는다. 오히려, 다음의 청구범위를 반영함에 따라, 진보적인 형태는 단일의 상기 개시 실시예의 모든 특징보다 적은 특징에 있다. 따라서 청구범위는 본 설명에 포함되고, 각 청구범위는 본 발명의 개별 실시예로서 그 자체에 의거한다.
임의의 실시예에서, 메모리 장치는 하나 이상의 메모리 엘리먼트; 메모리 제어기를 포함하는 시스템 엘리먼트; 및 메모리 장치에 대한 복수의 명령을 수신하는 복수의 명령 입력 핀을 포함하는 물리 인터페이스를 포함한다. 임의의 실시예에서, 상기 복수의 명령은 상기 메모리 장치에 대한 동작 제어를 위한 명령을 포함하고, 상기 복수의 명령은 상기 메모리 장치를 리셋하는 리셋 제어를 위한 제1 명령 및 상기 메모리 장치에 대한 내부 클록 분배를 중지하는 클록 인에이블(CKE) 제어를 위한 제2 명령 중의 하나 또는 둘다를 포함한다.
임의의 실시예에서, 상기 메모리 장치는 상기 리셋 제어를 위한 또는 상기 클록 인에이블 제어를 위한 전용 핀을 포함하지 않는다.
임의의 실시예에서, 상기 제1 명령 및 상기 제2 명령은 상기 복수의 명령 중의 고유 명령이다.
임의의 실시예에서, 상기 리셋 제어를 위한 메모리 장치의 제1 명령은 클록 정렬을 필요로 하지 않는 명령이다. 임의의 실시예에서, 상기 메모리 장치의 제1 명령은 상기 명령 입력 핀 중의 하나 이상의 상의 상수 신호 값을 포함한다. 임의의 실시예에서, 상기 메모리 장치의 제1 명령은 제1 명령 입력 핀 상의 상수 "0" 신호 및 제2 명령 입력 핀 상의 상수 "1"을 포함한다.
임의의 실시예에서, 상기 메모리 장치는 복수의 명령 입력 수신기를 더 포함하고, 상기 제2 명령에 응답하여, 상기 메모리 장치는 상기 복수의 명령 입력 수신기 중의 하나 이상을 파워 다운하고 제1 명령 입력 수신기를 인액티브 상태에 배치하고, 상기 제1 명령 수신기는 인액티브 상태에서 전력공급된 채로 유지된다.
임의의 실시예에서, 상기 제1 명령 입력 수신기에 의해 수신된 제3 명령에 응답하여, 상기 메모리 장치는 상기 복수의 명령 입력 수신기를 활성화한다. 임의의 실시예에서, 상기 메모리 장치의 제3 명령은 하나 이상의 다른 동작과 공유하는 명령이다.
임의의 실시예에서, 상기 메모리 장치는 복수의 층을 포함하는 스택 메모리 장치이다. 임의의 실시예에서, 상기 메모리 장치는 복수의 채널을 포함한다.
임의의 실시예에서, 방법은 메모리 장치에서 상기 메모리 장치의 동작 제어를 위한 복수의 명령 중의 하나의 명령을 수신하는 단계; 및 상기 명령의 수신에 응답하여 동작 제어를 수행하는 단계를 포함한다. 임의의 실시예에서, 상기 복수의 명령은 상기 메모리 장치를 리셋하는 리셋 제어를 위한 제1 명령 및 상기 메모리 장치에 대한 내부 클록 분배를 중지하는 클록 인에이블(CKE) 제어를 위한 제2 명령 중의 하나 또는 둘다를 포함한다.
임의의 실시예에서, 상기 제1 명령 또는 상기 제2 명령을 수신하는 단계는 상기 메모리 장치의 명령 입력 핀 상의 신호를 수신하는 단계를 포함한다.
임의의 실시예에서, 상기 제1 명령 및 상기 제2 명령은 상기 복수의 명령의 고유 명령이다.
임의의 실시예에서, 방법은 상기 제2 명령의 수신에 응답하여 상기 메모리 장치의 복수의 명령 입력 수신기 중의 하나 이상을 파워 다운하고, 응답하여 상기 복수의 수신기 중의 제1 명령 입력 수신기를 인액티브 상태에 배치하는 단계를 더 포함한다.
임의의 실시예에서, 방법은 상기 제1 입력 명령 수신기에서 제3 명령의 수신시 상기 복수의 명령 입력 수신기를 재활성화하는 단계를 더 포함한다.
임의의 실시예에서, 시스템은 버스; 상기 버스에 결합되고 하나 이상의 메모리 다이 층, 메모리 스택과 결합된 시스템 엘리먼트, 및 메모리 장치에 대한 시스템으로부터 복수의 명령을 수신하는 복수의 명령 입력 핀을 포함하는 물리 인터페이스를 포함하는 메모리 장치; 상기 버스에 결합되고 스택 메모리 장치로 데이터 판독 및 기입하는 프로세서; 및 데이터를 저장하는 플래시 메모리를 포함한다. 임의의 실시예에서, 상기 복수의 명령은 상기 메모리 장치에 대한 동작 제어를 위한 명령을 포함하고, 상기 복수의 명령은 상기 메모리 장치를 리셋하는 리셋 제어를 위한 제1 명령 및 상기 메모리 장치에 대한 내부 클록 분배를 중지하는 클록 인에이블(CKE) 제어를 위한 제2 명령 중의 하나 또는 둘다를 포함한다.
임의의 실시예에서, 상기 시스템의 메모리 장치는 상기 리셋 제어를 위한 또는 상기 클록 인에이블 제어를 위한 전용 핀을 포함하지 않는다.
임의의 실시예에서, 상기 시스템의 메모리 장치의 상기 제1 명령 및 상기 제2 명령은 상기 복수의 명령 중의 고유 명령이다.
임의의 실시예에서, 상기 시스템의 메모리 장치는 복수의 명령 입력 수신기를 더 포함하고, 상기 제2 명령에 응답하여, 상기 메모리 장치는 상기 복수의 명령 입력 수신기 중의 하나 이상을 파워 다운하고 제1 명령 입력 수신기를 인액티브 상태에 배치하고, 상기 제1 명령 수신기는 인액티브 상태에서 전력공급된 채로 유지된다.
임의의 실시예에서, 상기 제1 명령 입력 수신기에 의해 수신된 제3 명령에 응답하여, 상기 시스템의 메모리 장치는 상기 복수의 명령 입력 수신기를 활성화한다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 메모리 장치로서,
    하나 이상의 메모리 엘리먼트;
    메모리 제어기를 포함하는 시스템 엘리먼트;
    복수의 명령 입력 핀을 포함하는 물리 인터페이스 - 상기 복수의 명령 입력 핀은, 상기 메모리 장치의 외부로부터, 상기 메모리 장치에 대한 복수의 명령 중 각각의 명령을 함께 수신하기 위한 것임 - ; 및
    복수의 채널
    을 포함하고,
    상기 복수의 명령은 상기 메모리 장치에 대한 동작 제어들을 위한 명령들을 포함하고,
    상기 복수의 명령은 상기 메모리 장치에 대한 내부 클록 분배를 중지하는 클록 인에이블(CKE) 제어를 위한 제1 명령을 포함하고,
    상기 메모리 장치는 상기 클록 인에이블 제어를 위한 전용 핀을 포함하지 않는 메모리 장치.
  14. 제13항에 있어서, 상기 제1 명령은 상기 복수의 명령 중의 고유 명령인 메모리 장치.
  15. 제13항에 있어서, 복수의 명령 입력 수신기를 더 포함하고, 상기 제1 명령에 응답하여, 상기 메모리 장치는 상기 복수의 명령 입력 수신기 중 하나 이상의 명령 입력 수신기를 파워 다운하고 제1 명령 입력 수신기를 인액티브 상태에 배치하고, 상기 제1 명령 입력 수신기는 상기 인액티브 상태에서 전력공급된 채로 유지되는 메모리 장치.
  16. 제15항에 있어서, 상기 제1 명령 입력 수신기에 의해 수신된 제2 명령에 응답하여, 상기 메모리 장치는 상기 복수의 명령 입력 수신기를 활성화하는 메모리 장치.
  17. 제16항에 있어서, 상기 제2 명령은 하나 이상의 다른 동작과 공유되는 명령인 메모리 장치.
  18. 제13항에 있어서, 상기 메모리 장치는 복수의 층을 포함하는 스택 메모리 장치인 메모리 장치.
  19. 삭제
  20. 시스템으로서,
    버스;
    상기 버스에 결합된 메모리 장치 - 상기 메모리 장치는,
    하나 이상의 메모리 다이 층을 포함하는 메모리 스택,
    상기 메모리 스택과 결합된 시스템 엘리먼트,
    복수의 명령 입력 핀을 포함하는 물리 인터페이스 - 상기 복수의 명령 입력 핀은 상기 메모리 장치에 대한 상기 시스템으로부터의 복수의 명령 중 각각의 명령을 함께 수신하기 위한 것임 - , 및
    복수의 채널
    을 포함함 -;
    상기 버스에 결합된 프로세서 - 상기 프로세서는 스택 메모리 장치로부터 데이터를 판독하고 스택 메모리 장치에 데이터를 기입함 -; 및
    데이터를 저장하는 플래시 메모리 엘리먼트
    를 포함하고,
    상기 복수의 명령은 상기 메모리 장치에 대한 동작 제어들을 위한 명령들을 포함하고,
    상기 복수의 명령은 상기 메모리 장치에 대한 내부 클록 분배를 중지하는 클록 인에이블(CKE) 제어를 위한 제1 명령을 포함하고,
    상기 메모리 장치는 상기 클록 인에이블 제어를 위한 전용 핀을 포함하지 않는 시스템.
  21. 제20항에 있어서, 상기 제1 명령은 상기 복수의 명령 중의 고유 명령인 시스템.
  22. 제21항에 있어서, 상기 메모리 장치는 복수의 명령 입력 수신기를 더 포함하고, 상기 제1 명령에 응답하여, 상기 메모리 장치는 상기 복수의 명령 입력 수신기 중 하나 이상의 명령 입력 수신기를 파워 다운하고 제1 명령 입력 수신기를 인액티브 상태에 배치하고, 상기 제1 명령 입력 수신기는 인액티브 상태에서 전력공급된 채로 유지되는 시스템.
  23. 제22항에 있어서, 상기 제1 명령 입력 수신기에 의해 수신된 제2 명령에 응답하여, 상기 메모리 장치는 상기 복수의 명령 입력 수신기를 활성화하는 시스템.
KR1020167030823A 2012-03-20 2012-03-20 동작 제어를 위한 장치 명령에 응답하는 메모리 장치 KR101805343B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/029809 WO2013141851A1 (en) 2012-03-20 2012-03-20 Memory device responding to device commands for operational controls

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147026494A Division KR101675209B1 (ko) 2012-03-20 2012-03-20 동작 제어를 위한 장치 명령에 응답하는 메모리 장치

Publications (2)

Publication Number Publication Date
KR20160132126A KR20160132126A (ko) 2016-11-16
KR101805343B1 true KR101805343B1 (ko) 2017-12-05

Family

ID=49223118

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167030823A KR101805343B1 (ko) 2012-03-20 2012-03-20 동작 제어를 위한 장치 명령에 응답하는 메모리 장치
KR1020147026494A KR101675209B1 (ko) 2012-03-20 2012-03-20 동작 제어를 위한 장치 명령에 응답하는 메모리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147026494A KR101675209B1 (ko) 2012-03-20 2012-03-20 동작 제어를 위한 장치 명령에 응답하는 메모리 장치

Country Status (6)

Country Link
US (2) US9223718B2 (ko)
KR (2) KR101805343B1 (ko)
CN (1) CN104246891B (ko)
DE (1) DE112012006070B4 (ko)
TW (2) TWI578316B (ko)
WO (1) WO2013141851A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014085506A1 (en) * 2012-11-27 2014-06-05 Rambus Inc. Multiple memory rank system and selection method thereof
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
US10256213B2 (en) * 2015-12-10 2019-04-09 Intel Corporation Reduced-height electronic memory system and method
KR102641515B1 (ko) 2016-09-19 2024-02-28 삼성전자주식회사 메모리 장치 및 그것의 클록 분배 방법
WO2018081746A1 (en) * 2016-10-31 2018-05-03 Intel Corporation Applying chip select for memory device identification and power management control
US11210019B2 (en) * 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
KR20220037142A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050276150A1 (en) * 2004-05-31 2005-12-15 Vogt Pete D Memory agent core clock aligned to lane
US20090103345A1 (en) * 2007-10-23 2009-04-23 Mclaren Moray Three-dimensional memory module architectures
US20100246280A1 (en) * 2009-03-30 2010-09-30 Kazushige Kanda Semiconductor device having reset command

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835965A (en) * 1996-04-24 1998-11-10 Cirrus Logic, Inc. Memory system with multiplexed input-output port and memory mapping capability
JP3612634B2 (ja) * 1996-07-09 2005-01-19 富士通株式会社 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム
KR100699810B1 (ko) * 2000-08-05 2007-03-27 삼성전자주식회사 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR100640158B1 (ko) * 2005-09-27 2006-11-01 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7523282B1 (en) 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem
US7633800B2 (en) * 2007-08-08 2009-12-15 Atmel Corporation Redundancy scheme in memory
KR101448150B1 (ko) 2007-10-04 2014-10-08 삼성전자주식회사 메모리 칩이 적층된 멀티 칩 패키지 메모리, 메모리 칩의적층 방법 및 멀티 칩 패키지 메모리의 동작 제어 방법
JP2009094152A (ja) 2007-10-04 2009-04-30 Hitachi Ltd 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
KR20110056124A (ko) 2009-11-20 2011-05-26 삼성전자주식회사 전력 소모를 감소한 메모리 콘트롤러, 메모리 장치 및 메모리 시스템
KR101096262B1 (ko) 2009-12-29 2011-12-23 주식회사 하이닉스반도체 클럭제어회로 및 클럭생성회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050276150A1 (en) * 2004-05-31 2005-12-15 Vogt Pete D Memory agent core clock aligned to lane
US20090103345A1 (en) * 2007-10-23 2009-04-23 Mclaren Moray Three-dimensional memory module architectures
US20100246280A1 (en) * 2009-03-30 2010-09-30 Kazushige Kanda Semiconductor device having reset command

Also Published As

Publication number Publication date
TW201626385A (zh) 2016-07-16
DE112012006070B4 (de) 2024-03-14
KR20140132377A (ko) 2014-11-17
US9652170B2 (en) 2017-05-16
KR20160132126A (ko) 2016-11-16
US9223718B2 (en) 2015-12-29
US20130297863A1 (en) 2013-11-07
WO2013141851A1 (en) 2013-09-26
KR101675209B1 (ko) 2016-11-10
TWI578316B (zh) 2017-04-11
US20160170676A1 (en) 2016-06-16
CN104246891A (zh) 2014-12-24
DE112012006070T5 (de) 2014-12-11
TWI517152B (zh) 2016-01-11
TW201351411A (zh) 2013-12-16
CN104246891B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
KR101728973B1 (ko) 성능 및 전력을 위해 구성가능한 3ｄ 메모리
KR101805343B1 (ko) 동작 제어를 위한 장치 명령에 응답하는 메모리 장치
KR101678751B1 (ko) 스택 메모리 아키텍처의 별개의 마이크로채널 전압 도메인들
US10489083B2 (en) Flexible command addressing for memory
US9881657B2 (en) Computer system and method of memory management
KR101642208B1 (ko) 동적 메모리 성능 스로틀링
WO2013081633A1 (en) Stacked memory allowing variance in device interconnects
KR101757995B1 (ko) 메모리 감지 증폭기 전압 변조
EP4071583A1 (en) Avoiding processor stall when accessing coherent memory device in low power

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)