KR102053944B1 - 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 - Google Patents

불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102053944B1
KR102053944B1 KR1020130018708A KR20130018708A KR102053944B1 KR 102053944 B1 KR102053944 B1 KR 102053944B1 KR 1020130018708 A KR1020130018708 A KR 1020130018708A KR 20130018708 A KR20130018708 A KR 20130018708A KR 102053944 B1 KR102053944 B1 KR 102053944B1
Authority
KR
South Korea
Prior art keywords
voltage
pump
pump unit
clock signal
generator
Prior art date
Application number
KR1020130018708A
Other languages
English (en)
Other versions
KR20140105091A (ko
Inventor
김태현
김영조
민영선
서성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130018708A priority Critical patent/KR102053944B1/ko
Priority to US14/087,444 priority patent/US9076511B2/en
Publication of KR20140105091A publication Critical patent/KR20140105091A/ko
Application granted granted Critical
Publication of KR102053944B1 publication Critical patent/KR102053944B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

불 휘발성 메모리 장치는 메모리 셀 어레이와; 그리고 상기 메모리 셀 어레이에 공급될 고전압을 발생하는 고전압 발생기를 포함하며, 상기 고전압 발생기는 외부 전압을 공급받는 복수의 펌프 유니트들을 갖는 펌프 유니트 블록과; 내부 전압을 이용하여 생성되는 고정 클록 신호에 따라 변화하는 전압 증가분 코드를 생성하는 전압 증가분 제어 블록과; 상기 전압 증가분 코드에 의거하여, 상기 펌프 유니트 블록의 출력 전압이 목표 레벨에 도달하였는 지의 여부를 판별하는 레귤레이터와; 그리고 상기 외부 전압을 이용하여 생성되는 가변 클록 신호에 따라 변화하는 펌프 유니트 선택 코드를 생성하는 최종단 결정 블록을 포함하며, 상기 복수의 펌프 유니트들 중 상기 고전압을 생성하는 데 사용되는 펌프 유니트들의 수는 상기 펌프 유니트 선택 코드에 의해서 결정된다.

Description

불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템{NONVOLATILE MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 전압 발생기에 관한 것이며, 좀 더 구체적으로는 고전압 발생 회로를 포함하는 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템에 관한 것이다.
반도체 메모리 장치는 외부로부터 제공되는 전압(이하, "외부 전압"이라 칭함)을 이용하여 동작할 것이다. 일반적으로, 반도체 메모리 장치는 외부 전압의 변동에 무관하게 안정적인 전압을 필요로 한다. 그러한 이유로, 반도체 메모리 장치는 외부 전압을 이용하여 내부 전압을 생성하며, 내부 전압에 의거하여 내부 동작들을 수행할 것이다. 외부 전압을 내부 전압으로 변환하는 것은 전력 효율의 감소를 의미한다. 따라서, 높은 전력 효율로 내부 전압을 생성하는 기술이 요구될 것이다.
본 발명의 목적은 외부 전압의 변동에 무관하게 안정적으로 고전압을 발생하는 기법을 제공하는 것이다.
본 발명의 일 특징은 메모리 셀 어레이와; 그리고 상기 메모리 셀 어레이에 공급될 고전압을 발생하는 고전압 발생기를 포함하는 불 휘발성 메모리 장치를 제공하는 것이며, 상기 고전압 발생기는 외부 전압을 공급받는 복수의 펌프 유니트들을 갖는 펌프 유니트 블록과; 내부 전압을 이용하여 생성되는 고정 클록 신호에 따라 변화하는 전압 증가분 코드를 생성하는 전압 증가분 제어 블록과; 상기 전압 증가분 코드에 의거하여, 상기 펌프 유니트 블록의 출력 전압이 목표 레벨에 도달하였는 지의 여부를 판별하는 레귤레이터와; 그리고 상기 외부 전압을 이용하여 생성되는 가변 클록 신호에 따라 변화하는 펌프 유니트 선택 코드를 생성하는 최종단 결정 블록을 포함하며, 상기 복수의 펌프 유니트들 중 상기 고전압을 생성하는 데 사용되는 펌프 유니트들의 수는 상기 펌프 유니트 선택 코드에 의해서 결정된다.
예시적인 실시예에 있어서, 상기 레귤레이터는 상기 전압 증가분 코드에 따라 상기 펌프 유니트 블록의 출력 전압을 분배하는 전압 분배기와; 상기 분배 전압은 상기 전압 증가분 코드에 따라 일정하게 변화하며; 상기 전압 분배기에 의해서 분배된 분배 전압과 기준 전압을 비교하는 비교기와; 그리고 상기 비교기의 비교 결과에 따라 상기 펌프 유니트 블록으로 펌프 클록 신호를 공급하는 논리 게이트를 포함한다.
예시적인 실시예에 있어서, 상기 전압 증가분 제어 블록은 상기 내부 전압에 따라 결정된 주기를 갖는 상기 고정 클록 신호를 발생하는 고정 클록 발생기와; 그리고 상기 고정 클록 신호를 카운트하여 상기 전압 증가분 코드를 발생하는 코드 발생기를 포함하며, 상기 코드 발생기는 상기 카운트 값이 특정값에 도달할 때 카운트 종료 신호를 활성화시킨다.
예시적인 실시예에 있어서, 상기 최종단 결정 블록은 상기 외부 전압에 따라 결정된 주기를 갖는 상기 가변 클록 신호를 발생하는 가변 클록 발생기와; 그리고
상기 가변 클록 신호를 카운트하여 상기 펌프 유니트 선택 코드를 발생하는 펌프 유니트 선택 코드 발생기를 포함하며, 상기 펌프 유니트 선택 코드 발생기의 카운팅은 상기 카운트 종료 신호의 활성화에 응답하여 종료된다.
예시적인 실시예에 있어서, 상기 복수의 펌프 유니트들 중 상기 고전압을 생성하는 데 사용되는 펌프 유니트들의 수는 상기 카운트 종료 신호의 활성화시 상기 펌프 유니트 선택 코드 발생기에 의해서 최종적으로 생성되는 펌프 유니트 선택 코드에 의해서 결정된다.
예시적인 실시예에 있어서, 상기 고정 클록 발생기와 상기 가변 클록 발생기는 상기 카운트 종료 신호의 활성화시 디세이블된다.
예시적인 실시예에 있어서, 상기 펌프 유니트 블록은 상기 복수의 펌프 유니트들 각각에 대응하며, 대응하는 펌프 유니트들로 상기 펌프 클록을 공급하도록 상기 펌프 유니트 선택 코드에 의해서 순차적으로 활성화되는 클록 스위치들과; 그리고 상기 복수의 펌프 유니트들 각각에 대응하며, 대응하는 펌프 유니트들로 공급되는 상기 외부 전압을 차단하도록 상기 펌프 유니트 선택 코드에 의해서 순차적으로 비활성화되는 전압 스위치들을 포함한다.
예시적인 실시예에 있어서, 상기 펌프 유니트들 중 마지막 펌프 유니트에 대응하는 전압 스위치는 상기 펌프 유니트 선택 코드에 관계없이 상기 대응하는 펌프 유니트로 상기 외부 전압을 공급하도록 구성된다.
본 발명의 다른 특징은 직렬 연결된 복수의 펌프 유니트들을 갖는 고전압 발생기를 포함하는 불 휘발성 메모리 장치의 동작 방법을 제공하는 것이며, 동작 방법은 내부 전압을 이용하여 고정된 주기를 갖는 제 1 클록 신호 및 외부 전압을 이용하여 가변 가능하는 주기를 갖는 제 2 클록 신호를 생성하고, 상기 제 2 클록 신호를 카운트하여 고전압을 생성하는 데 참여하는 상기 고전압 발생기의 펌프 유니트들의 수를 결정하기 위한 펌프 유니트 선택 코드를 발생하고, 상기 제 1 클록 신호의 카운트 값이 특정 값에 도달할 때 카운트 종료 신호를 발생하는 것을 포함하며, 상기 제 2 클록 신호의 카운팅은 상기 카운트 종료 신호의 활성화에 의해서 종료된다.
예시적인 실시예에 있어서, 고전압을 생성하는 데 참여하는 상기 고전압 발생기의 펌프 유니트들의 수는 상기 카운트 종료 신호의 활성화시 최종적으로 생성되는 펌프 유니트 선택 코드에 의해서 결정된다. 상기 제 1 클록 신호의 카운팅과 상기 제 2 클록 신호의 카운팅은 상기 카운트 종료 신호의 활성화시 디세이블된다. 상기 외부 전압은 상기 불 휘발성 메모리 장치를 제어하는 메모리 제어기로부터 제공된다.
본 발명의 실시예들에 의하면, 외부 전압을 직접 사용하여 고전압을 생성함으로써 전력 효율을 향상시킬 수 있다.
도 1은 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다.
도 3은 도 1에 도시된 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 고전압 발생기를 개략적으로 보여주는 블록도이다.
도 5는 도 4에 도시된 펌프 유니트 블록을 개략적으로 보여주는 블록도이다.
도 6은 외부 전압의 변화과 선택되는 펌프 유니트들의 수 사이의 관계를 보여주는 도면이다.
도 7은 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
도 8은 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.
도 9는 도 8에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이다.
도 10은 도 8에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.
도 11은 본 발명에 따른 모비낸드를 개략적으로 보여주는 블록도이다.
도 12는 본 발명에 따른 통신장치를 개략적으로 보여주는 블록도이다.
도 13은 본 발명의 실시예에 따른 반도체 드라이브가 적용되는 시스템을 개략적으로 보여주는 도면이다.
도 14는 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.
도 15는 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.
도 16은 도 14의 메모리 카드가 사용되는 다양한 응용 분야들을 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.
도 1은 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(1000)은 메모리 제어기(1200)와 멀티-비트/멀티-레벨 메모리 장치로서 불 휘발성 메모리 장치(1400)를 포함한다. 메모리 제어기(1200)는 외부(예를 들면, 호스트)로부터의 요청(예를 들면, 쓰기 요청, 읽기 요청, 등)에 응답하여 불 휘발성 메모리 장치(1400)를 제어한다. 메모리 제어기(1200)는 외부 요청없이 내부적인 요청(예를 들면, 서든 파워-오프와 관련된 동작, 웨어-레벨링 동작, 읽기 교정 (read reclaim) 동작, 등)에 따라 불 휘발성 메모리 장치(1400)를 제어한다. 메모리 제어기(1200)의 내부적인 요청에 대응하는 동작은 호스트의 요청이 처리된 후 호스트의 타임아웃 구간 내에서 행해질 것이다. 또는, 메모리 제어기(1200)의 내부적인 요청에 대응하는 동작은 메모리 제어기(1200)의 유휴 시간에 행해질 수 있다.
불 휘발성 메모리 장치(1400)는 메모리 제어기(1200)의 제어에 응답하여 동작하며, 데이터 정보를 저장하는 일종의 저장 매체로서 사용된다. 저장 매체는 하나 또는 그 보다 많은 메모리 칩들로 구성될 수 있다. 불 휘발성 메모리 장치(1400)와 메모리 제어기(1200)는 하나 또는 그 보다 많은 채널들을 통해 통신한다. 불 휘발성 메모리 장치(1400)는, 예를 들면, 낸드 플래시 메모리 장치를 포함한다.
도 1에 도시된 바와 같이, 불 휘발성 메모리 장치(1400)는 고전압 발생기(1432)를 포함할 것이다. 고전압 발생기(1432)는 외부 전압(EVC)을 입력받고, 외부 전압(EVC)보다 높은 전압(이하, "고전압"이라 칭함)을 발생할 것이다. 고전압 발생기(1432)는 외부 전압(EVC)의 변동에 관계없이 안정적으로 고전압을 발생할 것이다. 고전압 발생기(1432)는 내부 전압 발생기(미도시됨)에 의해서 생성되는 내부 전압을 사용하는 것이 아니라, 외부 전압(EVC)을 직접 공급받아 고전압을 발생할 것이다. 하지만, 본 발명이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. 이는 이후 상세히 설명될 것이다.
일예로서, 외부 전압(EVC)은 메모리 제어기(1200)에서 공급된 전압일 것이다. 다른 예로서, 외부 전압(EVC)은 호스트(미도시됨)에서 공급된 전압일 수 있다. 외부 전압(EVC)의 범위는 특정 전압 범위에 국한되지 않을 것이다.
예시적인 실시예에 있어서, 메모리 제어기(1200)와 불 휘발성 메모리 장치(1400)는 멀티-미디어 카드(multi-media card: MMC)를 구성하거나, 휴대용 전자 장치의 보드에 직접 실장되는 내장형 멀티-미디어 카드(embedded MMC: eMMC)를 구성할 것이다. 또는, 메모리 제어기(1200)와 불 휘발성 메모리 장치(1400)는 SSD(solid state drive)을 구성할 것이다.
도 2는 도 1에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다. 도 2를 참조하면, 메모리 제어기(1200)는 제 1 인터페이스로서 호스트 인터페이스(1210), 제 2 인터페이스로서 메모리 인터페이스(1220), 중앙 처리 장치(1230), 버퍼 메모리(1240), 그리고 ECC 회로(1250)를 포함한다.
호스트 인터페이스(1210)는 외부(또는, 호스트)와 인터페이스하도록 구성된다. 메모리 인터페이스(1220)는 도 1에 도시된 불 휘발성 메모리 장치(1400)와 인터페이스하도록 구성된다. CPU(1230)는 메모리 제어기(1200)의 전반적인 동작을 제어하도록 구성된다. 예를 들면, CPU(1230)는 플래시 변환 계층(Flash Translation Layer: FTL)과 같은 펌웨어를 운용하도록 구성된다. 플래시 변환 계층(FTL)은 다양한 기능들을 수행한다. 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 동작, 읽기 교정 동작, 에러 정정 동작, 등을 수행하는 다양한 계층들을 포함할 것이다.
버퍼 메모리(1240)는 호스트 인터페이스(1210)를 통해 외부로 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1240)는 메모리 인터페이스(1220)를 통해 불 휘발성 메모리 장치(1400)로부터 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1240)는 불 휘발성 메모리 장치(1400)를 제어하는 데 필요한 정보(예를 들면, 어드레스 맵핑 정보, 등)를 저장하는 데 사용된다. 예를 들면, 버퍼 메모리(1240)는 DRAM, SRAM, 또는 DRAM과 SRAM의 조합으로 구성될 수 있다. 하지만, 버퍼 메모리(1240)로서 사용되는 메모리 장치가 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. ECC 회로(1250)는 불 휘발성 메모리 장치(1400)에 저장될 데이터를 부호화하도록 그리고 불 휘발성 메모리 장치(1400)로부터 읽혀진 데이터를 복호화하도록 구성될 것이다.
예시적인 실시예에 있어서, 메모리 제어기(1200)는, 비록 도면에는 도시되지 않았지만, 불 휘발성 메모리 장치(1400)에 저장될 데이터를 랜덤화하도록 그리고 불 휘발성 메모리 장치(1400)로부터 읽혀진 데이터를 디-랜덤화하도록 구성된 랜덤화기를 더 포함할 것이다. 랜덤화기의 일예가 미국특허공개번호 제2010/0088574호에 "DATA STORAGE SYSTEM AND DEVICE WITH RANDOMIZER/DE-RANDOMIZER"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.
예시적인 실시예에 있어서, 호스트 인터페이스(1210)는 컴퓨터 버스 표준들, 스토리지 버스 표준들, iFCPPeripheral 버스 표준들, 등 중 하나 또는 그 보다 많은 것들의 조합으로 구성될 수 있다. 컴퓨터 버스 표준들(computer bus standards)은 S-100 bus, Mbus, Smbus, Q-Bus, ISA, Zorro II, Zorro III, CAMAC, FASTBUS, LPC, EISA, VME, VXI, NuBus, TURBOchannel, MCA, Sbus, VLB, PCI, PXI, HP GSC bus, CoreConnect, InfiniBand, UPA, PCI-X, AGP, PCIe, Intel QuickPath Interconnect, Hyper Transport, 등을 포함한다. 스토리지 버스 표준들(Storage bus standards)은 ST-506, ESDI, SMD, Parallel ATA, DMA, SSA, HIPPI, USB MSC, FireWire(1394), Serial ATA, eSATA, SCSI, Parallel SCSI, Serial Attached SCSI, Fibre Channel, iSCSI, SAS, RapidIO, FCIP, 등을 포함한다. iFCPPeripheral 버스 표준들(iFCPPeripheral bus standards)은 Apple Desktop Bus, HIL, MIDI, Multibus, RS-232, DMX512-A, EIA/RS-422, IEEE-1284, UNI/O, 1-Wire, I2C, SPI, EIA/RS-485, USB, Camera Link, External PCIe, Light Peak, Multidrop Bus, 등을 포함한다.
도 3은 도 1에 도시된 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.
불 휘발성 메모리 장치(1400)는, 예를 들면, 낸드 플래시 메모리 장치일 것이다. 하지만, 본 발명이 낸드 플래시 메모리 장치에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 불 휘발성 메모리 장치(1400)는 노아 플래시 메모리 장치, 저항성 램(Resistive Random Access Memory: RRAM) 장치, 상변화 메모리(Phase-Change Memory: PRAM) 장치, 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM) 장치, 강유전체 메모리(Ferroelectric Random Access Memory: FRAM) 장치, 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM), 또는 그와 같은 것으로 구성될 수 있다. 또한, 본 발명의 불 휘발성 메모리 장치(1400)는 3차원 어레이 구조를 갖도록 구현될 수 있다. 3차원 어레이 구조를 갖는 불 휘발성 메모리 장치는 수직 낸드 플래시 메모리 장치라 불린다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치 뿐만 아니라, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash, "CTF"라 불림) 메모리 장치에도 모두 적용 가능하다.
도 3을 참조하면, 불 휘발성 메모리 장치(1400)는 메모리 셀 어레이(1410), 어드레스 디코더(1420), 전압 발생 회로(1430), 제어 로직(1440), 페이지 버퍼 회로(1450), 그리고 입출력 인터페이스(1460)를 포함한다.
메모리 셀 어레이(1410)는 행들(예를 들면, 워드 라인들)과 열들(예를 들면, 비트 라인들)의 교차 영역들에 배열된 메모리 셀들을 포함할 것이다. 메모리 셀들 각각은 1-비트 데이터 또는 멀티-비트 데이터를 저장할 것이다. 어드레스 디코더(1420)는 제어 로직(1440)에 의해서 제어되며, 메모리 셀 어레이(1410)의 행들(예를 들면, 워드 라인들, 스트링 선택 라인(들), 접지 선택 라인(들), 공통 소오스 라인, 등)의 선택 및 구동을 행한다. 제어 로직(1440)은 불 휘발성 메모리 장치(1400)의 전반적인 동작을 제어하도록 구성된다.
페이지 버퍼 회로(1450)는 제어 로직(1440)에 의해서 제어되며, 메모리 셀 어레이(1410)로부터 데이터를 읽도록 또는 프로그램 데이터에 따라 메모리 셀 어레이(1410)의 열들(예를 들면, 비트 라인들)을 구동하도록 구성된다. 페이지 버퍼 회로(1450)는 비트 라인들 또는 비트 라인 쌍들에 각각 대응하는 복수의 페이지 버퍼들로 구성될 것이다. 페이지 버퍼들 각각은 복수의 래치들을 포함한다. 입출력 인터페이스(1460)는 제어 로직(1440)에 의해서 제어되며, 외부(예를 들면, 도 2의 메모리 제어기(1210))와 인터페이스하도록 구성된다. 비록 도면에는 도시되지 않았지만, 입출력 인터페이스(1460)는 페이지 버퍼들을 선택하기 위한 열 선택기, 데이터를 입력받는 입력 버퍼, 데이터를 출력하는 출력 버퍼, 그리고 그와 같은 것을 포함할 것이다.
전압 발생 회로(1430)는 제어 로직(1440)에 의해서 제어되며, 각 동작에 필요한 전압들(예를 들면, 고전압, 프로그램 전압, 읽기 전압, 검증 전압, 소거 전압, 패스 전압, 벌크 전압, 등)을 발생한다. 전압 발생 회로(1430)에 의해서 생성된 전압들은 어드레스 디코더(1420)를 통해 메모리 셀 어레이(1410)에 제공된다. 전압 발생 회로(1430)는 고전압 발생기(1432)를 포함할 것이다. 고전압 발생기(1432)는 외부 장치(예를 들면, 메모리 제어기, 호스트, 등)로부터 제공되는 외부 전압(EVC)을 직접 공급받는다. 고전압 발생기(1432)는 외부 전압(EVC)을 이용하여 외부 전압(EVC)보다 높은 전압(이하, "고전압"이라 칭함)을 발생할 것이다. 고전압 발생기(1432)는 이후 도 4 및 도 5를 참조하여 상세히 설명될 것이다. 전압 발생 회로(1430)는 내부 전압 발생기(1434)를 더 포함할 것이다. 내부 전압 발생기(14234)는 외부 장치(예를 들면, 메모리 제어기, 호스트, 등)에서 제공되는 전압에 의거하여 안정적인 내부 전압을 발생할 것이다. 여기서, 외부 장치에서 고전압 발생기(1432)에 제공되는 전압은 외부 장치에서 내부 전압 발생기(1434)에 제공되는 전압과 같거나 다를 것이다.
도 4는 본 발명의 일 실시예에 따른 고전압 발생기를 개략적으로 보여주는 블록도이다.
도 4를 참조하면, 고전압 발생기(1432)는 펌프 유니트 블록(1520), 레귤레이터(1540), 전압 증가분 제어 블록(1560), 그리고 최종단 결정 블록(1580)을 포함할 것이다.
펌프 유니트 블록(1520)은 레귤레이터(1540)로부터 제공되는 펌프 클록(P_CLK)에 응답하여 외부 전압(EVC)을 승압하도록 구성될 것이다. 펌프 유니트 블록(1520)에 의해서 승압된 전압(P_VOUT)은 레귤레이터(1540)로 제공될 것이다. 펌프 유니트 블록(1520)은, 도 5에서 설명되는 바와 같이, 직렬 연결된 복수의 펌프 유니트들로 구성될 것이다. 레귤레이터(1540)는 펌프 유니트 블록(1520)의 출력 전압(P_VOUT)이 목표 레벨에 도달하였는 지의 여부를 판별하도록 구성될 것이다. 출력 전압(P_VOUT)이 목표 레벨에 도달하지 않은 것으로 판별되면, 레귤레이터(1540)는 펌프 클록(P_CLK)을 펌프 유니트 블록(1520)으로 제공할 것이다. 출력 전압(P_VOUT)이 목표 레벨에 도달한 것으로 판별되면, 레귤레이터(1540)는 펌프 유니트 블록(1520)으로 제공되는 펌프 클록(P_CLK)을 차단할 것이다.
레귤레이터(1540)는 전압 분배기(1542), 비교기(1544), 그리고 앤드 게이트(1546)를 포함할 것이다. 전압 분배기(1542)는 전압 증가분 제어 블록(1560)으로부터 제공되는 코드값(CODE)에 응답하여 출력 전압(P_VOUT)을 분배하도록 구성될 것이다. 전압 분배기(1542)에 의해서 분배된 전압(이하, "분배 전압"이라 칭함)은 코드값(CODE)에 따라 단계적으로 증가할 것이다. 하지만, 본 발명이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 전압 분배기(1542)는 분배 전압(Vdiv)이 코드값(CODE)에 따라 단계적으로 감소하도록 구성될 것이다. 비교기(1544)는 분배 전압(Vdiv)과 기준 전압(Vref)을 비교하고, 분배 전압(Vdiv)이 기준 전압(Vref)에 도달하였는 지의 여부를 나타내는 비교 신호(CS)를 출력할 것이다. 예를 들면, 분배 전압(Vdiv)이 기준 전압(Vref)에 도달하지 않은 경우, 비교기(1544)는 하이 레벨의 비교 신호(CS)를 출력할 것이다. 분배 전압(Vdiv)이 기준 전압(Vref)에 도달한 경우, 비교기(1544)는 로우 레벨의 비교 신호(CS)를 출력할 것이다. 앤드 게이트(1546)는 비교 신호(CS)에 따라 발진 신호(OSC)를 펌프 클록 신호(P_CLK)로서 출력할 것이다. 비교 신호(CS)가 하이 레벨을 가질 때, 펌프 클록 신호(P_CLK)가 펌프 유니트 블록(1520)으로 제공될 것이다. 비교 신호(CS)가 로우 레벨을 가질 때, 펌프 유니트 블록(1520)으로 제공되는 펌프 클록 신호(P_CLK)는 차단될 것이다.
전압 증가분 제어 블록(1560)은 내부 전압(IVC)을 이용하여 코드값(CODE)을 생성하며, 고정 클록 발생기(1562)와 코드 발생기(1564)를 포함할 것이다. 고정 클록 발생기(1562)는 입력 전압에 따라 결정되는 주기를 갖는 클록을 발생하는 전압 제어 발진기일 것이다. 고정 클록 발생기(1562)에는 입력 전압으로서 내부 전압(IVC)이 공급될 것이다. 내부 전압(IVC)이 고정된 레벨을 갖기 때문에, 고정 클록 발생기(1562)에 의해서 생성되는 클록 신호(CK_F)(이하, "고정 클록 신호"라 칭함)는 일정한 주기를 가질 것이다. 코드 발생기(1564)는 고정 클록 신호(CK_F)를 카운트하고, 카운트 결과로서 코드값(CODE)을 생성할 것이다. 코드 발생기(1564)는 카운트 값이 특정값에 도달할 때 카운트 종료 신호(CNT_END)를 발생할 것이다. 카운트 종료 신호(CNT_END)의 생성(또는, 활성화)시, 예를 들면, 고정 클록 발생기(1562)가 디세이블될 것이다.
여기서, 코드값(CODE)이 일정 주기를 갖는 고정 클록 신호(CK_F)를 이용하여 생성되기 때문에, 분배 전압(Vdiv)의 증가 속도는 일정할 것이다. 다시 말해서, 일정 주기에 대응하는 일정 시간마다 코드값(CODE)이 변경되고, 그 결과 분배 전압(Vdiv)은 일정 시간마다 정해진 증가분만큼 증가될 것이다.
최종단 결정 블록(1580)은 외부 전압(EVC)을 이용하여 펌프 유니트 선택 코드(PUSC)를 생성하며, 가변 클록 발생기(1582)과 펌프 유니트 선택 코드 발생기(1584)를 포함할 것이다. 가변 클록 발생기(1582)는 입력 전압에 따라 결정되는 주기를 갖는 클록을 발생하는 전압 제어 발진기일 것이다. 가변 클록 발생기(1582)에는 입력 전압으로서 외부 전압(EVC)이 공급될 것이다. 외부 전압(EVC)이 가변적이기 때문에, 가변 클록 발생기(1582)에 의해서 생성되는 클록 신호(CK_V)(이하, "가변 클록 신호"라 칭함)의 주기는 외부 전압(EVC)에 따라 가변적일 것이다. 펌프 유니트 선택 코드 발생기(1584)는 가변 클록 신호(CK_V)를 카운트하고, 카운트 결과로서 펌프 유니트 선택 코드(PUSC)을 생성할 것이다. 펌프 유니트 선택 코드 발생기(1584)의 카운트 동작은 카운트 종료 신호(CNT_END)의 활성화시 종료될 것이다. 이때, 최종적으로 생성된 펌프 유니트 선택 코드(PUSC)는 유지될 것이다. 카운트 종료 신호(CNT_END)의 생성(또는, 활성화)시, 예를 들면, 가변 클록 발생기(1582)가 디세이블될 것이다.
여기서, 펌프 유니트 선택 코드(PUSC)는 출력 전압(P_VOUT)을 생성하는 데 참여하는 펌프 유니트 블록(1520)의 펌프 유니트들의 수를 결정하는 데 사용될 것이다. 출력 전압(P_VOUT)을 생성하는 데 참여하는 펌프 유니트 블록(1520)의 펌프 유니트들의 수는 펌프 유니트 선택 코드(PUSC)의 변화에 따라 변화할 것이다. 펌프 유니트 선택 코드(PUSC)가 가변 주기를 갖는 가변 클록 신호(CK_V)를 이용하여 생성되기 때문에, 출력 전압(P_VOUT)을 생성하는 데 참여하는 펌프 유니트 블록(1520)의 펌프 유니트들의 수는 외부 전압(EVC)에 따라 가변적일 것이다. 이는 이후 상세히 설명될 것이다.
예시적인 실시예에 있어서, 외부 전압(EVC)의 전압 범위는 특정 범위에 제한되지 않을 것이다. 외부 전압(EVC)의 넓은 전압 범위를 담당하기 위해서, 예를 들면, 전압 범위는 서로 다른 복수의 전압 영역들로 구분될 수 있다. 이러한 경우, 최종단 결정 블록(1580)은 전압 영역들 각각에 대응하는 가변 클록 발생기들을 포함하며, 외부 전압(EVC)이 어느 전압 영역에 속하는 지의 여부를 나타내는 신호에 의해서 가변 클록 발생기들 중 하나가 선택될 것이다. 선택된 가변 클록 발생기를 이용하여 가변 클록 신호가 생성될 것이다.
도 5는 도 4에 도시된 펌프 유니트 블록(1520)을 개략적으로 보여주는 블록도이다.
도 5를 참조하면, 펌프 유니트 블록(1520)은 복수의 펌프 유니트들(PU0~PUn) 및 복수의 스위치들(SW_CK0~SW_CKn, SW_EVC1~SW_EVCn, SW_EVC_G)을 포함할 것이다. 스위치들(SW_CK0~SW_CKn)은 펌프 유니트들(PU0~PUn)에 각각 대응하며, 펌프 유니트 선택 코드 값들(PUSC0~PUSCn)에 응답하여 대응하는 펌프 유니트들(PU0~PUn)로 펌프 클록(P_CLK)을 공급할 것이다. 예를 들면, 스위치들(SW_CK0~SW_CKn)은 낸드 게이트로 구성될 것이다. 이러한 경우, 각 스위치는 대응하는 펌프 유니트 코드 값이 "1"일 때 대응하는 펌프 클록(P_CLK)을 대응하는 펌프 유니트로 공급할 것이다. 본 발명이 스위치들(SW_CK0~SW_CKn)가 낸드 게이트로 구성되는 것에 국한되지 않음은 잘 이해될 것이다. 펌프 유니트들(PU0~PUn) 각각은 펌프 클록(P_CLK)이 입력될 때 펌핑 동작을 수행할 것이다.
스위치들(SW_EVC1~SW_EVCn)은 펌프 유니트들(PU0~PUn-1)에 각각 대응하며, 펌프 유니트 선택 코드 값들(PUSC1~PUSCn)에 응답하여 대응하는 펌프 유니트들(PU0~PUn-1)로 외부 전압(EVC)을 공급할 것이다. 스위치(SW_EVC_G)는 항상 외부 전압(EVC)이 대응하는 펌프 유니트(PUn)으로 공급되도록 구성될 것이다. 스위치들(SW_EVC1~SW_EVCn, SW_EVC_G) 각각은, 예를 들면, 대응하는 펌프 유니트와 외부 전압(EVC) 사이에 직렬 연결되는 고전압 차단 트랜지스터와 대응하는 펌프 유니트 선택 코드 값에 의해서 제어되는 PMOS 트랜지스터로 구성될 것이다. 하지만, 본 발명이 스위치들(SW_EVC1~SW_EVCn, SW_EVC_G) 각각이 고전압 차단 트랜지스터와 PMOS 트랜지스터로 구성되는 것에 국한되지 않음을 잘 이해될 것이다.
펌프 유니트 선택 코드 값들(PUSC0~PUSCn)은 가변 클록 신호(CK_V)가 펄스될 때마다 최하위 코드 값(PUSC0)부터 "0"에서 "1"로 순차적으로 변화될 것이다. 예를 들면, 펌프 유니트 선택 코드(PUSC)가 5-비트 코드이라고 가정하면, 펌프 유니트 선택 코드 값들(PUSC0~PUSCn)은 "10000", "11000", "11100", "11110", 그리고 "11111"와 같은 순서로 변화될 것이다.
이하, 본 발명의 예시적인 실시예에 따른 고전압 발생기의 동작이 참조 도면들에 의거하여 설명될 것이다.
고전압 발생기(1432)는, 예를 들면, 프로그램 전압을 생성하기 위한 회로일 것이다. 이러한 경우, 예를 들면, 고전압 발생기(1432)는 프로그램 전압이 요구되는 구간(예를 들면, 프로그램 실행 구간)에서 활성화될 것이다. 하지만, 본 발명이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. 일단 고전압 발생기(1432)가 활성화되면, 고정 클록 발생기(1562)는 내부 전압(IVC)을 이용하여 고정 클록 신호(CK_F)를 발생하고, 코드 발생기(1564)는 고정 클록 신호(CK_F)를 카운트하여 코드(CODE)를 생성할 것이다. 앞서 언급된 바와 같이, 고정 클록 신호(CK_F)를 이용하여 생성된 코드값은 일정한 속도로 (또는, 일정한 시간마다) 변화될 것이다. 레귤레이터(1540)는 코드(CODE)에 응답하여 펌프 유니트 블록(1520)의 출력 전압(P_VOUT)이 목표 레벨에 도달하였는 지의 여부를 판별하고, 판별 결과에 따라 펌프 클록(P_CLK)을 펌프 유니트 블록(1520)로 공급할 것이다.
또한, 고전압 발생기(1432)가 활성화될 때, 가변 클록 발생기(1582)는 외부 전압(EVC)을 이용하여 가변 클록 신호(CK_V)를 발생할 것이다. 펌프 유니트 선택 코드 발생기(1584)는 가변 클록 신호(CK_V)를 카운트하여 펌프 유니트 선택 코드(PUSC)를 발생할 것이다. 앞서 언급된 바와 같이, 펌프 유니트 선택 코드 값들(PUSC0~PUSCn)은 가변 클록 신호(CK_V)가 펄스될 때마다 최하위 코드 값(PUSC0)부터 "0"에서 "1"로 순차적으로 변화될 것이다.
가변 클록 신호(CK_V)의 첫 번째 주기에서 펌프 유니트 선택 코드 값들(PUSC0~PUSCn) 중 최하위 코드 값(PUSC0)만이 "1"을 갖는다. 이러한 경우, 스위치(SW_CK0)를 통해 펌프 클록(P_CLK)이 펌프 유니트(PU0)에 공급될 것이다. 이때, 최하위 코드 값(PUSC0)을 제외한 나머지 코드 값들(PUSC1~PUSCn)이 "0"이기 때문에, 펌프 유니트들(PU0~PUn)로 외부 전압(EVC)이 공급될 것이다. 앞서 언급된 바와 같이, 펌프 유니트는 펌프 클록(P_CLK)에 응답하여 펌핑 동작을 수행한다. 그러한 까닭에, 스위치(SW_CK0)를 통해 펌프 클록(P_CLK)가 공급된 펌프 유니트(PU0)만이 동작할 것이다.
가변 클록 신호(CK_V)의 두 번째 주기에서 펌프 유니트 선택 코드 값들(PUSC0~PUSCn) 중 2개의 하위 코드 값들(PUSC0, PUSC1)이 "1"을 갖는다. 이러한 경우, 스위치들(SW_CK0, SW_CK1)를 통해 펌프 클록(P_CLK)이 펌프 유니트들(PU0, PU1)에 공급될 것이다. 이때, 하위 코드 값(PUSC1)이 "0"에서 "1"로 변경되었기 때문에, 스위치(SW_EVC1)는 디세이블될 것이다. 마찬가지로, 나머지 코드 값들(PUSC2~PUSCn)이 "0"이기 때문에, 펌프 유니트들(PU1~PUn)로 외부 전압(EVC)이 공급될 것이다. 하지만, 스위치(SW_CK0, SW_CK1)를 통해 펌프 클록(P_CLK)가 공급된 펌프 유니트들(PU0, PU1)만이 동작할 것이다. 따라서, 가변 클록 신호(CK_V)의 카운트 값에 따라 펌프 유니트 선택 코드 값들(PUSC0~PUSCn)이 순차적으로 변화됨에 따라, 펌프 유니트들(PU01~PUn) 중 펌프 클록(P_CLK)이 공급되는 펌프 유니트들의 수가 점차적으로 증가할 것이다.
펌프 유니트들(PU01~PUn) 중 펌프 클록(P_CLK)이 공급되는 펌프 유니트들의 수가 점차적으로 증가되는 동안, 펌프 유니트 블록(1520)의 출력 전압(P_VOUT)이 목표 전압에 도달하였는 지의 여부가 레귤레이터(1540)에 의해서 판별될 것이다. 이러한 경우, 고정 클록 신호(CK_F)의 카운트 값이 특정값에 도달하면, 코드 발생기(1564)는 카운트 종료 신호(CNT_END)를 활성화시킬 것이다. 카운트 종료 신호(CNT_END)의 활성화시, 펌프 유니트 선택 코드 발생기(1584)의 카운트 동작은 종료될 것이다. 이때, 펌프 유니트 선택 코드 발생기(1584)에 의해서 최종적으로 생성된 펌프 유니트 선택 코드(PUSC)는 유지될 것이다. 따라서, 출력 전압(P_VOUT)을 생성하는 데 참여하는 펌프 유니트들의 수는 최종적으로 생성된 펌프 유니트 선택 코드(PUSC)에 의해서 결정될 것이다.
이상의 설명으로부터 알 수 있듯이, 고정된 내부 전압(IVC)을 이용하여 일정한 주기를 갖는 고정 클록 신호(CK_F)가 생성되고, 고정 클록 신호(CK_F)는 출력 전압(P_VOUT)이 목표 레벨에 도달하였는 지의 여부를 판별하는 데 사용될 것이다. 또한, 가변 가능한 외부 전압(EVC)을 이용하여 가변 가능하는 주기를 갖는 가변 클록 신호(CK_V)가 생성되고, 가변 클록 신호(CK_V)는 출력 전압(P_VOUT)을 생성하는 데 참여하는 펌프 유니트들의 수를 결정하는 데 사용될 것이다. 가변 가능한 외부 전압(EVC)을 이용하여 생성된 가변 클록 신호(CK_V)에 따라 펌프 유니트들의 수를 결정함으로써, 펌프 유니트들의 수는 외부 전압(EVC)에 따라 가변될 것이다.
도 6은 외부 전압의 변화와 선택되는 펌프 유니트들의 수 사이의 관계를 보여주는 도면이다.
도 6을 참조하면, 출력 전압(P_VOUT)을 생성하는 데 참여하는 펌프 유니트들의 수는 외부 전압(EVC)에 따라 변화될 것이다. 예를 들면, 외부 전압(EVC)가 2.7V인 경우, 카운트 종료 신호(CNT_END)의 활성화 시점을 기준으로 8개의 펌프 유니트들이 선택될 것이다. 외부 전압(EVC)가 3.6V인 경우, 카운트 종료 신호(CNT_END)의 활성화 시점을 기준으로 6개의 펌프 유니트들이 선택될 것이다. 여기서, 외부 전압(EVC)의 허용 가능한 범위는 특정 범위로 제한되지 않음은 잘 이해될 것이다.
도 7은 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다. 컴퓨팅 시스템은 처리 유니트(2101), 사용자 인터페이스(2202), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(2303), 메모리 제어기(2404), 그리고 저장 매체(2505)를 포함한다.
메모리 제어기(2404)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 저장 매체(2505)는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 불 휘발성 메모리 장치는 외부 전압을 이용하여 고전압을 생성하며 복수의 펌프 유니트들을 갖는 고전압 발생기를 포함할 것이다. 고전압을 생성하는 데 참여하는 펌프 유니트들의 수는 외부 전압에 따라 가변될 것이다.
저장 매체(2505)에는 처리 유니트(2101)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 제어기(2404)를 통해 저장될 것이다. 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(2606)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 잘 이해될 것이다.
도 8은 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.
도 8을 참조하면, 반도체 드라이브(4000)(SSD)는 저장 매체(4100)와 제어기(4200)를 포함할 것이다. 저장 매체(4100)는 복수의 채널들(CH0~CHn-1)을 통해 제어기(4200)와 연결될 것이다. 각 채널에는 복수의 불 휘발성 메모리들이 공통으로 연결될 것이다. 제어기(4200)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 저장 매체(4100)의 각 불 휘발성 메모리 장치는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 불 휘발성 메모리 장치는 외부 전압을 이용하여 고전압을 생성하며 복수의 펌프 유니트들을 갖는 고전압 발생기를 포함할 것이다. 고전압을 생성하는 데 참여하는 펌프 유니트들의 수는 외부 전압에 따라 가변될 것이다.
도 9는 도 8에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이고, 도 10은 도 8에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.
본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지를 구성하는 데 사용될 수 있다. 도 9에 도시된 바와 같이, 스토리지는 도 8에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들을 포함할 것이다. 본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지 서버를 구성하는 데 사용될 수 있다. 도 10에 도시된 바와 같이, 스토리지 서버는 도 8에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들(4000), 그리고 서버(4000A)를 포함할 것이다. 또한, 이 분야에 잘 알려진 RAID 제어기(4000B)가 스토리지 서버에 제공될 수 있음은 잘 이해될 것이다.
도 11은 본 발명에 따른 모비낸드를 개략적으로 보여주는 블록도이다. 도 11을 참조하면, 모비낸드(5000)는 적어도 하나의 낸드 플래시 메모리 장치(5100) 및 제어기(5200)를 포함할 수 있다. 모비낸드(5000)는 MMC 4.4(다른 말로, eMMC) 규격을 지원한다.
낸드 플래시 메모리 장치(5100)는 SDR(Sing Data Rate) 낸드 혹은 DDR(Double Data Rate) 낸드일 수 있다. 예시적인 실시 예에 있어서, 낸드 플래시 메모리 장치(5100)는 단품의 낸드 플래시 메모리 장치들을 포함할 수 있다. 여기서, 단품의 낸드 플래시 메모리 장치들은 하나의 패키지(예를 들어, FBGA, Fine-pitch Ball Grid Array)에 적층되어 구현될 수 있다.
제어기(5200)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 낸드 플래시 메모리 장치(5100)는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 불 휘발성 메모리 장치는 외부 전압을 이용하여 고전압을 생성하며 복수의 펌프 유니트들을 갖는 고전압 발생기를 포함할 것이다. 고전압을 생성하는 데 참여하는 펌프 유니트들의 수는 외부 전압에 따라 가변될 것이다.
메모리 제어기(5200)는 복수의 채널들을 통하여 플래시 메모리 장치(5100)에 연결된다. 제어기(5200)는 적어도 하나의 제어기 코어(5210), 호스트 인터페이스(5220) 및 낸드 인터페이스(5230)를 포함한다. 적어도 하나의 제어기 코어(5210)는 모비낸드(3000)의 전반적인 동작을 제어한다. 호스트 인터페이스(5220)는 제어기(5210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(5230)는 낸드 플래시 메모리 장치(5100)와 제어기(5200)의 인터페이싱을 수행한다. 예시적인 실시 예에 있어서, 호스트 인터페이스(5220)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, 모비낸드(5000)의 호스트 인터페이스(5220)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.
모비낸드(5000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc: 3.3V)은 낸드 플래시 메모리 장치(5100) 및 낸드 인터페이스(5230)에 제공되고, 제 2 전원 전압(Vccq: 1.8V/3.3V)은 제어기(5200)에 제공된다. 낸드 플래시 메모리 장치(5100)는 외부 전압으로서 제 1 전원 전압(Vcc: 3.3V)을 직접 이용하여 고전압을 생성할 것이다. 예시적인 실시 예에 있어서, 모비낸드(5000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다. 이러한 경우, 낸드 플래시 메모리 장치(5100)의 고전압 발생기는 외부 고전압(Vpp)을 이용하여 고전압을 발생할 것이다.
본 발명에 따른 모비낸드(5000)는 대용량의 데이터를 저장하는 데 유리할 뿐 아니라, 향상된 읽기 동작 특성을 갖는다. 본 발명의 실시 예에 따른 모비낸드(5000)는 소형 및 저전력이 요구되는 모바일 제품(예를 들어, 갤럭시S, 갤럭시노트, 아이폰 등)에 응용 가능하다.
도 12는 본 발명에 따른 통신장치를 개략적으로 보여주는 블록도이다. 도 12를 참조하면, 모바일 장치(6000)는 통신 유닛(6100), 제어기(6200), 메모리 유닛(6300), 디스플레이 유닛(6400), 터치 스크린 유닛(6500), 및 오디오 유닛(6600)을 포함한다. 메모리 유닛(6300)은 적어도 하나의 디램(6310), 적어도 하나의 원낸드(6320), 및 적어도 하나의 모비낸드(6330)를 포함한다.
모바일 장치에 대한 좀더 자세한 것은 미국 공개 번호들 US 2010/0010040, US 2010/0062715, US 2010/0309237, 그리고 US 2010/0315325에서 설명되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
도 13은 본 발명의 실시예에 따른 반도체 드라이브가 적용되는 시스템을 개략적으로 보여주는 도면이다.
도 13에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 드라이브는 메일 서버(8100)에도 적용될 수 있다.
도 14는 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.
메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 14를 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(9221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 제어기(9222), 하나 또는 그 보다 많은 불 휘발성 메모리 장치들(9207)을 포함할 것이다. 제어기(9222)는 프로세서로서, 불 휘발성 메모리 장치(9207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 제어기(9222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 불 휘발성 메모리 장치(9207) 및 인터페이스부(9221)와 커플링되어 있다. 인터페이스부(9221)는 호스트와 메모리 카드 사이에 데이터 교환을 수행하기 위한 카드 프로토콜(예를 들어, SD/MMC)을 통해 호스트와 인터페이싱한다.
제어기(9222)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 불 휘발성 메모리 장치(9207)는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 불 휘발성 메모리 장치는 외부 전압을 이용하여 고전압을 생성하며 복수의 펌프 유니트들을 갖는 고전압 발생기를 포함할 것이다. 고전압을 생성하는 데 참여하는 펌프 유니트들의 수는 외부 전압에 따라 가변될 것이다.
도 15는 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.
도 15를 참조하면, 디지털 스틸 카메라는 바디(9301), 슬롯(9302), 렌즈(9303), 디스플레이부(9308), 셔터 버튼(9312), 스트로브(strobe)(9318) 등을 포함한다. 특히, 슬롯(9308)에는 메모리 카드(9331)가 삽입될 수 있고, 메모리 카드(9331)는 도 1에서 설명된 메모리 제어기 및 불 휘발성 메모리 장치를 포함할 것이다.
메모리 제어기는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 불 휘발성 메모리 장치는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 불 휘발성 메모리 장치는 외부 전압을 이용하여 고전압을 생성하며 복수의 펌프 유니트들을 갖는 고전압 발생기를 포함할 것이다. 고전압을 생성하는 데 참여하는 펌프 유니트들의 수는 외부 전압에 따라 가변될 것이다.
메모리 카드(9331)가 접촉형(contact type)인 경우, 메모리 카드(9331)가 슬롯(9308)에 삽입될 때 메모리 카드(9331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(9331)가 비접촉형(non-contact type)인 경우, 무선 신호를 통해서 메모리 카드(9331)가 액세스될 것이다.
도 16은 도 14의 메모리 카드가 사용되는 다양한 응용 분야들을 보여주는 도면이다.
도 16을 참조하면, 메모리 카드(9331)는 비디오 카메라(VC), 텔레비전(TV), 오디오 장치(AD), 게임장치(GM), 전자 음악 장치(EMD), 휴대폰(HP), 컴퓨터(CP), PDA(Personal Digital Assistant), 보이스 레코더(voice recorder)(VR), PC 카드(PCC), 등에 사용될 수 있다.
본 발명의 실시예에 있어서, 메모리 셀들은 가변 저항 메모리 셀로 구성될 수 있으며, 예시적인 가변 저항 메모리 셀 및 그것을 포함한 메모리 장치가 미국특허번호 제7529124호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
본 발명의 다른 실시예에 있어서, 메모리 셀들은 전하 저장층을 갖는 다양한 셀 구조들 중 하나를 이용하여 구현될 수 있다. 전하 저장층을 갖는 셀 구조는 전하 트랩층을 이용하는 전하 트랩 플래시 구조, 어레이들이 다층으로 적층되는 스택 플래시 구조, 소오스-드레인이 없는 플래시 구조, 핀-타입 플래시 구조, 등을 포함할 것이다.
전하 저장층으로서 전하 트랩 플래시 구조를 갖는 메모리 장치가 미국특허 제6858906호, 미국공개특허 제2004-0169238호, 그리고 미국공개특허 제2006-0180851호에 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다. 소오스/드레인이 없는 플래시 구조는 대한민국특허 제673020호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 제어기는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
1000: 메모리 시스템
1200: 메모리 제어기
1400: 불 휘발성 메모리 장치

Claims (10)

  1. 메모리 셀 어레이와; 그리고
    상기 메모리 셀 어레이에 공급될 고전압을 발생하는 고전압 발생기를 포함하며,
    상기 고전압 발생기는
    외부 전압을 공급받는 복수의 펌프 유니트들을 갖는 펌프 유니트 블록과;
    내부 전압을 이용하여 생성되는 고정 클록 신호에 따라 변화하는 전압 증가분 코드를 생성하는 전압 증가분 제어 블록과;
    상기 전압 증가분 코드에 의거하여, 상기 펌프 유니트 블록의 출력 전압이 목표 레벨에 도달하였는 지의 여부를 판별하는 레귤레이터와; 그리고
    상기 외부 전압을 이용하여 생성되는 가변 클록 신호에 따라 변화하는 펌프 유니트 선택 코드를 생성하는 최종단 결정 블록을 포함하며, 상기 복수의 펌프 유니트들 중 상기 고전압을 생성하는 데 사용되는 펌프 유니트들의 수는 상기 펌프 유니트 선택 코드에 의해서 결정되는 불 휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 레귤레이터는
    상기 전압 증가분 코드에 따라 상기 펌프 유니트 블록의 출력 전압을 분배하는 전압 분배기와;
    상기 전압 분배기에 의해서 분배된 분배 전압과 기준 전압을 비교하는 비교기와; 그리고
    상기 비교기의 비교 결과에 따라 상기 펌프 유니트 블록으로 펌프 클록 신호를 공급하는 논리 게이트를 포함하며,
    상기 분배 전압은 상기 전압 증가분 코드에 따라 일정하게 변화하는 불 휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 전압 증가분 제어 블록은
    상기 내부 전압에 따라 결정된 주기를 갖는 상기 고정 클록 신호를 발생하는 고정 클록 발생기와; 그리고
    상기 고정 클록 신호를 카운트하여 상기 전압 증가분 코드를 발생하는 코드 발생기를 포함하며, 상기 코드 발생기는 카운트 값이 특정값에 도달할 때 카운트 종료 신호를 활성화시키는 불 휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 최종단 결정 블록은
    상기 외부 전압에 따라 결정된 주기를 갖는 상기 가변 클록 신호를 발생하는 가변 클록 발생기와; 그리고
    상기 가변 클록 신호를 카운트하여 상기 펌프 유니트 선택 코드를 발생하는 펌프 유니트 선택 코드 발생기를 포함하며,
    상기 펌프 유니트 선택 코드 발생기의 카운팅은 상기 카운트 종료 신호의 활성화에 응답하여 종료되는 불 휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 복수의 펌프 유니트들 중 상기 고전압을 생성하는 데 사용되는 펌프 유니트들의 수는 상기 카운트 종료 신호의 활성화시 상기 펌프 유니트 선택 코드 발생기에 의해서 최종적으로 생성되는 펌프 유니트 선택 코드에 의해서 결정되는 불 휘발성 메모리 장치.
  6. 제 5 항에 있어서,
    상기 고정 클록 발생기와 상기 가변 클록 발생기는 상기 카운트 종료 신호의 활성화시 디세이블되는 불 휘발성 메모리 장치.
  7. 제 5 항에 있어서,
    상기 펌프 유니트 블록은
    상기 복수의 펌프 유니트들 각각에 대응하며, 대응하는 펌프 유니트들로 상기 펌프 클록을 공급하도록 상기 펌프 유니트 선택 코드에 의해서 순차적으로 활성화되는 클록 스위치들과; 그리고
    상기 복수의 펌프 유니트들 각각에 대응하며, 대응하는 펌프 유니트들로 공급되는 상기 외부 전압을 차단하도록 상기 펌프 유니트 선택 코드에 의해서 순차적으로 비활성화되는 전압 스위치들을 포함하는 불 휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 펌프 유니트들 중 마지막 펌프 유니트에 대응하는 전압 스위치는 상기 펌프 유니트 선택 코드에 관계없이 상기 대응하는 펌프 유니트로 상기 외부 전압을 공급하도록 구성되는 불 휘발성 메모리 장치.
  9. 직렬 연결된 복수의 펌프 유니트들을 갖는 고전압 발생기를 포함하는 불 휘발성 메모리 장치의 동작 방법에 있어서:
    내부 전압을 이용하여 고정된 주기를 갖는 제 1 클록 신호 및 외부 전압을 이용하여 가변 가능하는 주기를 갖는 제 2 클록 신호를 생성하고,
    상기 제 2 클록 신호를 카운트하여 고전압을 생성하는 데 참여하는 상기 고전압 발생기의 펌프 유니트들의 수를 결정하기 위한 펌프 유니트 선택 코드를 발생하고,
    상기 제 1 클록 신호의 카운트 값이 특정 값에 도달할 때 카운트 종료 신호를 발생하는 것을 포함하며, 상기 제 2 클록 신호의 카운팅은 상기 카운트 종료 신호의 활성화에 의해서 종료되며,
    상기 직렬 연결된 복수의 펌프 유니트들을 포함하는 펌프 유니트 블록의 출력 전압이 목표 레벨에 도달하였는지 여부를 기반으로 펌프 클록 신호를 생성하고,
    상기 고전압을 생성하는 데 참여하는 상기 고전압 발생기의 펌프 유니트들의 수는 상기 펌프 유니트 선택 코드 및 상기 펌프 클록 신호에 의해서 결정되는 동작 방법.
  10. 제 9 항에 있어서,
    상기 제 1 클록 신호의 카운팅과 상기 제 2 클록 신호의 카운팅은 상기 카운트 종료 신호의 활성화시 디세이블되며,
    상기 외부 전압은 상기 불 휘발성 메모리 장치를 제어하는 메모리 제어기로부터 제공되는 동작 방법.
KR1020130018708A 2013-02-21 2013-02-21 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 KR102053944B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130018708A KR102053944B1 (ko) 2013-02-21 2013-02-21 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US14/087,444 US9076511B2 (en) 2013-02-21 2013-11-22 Nonvolatile memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018708A KR102053944B1 (ko) 2013-02-21 2013-02-21 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20140105091A KR20140105091A (ko) 2014-09-01
KR102053944B1 true KR102053944B1 (ko) 2019-12-11

Family

ID=51351055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018708A KR102053944B1 (ko) 2013-02-21 2013-02-21 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US9076511B2 (ko)
KR (1) KR102053944B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106713A1 (de) 2016-04-20 2017-10-26 Samsung Electronics Co., Ltd. Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
KR20180123384A (ko) * 2017-05-08 2018-11-16 에스케이하이닉스 주식회사 내부 전압을 생성하는 반도체 장치 및 그의 내부 전압 조정 방법
KR102545174B1 (ko) 2018-10-05 2023-06-19 삼성전자주식회사 차지 펌프 회로를 포함하는 메모리 장치
US11069415B2 (en) 2018-10-05 2021-07-20 Samsung Electronics Co., Ltd. Memory device including charge pump circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801987A (en) 1997-03-17 1998-09-01 Motorola, Inc. Automatic transition charge pump for nonvolatile memories
KR100640615B1 (ko) 2004-12-20 2006-11-01 삼성전자주식회사 고 전압 발생용 전하 펌프 회로
US20080266968A1 (en) 2007-04-24 2008-10-30 Toshiki Mori Charge pump circuit, semiconductor memory device, and method for driving the same
WO2013043269A2 (en) 2011-09-22 2013-03-28 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136629A (ja) 1989-10-20 1991-06-11 Hitachi Ltd 電気掃除機
JP3136629B2 (ja) 1991-03-25 2001-02-19 株式会社リコー 基準電圧回路
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
KR0172370B1 (ko) * 1995-12-30 1999-03-30 김광호 다단펌핑 머지드 펌핑전압 발생회로
KR100205546B1 (ko) 1996-08-22 1999-07-01 윤종용 기준전압발생회로
KR100240421B1 (ko) 1997-02-22 2000-01-15 윤종용 안정화된 기준전압발생회로
KR100271840B1 (ko) * 1997-08-27 2000-11-15 다니구찌 이찌로오 회로 면적의 증대를 억제하면서 복수의 전위를 출력할 수 있는내부 전위 발생 회로
KR100471143B1 (ko) 1997-12-31 2005-06-07 삼성전자주식회사 반도체 장치의 기준 전압 발생 회로
JP3717388B2 (ja) 2000-09-27 2005-11-16 株式会社リコー 基準電圧発生回路及びその出力値調整方法並びに電源装置
JP2004030064A (ja) 2002-06-24 2004-01-29 Fuji Electric Holdings Co Ltd 基準電圧回路
JP4405216B2 (ja) * 2003-09-16 2010-01-27 株式会社ルネサステクノロジ 半導体装置
US7199646B1 (en) 2003-09-23 2007-04-03 Cypress Semiconductor Corp. High PSRR, high accuracy, low power supply bandgap circuit
US6975101B1 (en) 2003-11-19 2005-12-13 Fairchild Semiconductor Corporation Band-gap reference circuit with high power supply ripple rejection ratio
US20060152206A1 (en) 2004-12-23 2006-07-13 Yu Tim W H Method for improving the power supply rejection ratio (PSRR) of low power reference circuits
JP4713280B2 (ja) 2005-08-31 2011-06-29 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP2007294846A (ja) 2006-03-31 2007-11-08 Ricoh Co Ltd 基準電圧発生回路及びそれを用いた電源装置
KR100897300B1 (ko) * 2008-03-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
JP2010009423A (ja) 2008-06-27 2010-01-14 Nec Electronics Corp 基準電圧発生回路
JP5051105B2 (ja) 2008-11-21 2012-10-17 三菱電機株式会社 リファレンス電圧発生回路及びバイアス回路
KR101014982B1 (ko) * 2009-05-29 2011-02-16 주식회사 하이닉스반도체 전압 발생부를 구비한 반도체 장치
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
JP5695392B2 (ja) 2010-03-23 2015-04-01 セイコーインスツル株式会社 基準電圧回路
KR101139102B1 (ko) * 2010-12-03 2012-04-30 에스케이하이닉스 주식회사 전압 공급 회로 및 이를 구비한 집적 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801987A (en) 1997-03-17 1998-09-01 Motorola, Inc. Automatic transition charge pump for nonvolatile memories
KR100640615B1 (ko) 2004-12-20 2006-11-01 삼성전자주식회사 고 전압 발생용 전하 펌프 회로
US20080266968A1 (en) 2007-04-24 2008-10-30 Toshiki Mori Charge pump circuit, semiconductor memory device, and method for driving the same
WO2013043269A2 (en) 2011-09-22 2013-03-28 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps

Also Published As

Publication number Publication date
US9076511B2 (en) 2015-07-07
US20140233337A1 (en) 2014-08-21
KR20140105091A (ko) 2014-09-01

Similar Documents

Publication Publication Date Title
US9672104B2 (en) Memory system and read reclaim method thereof
US10169227B2 (en) Memory controller and memory system including the same
KR102089613B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9183938B2 (en) Nonvolatile memory device and method of programming nonvolatile memory device
US8812807B2 (en) Nonvolatile memory device and operating method thereof
US8665643B2 (en) Non-volatile memory device and read method thereof
US9064545B2 (en) Nonvolatile memory device having adjustable program pulse width
US9164889B2 (en) Memory system to select program operation method and method thereof
KR20140100330A (ko) 메모리 시스템 및 그것의 동작 방법
JP2012133877A (ja) 初期シード生成方法とそれを利用するフラッシュメモリ装置及びメモリシステム
US8817540B2 (en) Nonvolatile memory device and program method thereof
KR102053944B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US9189384B2 (en) Memory system and memory managing method thereof
KR101733567B1 (ko) 초기 시드 생성 방법과 그것을 이용한 플래시 메모리 장치 및 메모리 시스템
US20130223156A1 (en) Nonvolatile memory device and memory system including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant