KR20100084775A - 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템 - Google Patents

리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템 Download PDF

Info

Publication number
KR20100084775A
KR20100084775A KR1020090004100A KR20090004100A KR20100084775A KR 20100084775 A KR20100084775 A KR 20100084775A KR 1020090004100 A KR1020090004100 A KR 1020090004100A KR 20090004100 A KR20090004100 A KR 20090004100A KR 20100084775 A KR20100084775 A KR 20100084775A
Authority
KR
South Korea
Prior art keywords
control signal
refresh control
refresh
signal
internal
Prior art date
Application number
KR1020090004100A
Other languages
English (en)
Other versions
KR101607489B1 (ko
Inventor
이상석
정현택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090004100A priority Critical patent/KR101607489B1/ko
Priority to US12/657,131 priority patent/US8159885B2/en
Publication of KR20100084775A publication Critical patent/KR20100084775A/ko
Application granted granted Critical
Publication of KR101607489B1 publication Critical patent/KR101607489B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

리프레쉬 제어 회로를 포함하는 반도체 메모리 장치가 개시된다. 반도체 메모리 장치는 리프레쉬 제어회로와 메모리 셀 어레이를 포함한다. 리프레쉬 제어회로는 칩 선택신호와 외부 셀프 리프레쉬 제어신호의 로직 상태에 기초하여 내부 리프레쉬 제어신호를 발생시키고 내부 리프레쉬 제어신호에 응답하여 메모리 셀 어레이를 리프레쉬한다. 따라서, 반도체 메모리 장치는 외부와 통신하기 위한 핀 수를 줄일 수 있다. 또한, 본 발명의 반도체 메모리 장치는 오토 리프레쉬 제어신호를 외부에서 수신하지 않고 반도체 메모리 장치의 내부에서 발생시키므로 외부와 통신하기 위한 핀 수를 줄일 수 있고, 동작 속도가 빠르다.

Description

리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템{REFRESH CONTROL CIRCUIT, SEMICONDUCTOR MEMORY DEVICE HAVING THE REFRESH CONTROL CIRCUIT AND MEMORY SYSTEM }
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 리프레쉬 제어회로를 갖는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 일반적으로 데이터를 저장하는 데 사용된다. RAM(Random Access Memory)은 휘발성 메모리 장치로서 주로 컴퓨터의 메인 메모리 장치로 사용된다. DRAM(Dynamic Random Access Memory)은 RAM의 일종으로서 휘발성이며 메모리 셀들로 구성되어 있다. 메모리 셀은 일반적으로 하나의 트랜지스터와 하나의 커패시터로 구성되어 있으며, "1" 또는 "0"의 형태로 커패시터에 전하로서 정보를 저장할 수 있다. 시간이 경과하면 커패시터에 저장되어 있던 전하를 잃을 수 있으므로, 메모리 셀들을 구성하는 커패시터는 주기적으로 리프레쉬된다.
DRAM의 메모리 셀들은 워드라인과 비트라인에 연결되어 있으며, 워드라인 인에이블 신호에 응답하여 메모리 셀들을 구성하는 트랜지스터가 턴온되면 커패시터에 저장되어 있던 데이터가 비트라인에 출력되거나, 비트라인의 데이터가 커패시터 에 저장된다.
메모리 셀에 전하가 충전된 후 메모리 셀의 전하가 방전되어 데이터를 판정하기 불가능할 때까지의 시간을 리프레쉬 주기(refresh period)라 하고, 메모리 셀 어레이의 전체 로우(row)에 대해 리프레쉬가 이루어지는 횟수를 리프레쉬 사이클(refresh cycle)이라 한다. 리프레쉬 주기를 리프레쉬 사이클로 나눈 시간을 리프레쉬 간격(refresh interval)이라 한다.
DRAM의 리프레쉬 모드에는 오토 리프레쉬 모드와 셀프 리프레쉬 모드가 있다. 오토 리프레쉬 모드는 외부 커맨드 또는 제어신호에 의해 수행되는 리프레쉬 모드이며, 셀프 리프레쉬 모드는 반도체 메모리 장치 내에 구비된 오실레이터의 발진 신호에 의해 수행되는 리프레쉬 모드이다.
종래에는 오토 리프레쉬를 수행하기 위해 반도체 메모리 장치의 외부에서 커맨드 또는 제어신호를 핀과 패드를 통해서 반도체 메모리 장치에 입력해야 했다. 따라서, 반도체 메모리 장치를 포함하는 시스템이 복잡해지고, 액세스(access) 시간이 증가하여 반도체 메모리 장치의 동작 속도가 감소하였다. 또한, 종래의 반도체 메모리 장치는 리프레쉬 주기보다 일찍 리프레쉬 동작이 완료된 경우, 다시 리프레쉬를 수행함으로써 불필요하게 전력을 소모하였다.
본 발명의 목적은 셀프 리프레쉬 제어신호를 사용하여 반도체 메모리 장치의 내부에서 오토 리프레쉬 제어신호를 발생시키고, 반도체 메모리 장치의 리프레쉬 동작이 완료되면 리프레쉬 동작을 종료하는 리프레쉬 제어회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 리프레쉬 제어회로를 포함하는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 반도체 메모리 장치를 포함하는 메모리 시스템을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 반도체 메모리 장치는 리프레쉬 제어회로와 메모리 셀 어레이를 포함한다.
리프레쉬 제어회로는 칩 선택신호와 외부 셀프 리프레쉬 제어신호의 로직 상태에 기초하여 내부 리프레쉬 제어신호를 발생시키고 상기 내부 리프레쉬 제어신호에 응답하여 상기 메모리 셀 어레이를 리프레쉬한다.
본 발명의 하나의 실시예에 의하면, 상기 리프레쉬 제어회로는 상기 칩 선택신호가 디스에이블 상태이고, 상기 외부 셀프 리프레쉬 제어신호가 디스에이블 상태일 때 내부 오토 리프레쉬 제어신호를 발생시킬 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 리프레쉬 제어회로는 상기 칩 선택신호가 디스에이블 상태이고, 상기 외부 셀프 리프레쉬 제어신호가 인에이블 상태일 때 내부 셀프 리프레쉬 제어신호를 발생시킬 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 리프레쉬 제어회로는 제 1 AND 게이트, 인버터, 제 2 AND 게이트, 리프레쉬 오실레이터 및 리프레쉬 카운터를 포함할 수 있다.
제 1 AND 게이트는 상기 칩 선택신호와 상기 외부 셀프 리프레쉬 제어신호에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호를 발생시킨다. 인버터는 상기 외부 셀프 리프레쉬 제어신호의 위상을 반전시킨다. 제 2 AND 게이트는 상기 칩 선택신호와 상기 인버터의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호를 발생시킨다. 리프레쉬 오실레이터는 상기 내부 셀프 리프레쉬 제어신호에 응답하여 발진신호를 발생시킨다. 리프레쉬 카운터는 상기 내부 오토 리프레쉬 제어신호와 상기 발진신호에 기초하여 내부 리프레쉬 제어신호를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다.
본 발명의 하나의 실시예에 의하면, 상기 리프레쉬 제어회로는 제 1 AND 게이트, 제 1 인버터, 제 2 AND 게이트, 온도 보상 회로, 리프레쉬 오실레이터 및 리프레쉬 카운터를 포함할 수 있다.
제 1 AND 게이트는 상기 칩 선택신호와 상기 외부 셀프 리프레쉬 제어신호에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호를 발생시킨다. 제 1 인버터는 상기 외부 셀프 리프레쉬 제어신호의 위상을 반전시킨다. 제 2 AND 게이트는 상기 칩 선택신호와 상기 제 1 인버터의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호를 발생시킨다. 온도 보상 회로는 온도에 따라 전압이 변화하는 주기 제어신호를 발생시킨다. 리프레쉬 오실레이터는 상기 내부 셀프 리프레쉬 제어신호 및 상기 주기 제어신호에 응답하여 발진신호를 발생시킨다. 리프레쉬 카운터는 상기 내부 오토 리프레쉬 제어신호와 상기 발진신호에 기초하여 내부 리프레쉬 제어신호를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다.
본 발명의 하나의 실시형태에 따른 리프레쉬 제어회로는 제 1 AND 게이트, 제 1 인버터, 제 2 AND 게이트, 리프레쉬 오실레이터 및 리프레쉬 카운터를 포함할 수 있다.
제 1 AND 게이트는 상기 칩 선택신호와 상기 외부 셀프 리프레쉬 제어신호에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호를 발생시킨다. 제 1 인버터는 상기 외부 셀프 리프레쉬 제어신호의 위상을 반전시킨다. 제 2 AND 게이트는 상기 칩 선택신호와 상기 제 1 인버터의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호를 발생시킨다. 리프레쉬 오실레이터는 상기 내부 셀프 리프레쉬 제어신호에 응답하여 발진신호를 발생시킨다. 리프레쉬 카운터는 상기 내부 오토 리프레쉬 제어신호와 상기 발진신호에 기초하여 내부 리프레쉬 제어신호를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다.
본 발명의 하나의 실시예에 의하면, 상기 리프레쉬 제어회로는 온도에 따라 전압이 변화하는 주기 제어신호를 발생시키고 상기 주기 제어신호를 상기 리프레쉬 오실레이터에 제공하여 상기 발진신호의 주기를 조절하는 온도 보상 회로를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 온도 보상 회로는 온도 감지 회로, 비교 회로, 제 2 인버터 및 게이팅 회로를 포함할 수 있다.
온도 감지 회로는 반도체 메모리 장치의 주위 온도를 감지한다. 비교 회로는 서로 레벨이 다른 복수의 기준전압들 각각과 상기 온도 감지 회로의 출력신호를 비교하고 비교 출력신호들을 출력한다. 제 2 인버터는 상기 외부 셀프 리프레쉬 제어 신호의 위상을 반전시킨다. 게이팅 회로는 상기 제 2 인버터의 출력신호와 상기 비교 출력신호들 각각에 대해 논리곱 연산을 수행하여 상기 주기 제어신호를 발생시킨다.
본 발명의 하나의 실시예에 의하면, 상기 온도 보상 회로는 상기 복수의 기준전압들을 발생시키는 기준전압 발생회로를 더 포함할 수 있다.
본 발명의 하나의 실시형태에 따른 메모리 시스템은 메모리 컨트롤러 및 반도체 메모리 장치를 포함할 수 있다.
메모리 컨트롤러는 칩 선택신호와 외부 셀프 리프레쉬 제어신호를 발생시킨다. 반도체 메모리 장치는 상기 칩 선택신호와 상기 외부 셀프 리프레쉬 제어신호의 로직 상태에 기초하여 내부 오토 리프레쉬 제어신호를 발생시키고, 상기 내부 오토 리프레쉬 제어신호를 사용하여 메모리 셀 어레이를 리프레쉬시킨다.
본 발명의 하나의 실시형태에 따른 반도체 메모리 장치의 리프레쉬 방법은 리프레쉬 제어회로는 칩 선택신호와 외부 셀프 리프레쉬 제어신호의 로직 상태에 기초하여 내부 리프레쉬 제어신호를 발생시키는 단계, 및 상기 내부 리프레쉬 제어신호에 응답하여 상기 메모리 셀 어레이를 리프레쉬하는 단계를 포함한다.
본 발명에 따른 리프레쉬 제어 회로는 셀프 리프레쉬 제어신호를 사용하여 반도체 메모리 장치의 내부에서 오토 리프레쉬 제어신호를 발생시키고, 반도체 메모리 장치의 리프레쉬 동작이 완료되면 리프레쉬 동작을 종료하기 때문에 전력 소모가 적다. 또한, 리프레쉬 제어 회로는 온도 보상 회로를 구비하여 주위 온도에 따라 리프레쉬 주기를 조절함으로써 전력 소모를 줄일 수 있다. 본 발명의 리프레쉬 제어 회로를 포함하는 반도체 메모리 장치는 오토 리프레쉬 제어신호를 외부에서 수신하지 않고 반도체 메모리 장치의 내부에서 발생시키므로 외부와 통신하기 위한 핀 수를 줄일 수 있다. 또한, 본 발명의 반도체 메모리 장치는 내부에서 오토 리프레쉬 제어신호를 발생시키므로 동작 속도가 빠르다. 본 발명의 반도체 메모리 장치는 오토 리프레쉬 동작을 위한 핀이 필요하지 않으므로, 본 발명의 반도체 메모리 장치를 포함하는 메모리 시스템은 회로 구성이 간단하다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 반도체 메모리 장치(100)를 나타내는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 리프레쉬 제어회로(110) 및 메모리 셀 어레이(120)를 포함한다.
리프레쉬 제어회로(110)는 칩 선택신호와 외부 셀프 리프레쉬 제어신호의 로직 상태에 기초하여 내부 리프레쉬 제어신호(REF_CON)를 발생시킨다. 메모리 셀 어레이(120)는 상기 내부 리프레쉬 제어신호(REF_CON)에 응답하여 리프레쉬된다.
리프레쉬 제어회로(110)는 반도체 메모리 장치(100)의 내부에서 오토 리프레쉬 제어신호를 발생시키고, 반도체 메모리 장치(100)의 리프레쉬 동작이 완료되면 리프레쉬 동작을 종료한다. 따라서, 반도체 메모리 장치(100)는 종래의 반도체 메모리 장치와 달리 오토 리프레쉬를 위한 패드 및 입출력 핀을 필요로 하지 않는다. 따라서, 본 발명의 반도체 메모리 장치(100)를 사용하는 메모리 시스템은 회로 구 성이 간단하다. 또한, 리프레쉬 제어회로(110)는 온도 보상 기능을 가지므로 주위 온도에 따라 리프레쉬 주기를 변경할 수 있다. 따라서, 리프레쉬 제어회로(110)를 포함하는 반도체 메모리 장치는 전력 소모를 줄일 수 있다.
도 2는 제어신호들의 상태에 따른 도 1의 반도체 메모리 장치(100)의 동작 모드를 나타내는 표이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 리드 동작 모드(READ), 라이트 동작 모드(WRITE), 오토 리프레쉬 동작 모드(AUTO REFRESH) 및 셀프 리프레쉬 동작 모드(SELF REFRESH)를 포함한다. 도 2에서, 제어신호들(CSB, WEB, S_REFB, CLK)은 반도체 메모리 장치의 외부에서 제공될 수 있다. 예를 들면, 제어신호들(CSB, WEB, S_REFB, CLK)은 메모리 컨트롤러에 의해 제공될 수 있다.
CSB는 칩 선택신호로서 로직 "로우"일 때 인에이블 상태가 되는 "로우(low) 액티브" 신호이다. WEB는 라이트(write) 인에이블 신호로서 "로우 액티브" 신호이다. S_REFB는 외부 리프레쉬 제어신호로서 "로우 액티브" 신호이다. CLK는 클럭신호이다.
리드 동작 모드(READ)는 CSB가 로직 "로우(L)"이고 WEB가 로직 "하이(H)"일 때 클럭신호(CLK)의 상승 에지(edge)에서 발생되며, S_REFB의 로직 상태에 무관하다. 라이트 동작 모드(WRITE)는 CSB가 로직 "로우(L)"이고 WEB가 로직 "로우(L)"일 때 클럭신호(CLK)의 상승 에지에서 발생되며, S_REFB의 로직 상태에 무관하다. 오토 리프레쉬 동작 모드(AUTO REFRESH)는 CSB가 로직 "하이(H)"이고 S_REFB가 로직 "하이(H)"일 때 클럭신호(CLK)의 상승 에지에서 발생된다. 셀프 리프레쉬 동작 모 드(SELF REFRESH)는 CSB가 로직 "하이(H)"이고 S_REFB가 로직 "로우(L)"일 때 발생되며, 클럭신호(CLK)에 무관하다.
도 2의 표에 도시된 바와 같이, 오토 리프레쉬 동작 모드에서는 CSB와 S_REFB가 모두 디스에이블 상태(H)이다. 또한, 셀프 리프레쉬 동작 모드에서는 CSB는 디스에이블 상태(H)이고, S_REFB는 인에이블 상태(L)이다.
도 3은 도 1의 반도체 메모리 장치(100)에 포함된 리프레쉬 제어 회로(110)의 하나의 예를 나타내는 회로도이다.
도 3을 참조하면, 리프레쉬 제어 회로(110)는 제 1 인버터(111), 제 1 AND 게이트(112), 제 2 AND 게이트(113), 리프레쉬 카운터(130) 및 리프레쉬 오실레이터(140)를 포함한다.
제 1 AND 게이트(112)는 칩 선택신호(CSB)와 외부 셀프 리프레쉬 제어신호(S_REFB)에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호(A_REF_IN)를 발생시킨다. 제 1 인버터(111)는 외부 셀프 리프레쉬 제어신호(S_REFB)의 위상을 반전시킨다. 제 2 AND 게이트(113)는 칩 선택신호(CSB)와 제 1 인버터(111)의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호(S_REF_IN)를 발생시킨다. 리프레쉬 오실레이터(140)는 내부 셀프 리프레쉬 제어신호(S_REF_IN)에 응답하여 발진신호(OSC_OUT)를 발생시킨다. 리프레쉬 카운터(130)는 내부 오토 리프레쉬 제어신호(A_REF_IN)와 발진신호(OSC_OUT)에 기초하여 내부 리프레쉬 제어신호(REF_CON)를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다.
이하, 도 3의 리프레쉬 제어 회로(110)의 동작에 대해 설명한다.
먼저, 셀프 리프레쉬 동작은 다음과 같다.
셀프 리프레쉬 동작 모드에서, 칩 선택신호(CSB)는 로직 "하이" 상태이고, 외부 셀프 리프레쉬 제어신호(S_REFB)는 로직 "로우" 상태이다. 이 조건에서, 내부 오토 리프레쉬 제어신호(A_REF_IN)는 디스에이블되고, 내부 셀프 리프레쉬 제어신호(S_REF_IN)는 인에이블된다.
리프레쉬 오실레이터(140)는 내부 셀프 리프레쉬 제어신호(S_REF_IN)에 응답하여 소정의 주기를 갖는 발진신호(OSC_OUT)를 발생시킨다. 리프레쉬 카운터(130)는 발진신호(OSC_OUT)에 기초하여 내부 리프레쉬 제어신호(REF_CON)를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다.
다음, 오토 리프레쉬 동작은 다음과 같다.
오토 리프레쉬 동작 모드에서, 칩 선택신호(CSB)는 로직 "하이" 상태이고, 외부 셀프 리프레쉬 제어신호(S_REFB)는 로직 "하이" 상태이다. 이 조건에서, 내부 오토 리프레쉬 제어신호(A_REF_IN)는 인에이블되고, 내부 셀프 리프레쉬 제어신호(S_REF_IN)는 디스에이블된다.
내부 셀프 리프레쉬 제어신호(S_REF_IN)가 디스에이블 상태이므로, 리프레쉬 오실레이터(140)의 출력인 발진신호(OSC_OUT)는 발진을 하지 않는다. 리프레쉬 카운터(130)는 내부 오토 리프레쉬 제어신호(A_REF_IN)에 기초하여 내부 리프레쉬 제어신호(REF_CON)를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다.
또한, 오토 리프레쉬 동작 모드에서, 리프레쉬 카운터(130)는 리프레쉬 카운 터의 카운트(n)를 1 증가시키며, 카운트(n)가 메모리 셀 어레이의 전체 로우(row)의 수보다 크면 리프레쉬 동작을 중지시킨다. 리프레쉬 주기가 끝나지 않았더라도 메모리 셀 어레이의 전체 로우에 대해 리프레쉬 동작이 완료되면, 리프레쉬 카운터(130)는 내부 리프레쉬 제어신호(REF_CON)를 디스에이블시켜 리프레쉬 동작을 종료한다.
도 4는 도 1의 반도체 메모리 장치에 포함된 리프레쉬 제어 회로(110)의 다른 하나의 예를 나타내는 회로도이다.
도 4를 참조하면, 리프레쉬 제어 회로(110a)는 제 1 인버터(111), 제 1 AND 게이트(112), 제 2 AND 게이트(113), 리프레쉬 카운터(130), 리프레쉬 오실레이터(140) 및 온도 보상 회로(150)를 포함한다.
제 1 AND 게이트(112)는 칩 선택신호(CSB)와 외부 셀프 리프레쉬 제어신호(S_REFB)에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호(A_REF_IN)를 발생시킨다. 제 1 인버터(111)는 외부 셀프 리프레쉬 제어신호(S_REFB)의 위상을 반전시킨다. 제 2 AND 게이트(113)는 칩 선택신호(CSB)와 제 1 인버터(111)의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호(S_REF_IN)를 발생시킨다. 온도 보상 회로(150)는 온도에 따라 전압이 변화하는 주기 제어신호(PCON_REF)를 발생시킨다. 리프레쉬 오실레이터(140)는 내부 셀프 리프레쉬 제어신호(S_REF_IN) 및 주기 제어신호(PCON_REF)에 응답하여 발진신호(OSC_OUT)를 발생시킨다. 리프레쉬 카운터(130)는 내부 오토 리프레쉬 제어신호(A_REF_IN)와 발진신호(OSC_OUT)에 기초하여 리프레쉬 동작의 횟수를 카운트하고 내부 리프레쉬 제어신호(REF_CON)를 발생시킨다.
도 5는 도 4의 리프레쉬 제어회로(110a)에 포함된 온도 보상회로(150)의 하나의 예를 나타내는 회로도이다.
도 5를 참조하면, 온도 보상회로(150)는 온도 감지 회로(151), 기준전압 발생회로(152), 비교기들(153, 154, 155)로 구성된 비교 회로, 제 2 인버터(INV1), AND 게이트들(156, 157, 158)로 구성된 게이팅 회로를 포함한다.
온도 감지 회로(151)는 반도체 메모리 장치의 주위 온도를 감지한다. 기준전압 발생회로(152)는 서로 레벨이 다른 복수의 기준전압들을 발생한다. 비교 회로는 상기 기준전압들 각각과 온도 감지 회로(151)의 출력신호를 비교하고 비교 출력신호들을 출력한다. 제 2 인버터(INV1)는 외부 셀프 리프레쉬 제어신호(S_REFB)의 위상을 반전시킨다. AND 게이트들(156, 157, 158)로 구성된 게이팅 회로는 제 2 인버터(INV1)의 출력신호와 상기 비교 출력신호들 각각에 대해 논리곱 연산을 수행하여 주기 제어신호(PCON_REF<0>, PCON_REF<1>, ..., PCON_REF<n>)를 발생시킨다.
또한, 온도 보상회로(150)는 도 5에 도시된 바와 같이, OR 게이트(159)를 포함할 수 있다. 온도 보상회로(150)에 OR 게이트(159)를 추가하는 것은 외부 셀프 리프레쉬 제어신호(S_REFB)가 로직 "하이"상태일 때, 즉 오토 리프레쉬 동작 모드일 때 게이팅 회로의 출력신호들에 상관없이 주기 제어신호를 출력하기 위함이다. 도 5의 예에서는 OR 게이트(159)가 AND 게이트(157)의 출력 단자에 연결되어 있지만, OR 게이트(159)는 게이팅 회로를 구성하는 다른 AND 게이트들의 출력 단자에 연결될 수도 있다.
이하, 도 4의 리프레쉬 제어 회로(110a)의 동작에 대해 설명한다.
먼저, 셀프 리프레쉬 동작은 다음과 같다.
셀프 리프레쉬 동작 모드에서, 칩 선택신호(CSB)는 로직 "하이" 상태이고, 외부 셀프 리프레쉬 제어신호(S_REFB)는 로직 "로우" 상태이다. 이 조건에서, 내부 오토 리프레쉬 제어신호(A_REF_IN)는 디스에이블되고, 내부 셀프 리프레쉬 제어신호(S_REF_IN)는 인에이블된다.
리프레쉬 오실레이터(140)는 내부 셀프 리프레쉬 제어신호(S_REF_IN) 및 주기 제어신호(PCON_REF)에 응답하여 소정의 주기를 갖는 발진신호(OSC_OUT)를 발생시킨다. 리프레쉬 카운터(130)는 발진신호(OSC_OUT)에 기초하여 내부 리프레쉬 제어신호(REF_CON)를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다. 주기 제어신호(PCON_REF)는 온도 보상회로(150)에 의해 발생되며, 반도체 메모리 장치의 주위 온도에 따라 다른 값을 가진다. 주기 제어신호(PCON_REF)는 도 5에 도시된 바와 같이, 복수 비트를 갖는 디지털 신호(PCON_REF<0>, PCON_REF<1>, ..., PCON_REF<n>)일 수 있다. 주기 제어신호(PCON_REF)의 각 비트의 값에 따라서, 리프레쉬 오실레이터(140)의 지연시간이 바뀌고, 내부 리프레쉬 제어신호(REF_CON)의 주기가 조절된다.
다음, 오토 리프레쉬 동작은 다음과 같다.
오토 리프레쉬 동작 모드에서, 칩 선택신호(CSB)는 로직 "하이" 상태이고, 외부 셀프 리프레쉬 제어신호(S_REFB)는 로직 "하이" 상태이다. 이 조건에서, 내부 오토 리프레쉬 제어신호(A_REF_IN)는 인에이블되고, 내부 셀프 리프레쉬 제어신 호(S_REF_IN)는 디스에이블된다.
내부 셀프 리프레쉬 제어신호(S_REF_IN)가 디스에이블 상태이므로, 리프레쉬 오실레이터(140)의 출력인 발진신호(OSC_OUT)는 발진을 하지 않는다. 리프레쉬 카운터(130)는 내부 오토 리프레쉬 제어신호(A_REF_IN)에 기초하여 내부 리프레쉬 제어신호(REF_CON)를 발생시키고, 리프레쉬 동작의 횟수를 카운트한다.
또한, 오토 리프레쉬 동작 모드에서, 리프레쉬 카운터(130)는 리프레쉬 카운터의 카운트(n)를 1 증가시키며, 카운트(n)가 메모리 셀 어레이의 전체 로우(row)의 수보다 크면 리프레쉬 동작을 중지시킨다. 리프레쉬 주기가 끝나지 않았더라도 메모리 셀 어레이의 전체 로우에 대해 리프레쉬 동작이 완료되면, 리프레쉬 카운터(130)는 내부 리프레쉬 제어신호(REF_CON)를 디스에이블시켜 리프레쉬 동작을 종료한다.
도 6 및 도 7은 본 발명에 따른 반도체 메모리 장치를 리프레쉬하는 방법을 나타내는 흐름도들이다.
도 6을 참조하면, 반도체 메모리 장치를 리프레쉬하는 제 1 방법은 다음과 같다.
1) 칩 선택신호(CSB) 및 외부 셀프 리프레쉬 제어신호(S_REFB)를 입력한다(S1).
2) 칩 선택신호(CSB)가 로직 "하이(H)" 상태인지를 판단하고(S2), 칩 선택신호(CSB)가 로직 "로우(L)" 이면, 종료한다.
3) 칩 선택신호(CSB)가 로직 "하이(H)" 이면, 셀프 리프레쉬 제어신 호(S_REFB)가 로직 "하이(H)" 상태인지를 판단한다(S3).
4) 셀프 리프레쉬 제어신호(S_REFB)가 로직 "하이(H)" 상태이면, 내부 오토 리프레쉬 제어신호를 발생시키고(S4), 오토 리프레쉬(S5)를 수행한다.
5) 셀프 리프레쉬 제어신호(S_REFB)가 로직 "로우(L)" 상태이면, 내부 셀프 리프레쉬 제어신호를 발생시키고(S6), 셀프 리프레쉬를 수행한다(S7).
6) 리프레쉬 카운터의 카운트(n)를 1 증가시킨다(n=n+1)(S8).
7) 카운트(n)가 메모리 셀 어레이의 전체 로우(row)의 수보다 큰지를 판단한다(S9).
8) 카운트(n)가 메모리 셀 어레이의 전체 로우(row)의 수보다 크면 종료하고, 작거나 같으면 S3 단계로 간다.
도 7을 참조하면, 반도체 메모리 장치를 리프레쉬하는 제 2 방법은 다음과 같다.
1) 칩 선택신호(CSB) 및 외부 셀프 리프레쉬 제어신호(S_REFB)를 입력한다(S1).
2) 칩 선택신호(CSB)가 로직 "하이(H)" 상태인지를 판단하고(S2), 칩 선택신호(CSB)가 로직 "로우(L)" 이면, 종료한다.
3) 칩 선택신호(CSB)가 로직 "하이(H)" 이면, 셀프 리프레쉬 제어신호(S_REFB)가 로직 "하이(H)" 상태인지를 판단한다(S3).
4) 셀프 리프레쉬 제어신호(S_REFB)가 로직 "하이(H)" 상태이면, 내부 오토 리프레쉬 제어신호를 발생시키고(S4), 오토 리프레쉬(S5)를 수행한다.
5) 셀프 리프레쉬 제어신호(S_REFB)가 로직 "로우(L)" 상태이면, 내부 셀프 리프레쉬 제어신호를 발생시키고(S6), 리프레쉬 주기에 대해 온도 보상을 수행하고(S11), 셀프 리프레쉬를 수행한다(S12).
6) 리프레쉬 카운터의 카운트(n)를 1 증가시킨다(n=n+1)(S8).
7) 카운트(n)가 메모리 셀 어레이의 전체 로우(row)의 수보다 큰지를 판단한다(S9).
8) 카운트(n)가 메모리 셀 어레이의 전체 로우(row)의 수보다 크면 종료하고, 작거나 같으면 S3 단계로 간다.
도 7에 도시된 반도체 메모리 장치의 리프레쉬 방법은 도 6에 도시된 리프레쉬 방법과 달리, 셀프 리프레쉬를 수행하기 전에 리프레쉬 주기에 대해 온도 보상을 수행한다.
도 8은 본 발명의 반도체 메모리 장치를 포함하는 메모리 시스템(200)의 하나의 예를 나타내는 블록도이다.
메모리 시스템(200)은 메모리 컨트롤러(210) 및 반도체 메모리 장치(220)를 포함한다.
메모리 컨트롤러(210)는 어드레스(ADDR) 및 제어신호(CONT)를 발생시키고 버스를 통해서 반도체 메모리 장치(220)에 제공한다. 데이터(DQ)는 버스를 통해서 메모리 컨트롤러(210)에서 반도체 메모리 장치(220)로 전송되거나, 버스를 통해서 반도체 메모리 장치(220)에서 메모리 컨트롤러(210)로 전송된다. 제어신호(CONT)는 칩 선택신호(CSB)와 외부 셀프 리프레쉬 제어신호(S_REFB)를 포함한다.
반도체 메모리 장치(220)는 도 1에 도시된 바와 같은 회로 구성을 가질 수 있으며, 칩 선택신호(CSB)와 외부 셀프 리프레쉬 제어신호(S_REFB)의 로직 상태에 기초하여 내부 오토 리프레쉬 제어신호(REF_CON)를 발생시키고, 내부 오토 리프레쉬 제어신호(REF_CON)를 사용하여 메모리 셀 어레이를 리프레쉬시킨다.
반도체 메모리 장치(220)는 반도체 메모리 장치의 내부에서 오토 리프레쉬 제어신호를 발생시키고, 반도체 메모리 장치의 리프레쉬 동작이 완료되면 리프레쉬 동작을 종료한다. 따라서, 반도체 메모리 장치(220)는 종래의 반도체 메모리 장치와 달리 오토 리프레쉬를 위한 패드 및 입출력 핀을 필요로 하지 않는다. 따라서, 본 발명의 반도체 메모리 장치(220)를 포함하는 메모리 시스템(200)은 회로 구성이 간단하다. 또한, 반도체 메모리 장치(220)는 주위 온도에 따라 리프레쉬 주기를 변경할 수 있으므로 전력 소모를 줄일 수 있다.
본 발명은 반도체 메모리 장치 및 이를 포함하는 메모리 시스템에 적용이 가능하며, 특히 리프레쉬 동작을 하는 반도체 메모리 장치에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 하나의 실시예에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 2는 제어신호들의 상태에 따른 도 1의 반도체 메모리 장치의 동작 모드를 나타내는 표이다.
도 3은 도 1의 반도체 메모리 장치에 포함된 리프레쉬 제어 회로의 하나의 예를 나타내는 회로도이다.
도 4는 도 1의 반도체 메모리 장치에 포함된 리프레쉬 제어 회로의 다른 하나의 예를 나타내는 회로도이다.
도 5는 도 4의 리프레쉬 제어회로에 포함된 온도 보상회로의 하나의 예를 나타내는 회로도이다.
도 6 및 도 7은 본 발명에 따른 반도체 메모리 장치를 리프레쉬하는 방법을 나타내는 흐름도들이다.
도 8은 본 발명의 반도체 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 220 : 반도체 메모리 장치
110 : 리프레쉬 제어회로
120 : 메모리 셀 어레이
130 : 리프레쉬 카운터
140 : 리프레쉬 오실레이터
150 : 온도 보상 회로
151 : 온도 감지 회로
152 : 기준전압 발생회로
200 : 메모리 시스템
210 : 메모리 컨트롤러

Claims (10)

  1. 칩 선택신호와 외부 셀프 리프레쉬 제어신호의 로직 상태에 기초하여 내부 리프레쉬 제어신호를 발생시키는 리프레쉬 제어회로; 및
    상기 내부 리프레쉬 제어신호에 응답하여 리프레쉬되는 메모리 셀 어레이를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 리프레쉬 제어회로는
    상기 칩 선택신호가 디스에이블 상태이고, 상기 외부 셀프 리프레쉬 제어신호가 디스에이블 상태일 때 내부 오토 리프레쉬 제어신호를 발생시키는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서, 상기 리프레쉬 제어회로는
    상기 칩 선택신호가 디스에이블 상태이고, 상기 외부 셀프 리프레쉬 제어신호가 인에이블 상태일 때 내부 셀프 리프레쉬 제어신호를 발생시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서, 상기 리프레쉬 제어회로는
    상기 칩 선택신호와 상기 외부 셀프 리프레쉬 제어신호에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호를 발생시키는 제 1 AND 게이트;
    상기 외부 셀프 리프레쉬 제어신호의 위상을 반전시키는 인버터;
    상기 칩 선택신호와 상기 인버터의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호를 발생시키는 제 2 AND 게이트;
    상기 내부 셀프 리프레쉬 제어신호에 응답하여 발진신호를 발생시키는 리프레쉬 오실레이터; 및
    상기 내부 오토 리프레쉬 제어신호와 상기 발진신호에 기초하여 내부 리프레쉬 제어신호를 발생시키고, 리프레쉬 동작의 횟수를 카운트하는 리프레쉬 카운터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서, 상기 리프레쉬 제어회로는
    상기 칩 선택신호와 상기 외부 셀프 리프레쉬 제어신호에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호를 발생시키는 제 1 AND 게이트;
    상기 외부 셀프 리프레쉬 제어신호의 위상을 반전시키는 제 1 인버터;
    상기 칩 선택신호와 상기 제 1 인버터의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호를 발생시키는 제 2 AND 게이트;
    온도에 따라 전압이 변화하는 주기 제어신호를 발생시키는 온도 보상 회로;
    상기 내부 셀프 리프레쉬 제어신호 및 상기 주기 제어신호에 응답하여 발진신호를 발생시키는 리프레쉬 오실레이터; 및
    상기 내부 오토 리프레쉬 제어신호와 상기 발진신호에 기초하여 내부 리프레쉬 제어신호를 발생시키고, 리프레쉬 동작의 횟수를 카운트하는 리프레쉬 카운터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 칩 선택신호와 외부 셀프 리프레쉬 제어신호에 대해 논리곱 연산을 수행하고 내부 오토 리프레쉬 제어신호를 발생시키는 제 1 AND 게이트;
    상기 외부 셀프 리프레쉬 제어신호의 위상을 반전시키는 제 1 인버터;
    상기 칩 선택신호와 상기 제 1 인버터의 출력신호에 대해 논리곱 연산을 수행하고 내부 셀프 리프레쉬 제어신호를 발생시키는 제 2 AND 게이트;
    상기 내부 셀프 리프레쉬 제어신호에 응답하여 발진신호를 발생시키는 리프레쉬 오실레이터; 및
    상기 내부 오토 리프레쉬 제어신호와 상기 발진신호에 기초하여 내부 리프레쉬 제어신호를 발생시키고, 리프레쉬 동작의 횟수를 카운트하는 리프레쉬 카운터를 포함하는 것을 특징으로 하는 리프레쉬 제어회로.
  7. 제 6 항에 있어서, 상기 리프레쉬 제어회로는
    온도에 따라 전압이 변화하는 주기 제어신호를 발생시키고 상기 주기 제어신호를 상기 리프레쉬 오실레이터에 제공하여 상기 발진신호의 주기를 조절하는 온도 보상 회로를 더 포함하는 것을 특징으로 하는 리프레쉬 제어회로.
  8. 제 7 항에 있어서, 상기 온도 보상 회로는
    반도체 메모리 장치의 주위 온도를 감지하는 온도 감지 회로;
    서로 레벨이 다른 복수의 기준전압들 각각과 상기 온도 감지 회로의 출력신호를 비교하고 비교 출력신호들을 출력하는 비교 회로;
    상기 외부 셀프 리프레쉬 제어신호의 위상을 반전시키는 제 2 인버터; 및
    상기 제 2 인버터의 출력신호와 상기 비교 출력신호들 각각에 대해 논리곱 연산을 수행하여 상기 주기 제어신호를 발생시키는 게이팅 회로를 포함하는 것을 특징으로 하는 리프레쉬 제어회로.
  9. 제 8 항에 있어서, 상기 온도 보상 회로는
    상기 복수의 기준전압들을 발생시키는 기준전압 발생회로를 더 포함하는 것을 특징으로 하는 리프레쉬 제어회로.
  10. 칩 선택신호와 외부 셀프 리프레쉬 제어신호를 발생시키는 메모리 컨트롤러; 및
    상기 칩 선택신호와 상기 외부 셀프 리프레쉬 제어신호의 로직 상태에 기초하여 내부 오토 리프레쉬 제어신호를 발생시키고, 상기 내부 오토 리프레쉬 제어신호를 사용하여 메모리 셀 어레이를 리프레쉬시키는 반도체 메모리 장치를 포함하는 메모리 시스템.
KR1020090004100A 2009-01-19 2009-01-19 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템 KR101607489B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090004100A KR101607489B1 (ko) 2009-01-19 2009-01-19 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US12/657,131 US8159885B2 (en) 2009-01-19 2010-01-14 Refresh control circuit and semiconductor memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090004100A KR101607489B1 (ko) 2009-01-19 2009-01-19 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20100084775A true KR20100084775A (ko) 2010-07-28
KR101607489B1 KR101607489B1 (ko) 2016-03-30

Family

ID=42336856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090004100A KR101607489B1 (ko) 2009-01-19 2009-01-19 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템

Country Status (2)

Country Link
US (1) US8159885B2 (ko)
KR (1) KR101607489B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034526B (zh) * 2010-12-17 2013-06-12 曙光信息产业股份有限公司 一种用fpga实现的sdram刷新的方法
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US11387941B2 (en) * 2020-02-04 2022-07-12 Macronix International Co., Ltd Signal transceiving system and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118383A (ja) 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
JP4339995B2 (ja) 1999-11-16 2009-10-07 パナソニック株式会社 半導体記憶装置
JP2002367369A (ja) * 2001-06-05 2002-12-20 Nec Corp 半導体記憶装置
KR100510505B1 (ko) 2002-12-23 2005-08-26 삼성전자주식회사 외부 리프레쉬 명령없이 리프레쉬 동작을 수행하는 반도체메모리장치 및 이의 리프레쉬 제어방법
US6903994B1 (en) * 2003-11-14 2005-06-07 Micron Technology, Inc. Device, system and method for reducing power in a memory device during standby modes
KR101096207B1 (ko) 2005-03-31 2011-12-23 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
JP4837357B2 (ja) * 2005-10-18 2011-12-14 エルピーダメモリ株式会社 半導体記憶装置
JP2008065971A (ja) * 2006-08-10 2008-03-21 Fujitsu Ltd 半導体メモリおよびメモリシステム

Also Published As

Publication number Publication date
KR101607489B1 (ko) 2016-03-30
US20100182851A1 (en) 2010-07-22
US8159885B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US8547759B2 (en) Semiconductor device performing refresh operation
US7548468B2 (en) Semiconductor memory and operation method for same
US7646660B2 (en) Semiconductor memory, system, and operating method of semiconductor memory
US6912169B2 (en) Synchronous semiconductor memory device
TW201530544A (zh) 記憶體及包含該記憶體的記憶體系統
US8769194B2 (en) Information processing system including semiconductor device having self-refresh mode
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
KR101607489B1 (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
KR100615413B1 (ko) 반도체 메모리
US6657920B2 (en) Circuit for generating internal address in semiconductor memory device
KR100648547B1 (ko) 반도체 메모리
KR100689711B1 (ko) 온도 센싱 회로 및 그에 따른 온도 센싱 방법
JP2005222574A (ja) 半導体記憶装置
US9263118B2 (en) Semiconductor memory device and method for operating the same
KR101096255B1 (ko) 카운터 제어신호 생성회로 및 리프레쉬회로
US9058895B2 (en) Self-refresh control device and method for reducing a current requisite for self-refresh operation using the same
KR100695512B1 (ko) 반도체 메모리 장치
KR100422961B1 (ko) 주파수변환기
KR100945931B1 (ko) 비트라인 프리차지 전압 발생회로
KR100701705B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 제어 회로
US9583172B1 (en) Self-refresh control device
JPH1064259A (ja) 半導体記憶装置
JP2009295274A (ja) 半導体装置
KR20080080693A (ko) 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 5