TW201530544A - 記憶體及包含該記憶體的記憶體系統 - Google Patents

記憶體及包含該記憶體的記憶體系統 Download PDF

Info

Publication number
TW201530544A
TW201530544A TW103139087A TW103139087A TW201530544A TW 201530544 A TW201530544 A TW 201530544A TW 103139087 A TW103139087 A TW 103139087A TW 103139087 A TW103139087 A TW 103139087A TW 201530544 A TW201530544 A TW 201530544A
Authority
TW
Taiwan
Prior art keywords
enabled
refresh
enable
address
memory
Prior art date
Application number
TW103139087A
Other languages
English (en)
Other versions
TWI631560B (zh
Inventor
Yu-Ri Lim
Jin-Hee Cho
Jung-Hoon Park
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201530544A publication Critical patent/TW201530544A/zh
Application granted granted Critical
Publication of TWI631560B publication Critical patent/TWI631560B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C7/00—Paperhanging
    • B44C7/02—Machines, apparatus, tools or accessories therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C5/00—Processes for producing special ornamental bodies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Abstract

一種記憶體包含複數字元線；一測量區塊，適用於測量該等字元線當中一被啟用字元線之一啟用持續期間；以及一刷新電路，適用於當該啟用持續期間超過一閾值時，控制一刷新作業來刷新鄰近該被啟用字元線的一或多條字元線。

Description

記憶體及包含該記憶體的記憶體系統
本發明的示例性實施例關於一種記憶體及一種包含該記憶體裝置的記憶體系統。
本申請案主張在2014年1月21日申請且申請案號為10-2014-0007178的韓國專利申請案作為優先權基礎案，在此併入其全部參考內容。
一記憶體的一記憶胞包含一電晶體及一電容，該電晶體作為一開關，該電容儲存作為資料的一電荷。根據一記憶胞的一電容內所累積的電荷，資料被視為對應邏輯「1」的邏輯高位準，或對應邏輯「0」的邏輯低位準-換言之，根據該電容的端電壓位準是否為高或低。
理論上，因為經由電容內的電荷累積而使得該資料被儲存，因此在該記憶胞中沒有資料損失。然而，因為在如其他地方的MOS電晶體之PN接面中的漏電流，故累積於該電容中的初始電荷可能減少，且因此儲存於該記憶胞中的的資料可能遺失。為了避免資料遺失，在遺失已儲存資料之前，儲存於該記憶胞中的資料被讀取，且電荷必須根據被讀取的資料而週期性地再充電，其稱為一刷新作業。該刷新作業允許該記憶體保存被儲存的資料，而不會遺失資料。
圖1為示出包含於一記憶體中的一胞陣列之一部分之一電路圖。在圖1中，BL代表一位元線。
請參考圖1，於該胞陣列中的三條字元線WLK-1、WLK及WLK+1為平行排列。此外，標記有標號「HIGH_ACT」的第K字元線WLK為一被啟用字元線。該第(K-1)字元線WLK-1及該第(K+1)字元線WLK+1係鄰近啟用的第K字元線WLK。此外，第(K-1)記憶胞CELL_K-1、第K記憶胞CELL_K及第(K+1)記憶胞CELL_K+1係分別電性耦合至該第(K-1)字元線WLK-1、該第K字元線WLK及該第(K+1)字元線WLK+1。該第(K-1)記憶胞CELL_K-1、第K記憶胞CELL_K及第(K+1)記憶胞CELL_K+1分別包含第(K-1)電晶體TR_K-1、第K電晶體TR_K及第(K+1)電晶體TR_K+1；以及第(K-1)胞電容CAP_K-1、第K胞電容CAP_K及第(K+1)胞電容CAP_K+1。
當該第K字元線WLK被啟用時，鄰近的第(K-1)字元線WLK-1及第(K+1)字元線WLK+1之電壓由於耦合在該第K字元線WLK與鄰近的第(K-1)字元線WLK-1及第(K+1)字元線WLK+1之間而有波動，因此影響儲存於該第(K-1)胞電容CAP_K-1及該第(K+1)胞電容CAP_K+1之電荷，其稱為字元線干擾。換言之，當啟用的字元線WLK之活動性變大時，鄰近字元線WLK-1及WLK+1之記憶胞CELL_K-1及CELL_K+1的資料遺失之可能性會增加，且變得更加嚴重。
本發明各種實施例係指一種記憶體及一種防止字元線干擾的記憶體系統。
根據本發明一實施例，一記憶體可包含複數字元線；一測量區 塊，適用於測量該等字元線當中一被啟用字元線之一啟用持續期間；以及一刷新電路，適用於當該啟用持續期間被測量超過一閾值時，控制一刷新作業來刷新鄰近該被啟用字元線的一或多條字元線。
當該啟用持續期間被測量超過該閾值時，該刷新電路可控制一第一刷新作業來刷新鄰近該被啟用字元線的一或多條字元線，以回應該刷新指令。
另外，該刷新電路除了可控制該等字元線的依序刷新之外，還可控制該第一刷新作業以被執行。
根據本發明另一實施例，一記憶體可包含一胞陣列，包含複數字元線；一指令解碼區塊，適用於藉由解碼複數外部輸入指令訊號而產生一啟用指令、一預充電指令及一刷新指令；一第一啟用控制區塊，適用於致能一第一列啟用訊號以回應該啟用指令，而失能該列啟用訊號以回應該預充電指令；一測量區塊，適用於當被致能的第一列啟用訊號之持續時間超過一閾值時，致能一閾值訊號；一第二啟用控制區塊，適用於產生一第二列啟用訊號及一第三列啟用訊號，以回應該刷新指令及該閾值訊號；一位址產生區塊，適用於產生一計數位址及一鄰近位址，以回應該刷新指令及該閾值訊號；以及一列電路，適用於當該第一列啟用訊號被致能時根據一外部輸入位址來啟用該等字元線當中的一者、當該第二列啟用訊號被致能時根據該計數位址來啟用該等字元線的一者，以及當該第三列啟用訊號被致能時根據該相鄰位址來啟用該等字元線的一者。
該位址產生區塊可包含一位址計數器，適用於產生該計數位址，以回應該刷新指令；一閂鎖器，適用於儲存該外部輸入位址，以回應被致能的 閾值訊號；以及一鄰近位址產生器，適用於產生該鄰近位址，該鄰近位址指定鄰近與儲存於該閂鎖器中之位址對應的一字元線之一或多條字元線。
每當該刷新指令被致能且該閾值訊號被致能時，該第二啟用控制單元在一預定週期期間可致能該第三列啟用訊號。
此外，每當該刷新指令被致能且該閾值訊號被致能時，該第二啟用控制單元在一預定週期期間可進一步致能該第二列啟用訊號，以使得該第二列啟用訊號及該第三列啟用訊號係依序被致能。
根據本發明一實施例，一記憶體系統可包含一記憶體，適用於在複數字元線上執行一啟用及停用作業以回應一啟用指令、一預充電指令及一刷新指令，並刷新鄰近一被啟用字元線的一或多條字元線，該被啟用字元線具有超過一閾值之一啟用持續期間；以及一記憶體控制器，其將該啟用指令、該預充電指令及該刷新指令施加至該記憶體。
根據本發明一實施例，一記憶體可包含一測量單元，適用於基於複數字元線當中的一第一字元線之一啟用持續期間是否等於或超過一閾值而產生一閾值訊號；以及一刷新單元，適用於執行一鄰近刷新作業來刷新一或多條鄰近字元線至該第一字元線，以回應該閾值訊號。
根據本發明一實施例，一記憶體可包含一第一啟用控制區塊，用於產生一第一列啟用訊號，以回應一啟用指令；一測量區塊，適用於當該第一列啟用訊號超過一閾值時產生一閾值訊號；一第二啟用控制區塊，適用於產生一第二列啟用訊號，以回應一刷新指令及該閾值訊號；一位址產生區塊，適用於產生一鄰近位址，以回應該刷新指令及該閾值訊號；以及一列電路，適用於啟用對應該鄰近位址的一或多條字元線，以回應該第二列啟用訊號，其中該 鄰近位址對應鄰近被啟用的一字元線之一字元線，以回應該第一列啟用訊號。
200‧‧‧記憶體
201‧‧‧指令接收區塊
202‧‧‧位址接收區塊
210‧‧‧指令解碼區塊
220‧‧‧第一啟用控制區塊
230‧‧‧測量區塊
231‧‧‧計數器
232‧‧‧閾值訊號產生器
240‧‧‧刷新電路
250‧‧‧列電路
260‧‧‧胞陣列
310‧‧‧第二啟用控制單元
320‧‧‧位址產生單元
321‧‧‧位址計數器
322‧‧‧閂鎖器
323‧‧‧鄰近位址產生器
410‧‧‧第二啟用控制單元
420‧‧‧位址產生單元
421‧‧‧位址計數器
422‧‧‧閂鎖器
423‧‧‧鄰近位址產生器
501~505‧‧‧時刻
601‧‧‧時刻
602‧‧‧時刻
603_1‧‧‧時刻
603_2‧‧‧時刻
604_1‧‧‧時刻
604_2‧‧‧時刻
605‧‧‧時刻
701~705‧‧‧時刻
810‧‧‧記憶體
820‧‧‧記憶體控制器
ACT‧‧‧啟用指令
ACT_LONG‧‧‧閾值訊號
ADD‧‧‧位址
ADJ_ADD‧‧‧鄰近位址
BL‧‧‧位元線
CAP_K‧‧‧第K胞電容
CAP_K-1‧‧‧第(K-1)胞電容
CAP_K+1‧‧‧第(K+1)胞電容
CELL_K‧‧‧第K記憶胞
CELL_K-1‧‧‧第(K-1)記憶胞
CELL_K+1‧‧‧第(K+1)記憶胞
CMD‧‧‧指令訊號
CNT_ADD‧‧‧計數位址
CNT_CODE‧‧‧計數碼
HIGH_ACT‧‧‧被啟用字元線
IN_ADD‧‧‧位址
LAT_ADD‧‧‧位址
MC‧‧‧記憶胞
OSC‧‧‧週期波
PCG‧‧‧預充電指令
RACT_A‧‧‧第一列啟用訊號
RACT_R‧‧‧第二列啟用訊號
RACT_W‧‧‧第三列啟用訊號
REF‧‧‧刷新指令
TR_K‧‧‧第K電晶體
TR_K-1‧‧‧第(K-1)電晶體
TR_K+1‧‧‧第(K+1)電晶體
WLK‧‧‧第K字元線
WLK-1‧‧‧第(K-1)字元線
WLK+1‧‧‧第(K+1)字元線
WLN‧‧‧第N字元線
WLN+1‧‧‧第(N+1)字元線
WLN+2‧‧‧第(N+2)字元線
WL0~WLA‧‧‧字元線
〔圖1〕為示出包含於一記憶體中的一胞陣列之一部分之一電路圖。
〔圖2〕為示出根據本發明一實施例的一記體體之一方塊圖。
〔圖3〕為示例性地示出圖2所示之一刷新電路之一方塊圖。
〔圖4〕為示例性地示出圖2所示之一刷新電路之一方塊圖。
〔圖5〕為示出根據本發明一實施例的一記憶體之一作業之一時序圖。
〔圖6〕為示出具有圖3所示之一刷新電路的一記憶體之一作業之一時序圖。
〔圖7〕為示出具有圖4所示之一刷新電路的一記憶體之一作業之一時序圖。
〔圖8〕為示出根據本發明一實施例的一記憶體系統之一方塊圖。
此後，以下將參考所附圖式來詳細說明本發明的示例性實施例。提供這些實施例使得本說明書的揭露更加完全及完整，且本發明的範圍完整地傳達至所屬技術領域中具有通常知識者。
圖2為示出根據本發明一實施例的一記體體200之一方塊圖。
請參考圖2，該記體體200可包含一指令接收區塊201、一位址接收區塊202、一指令解碼區塊210、一第一啟用控制區塊220、一測量區塊230、一刷新電路240、一列電路250及一胞陣列260。
該胞陣列260可包含複數字元線WL0至WLA，其中A為一自 然數。一或多個記憶胞MC可與該等字元線WL0至WLA耦合。該等字元線WL0至WLA可依照0至A的順序配置。
該指令接收區塊201可接收指令CMD，且該位址接收區塊202可接收位址ADD。該等指令CMD及該等位址ADD可分別包含一或多個多位元訊號。
該指令解碼區塊210可藉由解碼透過該指令接收區塊201輸入的指令訊號CMD，而產生一啟用指令ACT、一預充電指令PCG及一刷新指令REF之一或多者。該指令解碼區塊210可根據被輸入的指令訊號CMD之組合而致能該啟用指令ACT、該預充電指令PCG及該刷新指令REF之一或多者。
該列電路250可控制該等字元線WL0至WLA的啟用與停用，以回應一第一列啟用訊號RACT_A、一第二列啟用訊號RACT_R及一第三列啟用訊號RACT_W，該第一列啟用訊號RACT_A為對應該啟用指令ACT的一列啟用訊號，該第二列啟用訊號RACT_R為對應該刷新指令REF的一列啟用訊號，該第三列啟用訊號RACT_W為用於啟用一長時間被啟用字元線(已啟用長於一給定閾值的時間之一字元線)的一鄰近字元線之一列啟用訊號。接著將說明該鄰近字元線及該長時間被啟用字元線。當該第一列啟用訊號RACT_A被致能時，該列電路250可根據位址IN_ADD而啟用該等字元線WL0至WLA之一或多者，其中該等位址IN_ADD係自該位址接收區塊202輸出並對應該等位址ADD。當該第二列啟用訊號RACT_R被致能時，該列電路250可根據計數位址CNT_ADD而啟用該等字元線WL0至WLA之一或多者，其中該等計數位址CNT_ADD可藉由該刷新電路240而被產生。當該第三列啟用訊號RACT_W被致能時，該列電路250可根據鄰近位址ADJ_ADD而啟用該等字元線WL0至WLA之一或多 者，其中該等鄰近位址ADJ_ADD可藉由該刷新電路240而被產生並且可代表該長時間被啟用字元線的鄰近字元線。
該第一啟用控制區塊220可致能該第一列啟用訊號RACT_A以回應該啟用指令ACT，而失能該第一列啟用訊號RACT_A以回應該預充電指令PCG。在一啟用作業期間，該第一列啟用訊號RACT_A為用於啟用藉由該等位址IN_ADD所代表的一字元線。在該啟用作業期間，被致能的第一列啟用訊號RACT_A之持續期間可對應一字元線之啟用持續期間。
在該啟用作業期間，該測量區塊230可測量該字元線之啟用持續期間。該測量區塊230可藉由測量被致能的第一列啟用訊號RACT_A之持續期間來測量該字元線之啟用持續期間。當被致能的第一列啟用訊號RACT_A之持續時間被決定超過一閾值時，該測量區塊230可致能一閾值訊號ACT_LONG。在本說明書的揭露中，啟用持續期間太長(即超過一閾值)的一字元線稱為該長時間被啟用字元線。該長時間被啟用字元線根據被致能的第一列啟用訊號RACT_A而被致能，該長時間被啟用字元線之持續期間可被決定超過一閾值，且因此該閾值訊號ACT_LONG被致能。該測量區塊230可包含一計數器231及一閾值訊號產生器232。當該第一列啟用訊號RACT_A被致能時，該計數器231可藉由計數一預定狀態之數量而產生為一多位元訊號的一計數碼CNT_CODE，其中該預定狀態可為例如一週期波OSC的一邏輯低或高狀態。當該計數碼CNT_CODE的一碼值等於或大於一預定值時，該閾值訊號產生器232可致能該閾值訊號ACT_LONG。用於致能該閾值訊號ACT_LONG的一閾值或一標準可依據該週期波OSC及一預定值而決定。舉例來說，當該週期波OSC的週期為1μs且該預定值大約為10時，該閾值可為10μs。
該刷新電路240可控制該等字元線WL0至WLA的一依序刷新作業，以回應該刷新指令REF。此外，當該閾值訊號ACT_LONG被致能時，該刷新電路240可控制該長時間被啟用字元線的鄰近字元線之一鄰近刷新作業。舉例來說，請參考圖1，當該第K字元線WLK變成該長時間被啟用字元線時，該第(K-1)字元線及該第(K+1)字元線可為該長時間被啟用字元線的鄰近字元線。鄰近字元線之數量可根據電路設計而以各種方式定義。該刷新電路240可控制以產生並施加該第二列啟用訊號RACT_R、該第三列啟用訊號RACT_W、該等計數位址CNT_ADD及該等鄰近位址ADJ_ADD至該列電路250的方式之刷新作業。
如上所述，該刷新電路240可控制該依序刷新作業以回應該刷新指令REF、該鄰近刷新作業以回應該刷新指令REF，以及該閾值訊號ACT_LONG。該刷新電路240可控制該依序刷新作業來依序地啟用該等字元線WL0至WLA，以回應被致能的刷新指令REF。此外，如該鄰近刷新作業的一實施例，該刷新電路240可控制該鄰近刷新作業來額外地啟用該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1，且依序啟用該等字元線WL0至WLA，以回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。如該鄰近刷新作業的另一實施例，該刷新電路240可控制該鄰近刷新作業來啟用該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1，而無須依序啟用該等字元線WL0至WLA，以回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
換言之，在該鄰近刷新作業期間，鄰近字元線WLK-1及WLK+1至該長時間被啟用字元線WLK在該等字元線WL0至WLA有或沒有依序刷新 下被刷新，以回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
圖3為示例性地示出圖2所示之刷新電路240之一方塊圖。圖3所示之刷新電路240可藉由依序啟用該等字元線WL0至WLA而控制該鄰近刷新作業，來啟用該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1，以回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
請參考圖3，該刷新電路240可包含一第二啟用控制單元310及一位址產生單元320。
該第二啟用控制單元310可產生該第二列啟用訊號RACT_R及該第三列啟用訊號RACT_W，以回應該刷新指令REF及該閾值訊號ACT_LONG。在該依序刷新作業期間，該第二啟用控制單元310可致能該第二列啟用訊號RACT_R，以回應被致能的刷新指令REF。另外，當該刷新指令REF在該鄰近刷新作業期間被致能兩次時，該第二啟用控制單元310可依序致能該第二列啟用訊號RACT_R及該第三列啟用訊號RACT_W，以在一刷新期間的兩個週期回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
該位址產生單元320可產生該等計數位址CNT_ADD以回應該刷新指令REF，及產生該等鄰近位址ADJ_ADD以回應該閾值訊號ACT_LONG。該位址產生單元320可包含一位址計數器321、一閂鎖器322及一鄰近位址產生器323。
該位址計數器321可改變該等計數位址CNT_ADD的值，以回應被致能的刷新指令REF。舉例來說，每當該刷新指令REF被致能時，該位址計數器321可將該等計數位址CNT_ADD的值增加「1」。
該閂鎖器322可儲存自該位址接收區塊202輸出的位址IN_ADD 來作為被閂鎖的位址LAT_ADD，以回應被致能的閾值訊號ACT_LONG。該等位址LAT_ADD可對應該長時間被啟用字元線。該鄰近位址產生器323可基於儲存於該閂鎖器322中的位址LAT_ADD而產生該等鄰近位址ADJ_ADD。當該閾值訊號ACT_LONG被致能時，每當該第三列啟用訊號RACT_W被致能，則該鄰近位址產生器323將代表該長時間被啟用字元線的位址LAT_ADD減去「1」或增加「1」，而產生該等鄰近位址ADJ_ADD。因此，舉例來說，該長時間被啟用字元線WLK的一第一鄰近字元線WLK-1被刷新，以回應首先被致能的第三列啟用訊號RACT_W；且該長時間被啟用字元線WLK的一第二鄰近字元線WLK+1被刷新，以回應其次被致能的第三列啟用訊號RACT_W。在此，K為範圍從0至A的一整數。當K為0時，K-1可為A；且當K為A時，K+1可為0。
圖4為示例性地示出圖2所示之刷新電路240之一方塊圖。圖4所示之刷新電路240可控制該鄰近刷新作業，以啟用該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1，而無須依序啟用該等字元線WL0至WLA，以回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
請參考圖4，該刷新電路240可包含一第二啟用控制單元410及一位址產生單元420。
該第二啟用控制單元410可產生該第二列啟用訊號RACT_R及該第三列啟用訊號RACT_W，以回應該刷新指令REF及該閾值訊號ACT_LONG。在該依序刷新作業期間，該第二啟用控制單元310可致能該第二列啟用訊號RACT_R，以回應被致能的刷新指令REF。另外，當該刷新指令REF在該鄰近刷新作業期間被致能兩次時，該第二啟用控制單元410可致能該第三列啟用訊 號RACT_W，而不致能該第二列啟用訊號RACT_R，以在該刷新期間的兩個週期回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
該位址產生單元420可產生該等計數位址CNT_ADD以回應該刷新指令REF，及產生該等鄰近位址ADJ_ADD以回應該閾值訊號ACT_LONG。該位址產生單元420包含一位址計數器421、一閂鎖器422及一鄰近位址產生器423。
該位址計數器421可改變該等計數位址CNT_ADD的值，以回應被致能的刷新指令REF。舉例來說，每當該刷新指令REF被致能時，該位址計數器421可將該等計數位址CNT_ADD的值增加「1」。在該鄰近刷新作業期間，該位址計數器421可忽略該刷新指令REF的致能兩次。換言之，在該鄰近刷新作業期間，不管該刷新指令REF的第一次及第二次致能該等計數位址CNT_ADD的值可不改變，而根據該刷新指令REF的第三致能該等計數位址CNT_ADD的值可改變。
該閂鎖器422及該鄰近位址產生器423可與如上關於圖3所述之閂鎖器322及鄰近位址產生器323相同。
圖5為示出根據本發明一實施例的記憶體200之一作業之一時序圖。圖5顯示當沒有長時間被啟用字元線時而因此該閾值訊號ACT_LONG不被致能時的例子。
請參考圖5，該第一列啟用訊號RACT_A可被致能以回應在一時刻501被施加的啟用指令ACT，且該第一列啟用訊號RACT_A可被失能以回應在一時刻502被施加的預充電指令PCG。當該第一列啟用訊號RACT_A被致能時，根據被致能的第一列啟用訊號RACT_A而被啟用的一字元線可對應自該 位址接收區塊202輸出的位址IN_ADD。當被致能的第一列啟用訊號RACT_A之持續時間少於該閾值時，該閾值訊號ACT_LONG可不被致能。
該第二列啟用訊號RACT_R可首先被致能，以回應在一時刻503被施加的刷新指令REF。根據第一次被致能的第二列啟用訊號RACT_R而被啟用的一字元線(例如一第N字元線WLN)可對應在該依序刷新作業期間被產生的計數位址CNT_ADD。
該第二列啟用訊號RACT_R可第二次被致能，以回應在一時刻504被施加的刷新指令REF。根據第二次被致能的第二列啟用訊號RACT_R而被啟用的一字元線(例如一第(N+1)字元線WLN+1)亦可對應在該依序刷新作業期間被產生的計數位址CNT_ADD。由於該第N字元線WLN在該時刻503的依序刷新作業中被啟用，故該第(N+1)字元線WLN+1係在該時刻504的依序刷新作業中被依序啟用。同樣地，一第(N+2)字元線WLN+2係在一時刻505的依序刷新作業中被依序啟用。
以下的圖6及圖7顯示根據本發明一實施例的閾值訊號ACT_LONG根據該長時間被啟用字元線而被啟用，且因此該鄰近刷新作業可被執行的例子。
圖6為示出具有圖3所示之刷新電路240的記體體200之一作業之時序圖。如該鄰近刷新作業的一實施例，該刷新電路240可藉由依序啟用該等字元線WL0至WLA，而控制該鄰近刷新作業來啟用該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1，以回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
請參考圖6，該第一列啟用訊號RACT_A可被致能以回應在一 時刻601被施加的啟用指令ACT，且該第一列啟用訊號RACT_A可被失能以回應在一時刻602被施加的預充電指令PCG。換言之，當該第一列啟用訊號RACT_A被致能時，根據被致能的第一列啟用訊號RACT_A而被啟用的一字元線(例如一第K字元線WLK)可對應自該位址接收區塊202輸出的位址IN_ADD。當被致能的第一列啟用訊號RACT_A之持續期間等於或大於該閾值時，該閾值訊號ACT_LONG可被致能。因此，該第K字元線WLK可為該長時間被啟用字元線。
該第二列啟用訊號RACT_R可第一次被致能，以回應在一時刻603_1被施加的刷新指令REF。根據第一次被致能的第二列啟用訊號RACT_R而被啟用的一字元線(例如第N字元線WLN)可對應在該鄰近刷新作業期間而產生的計數位址CNT_ADD。接著，該第三列啟用訊號RACT_W可在一時刻603_2第一次被致能。根據第一次被致能的第三列啟用訊號RACT_W而啟用的一字元線(例如一第(K-1)字元線WLK-1)可對應在該鄰近刷新作業期間而產生的鄰近位址ADJ_ADD
該第二列啟用訊號RACT_R可第二次被致能，以回應在一時刻604_1被施加的刷新指令REF。根據第二次被致能的第二列啟用訊號RACT_R而啟用的一字元線(例如一(N+1)字元線)可對應在該鄰近刷新作業期間而產生的計數位址CNT_ADD。接著，該第三列啟用訊號RACT_W可在一時刻604_2第二次被致能。根據第二次被致能的第三列啟用訊號RACT_W而啟用的一字元線(例如一第(K+1)字元線WLK+1)可對應在該鄰近刷新作業期間而產生的鄰近位址ADJ_ADD。
該第二列啟用訊號RACT_R可第三次被致能，以回應在一時刻 605被施加的刷新指令REF。根據第三次被致能的第二列啟用訊號RACT_R而啟用的一字元線(例如一第(N+2)字元線WLN+2)可對應在該鄰近刷新作業期間而產生的計數位址CNT_ADD。如一例子所示，由於鄰近字元線WLK-1及WLK+1至該長時間被啟用字元線WLK的鄰近刷新作業係在該時刻604_2完成，故在第三次被致能的第二列啟用訊號RACT_R之後，該第三列啟用訊號RACT_W不被致能。
圖7為示出具有圖4所示之刷新電路240的記體體200之一作業之一時序圖。如該鄰近刷新作業的另一例子，該刷新電路240可控制該鄰近刷新作業來啟用該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1，而不依序啟用該等字元線WL0至WLA，以回應被致能的刷新指令REF及被致能的閾值訊號ACT_LONG。
請參考圖7，該第一列啟用訊號RACT_A可被致能以回應在一時刻701被施加的啟用指令ACT，且該第一列啟用訊號RACT_A可被失能以回應在一時刻702被施加的預充電指令PCG。當該第一列啟用訊號RACT_A被致能時，根據被致能的第一列啟用訊號RACT_A而被啟用的一字元線(例如一第K字元線WLK)可對應自該位址接收區塊202輸出的位址IN_ADD。當被致能的第一列啟用訊號RACT_A之持續期間等於或大於該閾值時，該閾值訊號ACT_LONG可被致能。因此，該第K字元線WLK可為該長時間被啟用字元線。
如上所述，在該鄰近刷新作業期間，不管該刷新指令REF的第一次及第二次致能該等計數位址CNT_ADD的值可不改變，而可根據該刷新指令REF的第三次致能該等計數位址CNT_ADD的值而改變，其指的是該刷新電路240可忽略該刷新指令REF的第一次及第二次致能，且因此不產生該第二列 啟用訊號RACT_R，以回應該刷新指令REF的第一次及第二次致能。反而，該刷新電路240可產生該第三列啟用訊號RACT_W，以回應該刷新指令REF的第一次及第二次致能。
該第三列啟用訊號RACT_W可第一次被致能，而非該第二列啟用訊號RACT_R，以回應在一時刻703被施加的刷新指令REF。根據首先被致能的第三列啟用訊號RACT_W而啟用的一字元線(例如一第(K-1)字元線WLK-1)可對應在該鄰近刷新作業期間而產生的鄰近位址ADJ_ADD。
此外，該第三列啟用訊號RACT_W可第二次被致能，而非該第二列啟用訊號RACT_R，以回應在一時刻704被施加的刷新指令REF。根據第二次被致能的第三列啟用訊號RACT_W而被啟用的一字元線(例如一第(K+1)字元線WLK+1)可對應在該鄰近刷新作業期間而產生的鄰近位址ADJ_ADD。
該第二列啟用訊號RACT_R可第一次被致能，以回應在一時刻705被第三次施加的刷新指令REF。根據第一次被致能的第二列啟用訊號RACT_R而被啟用的一字元線(例如一第N字元線WLN)可對應在該鄰近刷新作業期間而產生的計數位址CNT_ADD。如一例子所示，由於該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1之鄰近刷新作業在該時刻704被完成，故在首先被致能的第二列啟用訊號RATT_R之後，該第三列啟用訊號RACT_W不可被致能。
根據本發明實施例，藉由刷新已啟用一長時間的長時間被啟用字元線WLK之鄰近字元線WLK-1及WLK+1，而使得儲存於鄰近字元線WLK-1及WLK+1的記憶胞中之資料可避免因為字元線干擾而遺失。
圖8示出根據本發明一實施例的一記憶體系統之一示意圖。
請參考圖8，該記憶體系統可包含一記憶體810及一記憶體控制器820。
在一讀取作業及一寫入作業期間，該記憶體控制器820可藉由將指令CMD及位址ADD施加至該記憶體810而控制該記憶體810之一作業，並與該記憶體810交換資料。該記憶體控制器820可藉由傳輸該等指令訊號CMD而將一啟用指令ACT、一預充電指令PCG及一刷新指令REF輸入至該記憶體810。當該記憶體控制器820將該啟用指令ACT輸入至該記憶體810時，該記憶體控制器820可傳輸用於選擇一字元線的位址ADD，以在該記憶體810被啟用。此外，該記憶體控制器820可將該刷新指令REF週期性地傳輸至該記憶體810。
該記憶體810可為如關於圖2及圖7所述之記憶體200當中的一者。當一字元線WLK藉由該記憶體810內的測量區塊230而被決定為一長時間被啟用字元線時，該記憶體810刷新該長時間被啟用字元線WLK的鄰近字元線WLK-1及WLK+1，以使得儲存於鄰近字元線WLK-1及WLK+1的胞陣列中之資料可避免因為字元線干擾而遺失。
根據本發明實施例，一長時間被啟用字元線的鄰近字元線之字元線干擾可被避免。
本發明已描述相關特定實施例，可以了解到本發明的實施例並非限制性的而是說明性的。另外。可以了解到對於本發明所屬技術領域中具有通常知識者而言可以得知，在不背離如下述的申請專利範圍所定義的本發明之範圍下，可以透過取代、改變及修改的各種方式來達成本發明。
200‧‧‧記憶體
201‧‧‧指令接收區塊
202‧‧‧位址接收區塊
210‧‧‧指令解碼區塊
220‧‧‧第一啟用控制區塊
230‧‧‧測量區塊
231‧‧‧計數器
232‧‧‧閾值訊號產生器
240‧‧‧刷新電路
250‧‧‧列電路
260‧‧‧胞陣列
ACT‧‧‧啟用指令
ACT_LONG‧‧‧閾值訊號
ADD‧‧‧位址
ADJ_ADD‧‧‧鄰近位址
CMD‧‧‧指令訊號
CNT_ADD‧‧‧計數位址
CNT_CODE‧‧‧計數碼
IN_ADD‧‧‧位址
MC‧‧‧記憶胞
OSC‧‧‧週期波
PCG‧‧‧預充電指令
RACT_A‧‧‧第一列啟用訊號
RACT_R‧‧‧第二列啟用訊號
RACT_W‧‧‧第三列啟用訊號
REF‧‧‧刷新指令
WL0~WLA‧‧‧字元線

Claims (14)

  1. 一種記憶體，包括：複數字元線；一測量區塊，適用於測量該等字元線當中一被啟用字元線之一啟用持續期間；以及一刷新電路，適用於當該啟用持續期間被測量超過一閾值時，控制一刷新作業來刷新鄰近該被啟用字元線的一或多條字元線。
  2. 如請求項1所述之記憶體，其中當該啟用持續期間被測量超過該閾值時，該刷新電路控制一第一刷新作業來刷新鄰近該被啟用字元線的一或多條字元線，以回應該刷新指令。
  3. 如請求項2所述之記憶體，其中該刷新電路除了控制該等字元線的一依序刷新之外，還控制該第一刷新作業以被執行。
  4. 如請求項1所述之記憶體，其中該測量區塊包含：一計數器，適用於計數一週期波在一列啟用訊號的一致能區期間達到一預定狀態之次數；一閾值訊號產生器，適用於當該次數等於或大於一預定值時，致能一閾值訊號，該閾值訊號允許該刷新電路控制該刷新作業。
  5. 一種記憶體，包括：一胞陣列，包含複數字元線；一指令解碼區塊，適用於藉由解碼複數外部輸入指令訊號而產生一啟用指令、一預充電指令及一刷新指令； 一第一啟用控制區塊，適用於致能一第一列啟用訊號以回應該啟用指令，而失能該第一列啟用訊號以回應該預充電指令；一測量區塊，適用於當被致能的第一列啟用訊號之一持續時間超過一閾值時，致能一閾值訊號；一第二啟用控制區塊，適用於產生一第二列啟用訊號及一第三列啟用訊號，以回應該刷新指令及該閾值訊號；一位址產生區塊，適用於產生一計數位址及一鄰近位址，以回應該刷新指令及該閾值訊號；以及一列電路，適用於當該第一列啟用訊號被致能時根據一外部輸入位址來啟用該等字元線當中的一者、當該第二列啟用訊號被致能時根據該計數位址來啟用該等字元線的一者，以及當該第三列啟用訊號被致能時根據該外部位址來啟用該等字元線的一者。
  6. 如請求項5所述之記憶體，其中該位址產生區塊包含：一位址計數器，適用於產生該計數位址，以回應該刷新指令；一閂鎖器，適用於儲存該外部輸入位址，以回應該被致能的閾值訊號；以及一鄰近位址產生器，適用於產生該鄰近位址，該鄰近位址指定鄰近與儲存於該閂鎖器中之位址對應的一字元線之一或多條字元線。
  7. 如請求項5所述之記憶體，其中每當該刷新指令被致能且該閾值訊號被致能時，該第二啟用控制區塊在一預定週期期間致能該第三列啟用訊號。
  8. 如請求項7所述之記憶體，其中每當該刷新指令被致能且該閾值訊號被致能時，該第二啟用控制區塊在一預定週期期間進一步致能該第二列啟用訊號，以使得該第二列啟用訊號及該第三列啟用訊號係依序被致能。
  9. 如請求項5所述之記憶體，其中該測量區塊包含：一計數器，適用於計數一週期波在該第一列啟用訊號的致能區期間達到一預定狀態之次數；以及一閾值訊號產生器，適用於當該計數器的一計數值等於或大於一預定值時致能該閾值訊號。
  10. 一記憶體系統，包括：一記憶體，適用於對複數字元線執行一啟用及停用作業以回應一啟用指令、一預充電指令及一刷新指令，並刷新鄰近一被啟用字元線的一或多條鄰近字元線，該被啟用字元線之一啟用持續期間超過一閾值；以及一記憶體控制器，其將該啟用指令、該預充電指令及該刷新指令施加至該記憶體。
  11. 如請求項10所述之記憶體系統，其中該記憶體包含：一測量區塊，適用於測量該被啟用字元線之啟用持續期間；以及一刷新電路，適用於當該啟用持續期間被測量超過該閾值時，控制一刷新作業來刷新該等鄰近字元線。
  12. 如請求項11所述之記憶體系統，其中當該啟用持續期間被測量超過該閾值時，該刷新電路控制一第一刷新作業來刷新該等鄰近字元線，以回應該刷新指令。
  13. 如請求項12所述之記憶體系統，其中該刷新電路除了控制該等字元線的依序刷新之外，還控制該第一刷新作業以被執行。
  14. 如請求項11所述之記憶體系統，其中該測量區塊包含：一計數器，適用於計數一週期波在該第一列啟用訊號的致能區期間達到一預定狀態之次數；以及一閾值訊號產生器，適用於當該計數器的一計數值等於或超過一預定值時，致能一閾值訊號，該閾值訊號允許該刷新電路控制該刷新作業。
TW103139087A 2014-01-21 2014-11-11 記憶體及包含該記憶體的記憶體系統 TWI631560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140007178A KR102168115B1 (ko) 2014-01-21 2014-01-21 메모리 및 이를 포함하는 메모리 시스템
??10-2014-0007178 2014-01-21

Publications (2)

Publication Number Publication Date
TW201530544A true TW201530544A (zh) 2015-08-01
TWI631560B TWI631560B (zh) 2018-08-01

Family

ID=53545359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139087A TWI631560B (zh) 2014-01-21 2014-11-11 記憶體及包含該記憶體的記憶體系統

Country Status (4)

Country Link
US (1) US9336852B2 (zh)
KR (1) KR102168115B1 (zh)
CN (1) CN104795097B (zh)
TW (1) TWI631560B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160000626A (ko) 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR20190068198A (ko) * 2017-12-08 2019-06-18 에스케이하이닉스 주식회사 메모리 장치 및 그의 테스트 방법
KR20190087180A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 에러를 검출 및 보정하는 메모리 장치, 및 그의 동작방법
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) * 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11854595B2 (en) 2021-03-15 2023-12-26 Changxin Memory Technologies, Inc. Refresh circuit and memory
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
EP4191592A1 (en) 2021-03-15 2023-06-07 Changxin Memory Technologies, Inc. Refresh control circuit and memory
US11869567B2 (en) 2021-03-15 2024-01-09 Changxin Memory Technologies, Inc. Refresh control circuit and memory
CN112786087B (zh) * 2021-03-15 2022-04-26 长鑫存储技术有限公司 刷新电路及存储器
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN115951855B (zh) * 2023-02-20 2023-06-06 深圳曦华科技有限公司 基于码片的芯片系统的显示命令集处理方法及装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016288A (ko) 1992-12-25 1994-07-22 오가 노리오 반도체메모리 및 그 선별방법
JPH1050058A (ja) * 1996-07-30 1998-02-20 Kawasaki Steel Corp 半導体記憶装置
JP4754050B2 (ja) * 1999-08-31 2011-08-24 富士通セミコンダクター株式会社 １対のセルにデータを記憶するｄｒａｍ
US7068559B2 (en) * 2002-07-12 2006-06-27 Samsung Electronics Co. Ltd. Word line enable timing determination circuit of a memory device and methods of determining word line enable timing in the memory device
JP2004111643A (ja) * 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
JP2007012173A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体記憶装置
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
US7362640B2 (en) * 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
KR101096225B1 (ko) * 2008-08-21 2011-12-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
JP5197241B2 (ja) 2008-09-01 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
WO2011108475A1 (en) * 2010-03-04 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR102003894B1 (ko) * 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
KR20140042546A (ko) * 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
KR102075665B1 (ko) * 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150026227A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150033950A (ko) * 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
KR20150064953A (ko) * 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102124973B1 (ko) * 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) * 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
KR20150086936A (ko) 2015-07-29
US20150206572A1 (en) 2015-07-23
US9336852B2 (en) 2016-05-10
CN104795097B (zh) 2019-08-13
CN104795097A (zh) 2015-07-22
KR102168115B1 (ko) 2020-10-20
TWI631560B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
TWI631560B (zh) 記憶體及包含該記憶體的記憶體系統
CN105845170B (zh) 存储器件及包括其的存储系统
TWI646532B (zh) 記憶體裝置
US9311985B2 (en) Memory and memory system for periodic targeted refresh
KR102439671B1 (ko) 메모리 장치
KR102469065B1 (ko) 메모리 장치
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US8923084B1 (en) Memory and memory system including the same
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US20180061476A1 (en) Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
TW201903767A (zh) 半導體記憶體裝置
US9734888B2 (en) Address storage circuit and memory and memory system including the same
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR20170030215A (ko) 메모리 장치
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
KR102276249B1 (ko) 반도체 메모리 장치 및 그 동작 방법