KR20150086936A - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20150086936A
KR20150086936A KR1020140007178A KR20140007178A KR20150086936A KR 20150086936 A KR20150086936 A KR 20150086936A KR 1020140007178 A KR1020140007178 A KR 1020140007178A KR 20140007178 A KR20140007178 A KR 20140007178A KR 20150086936 A KR20150086936 A KR 20150086936A
Authority
KR
South Korea
Prior art keywords
activated
refresh
word line
address
word lines
Prior art date
Application number
KR1020140007178A
Other languages
English (en)
Other versions
KR102168115B1 (ko
Inventor
임유리
조진희
박정훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140007178A priority Critical patent/KR102168115B1/ko
Priority to US14/333,300 priority patent/US9336852B2/en
Priority to CN201410471702.8A priority patent/CN104795097B/zh
Priority to TW103139087A priority patent/TWI631560B/zh
Publication of KR20150086936A publication Critical patent/KR20150086936A/ko
Application granted granted Critical
Publication of KR102168115B1 publication Critical patent/KR102168115B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C7/00—Paperhanging
    • B44C7/02—Machines, apparatus, tools or accessories therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C5/00—Processes for producing special ornamental bodies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리는, 다수의 워드라인; 상기 다수의 워드라인 중 활성화된 워드라인의 활성화 구간의 길이를 측정하는 측정부; 및 상기 측정부에 의해 상기 활성화된 워드라인의 활성화 구간의 길이가 임계값을 넘는다고 판단되면, 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인을 리프레시되도록 제어하는 리프레시 회로를 포함할 수 있다.

Description

메모리 및 이를 포함하는 메모리 시스템 {MEMORY AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문헌은 메모리 및 메모리 시스템에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 활성화된 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 활성화되면, 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 즉, 'WLK-1' 및 'WLK+1'에 대응하는 메모리 셀들(CELL_K-1, CELL_K+1)의 데이터가 유실될 확률이 커진다. 인접 워드라인들(WLK-1, WLK+1)에 대응하는 메모리 셀들(CELL_K-1, CELL_K+1)의 데이터가 유실되는 현상은 워드라인(WLK)의 활성화 구간이 길어질수록 더욱 커질 수 있다.
본 발명의 실시예들은, 워드라인의 활성화 구간이 길어지는 것에 의해 주변 워드라인들에 대응하는 메모리 셀들의 데이터가 유실되는 현상을 방지하는 스킴을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리는, 다수의 워드라인; 상기 다수의 워드라인 중 활성화된 워드라인의 활성화 구간의 길이를 측정하는 측정부; 및 상기 측정부에 의해 상기 활성화된 워드라인의 활성화 구간의 길이가 임계값을 넘는다고 판단되면, 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인을 리프레시되도록 제어하는 리프레시 회로를 포함할 수 있다.
상기 리프레시 회로는 리프레시 커맨드의 활성화에 응답해 상기 다수의 워드라인이 순차적으로 리프레시되도록 제어하고, 상기 측정부에 의해 상기 활성화된 워드라인 활성화 구간의 길이가 임계값을 넘는다고 판단되는 경우에는, 상기 리프레시 커맨드에 응답해 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인을 추가적으로 더 리프레시되도록 제어할 수 있다.
또한, 상기 리프레시 회로는 리프레시 커맨드의 활성화에 응답해 상기 다수의 워드라인이 순차적으로 리프레시되도록 제어하되, 상기 측정부에 의해 상기 활성화된 워드라인 활성화 구간의 길이가 임계값을 넘는다고 판단되는 경우에는, 상기 다수의 워드라인이 순차적으로 리프레시되는 것을 대신해 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인이 리프레시되도록 제어할 수 있다.
또한, 본 발명의 다른 실시예에 따른 메모리는, 다수의 워드라인을 포함하는 셀어레이; 다수의 커맨드 신호를 수신하기 위한 커맨드 수신부; 어드레스를 수신하기 위한 어드레스 수신부; 상기 커맨드 수신부를 통해 수신된 다수의 커맨드 신호를 디코딩해, 액티브 커맨드, 프리차지 커맨드 및 리프레시 커맨드를 생성하는 커맨드 디코더; 상기 액티브 커맨드에 응답해 제1로우 액티브 신호를 활성화하고, 상기 프리차지 커맨드에 응답해 상기 제1로우 액티브 신호를 비활성화하는 제1액티브 제어부; 상기 제1로우 액티브 신호의 활성화 구간의 길이가 임계값을 넘으면 임계신호를 활성화하는 측정부; 상기 리프레시 커맨드와 상기 임계신호에 응답해 제2로우 액티브 신호와 제3로우 액티브 신호를 생성하는 제2액티브 제어부; 상기 리프레시 커맨드와 상기 임계신호에 응답해 카운팅 어드레스와 인접 어드레스를 생성하는 어드레스 생성부; 및 상기 제1로우 액티브 신호의 활성화시에 상기 다수의 워드라인 중 상기 어드레스 수신부를 통해 입력된 어드레스에 의해 선택된 워드라인을 활성화하고, 상기 제2로우 액티브 신호의 활성화시에 상기 다수의 워드라인 중 상기 카운팅 어드레스에 의해 선택된 워드라인을 활성화하고, 상기 제3로우 액티브 신호의 활성화시에 상기 다수의 워드라인 중 상기 인접 어드레스에 의해 선택된 워드라인을 활성화하는 로우 회로를 포함할 수 있다.
상기 어드레스 생성부는, 상기 리프레시 커맨드에 응답해 상기 카운팅 어드레스를 생성하는 어드레스 카운터; 상기 임계신호의 활성화에 응답해 상기 어드레스 수신부를 통해 입력된 어드레스를 저장하는 래치; 및 상기 래치에 저장된 어드레스가 지정하는 워드라인에 인접한 하나 이상의 워드라인을 지정하는 상기 인접 어드레스를 생성하는 인접 어드레스 생성부를 포함할 수 있다.
상기 제2액티브 제어부는 상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호를 활성화하되, 상기 임계신호가 활성화되면 소정 기간 동안 상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호와 상기 제3로우 액티브 신호를 순차적으로 활성화할 수 있다.
또한, 상기 제2액티브 제어부는 상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호를 활성화하되, 상기 임계신호가 활성화되면 소정 기간 동안 상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호 대신에 상기 제3로우 액티브 신호를 활성화할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 시스템은, 다수의 워드라인을 포함하고, 액티브, 프리차지 및 리프레시 커맨드에 응답해 상기 다수의 워드라인을 활성화/비활성화하는 동작을 수행하되, 워드라인의 활성화 구간의 길이가 임계값을 넘는 경우 해당 워드라인에 인접한 하나 이상의 워드라인을 리프레시하는 메모리; 및 상기 메모리로 상기 액티브, 상기 프리차지 및 상기 리프레시 커맨드를 인가하는 메모리 콘트롤러를 포함할 수 있다.
본 발명의 실시예들에 따르면, 오랜 기간 동안 활성화된 워드라인에 인접한 워드라인들의 데이터가 유실되는 것을 방지할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면.
도 2는 본 발명의 일실시예에 따른 메모리의 구성도.
도 3은 도 2의 리프레시 회로(240)의 일실시예 구성도.
도 4는 도 2의 리프레시 회로(240)의 다른 실시예 구성도.
도 5는 임계값 이상으로 오랫동안 활성화되는 워드라인이 없는 경우에, 메모리(200)의 동작을 도시한 도면.
도 6은 임계값 이상으로 오랫동안 활성화되는 워드라인이 있는 경우에, 도 3의 리프레시 회로(240)를 가지는 메모리(200)의 동작을 도시한 도면.
도 7은 임계값 이상으로 오랫동안 활성화되는 워드라인이 있는 경우에, 도 4의 리프레시 회로(240)를 가지는 메모리(200)의 동작을 도시한 도면.
도 8은 본 발명의 일실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 메모리의 구성도이다.
도 2를 참조하면, 메모리(200)는, 커맨드 수신부(201), 어드레스 수신부(202), 커맨드 디코더(210), 제1액티브 제어부(220), 측정부(230), 리프레시 회로(240), 로우 회로(250) 및 셀어레이(260)를 포함할 수 있다. 도 2에서는 메모리(200)에서 액티브(active) 동작과 리프레시(refresh) 동작에 관련된 구성들을 도시하였으며, 그 이외의 리드(read)와 라이트(write) 등 본 발명과 직접적인 관련이 없는 메모리의 동작과 관련된 구성들은 그 도시를 생략했다.
셀어레이(260)는 다수의 워드라인(WL0-WLA)을 포함할 수 있다(A는 자연수). 다수의 워드라인(WL0-WLA)에는 각각 하나 이상의 메모리 셀(MC)이 연결될 수 있다. 다수의 워드라인(WL0-WLA)은 'WL0-WLA'의 순서대로 배치될 수 있다.
커맨드 수신부(201)는 커맨드(CMDs)를 입력받고, 어드레스 수신부(202)는 어드레스(ADDs)를 입력받을 수 있다. 커맨드(CMD)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(210)는 커맨드 수신부(201)를 통해 입력된 커맨드 신호들(CMDs)을 디코딩해, 액티브 커맨드(ACT), 프리차지 커맨드(PCG) 및 리프레시 커맨드(REF)를 생성할 수 있다. 커맨드 디코더(210)는 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)에 대응하면 액티브 커맨드(ACT)를 활성화하고, 프리차지 커맨드(PCG)에 대응하면 프리차지 커맨드(PCG)를 활성화할 수 있다. 또한, 커맨드 디코더(210)는 입력된 커맨드 신호들(CMDs)의 조합이 리프레시 커맨드(REF)에 대응하면 리프레시 커맨드(REF)를 활성화할 수 있다. 이외에도 커맨드 디코더(210)는 입력된 커맨드 신호들(CMDs)을 디코딩해 리드 및 라이트 등의 커맨드도 생성할 수 있지만, 이는 본 발명과 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
로우 회로(250)는 제1로우 액티브 신호(RACT_A), 제2로우 액티브 신호(RACT_R), 제3로우 액티브 신호(RACT_W)에 응답해 다수의 워드라인(WL0-WLA)의 활성화/비활성화를 제어할 수 있다. 로우 회로(250)는 제1로우 액티브 신호(RACT_A), 즉 액티브 커맨드(ACT)에 의한 로우 액티브 신호, 가 활성화된 동안에 워드라인들(WL0-WLA) 중 어드레스 수신부(202)에 의해 수신된 어드레스(IN_ADDs)에 의해 선택되는 워드라인을 활성화할 수 있다. 로우 회로(250)는 제2로우 액티브 신호(RACT_R), 즉 리프레시 커맨드(REF)에 의한 로우 액티브 신호, 가 활성화된 동안에 워드라인들(WL0-WLA) 중 카운팅 어드레스(CNT_ADDs)에 의해 선택된 워드라인을 활성화할 수 있다. 또한, 로우 회로(250)는 제3로우 액티브 신호(RACT_W), 즉 취약한 워드라인을 활성화하기 위한 로우 액티브 신호, 가 활성화된 동안에 워드라인들(WL0-WLA) 중 인접 어드레스(ADJ_ADDs)에 의해 선택된 워드라인을 활성화할 수 있다.
제1액티브 제어부(220)는 액티브 커맨드(ACT)에 응답해 제1로우 액티브 신호(RACT_A)를 활성화하고, 프리차지 커맨드(PCG)에 응답해 제1로우 액티브 신호(RACT_A)를 비활성화할 수 있다. 제1로우 액티브 신호(RACT_A)는 액티브 동작시에 워드라인을 활성화하기 위한 신호이며, 제1로우 액티브 신호(RACT_A)의 활성화 구간의 길이가 액티브 동작시 워드라인이 활성화되는 구간의 길이에 대응할 수 있다.
측정부(230)는 활성화된 워드라인의 활성화 구간의 길이를 측정할 수 있다. 측정부(230)는 제1로우 액티브 신호(RACT_A)의 활성화구간의 길이를 측정하는 방법에 의해 워드라인의 활성화 구간의 길이를 측정할 수 있다. 측정부(230)는 제1로우 액티브 신호(RACT_A)의 활성화 구간의 길이가 임계값을 넘는다고 판단하는 경우에, 임계신호(LONG)를 활성화할 수 있다. 측정부(230)는 카운터(231)와 임계신호 생성부(232)를 포함할 수 있다. 카운터(231)는 제1로우 액티브 신호(RACT_A)의 활성화 구간 동안에 주기파(OSC)의 활성화 회수를 카운팅해 카운팅 코드(CNT_CODE, 멀티 비트의 신호로 이루어짐)를 생성할 수 있다. 임계신호 생성부(232)는 카운팅 코드(CNT_CODE)의 코드값이 소정값 이상이면 임계신호(232)를 활성화할 수 있다. 임계신호(LONG)가 활성화되는 기준이되는 임계값은 주기파(OSC)의 주기와 소정값의 값에 의해 결정될 수 있다. 예를 들어, 주기파(OSC)의 1주기가 1μs이고 소정값이 10인 경우에, 임계값은 10μs가 될 수 있다.
리프레시 회로(240)는 리프레시 커맨드(REF)에 응답해 다수의 워드라인들이 순차적으로 리프레시될 수 있도록 제어할 수 있다. 한편, 리프레시 회로(240)는 임계신호(LONG)가 활성화되는 경우에 길게 활성화된 워드라인(예, WLK)의 주변 워드라인들(예, WLK-1, WLK+1)이 리프레시되도록 제어할 수 있다. 리프레시 회로(240)는 제2로우 액티브 신호(RACT_R), 제3로우 액티브 신호(RACT_W), 카운팅 어드레스(CNT_ADDs) 및 인접 어드레스(ADJ_ADDs)를 생성해 로우 회로(250)에 인가하는 방식으로 리프레시 동작을 제어할 수 있다.
리프레시 회로(240)의 동작방법은 다음의 2가지 방식이 있을 수 있다. 즉, 리프레시 회로(240)는 다음의 (1)과 (2) 2가지 방식 중 1가지 방식으로 동작하도록 설계될 수 있다. (1)리프레시 회로(240)는 리프레시 커맨드(REF)의 활성화에 응답해 다수의 워드라인(WL0-WLA)이 순차적으로 활성화되도록 제어할 수 있다. 그리고, 임계신호(LONG)가 활성화되면, 리프레시 커맨드(REF)의 활성화에 응답해 길게 활성화된 워드라인(예, WLK)과 인접한 워드라인들(예, WLK-1, WLK+1)을 추가적으로 더 리프레시되도록 제어할 수 있다. (2)리프레시 회로(240)는 리프레시 커맨드(REF)의 활성화에 응답해 다수의 워드라인(WL0-WLA)이 순차적으로 활성화되도록 제어할 수 있다. 그리고, 임계신호(LONG)가 활성화되면, 리프레시 커맨드(REF)의 활성화에 응답해 워드라인들을 순차적으로 리프레시하는 것을 대신해 길게 활성화된 워드라인(예, WLK)과 인접한 워드라인들(예, WLK-1, WLK+1)이 리프레되도록 제어할 수 있다.
즉, 리프레시 회로(240)의 동작 방식에는, (1)임계신호(LONG)가 활성화되면 리프레시 커맨드(REF)에 응답해 인접한 워드라인들(WLK-1, WLK+1)을 추가적으로 리프레시하는 방식과, (2)임계신호(LONG)가 활성화되면 리프레시 커맨드(REF)에 응답해 본래 리프레시 되어야할 워드라인을 대신해 인접한 워드라인들(WLK-1, WLK+1)을 리프레시하는 방식의 2가지 방식이 있을 수 있다.
도 3은 도 2의 리프레시 회로(240)의 일실시예 구성도이다. 도 3의 리프레시 회로(240)는 상술한 리프레시 회로(240)의 동작 방식 중 (1)의 방식으로 동작할 수 있다.
도 3을 참조하면, 리프레시 회로(240)는 제2액티브 제어부(310)와 어드레스 생성부(320)를 포함할 수 있다.
제2액티브 제어부(310)는 리프레시 커맨드(REF)와 임계신호(LONG)에 응답해 제2로우 액티브 신호(RACT_R)와 제3로우 액티브 신호(RACT_W)를 생성할 수 있다. 제2액티브 제어부(310)는 리프레시 커맨드(REF)의 활성화에 응답해 제2로우 액티브 신호(RACT_R)를 활성화할 수 있다. 그리고, 임계신호(LONG)가 활성화되면 2싸이클의 리프레시 기간 동안(리프레시 커맨드가 2번 활성화되는 기간 동안)에, 리프레시 커맨드(REF)의 활성화에 응답해 제2로우 액티브 신호(RACT_R)와 제3로우 액티브 신호(RACT_W)를 순차적으로 활성화할 수 있다.
어드레스 생성부(320)는 리프레시 커맨드(REF)와 임계신호(LONG)에 응답해 카운팅 어드레스(CNT_ADDs)와 인접 어드레스(ADJ_ADDs)를 생성할 수 있다. 어드레스 생성부(320)는 어드레스 카운터(321), 래치(322), 및 인접 어드레스 생성부(323)를 포함할 수 있다.
어드레스 카운터(321)는 리프레시 커맨드(REF)의 활성화에 응답해 카운팅 어드레스(CNT_ADDs)의 값을 변경시킬 수 있다. 예를 들어, 어드레스 카운터(321)는 리프레시 커맨드(REF)가 활성화될 때마다 카운팅 어드레스(CNT_ADDs)의 값을 1씩 증가시킬 수 있다.
래치(322)는 임계신호(LONG)의 활성화에 응답해, 어드레스 수신부(202)를 통해 수신된 어드레스(IN_ADDs)를 저장할 수 있다. 래치(322)에 저장된 어드레스(LAT_ADDs)는 임계값 이상으로 활성화된 워드라인(예, WLK)에 대응하는 어드레스가 된다. 인접 어드레스 생성부(323)는 래치(322)에 저장된 어드레스(LAT_ADDs)를 이용해 인접 어드레스(ADJ_ADDs)를 생성할 수 있다. 인접 어드레스 생성부(323)는 임계신호(LONG)의 활성화 이후에 첫번째로 제3로우 액티브 신호(RACT_W)가 활성화되면 래치(322)에 저장된 어드레스(LAT_ADDs)의 값-1을 인접 어드레스(ADJ_ADDs)로 생성해 출력하고, 임계신호(LONG)의 활성화 이후에 두번째로 제3로우 액티브 신호(RACT_W)가 활성화되면 래치(322)에 저장된 어드레스(LAT_ADDs)의 값+1을 인접 어드레스(ADJ_ADDs)로 생성해 출력할 수 있다. 따라서, 제3로우 액티브 신호(RACT_W)가 첫번째로 활성화되는 경우에 임계값 이상으로 활성화된 워드라인(예, WLK)에 인접한 워드라인(예, WLK-1)이 리프레시되고, 제3로우 액티브 신호(RACT_W)가 두번째로 활성화되는 경우에 임계값 이상으로 활성화된 워드라인(예, WLK)에 인접한 워드라인(예, WLK+1)이 리프레시된다. 여기서 K는 0이상 A이하의 정수이다. 만약에 K값이 0이면 K-1은 A이고, K값이 A이면 K+1은 0일 수 있다.
도 4는 도 2의 리프레시 회로(240)의 다른 실시예 구성도이다. 도 4의 리프레시 회로(240)는 상술한 리프레시 회로(240)의 동작 방식 중 (2)의 방식으로 동작할 수 있다.
도 4를 참조하면, 리프레시 회로(240)는 제2액티브 제어부(410)와 어드레스 생성부(420)를 포함할 수 있다.
제2액티브 제어부(410)는 리프레시 커맨드(REF)와 임계신호(LONG)에 응답해 제2로우 액티브 신호(RACT_R)와 제3로우 액티브 신호(RACT_W)를 생성할 수 있다. 제2액티브 제어부(410)는 리프레시 커맨드(REF)의 활성화에 응답해 제2로우 액티브 신호(RACT_R)를 활성화할 수 있다. 그리고, 임계신호(LONG)가 활성화되면 2싸이클의 리프레시 기간 동안(리프레시 커맨드가 2번 활성화되는 기간 동안)에 리프레시 커맨드(REF)의 활성화에 응답해 제2로우 액티브 신호(RACT_R) 대신에 제3로우 액티브 신호(RACT_W)를 활성화할 수 있다.
어드레스 생성부(420)는 리프레시 커맨드(REF)와 임계신호(LONG)에 응답해 카운팅 어드레스(CNT_ADDs)와 인접 어드레스(ADJ_ADDs)를 생성할 수 있다. 어드레스 생성부(420)는 어드레스 카운터(421), 래치(422), 및 인접 어드레스 생성부(423)를 포함할 수 있다.
어드레스 카운터(421)는 리프레시 커맨드(REF)의 활성화에 응답해 카운팅 어드레스(CNT_ADDs)의 값을 변경시킬 수 있다. 예를 들어, 어드레스 카운터(421)는 리프레시 커맨드(REF)가 활성화될 때마다 카운팅 어드레스(CNT_ADDs)의 값을 1씩 증가시킬 수 있다. 임계신호(421)가 활성화된 경우에 어드레스 카운터(421)는 리프레시 커맨드(REF)의 활성화를 2회 무시할 수 있다. 즉, 임계신호(LONG)가 활성화된 이후에 리프레시 커맨드(REF)가 2번 활성화되더라도 카운팅 어드레스(CNT_ADDs)의 값은 변경되지 않으며, 리프레시 커맨드(REF)가 3번째 활성화되면 카운팅 어드레스(CNT_ADDs)의 값이 변경될 수 있다.
래치(422)는 임계신호(LONG)의 활성화에 응답해, 어드레스 수신부(202)를 통해 수신된 어드레스(IN_ADDs)를 저장할 수 있다. 래치(422)에 저장된 어드레스(LAT_ADDs)는 임계값 이상으로 활성화된 워드라인(예, WLK)에 대응하는 어드레스가 된다. 인접 어드레스 생성부(423)는 래치(422)에 저장된 어드레스(LAT_ADDs)를 이용해 인접 어드레스(ADJ_ADDs)를 생성할 수 있다. 인접 어드레스 생성부(423)는 임계신호의 활성화 이후에 첫번째로 제3로우 액티브 신호(RACT_W)가 활성화되면 래치(422)에 저장된 어드레스(LAT_ADDs)의 값-1을 인접 어드레스(ADJ_ADDs)로 생성해 출력하고, 임계신호(LONG)의 활성화 이후에 두번째로 제3로우 액티브 신호(RACT_W)가 활성화되면 래치(422)에 저장된 어드레스(LAT_ADDs)의 값+1을 인접 어드레스(ADJ_ADDs)로 생성해 출력할 수 있다. 따라서, 제3로우 액티브 신호(RACT_W)가 첫번째로 활성화되는 경우에 임계값 이상으로 활성화된 워드라인(예, WLK)에 인접한 워드라인(예, WLK-1)이 리프레시되고, 제3로우 액티브 신호(RACT_W)가 두번째로 활성화되는 경우에 임계값 이상으로 활성화된 워드라인(예, WLK)에 인접한 워드라인(예, WLK+1)이 리프레시된다. 여기서 K는 0이상 A이하의 정수이다. 만약에 K값이 0이면 K-1은 A이고, K값이 A이면 K+1은 0일 수 있다.
도 5는 임계값 이상으로 오랫동안 활성화되는 워드라인이 없는 경우에, 메모리(200)의 동작을 도시한 도면이다.
도 5를 참조하면, 시점 '501'에 인가된 액티브 명령(ACT)에 응답해 제1로우 액티브 신호(RACT_A)가 활성화되고, 시점 '502'에 인가된 프리차지 명령(PCG)에 응답해 제1로우 액티브 신호(RACT_A)가 비활성화된다. 이 구간 동안 활성화되는 워드라인은 어드레스 수신부(202)를 통해 입력된 어드레스(IN_ADDs)에 대응하는 워드라인이다.
시점 '503'에 인가된 리프레시 명령(REF)에 응답해 제2로우 액티브 신호(RACT_R)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 카운팅 어드레스(CNT_ADDs)에 대응하는 워드라인(예, WLN)이다.
시점 '504'에 인가된 리프레시 명령(REF)에 응답해 제2로우 액티브 신호(RACT_V)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 카운팅 어드레스(CNT_ADDs)에 대응하는 워드라인(WLN+1)이다. 시점 '503'의 리프레시 동작에서 워드라인(WLN)이 활성화되었으므로 시점 '504'의 리프레시 동작에서는 워드라인(WLN+1)이 활성화된다. 마찬가지로 시점 '505'의 리프레시 동작에서는 워드라인(WLN+2)이 활성화된다.
도 6은 임계값 이상으로 오랫동안 활성화되는 워드라인이 있는 경우에, 도 3의 리프레시 회로(240)를 가지는 메모리(200)의 동작을 도시한 도면이다.
도 6을 참조하면, 시점 '601'에 인가된 액티브 명령(ACT)에 응답해 제1로우 액티브 신호(RACT_A)가 활성화되고, 시점 '602'에 인가된 프리차지 명령(PCG)에 응답해 제1로우 액티브 신호(RACT_A)가 비활성화된다. 이 구간 동안 활성화되는 워드라인은 어드레스 수신부(202)를 통해 입력된 어드레스(IN_ADDs)에 대응하는 워드라인(예, WLK)이다. 한편, 제1로우 액티브 신호(RACT_A)가 활성화되는 구간의 길이가 임계값 이상이므로, 임계신호(LONG)가 활성화되는 것을 확인할 수 있다.
시점 '603_1'에 인가된 리프레시 명령(REF)에 응답해 제2로우 액티브 신호(RACT_R)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 카운팅 어드레스(CNT_ADDs)에 대응하는 워드라인(예, WLN)이다. 이어서, 시점 '603_2'에서 제3로우 액티브 신호(RACT_R)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 인접 어드레스(ADJ_ADDs)에 대응하는 워드라인(WLK-1)이다.
시점 '604_1'에 인가된 리프레시 명령(REF)에 응답해 제2로우 액티브 신호(RACT_R)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 카운팅 어드레스(CNT_ADDs)에 대응하는 워드라인(WLN+1)이다. 이어서, 시점 '604_2'에서 제3로우 액티브 신호(RACT_R)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 인접 어드레스(ADJ_ADDs)에 대응하는 워드라인(WLK+1)이다.
시점 '605'에 인가된 리프레시 명령(REF)에 응답해 제2로우 액티브 신호(RACT_R)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 카운팅 어드레스(CNT_ADDs)에 대응하는 워드라인(WLN+2)이다. 임계값 이상으로 길게 활성화된 워드라인(WLK)의 인접 워드라인들(WLK-1, WLK+1)을 리프레시하는 동작이 시점 '604_2'에서 마무리되었으므로, 시점 '605'에 인가된 리프레시 명령(REF)에 응답해서는 제2로우 액티브 신호(RACT_R)만이 활성화된다.
도 7은 임계값 이상으로 오랫동안 활성화되는 워드라인이 있는 경우에, 도 4의 리프레시 회로(240)를 가지는 메모리(200)의 동작을 도시한 도면이다.
도 7을 참조하면, 시점 '701'에 인가된 액티브 명령(ACT)에 응답해 제1로우 액티브 신호(RACT_A)가 활성화되고, 시점 '702'에 인가된 프리차지 명령(PCG)에 응답해 제1로우 액티브 신호(RACT_A)가 비활성화된다. 이 구간 동안 활성화되는 워드라인은 어드레스 수신부(202)를 통해 입력된 어드레스(IN_ADDs)에 대응하는 워드라인(예, WLK)이다. 한편, 제1로우 액티브 신호(RACT_A)가 활성화되는 구간의 길이가 임계값 이상이므로, 임계신호(LONG)가 활성화되는 것을 확인할 수 있다.
시점 '703'에 인가된 리프레시 명령(REF)에 응답해, 제2로우 액티브 신호(RACT_R)를 대신해 제3로우 액티브 신호(RACT_W)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 인접 어드레스(ADJ_ADDs)에 대응하는 워드라인(WLK-1)이다.
시점 '704'에 인가된 리프레시 명령(REF)에 응답해, 제2로우 액티브 신호(RACT_R)를 대신해 제3로우 액티브 신호(RACT_W)가 활성화된다. 이 구간 동안 활성화되는 워드라인은 인접 어드레스(ADJ_ADDs)에 대응하는 워드라인(WLK+1)이다.
시점 '705'에 인가된 리프레시 명령(REF)에 응답해 제2로우 액티브 신호(RACT_R)가 활성화된다. 이 구간 동안에 활성화되는 워드라인은 카운팅 어드레스(CNT_ADDs)에 대응하는 워드라인이다. 임계값 이상으로 길게 활성화된 워드라인(WLK)의 인접 워드라인들(WLK-1, WLK+1)을 리프레시하는 동작이 시점 '704'에서 마무리되었으므로, 시점 '705'부터는 다시 본래의 리프레시 동작이 수행된다.
본 발명의 실시예들에 따르면, 메모리(200)에서 워드라인(예, WLK)이 길게 활성화되는 경우에, 길게 활성화된 워드라인(WLK)에 인접한 워드라인들(WLK-1, WLK+1)을 리프레시하는 것에 의해 인접 워드라인들(WLK-1, WLK+1)에 대응하는 메모리 셀들의 데이터가 유실되는 것을 방지할 수 있다.
도 8은 본 발명의 일실시예에 따른 메모리 시스템의 구성도이다.
도 8에 도시된 바와 같이, 메모리 시스템은 메모리(810) 및 메모리 콘트롤러(820)를 포함할 수 있다.
메모리 콘트롤러(820)는 메모리(810)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(810)와 데이터(DATA)를 주고 받을 수 있다. 메모리 컨트롤러(820)는 커맨드 신호들(CMDs)을 전송함으로써 메모리(810)로 액티브 커맨드(ACT), 프리차지 커맨드(PCG) 및 리프레시 커맨드(REF)를 입력할 수 있다. 메모리 컨트롤러(820)는 액티브 커맨드(ACT)를 입력하는 경우 메모리(810)에서 액티브될 워드라인을 선택하기 위한 어드레스(ADDs)를 전송할 수 있다. 또한, 메모리 컨트롤러(820)는 메모리(810)에 주기적으로 리프레시 커맨드(REF)를 전송할 수 있다.
메모리(810)는 도 2 내지 도 7에서 설명한 메모리들(200) 중 하나일 수 있다. 메모리(810)는 내부에서 워드라인(예, WLK)이 임계값 이상으로 길게 액티브되는 경우에, 길게 액티브된 워드라인(WLK)의 주변 워드라인들(WLK-1, WLK+1)을 리프레시함으로써, 주변 워드라인들(WLK-1, WLK+1)에 대응하는 셀어레이들의 데이터가 유실되는 것을 방지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
200: 메모리 201: 커맨드 수신부
202: 어드레스 수신부 210: 커맨드 디코더
220: 제1액티브 제어부 230: 측정부
240: 리프레시 회로

Claims (14)

  1. 다수의 워드라인;
    상기 다수의 워드라인 중 활성화된 워드라인의 활성화 구간의 길이를 측정하는 측정부; 및
    상기 측정부에 의해 상기 활성화된 워드라인의 활성화 구간의 길이가 임계값을 넘는다고 판단되면, 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인을 리프레시되도록 제어하는 리프레시 회로
    를 포함하는 메모리.
  2. 제 1항에 있어서,
    상기 리프레시 회로는
    리프레시 커맨드의 활성화에 응답해 상기 다수의 워드라인이 순차적으로 리프레시되도록 제어하고,
    상기 측정부에 의해 상기 활성화된 워드라인 활성화 구간의 길이가 임계값을 넘는다고 판단되는 경우에는, 상기 리프레시 커맨드에 응답해 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인을 추가적으로 더 리프레시되도록 제어하는
    메모리.
  3. 제 1항에 있어서,
    상기 리프레시 회로는
    리프레시 커맨드의 활성화에 응답해 상기 다수의 워드라인이 순차적으로 리프레시되도록 제어하되,
    상기 측정부에 의해 상기 활성화된 워드라인 활성화 구간의 길이가 임계값을 넘는다고 판단되는 경우에는, 상기 리프레시 커맨드에 응답해 상기 다수의 워드라인이 순차적으로 리프레시되는 것을 대신해 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인이 리프레시되도록 제어하는
    메모리.
  4. 제 1항에 있어서,
    상기 측정부는
    로우 액티브 신호의 활성화 구간 동안에 주기파의 활성화 회수를 카운팅하는 카운터; 및
    상기 카운터의 카운팅 값이 소정 회수 이상이면, 상기 활성화된 워드라인의 활성화 구간의 길이가 임계값을 넘었음을 알리는 임계신호를 활성화하는 임계신호 생성부를 포함하는
    메모리.
  5. 다수의 워드라인을 포함하는 셀어레이;
    다수의 커맨드 신호를 수신하기 위한 커맨드 수신부;
    어드레스를 수신하기 위한 어드레스 수신부;
    상기 커맨드 수신부를 통해 수신된 다수의 커맨드 신호를 디코딩해, 액티브 커맨드, 프리차지 커맨드 및 리프레시 커맨드를 생성하는 커맨드 디코더;
    상기 액티브 커맨드에 응답해 제1로우 액티브 신호를 활성화하고, 상기 프리차지 커맨드에 응답해 상기 제1로우 액티브 신호를 비활성화하는 제1액티브 제어부;
    상기 제1로우 액티브 신호의 활성화 구간의 길이가 임계값을 넘으면 임계신호를 활성화하는 측정부;
    상기 리프레시 커맨드와 상기 임계신호에 응답해 제2로우 액티브 신호와 제3로우 액티브 신호를 생성하는 제2액티브 제어부;
    상기 리프레시 커맨드와 상기 임계신호에 응답해 카운팅 어드레스와 인접 어드레스를 생성하는 어드레스 생성부; 및
    상기 제1로우 액티브 신호의 활성화시에 상기 다수의 워드라인 중 상기 어드레스 수신부를 통해 입력된 어드레스에 의해 선택된 워드라인을 활성화하고, 상기 제2로우 액티브 신호의 활성화시에 상기 다수의 워드라인 중 상기 카운팅 어드레스에 의해 선택된 워드라인을 활성화하고, 상기 제3로우 액티브 신호의 활성화시에 상기 다수의 워드라인 중 상기 인접 어드레스에 의해 선택된 워드라인을 활성화하는 로우 회로
    를 포함하는 메모리.
  6. 제 5항에 있어서,
    상기 어드레스 생성부는
    상기 리프레시 커맨드에 응답해 상기 카운팅 어드레스를 생성하는 어드레스 카운터;
    상기 임계신호의 활성화에 응답해 상기 어드레스 수신부를 통해 입력된 어드레스를 저장하는 래치; 및
    상기 래치에 저장된 어드레스가 지정하는 워드라인에 인접한 하나 이상의 워드라인을 지정하는 상기 인접 어드레스를 생성하는 인접 어드레스 생성부를 포함하는
    메모리.
  7. 제 5항에 있어서,
    상기 제2액티브 제어부는
    상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호를 활성화하되, 상기 임계신호가 활성화되면 소정 기간 동안 상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호와 상기 제3로우 액티브 신호를 순차적으로 활성화하는
    메모리.
  8. 제 5항에 있어서,
    상기 제2액티브 제어부는
    상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호를 활성화하되, 상기 임계신호가 활성화되면 소정 기간 동안 상기 리프레시 커맨드의 활성화시마다 상기 제2로우 액티브 신호 대신에 상기 제3로우 액티브 신호를 활성화하는
    메모리.
  9. 제 5항에 있어서,
    상기 측정부는
    상기 제1로우 액티브 신호의 활성화 구간 동안에 주기파의 활성화 회수를 카운팅하는 카운터; 및
    상기 카운터의 카운팅 값이 소정회수 이상이면, 상기 임계신호를 활성화하는 임계신호 생성부를 포함하는
    메모리.
  10. 다수의 워드라인을 포함하고, 액티브, 프리차지 및 리프레시 커맨드에 응답해 상기 다수의 워드라인을 활성화/비활성화하는 동작을 수행하되, 워드라인의 활성화 구간의 길이가 임계값을 넘는 경우 해당 워드라인에 인접한 하나 이상의 워드라인을 리프레시하는 메모리; 및
    상기 메모리로 상기 액티브, 상기 프리차지 및 상기 리프레시 커맨드를 인가하는 메모리 콘트롤러
    를 포함하는 메모리 시스템.
  11. 제 10항에 있어서,
    상기 메모리는
    상기 다수의 워드라인 중 활성화된 워드라인의 활성화 구간의 길이를 측정하는 측정부; 및
    상기 측정부에 의해 상기 활성화된 워드라인의 활성화 구간의 길이가 임계값을 넘는다고 판단되면, 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인이 리프레시되도록 제어하는 리프레시 회로를 더 포함하는
    메모리 시스템.
  12. 제 11항에 있어서,
    상기 리프레시 회로는
    상기 리프레시 커맨드의 활성화에 응답해 상기 다수의 워드라인이 순차적으로 리프레시되도록 제어하고,
    상기 측정부에 의해 상기 활성화된 워드라인 활성화 구간의 길이가 임계값을 넘는다고 판단되는 경우에는, 상기 리프레시 커맨드에 응답해 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인을 추가적으로 더 리프레시되도록 제어하는
    메모리 시스템.
  13. 제 11항에 있어서,
    상기 리프레시 회로는
    상기 리프레시 커맨드의 활성화에 응답해 상기 다수의 워드라인이 순차적으로 리프레시되도록 제어하되,
    상기 측정부에 의해 상기 활성화된 워드라인 활성화 구간의 길이가 임계값을 넘는다고 판단되는 경우에는, 상기 다수의 워드라인이 순차적으로 리프레시되는 것을 대신해 상기 활성화된 워드라인과 인접한 하나 이상의 워드라인이 리프레시되도록 제어하는
    메모리 시스템.
  14. 제 11항에 있어서,
    상기 측정부는
    로우 액티브 신호의 활성화 구간 동안에 주기파의 활성화 회수를 카운팅하는 카운터; 및
    상기 카운터의 카운팅 값이 소정회수 이상이면, 상기 활성화된 워드라인의 활성화 구간의 길이가 임계값을 넘었음을 알리는 임계신호를 활성화하는 임계신호 생성부를 포함하는
    메모리 시스템.
KR1020140007178A 2014-01-21 2014-01-21 메모리 및 이를 포함하는 메모리 시스템 KR102168115B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140007178A KR102168115B1 (ko) 2014-01-21 2014-01-21 메모리 및 이를 포함하는 메모리 시스템
US14/333,300 US9336852B2 (en) 2014-01-21 2014-07-16 Memory and memory system including the same
CN201410471702.8A CN104795097B (zh) 2014-01-21 2014-09-16 存储器和包括存储器的存储系统
TW103139087A TWI631560B (zh) 2014-01-21 2014-11-11 記憶體及包含該記憶體的記憶體系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140007178A KR102168115B1 (ko) 2014-01-21 2014-01-21 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150086936A true KR20150086936A (ko) 2015-07-29
KR102168115B1 KR102168115B1 (ko) 2020-10-20

Family

ID=53545359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140007178A KR102168115B1 (ko) 2014-01-21 2014-01-21 메모리 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US9336852B2 (ko)
KR (1) KR102168115B1 (ko)
CN (1) CN104795097B (ko)
TW (1) TWI631560B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548099B2 (en) 2014-06-25 2017-01-17 SK Hynix Inc. Memory device with advanced refresh scheme

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR20190068198A (ko) * 2017-12-08 2019-06-18 에스케이하이닉스 주식회사 메모리 장치 및 그의 테스트 방법
KR20190087180A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 에러를 검출 및 보정하는 메모리 장치, 및 그의 동작방법
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) * 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11854595B2 (en) 2021-03-15 2023-12-26 Changxin Memory Technologies, Inc. Refresh circuit and memory
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11869567B2 (en) 2021-03-15 2024-01-09 Changxin Memory Technologies, Inc. Refresh control circuit and memory
CN112786087B (zh) * 2021-03-15 2022-04-26 长鑫存储技术有限公司 刷新电路及存储器
EP4191592A1 (en) 2021-03-15 2023-06-07 Changxin Memory Technologies, Inc. Refresh control circuit and memory
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN115951855B (zh) * 2023-02-20 2023-06-06 深圳曦华科技有限公司 基于码片的芯片系统的显示命令集处理方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016288A (ko) 1992-12-25 1994-07-22 오가 노리오 반도체메모리 및 그 선별방법
JPH1050058A (ja) * 1996-07-30 1998-02-20 Kawasaki Steel Corp 半導体記憶装置
JP4754050B2 (ja) * 1999-08-31 2011-08-24 富士通セミコンダクター株式会社 １対のセルにデータを記憶するｄｒａｍ
US7068559B2 (en) * 2002-07-12 2006-06-27 Samsung Electronics Co. Ltd. Word line enable timing determination circuit of a memory device and methods of determining word line enable timing in the memory device
JP2004111643A (ja) * 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
JP2007012173A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体記憶装置
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
US7362640B2 (en) * 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
KR101096225B1 (ko) * 2008-08-21 2011-12-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
JP5197241B2 (ja) 2008-09-01 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
WO2011108475A1 (en) * 2010-03-04 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
KR102003894B1 (ko) * 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
KR20140042546A (ko) * 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
KR102075665B1 (ko) * 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150026227A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150033950A (ko) * 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
KR20150064953A (ko) * 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102124973B1 (ko) * 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) * 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548099B2 (en) 2014-06-25 2017-01-17 SK Hynix Inc. Memory device with advanced refresh scheme

Also Published As

Publication number Publication date
US20150206572A1 (en) 2015-07-23
TW201530544A (zh) 2015-08-01
TWI631560B (zh) 2018-08-01
US9336852B2 (en) 2016-05-10
KR102168115B1 (ko) 2020-10-20
CN104795097A (zh) 2015-07-22
CN104795097B (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN105845170B (zh) 存储器件及包括其的存储系统
KR102157772B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
KR102469065B1 (ko) 메모리 장치
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9548099B2 (en) Memory device with advanced refresh scheme
US9514798B2 (en) Address storage circuit and memory and memory system including the same
KR20170121498A (ko) 메모리 장치
US9672892B2 (en) Memory device and memory system including the same
US9734888B2 (en) Address storage circuit and memory and memory system including the same
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR20160132243A (ko) 반도체 메모리 장치
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
KR20150064953A (ko) 반도체 메모리 장치
KR20160035897A (ko) 반도체 메모리 장치 및 그를 포함하는 시스템
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant