KR20080080693A - 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치. - Google Patents

파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치. Download PDF

Info

Publication number
KR20080080693A
KR20080080693A KR1020070020695A KR20070020695A KR20080080693A KR 20080080693 A KR20080080693 A KR 20080080693A KR 1020070020695 A KR1020070020695 A KR 1020070020695A KR 20070020695 A KR20070020695 A KR 20070020695A KR 20080080693 A KR20080080693 A KR 20080080693A
Authority
KR
South Korea
Prior art keywords
refresh
bank
signal
banks
signals
Prior art date
Application number
KR1020070020695A
Other languages
English (en)
Other versions
KR100858881B1 (ko
Inventor
김기태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070020695A priority Critical patent/KR100858881B1/ko
Publication of KR20080080693A publication Critical patent/KR20080080693A/ko
Application granted granted Critical
Publication of KR100858881B1 publication Critical patent/KR100858881B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 부분 리프레쉬 방식과 파일드 리프레쉬 방식이 적용되며, 부분 리프레쉬 방식과 파일드 리프레쉬 방식이 적용되며, 부분 리프레쉬 시에 임의의 어떠한 뱅크가 선택되더라도 항상 두 개의 뱅크 중 하나는 선택되는 메모리장치에 있어서, 리프레쉬 명령이 입력되면 자동적 순차적으로 각 뱅크를 리프레쉬 하기 위한 리프레쉬 신호를 인에이블 시키되, 상기 두 개의 뱅크는 중 하나 이상은 같이 선택되는 뱅크 중 가장 나중에 리프레쉬가 수행되게 하는 리프레쉬 신호 생성부; 및 상기 두 개의 뱅크의 리프레쉬 동작과 관련있는 신호의 조합에 의해 셀프리프레쉬 완료신호를 생성하는 리프레쉬 완료신호 생성부를 포함한다.
반도체 메모리장치, 셀프리프레쉬

Description

파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체 메모리장치.{Semiconductor Memory Device doing Piles Refresh and Partial Array Self Refresh operation}
도 1은 각 뱅크를 리프레쉬 하기 위한 리프레쉬 신호를 생성하는 종래의 리프레쉬 신호 생성부의 구성도.
도 2는 리프레쉬 완료신호를 생성하는 종래의 리프레쉬 완료신호 생성부의 구성도.
도 3은 각 뱅크를 실제로 액티브시키기 위한 뱅크액티브 신호(BA)가 생성되는 과정을 설명하기 위한 도면.
도 4는 DDR2 반도체 메모리장치의 부분 리프레쉬에 대한 규정을 나타낸 도면.
도 5는 본 발명에 따른 반도체 메모리장치의 리프레쉬 신호 생성부의 일실시예 구성도.
도 6은 본 발명에 따른 반도체 메모리장치의 리프레쉬 완료신호 생성부의 일실시예 구성도.
*도면의 주요 부분에 대한 부호의 설명
NA: 낸드게이트 NO: 노아게이트
I: 인버터 P: PMOS트랜지스터
N: NMOS트랜지스터
본 발명은 반도체 메모리장치에 관한 것으로, 더욱 제세하게는 부분 리프레쉬 방식(partial array self refresh) 및 파일드 리프레쉬 방식(piled refresh)을 적용한 반도체 메모리장치에 관한 것이다.
일반적인 반도체 메모리장치(DRAM)는 1개의 트랜지스터와 1개의 캐패시터로 기본 셀을 구성하고, 캐패시터에 데이터를 저장한다. 그런데, 반도체 기판 위에 형성된 캐패시터에 저장되어 있는 데이터는 자연적인 누설(leakage)에 의하여 데이터의 손상이 발생할 수 있으므로, 반도체 메모리장치는 정기적으로 메모리 셀 내의 데이터를 재충전하는 리프레쉬 동작이 필요하다. 메모리 셀 데이터의 리프레쉬가 안정적으로 진행되지 않으면 데이터가 손상되거나 독출(read)시 특성이 저하되거나 또는 오동작이 발생될 수 있다.
반도체 메모리장치의 셀프리프레쉬 동작은 외부에서 입력되는 명령(command)에 의하여, 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬를 수행 하는 동작이다. 통상의 반도체 메모리장치는 규격에 정해진 리프레쉬 싸이클 시간(Refresh Cycle Time)에 셀 데이터를 리프레쉬하기 위해, 리프레쉬 모드의 로우 액티브 동작(row active operation)에서는 일반적인 로우 엑티브 동작에 비하여 수배에 달하는 워드라인(Word Line)을 인에이블 시켜 비트라인(Bit Line) 센싱을 통해 메모리셀에 데이터를 재저장한다. 이로 인해 리프레쉬 동작시에는 일반적인 동작대비 2~3배에 달하는 전력잡음(Power Noise)이 발생하게 되고, 이것이 반도체 메모리장치의 특성저하에 주 요인으로 작용한다.
일예로 4개의 뱅크로 이루어진 셀어레이(cell array)를 가지고 있는 동기식 DRAM의 경우 일반적인 동작시에는 한 뱅크에서 1~2개의 워드라인을 활성화시키다가, 리프레쉬 모드의 액티브 동작시에는 4뱅크에서 4~8이상의 워드라인을 활성화시킨다. 이 때문에 리프레쉬 모드에서의 전력잡음이 노멀모드(normal mode)에 비하여 과다하여 반도체 메모리장치의 특성저하 문제가 발생하고 있다. 특히, 이러한 전력잡음의 문제는 전체 메모리 뱅크에 대하여 동시에 셀프리프레쉬 동작을 수행하는 종래의 반도체 메모리장치에 두드러지게 나타났다.
따라서 이와 같은 문제점을 극복하기 위하여, 전체 메모리뱅크에 대해 동시 셀프리프레쉬 동작을 수행하지 않고 전체 메모리뱅크 중 일부씩 나누어 셀프리프레쉬 동작을 수행하는 부분 리프레쉬(partial refresh) 방식을 사용하게 되었다.
한편, 반도체 메모리장치의 고속화가 심화됨에 따라 셀프 리프레쉬에 따른 잡음 피크 문제를 개선하기 위한 또 다른 방법으로서, 각 뱅크의 리프레쉬 동작을 서로 다른 타이밍에서 실시하는 파일드 리프레쉬(piled refresh) 방식이 적용되게 되었다.
도 1은 각 뱅크를 리프레쉬 하기 위한 리프레쉬 신호를 생성하는 종래의 리프레쉬 신호 생성부의 구성도이다.
종래의 리프레쉬 신호 생성부는 뱅크0를 리프레쉬 하기 위한 리프레쉬 신호인 REF0가 인에이블 되고, 뱅크0의 뱅크 액티브 신호 BA<0>가 인에이블 되어 낸드게이트 NA01에 입력되면 일정 딜레이(101)를 거친 후 뱅크1을 리프레쉬하기 위한 신호인 REF1이 인에이블 되었다. 마찬가지로 뱅크1이 리프레쉬 되어 뱅크1이 엑티브되고 BA<1>이 인에이블 되어 낸드게이트 NA02에 입력되면 일정 딜레이(102)를 거친 후에 REF2가 인에이블 된다. 또한, BA<2>의 인에이블에 의해 REF3도 일정시간 딜레이(103)를 거친 후에 인에이블 된다. 참고로 딜레이 라인(101, 102, 103)은 약 10ns 정도의 딜레이값을 가지고 있다.
이렇게, REF0-딜레이(101)-REF1-딜레이(102)-REF2-딜레이(103)-REF3의 순서로 뱅크0,1,2,3이 순서로 인에이블 되는 동작을 4파일 리프레쉬라 한다.(파일드 리프레쉬(piled refresh)에서 4파일 모드의 동작) 도면에 도시된 리프레쉬 신호 생성부는 이러한 4파일 모드를 초기설정으로 가지고 있다.
노아게이트 NO01에 2파일 모드의 테스트모드 신호인 T2PILE이 인에이블 되어 입력되면 리프레쉬 신호 생성부는 2파일 모드로 동작한다. REF0의 인에이블과 동시에 REF2가 인에이블 되고, 일정시간 딜레이(101, 103) 후 REF1과 REF3이 인에이블 된다. 즉, REF0,2 동시 인에이블-딜레이(101, 103으로 각각 딜레이)-REF1,3 동시 인에이블이 된다.(파일드 리프레쉬에서 2파일 모드의 동작)
낸드게이트 NA04에 전체 리프레쉬 신호인 REFAL이 입력되면 REF0,1,2,3은 모두 동시에 리프레쉬 된다.
도 1의 하단부 좌측의 회로는 REFAL신호가 어떻게 만들어지는지를 보여주는 회로이다. 테스트모드 신호인 TREFAL 신호가 인에이블 되어 인버터I08에 입력되면 REFAL신호는 무조건 인에이블 되며, PASRB<0:3> 중 하나라도 논리'하이'로 떠도 REFAL신호는 인에이블 된다. 여기서 PASRB<0:3> 신호는 부분 리프레쉬(Partial Array Self Refresh)에 의해 해당 뱅크가 선택되었을 때 논리'로우'로 뜨는 신호이다. 따라서 부분 리프레쉬에 의해 전체 뱅크가 아닌 특정 뱅크들만이 선택되었을 때는 파일드 리프레쉬의 측면에서는 전체 리프레쉬가 이루어지고(리프레쉬 타이밍이 각 뱅크별로 동일하다는 의미임) 부분적으로 선택된 뱅크들만이 리프레쉬가 이루어진다.(후술하겠지만 각 뱅크의 리프레쉬 동작에서 실제 뱅크를 액티브시키게 되는 뱅크액티브(BA<0:3>)신호는, REF0,1,2,3 신호가 '하이'로 떠서 FACT<0:3> 신호를 '하이'로 뜨게 하고 PASRB<0:3>신호는 '로우'로 떠야 인에이블 된다.)
도 1의 하단부의 우측을 보면 각 뱅크의 리프레쉬 신호인 REF0,1,2,3이 인에이블 되면 각 뱅크의 리프레쉬에 의한 엑티브 신호인 FACT<0:3>이 인에이블 되는 것을 확인할 수 있다.
도 2는 리프레쉬 완료신호를 생성하는 종래의 리프레쉬 완료신호 생성부의 구성도이다.
리프레쉬 완료신호(RE_SRFEXIT)는 내부 로우 어드레스 스트로브 신호(iras, internal row address strobe)의 조합에 의해 생성된다. 내부 로우 어드레스 스트 로브 신호는 뱅크가 액티브되고 일정시간 후에 인에이블 된다. 즉, BA<0>가 인에이블 되고 일정시간이 지나면 iras<0>는 인에이블 된다.
그 동작을 보면 뱅크0,3의 로우 어드레스 스트로브 신호인 IRAS<0>, IRAS<3> 둘 중 하나만 인에이블 되어 노아게이트 NO04로 입력되면 리프레쉬 완료신호(RE_SRFEXIT)는 인에이블 된다. 이때 들어오는 리프레쉬 명령인 REF신호(이 신호는 리프레쉬 커맨드 신호로 각 뱅크를 리프레쉬 하기 위한 REF0,1,2,3과는 다르다.)는 '하이'상태를 유지하고 있어야 한다.
리프레쉬 완료신호(RE_SREFEXIT)는 IRAS<0>, IRAS<3>에 의해 생성되지만 그 생성되는 타이밍에는 두 가지가 있다. 전체 뱅크가 동시에 리프레쉬되는 전체리프레쉬 모드이어서, TREFAL신호가 인버터I10과 낸드게이트 NA11에 논리'하이'로 입력되면, iras<0>또는 iras<3>이 인에이블 된 후 딜레이라인 201의 딜레이만 거치고 리프레쉬 완료신호(RE_SRFEXIT)가 인에이블 된다. 하지만 전체리프레쉬 모드가 아니어서 TREFAL 신호가 논리'로우'의 레벨인 경우에는 딜레이라인 201과 202의 딜레이를 거친 후 리프레쉬 완료신호(RE_SREFEXIT)가 인에이블 된다. 이는 전체리프레쉬 모드이냐 아니냐에 따라 리프레쉬에 걸리는 시간이 다르기 때문이다. 참고로 딜레이라인 201의 딜레이는 20ns로 딜레이라인 202의 딜레이는 30ns로 설정될 수 있다.
참고로, 리프레쉬 완료신호(RE_SREFEXIT)는 셀프리프레쉬 상태를 알리는 신호인 SRF를 ‘로우’로 여기 시킨다. SRF신호의 역할에 대해 설명하면, CKE가 '로우'인 상태에서 SRF가 `하이`로 여기 되면, CLK/CKE/Command/ODT 버퍼(buffer)들이 디스에이블 되어 내부 클럭을 포함하여 커맨드를 발생하지 않게 됨으로써 전류 소모를 최소로 갖게 되는 동작을 진행하게 된다. 그런데, RE_SRFEXT이 `하이`로 되어 SRF를 `로우`로 여기 시키고, 외부에서는 CKE를 `하이`로 입력시키고 있다면, 모든 버퍼들이 정상동작을 하게 되면서, 내부 클럭과 커맨드들이 발생하게 되는 것이다.
도 2의 하단부는 리프레쉬 완료신호(RE_SREFEXIT)에 의해 각 뱅크의 프리차지 신호(PRE<0:3>)가 인에이블 되는 것을 나타낸 것이다. 리프레쉬 완료신호(RE_SREFEXIT)가 인에이블 되면 모든 뱅크의 프리차지 신호(PRE<0:3>)가 인에이블 되어 모든 뱅크를 프리차지(precharge) 시키게 된다.
도 3은 각 뱅크를 실제로 액티브시키기 위한 뱅크액티브 신호(BA)가 생성되는 과정을 설명하기 위한 도면이다.
도면은 뱅크 0의 뱅크 액티브신호 BA<0>의 생성하는 회로를 도시하고 있다.
BA<0> 신호가 인에이블 되기 위해서는 a노드의 전위가 논리'로우'가 되어 트랜지스터 P03을 턴온시켜야 한다. 리프레쉬와 관계되는 신호인 FACT<0>(리프레쉬에 의한 액티브 신호), PASRB<0>(부분 리프레쉬에서 해당 뱅크가 선택되었을 때 논리'로우'가 되는 신호)의 관점에서 보면, PASRB<0> 신호가 '로우'로 되어 트랜지스터 N03의 소스단에 전원이 공급되고, FACT<0> 신호가 '하이'로 되어야 트랜지스터 N03은 턴온되고 a노드의 전위가 '로우'가 된다.
정리하면, 리프레쉬시 해당 뱅크가 액티브되기 위해서는 FACT 신호는 '하이', PASRB 신호는 '로우'가 되어야 한다.
도면에 도시된 ACT<0>신호는 커맨드에 의해 들어오는 액티브 신호이고, ATPEP<0>신호는 뱅크 어드레스 정보를 담고 있는 신호인데, 리프레쉬시의 동작에 관여하는 신호는 아니다. 후술할 본 발명은 리프레쉬와 관계되는 발명이며 ACT<0>, ATPEP<0> 신호는 본 발명과 직접적인 관련은 없으므로 이에 대한 자세한 설명은 생략하기로 한다.
도 4는 DDR2 반도체 메모리장치의 부분 리프레쉬에 대한 규정을 나타낸 도면이다.
부분 리프레쉬(PASR: Partial Array Self Refresh)는 EMRS(2)의 A0,1,2에 의해 정의되는데, 도면의 표에는 4뱅크 반도체 메모리장치에서의 EMRS(2) 코드에 따라 선택되는 뱅크를 나타내고 있다.
앞서, 상술한 바와 같이 특정 뱅크가 선택되면 그 뱅크에 해당하는 PASRB 신호는 논리'로우'로 되어 부분 리프레쉬 동작을 수행하게 된다.
종래의 반도체 메모리장치는 부분 리프레쉬 동작으로, 전체 뱅크가 아닌 특정의 뱅크만 리프레쉬 되도록 선택되면, 선택되지 아니한 뱅크의 PASRB 신호가 논리'하이'로되고 도 1의 REFAL 신호를 인에이블 시켜 파일드 리프레쉬에 있어서 전체 리프레쉬 동작을 하게 된다.
즉, 부분 리프레쉬에 의해 뱅크 0,1이 선택되었다면, 뱅크 0,1이 동시에 리프레쉬가 될 뿐, 뱅크 0,1을 순차적으로 리프레쉬 하는 파일드 레프레쉬 동작은 불가능하게 된다. 다만 부분 리프레쉬 동작에서 전체 뱅크가 선택되었을 때만 파일드 리프레쉬 동작이 가능하다. 따라서 종래의 반도체 메모리장치는 부분 리프레쉬와 파일드 리프레쉬에 동시에 대응하는 스킴(scheme)을 가지고 있지 못하다는 문제점 이 있다.
또한, 종래의 스킴은 도 1의 하단의 REFAL신호를 발생시키는 회로가 없어서 PASRB신호가 REFAL신호를 인에이블 시키지 못한다고 하더라도 문제가 있다.(이 경우에는 낸드게이트 NA04에 TREPAL신호가 직접 입력될 것이다.)
예를 들어, 부분 리프레쉬에 의해 뱅크2,3만 선택되고 4파일 모드인 경우에는, 뱅크 1은 리프레쉬에서 제외되어 BA<1>이 인에이블 되지 못하고, BA<1>의 인에이블에 의해 활성화되는 REF2신호는 인에이블 되지 못해 뱅크2가 리프레쉬 하도록 선택되었지만 리프레쉬가 되지 못하는 것이다. 이때 물론 BA<2>도 인에이블 되지 못하기 때문에 REF3도 인에이블 되지 못하고 뱅크3이 리프레쉬 되지 않는다.
즉, 어떠한 경우라도 종래의 반도체 메모리장치는 파일드 리프레쉬와 부분 리프레쉬에 완벽히 대응하지 못한다는 문제점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 부분 리프레쉬(Partial Array Self Refresh) 동작과 파일드 리프레쉬(Piled Refresh) 동작에 완벽히 대응할 수 있는 반도체 메모리장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 메모리장치는, 부분 리프레쉬 방식과 파일드 리프레쉬 방식이 적용되며, 부분 리프레쉬 시에 임의의 어떠한 뱅크가 선택되더라도 항상 두 개의 뱅크 중 하나는 선택되는 메모리장치에 있어서, 리프레쉬 명령이 입력되면 자동적 순차적으로 각 뱅크를 리프레쉬 하기 위한 리프레쉬 신호를 인에이블 시키되, 상기 두 개의 뱅크는 중 하나 이상은 같이 선택되는 뱅크 중 가장 나중에 리프레쉬가 수행되게 하는 리프레쉬 신호 생성부; 및 상기 두 개의 뱅크의 리프레쉬 동작과 관련있는 신호의 조합에 의해 셀프리프레쉬 완료신호를 생성하는 리프레쉬 완료신호 생성부를 포함한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 5는 본 발명에 따른 반도체 메모리장치의 리프레쉬 신호 생성부의 일실시예 구성도이다.
본 발명의 리프레쉬 신호 생성부는, 리프레쉬 명령(REF)에 의해 자동적 순차적으로 각 뱅크를 리프레쉬 하기 위한 리프레쉬 신호(REF1,0,2,3)를 인에이블 시키되, 부분 리프레쉬 시에 항상 선택되는 두 개의 뱅크(뱅크0,3) 중 하나 이상은 같이 선택되는 뱅크 중 가장 나중에 리프레쉬가 수행되게 한다.
리프레쉬 신호 생성부는 리프레쉬 명령(REF)만 입력되면 다른 신호의 개입없이 자동으로 각 뱅크의 리프레쉬 신호(REF1,0,2,3)를 순차적으로 인에이블 시킨다. 이는 루프딜레이를 통하여 이루어지는데 첫번째 리프레쉬 신호(REF1)를 생성하고 루프딜레이를 통해 두번째 리프레쉬 신호(REF0) 다시 루프딜레이(loop delay)를 통 해 세번째 리프레쉬 신호(REF2)를 생성하는 방식을 가진다.
상세하게 노멀모드 즉 파일드 리프레쉬 측면에서 4파일 모드일 때는, T2PILE 신호와 TREFAL신호는 '로우'상태로 입력된다. 이때 리프레쉬 명령(REF)이 '하이'로 낸드게이트 NA13에 입력되면 리프레쉬 신호 REF1이 인에이블 된다. 이 과정에서 인버터 I12의 출력은 '하이'가 되고 이는 낸드게이트 NA14에 입력되어 딜레이(501)를 거친후 리프레쉬 신호 REF0를 인에이블 시키게 된다. 즉, 루프딜레이를 통해 그 다음 리프레쉬 신호를 인에이블 시키는 것이다. 마찬가지로 리프레쉬 신호 REF2,3 신호도 각각 딜레이(502, 503)를 거친 후에 순차적으로 인에이블 된다.
2파일 모드일때는 T2PILE신호가 '하이'로 입력된다. 따라서 '하이' 신호가 낸드게이트 NA18에 직접 입력되고 낸드게이트 NA18의 출력을 '로우'로 만든다. 이는 낸드게이트 NA22로 전달되어 리프레쉬 신호 REF2가 인에이블 되게 한다. 또한, 낸드게이트 NA18의 출력은 낸드게이트 NA19에도 입력되어 딜레이(503)를 거친 후에 리프레쉬 신호 REF3을 인에이블 시키게 된다.
2파일 모드에서의 REF1, REF0은 상술한 4파일 모드에서의 동작과 동일하게 인에이블 된다. 즉, T2PILE신호가 '하이'로 입력되는 2파일 모드의 경우에는, 리프레쉬 명령(REF)이 인에이블 되어 입력되면 REF1, REF2가 동시에 인에이블 되고, 일정 딜레이를 거친 후에 REF0, REF3이 동시에 인에이블 되게 된다.
4파일 모드에서는 TREFAL 신호가 '하이'로 입력된다. 따라서 리프레쉬 명령(REF)이 '하이'로 입력되면 낸드게이트 NA19의 출력은 '로우'가 되고, 이는 낸드게이트 NA20,21,22,23에 입력되어 모든 리프레쉬 신호 REF1,0,2,3을 동시에 인에이 블 시킨다.
본 발명의 리프레쉬 신호 생성부에는 종래의 리프레쉬 신호 생성부와는 다르게 TREFAL 신호가 직접적으로 입력된다.(도 1 하단 좌측의 회로가 없다.) 따라서 부분 리프레쉬에서 어떠한 뱅크가 선택되었는지 와는 관계없이 리프레쉬 명령(REF)만 입력되면 4파일 모드냐 2파일 모드이냐에 따라 모든 리프레쉬 신호(REF1,0,2,3)를 순차적으로 생성한다.
도 5의 하단을 보면, 리프레쉬 신호(REF0,1,2,3)는 종래와 마찬가지로 리프레쉬 시의 액티브 신호인 FACT<0:3>을 인에이블 시킨다.
종래기술에서 설명한데로 뱅크를 실제로 액티브시키게 되는 뱅크액티브 신호 BA<0:3>은 해당 뱅크의 FACT<0:3> 신호가 '하이'인 상태에서 부분 리프레쉬에 의해 해당 뱅크가 선택되어 PASRB<0:3> 신호가 '로우'상태를 유지해야 한다.
본 발명은 모든 뱅크의 리프레쉬 신호(REF1,0,2,3)를 파일드 리프레쉬 모드에 따라 생성해 모든 뱅크의 FACT<0:3>신호를 인에이블 시킨다. 그리고 부분 리프레쉬에 의해 선택된 뱅크만 PASRB<0:3> 신호가 '로우'로 떨어지기 때문에 결국에는 선택된 뱅크의 뱅크액티브 신호(BA<0:3>)만이 인에이블 되어 부분 리프레쉬 동작을 만족시킬 수 있게 된다.
본 발명은 파일드 리프레쉬 동작 및 부분 리프레쉬 동작에 완벽히 대응한다. 즉, 파일드 리프레쉬 측면에서 4파일 모드이며 부분 리프레쉬에 의해 뱅크0,1만 선택된 경우, 뱅크1의 리프레쉬 동작을 개시하고 얼마 후 뱅크0의 리프레쉬 동작을 하게 된다. 이는 뱅크0,1만을 리프레쉬하는 부분 리프레쉬 이면서도 뱅크1, 뱅크1 을 순차적으로 리프레쉬 하는 파일드 리프레쉬에도 대응되는 것이다. 이는 종래의 반도체 메모리장치에서는 부분 리프레쉬 시에는 부분 리프레쉬에서 선택된 뱅크를 동시에 리프레쉬 하는 것밖에 못했던 것과는 차이가 있다.
도면의 딜레이라인(501, 502, 503)의 딜레이양은 각 뱅크를 순차적으로 리프레쉬 시킬 때 리프레쉬 시점의 차이만큼의 딜레이를 갖게 설정하면 된다. 일예로 4뱅크를 사용하는 DDR2 반도체 메모리장치의 경우에는 10ns정도의 딜레이를 갖게 설정하면 된다.
본 발명의 리프레쉬 신호 생성부는 리프레쉬 신호의 발생순서를 REF1-REF0-REF2-REF3의 순서로 하고 있는데, 이는 리프레쉬 동작이 완료되었음을 나타내는 리프레쉬 완료신호(RE_SREFEXIT)의 생성 타이밍과 관련이 있다. 도 4에 도시된 부분 리프레쉬 규정에서 확인할 수 있듯이 어떠한 EMRS(2) 조합에 의해 뱅크가 선택되더라도 뱅크0과 뱅크3 둘 중에 하나는 반드시 선택이 되는 것을 확인할 수 있다. 따라서 뱅크0과 뱅크3 둘 중 하나는 가장 나중에 리프레쉬가 되게 하고 그 뱅크의 리프레쉬 동작과 관련있는 신호로 리프레쉬 완료신호(RE_SREFEXIT)를 생성하려는 것이다.
예를 들어, 4파일 모드에서 모든 뱅크가 선택된 경우에는 뱅크3이 가장 나중에 리프레쉬 되기 때문에 뱅크3과 관련있는 신호로 리프레쉬 완료신호(RE_SRFEXIT)를 생성할 수 있다. 또한, 4파일 모드에서 뱅크0,1만이 선택된 경우에는 뱅크0이 가장 나중에 리프레쉬 되기 때문에 뱅크0과 관련있는 신호로 리프레쉬 완료신호(RE_SRFEXIT)를 생성할 수 있는 것이다.
도 6은 본 발명에 따른 반도체 메모리장치의 리프레쉬 완료신호 생성부의 일실시예 구성도이다.
본 발명의 리프레쉬 완료신호 생성부는, 부분 리프레쉬 시에 임의의 어떠한 뱅크가 선택되더라도 항상 둘 중 하나는 선택되는 두 개의 뱅크의 리프레쉬 동작과 관련있는 신호의 조합에 의해 셀프리프레쉬 완료신호(RE_SRFEXIT)를 생성한다.
즉, 둘 중 하나의 뱅크는 어떠한 부분 리프레쉬의 경우라도 리프레쉬 동작을 하기 때문에 그 뱅크의 리프레쉬 동작과 관련있는 신호로 리프레쉬가 완료되었음을 나타내는 리프레쉬 완료신호(RE_SRFEXIT)를 생성하는 것이다. 여기서의 리프레쉬와 관련있는 신호로는 프리차지 신호(PRE) 또는 내부 로우 어드레스 신호(IRAS) 등이 될 수 있다.
도 6에 도시된 실시예에서는 4뱅크 반도체 메모리장치의 경우가 도시되어 있고, 이 경우에는 상기 두 개의 뱅크는 뱅크0,3이 된다. 또한, 상기 리프레쉬와 관련있는 신호로는 해당 뱅크가 액티브되고 일정시간 후에 인에이블 되는 내부 로우 어드레스 스트로브 신호(IRAS<0:3>)를 사용하고 있다.
리프레쉬 완료신호 생성부는, 두 개의 뱅크(뱅크0,3) 중 하나만이 리프레쉬 하도록 선택된 경우에는 그 뱅크의 내부 로우 어드레스 스트로브 신호(IRAS<0> 또또는 IRAS<3>)에 의해 셀프리프레쉬 완료신호(RE_SRFEXIT)를 생성하고, 두 개의 뱅크(뱅크0,3)가 모두 리프레쉬 되도록 설정된 경우에는 늦게 리프레쉬 되는 뱅크의 내부 로우 어드레스 스트로브 신호(IRAS<3>)에 의해 셀프리프레쉬 완료신호(RE_SRFEXIT)를 생성한다. 즉 부분리프레쉬에 의해 뱅크0,3중 뱅크0만이 리프레 쉬 되게 설정된 경우에는 IRAS<0>에 의해 셀프 리프리쉬 완료신호(RE_SRFEXIT)가 생성되고, 뱅크 3만이 리프레쉬 되게 설정된 경우에는 IRAS<3>에 의해 셀프리프레쉬 완료신호(RE_SRFEXIT)가 생성된다. 또한, 뱅크0,3이 모두 리프레쉬 되도록 설정된 경우에는 이중 늦게 리프레쉬 되는 뱅크는 뱅크3이므로 IRAS<3>에 의해 셀프리프레쉬 완료신호(RE_SRFEXIT)가 생성된다.
또한, 도 6에 도시된 셀프리프레쉬 완료신호 생성부는 각 뱅크의 내부 로우 어드레스 스트로브 신호(IRAS<0:3>)로 각 뱅크를 프리차지(precharge)하는 프리차지 신호(PRE<0:3>)를 생성하고 있다. 종래에는 도 2에 도시된 바와 같이, 셀프리프레쉬 완료신호(RE_SRFEXIT)를 생성하고 그 신호를 이용하여 모든 뱅크를 동시에 프리차지 시켰지만, 각 뱅크마다 리프레쉬 동작으로 액티브되는 시점이 다르기 때문에 각 뱅크의 로우 어드레스 스트로브 신호(IRAS<0:3>)를 이용해 각 뱅크의 프리차지 신호(PRE<0:3>)를 따로 생성되도록 한 것이다.
도면에 도시된 바와 같이, 셀프리프레쉬 완료신호 생성부는 각 뱅크의 내부 로우 어드레스 스트로브 신호(IRAS<0:3>)를 지연시켜 각 뱅크의 프리차지 신호(PRE<0:3>)를 만들기 위한 딜레이라인들(601, 602, 603, 604); 뱅크3의 내부 로우 어드레스 스트로브 신호(IRAS<3>)를 반전하여 입력받으며, 뱅크0의 내부 로우 어드레스 스트로브 신호(IRAS<0>)를 지연시켜 입력받는 제1낸드게이트(NA24); 상기 제1낸드게이트(NA24)의 출력을 반전하는 제1인버터(I21); 상기 인버터(I21)의 출력 및 뱅크3의 내부 로우 어드레스 스트로브 신호(IRAS<3>)를 입력받는 노아게이트(NO06); 상기 노아게이트(NO06)의 출력을 반전하는 제2인버터(I22); 상기 제2인 버터(I22)의 출력을 지연시키는 딜레이라인(606); 상기 딜레이라인(606)의 출력과 리프레쉬 커맨드를 입력받는 제2낸드게이트(NA25); 및 상기 제2낸드게이트(NA25)의 출력을 반전하여 셀프리프레쉬 완료신호(RE_SRFEXIT)를 출력하는 제3인버터(I23)를 포함하여 구성될 수 있다. 이렇게 구성된 회로의 동작은 상술한 설명과 동일하다.
물론, 셀프리프레쉬 완료신호(RE_SRFEXIT)는 종래와 마찬가지로 리프레쉬 커맨드(REF)가 논리'하이'로 되어있는 상태에서만 인에이블 된다.(NA25, I23)
지연라인(601,602,603,604)은 IRAS<0:3> 신호가 뜬 다음부터 액티브 동작에 충분한 시간을 확보하고 프리차지를 하기 위한 것인데, DDR2의 경우에는 약 20ns 정도의 딜레이값을 가지면 된다.
또한, 지연라인(605)은 IRAS<0>과 IRAS<3>의 인에이블 타이밍이 다르기 때문에 이를 맞춰주기 위한 것이다. 즉, 뱅크0은 리프레쉬 되고 뱅크3은 리프레쉬 되지 않을 경우 IRAS<0>은 '하이', IRAS<3> 은 '로우' 이어서 셀프리프레쉬 완료신호(RE_SRFEXIT)를 인에이블 시켜야 하는데 IRAS<0>은 IRAS<3>보다 먼저 인에이블 되므로 그 타이밍을 보정하기 위한 것이다. DDR2의 경우에는 그 값을 약 20ns정도로 설정해 주면 된다.
한편, 지연라인(606)은 리프레쉬가 완료되었음을 알리는 셀프리프레쉬 완료신호(RE_SRFEXIT)가 생성되기까지 리프레쉬 동작에 충분한 시간을 주기 위한 것인데, 마찬가지로 DDR2의 경우에는 그 값을 약 20ns정도로 설정해 주면 된다.
본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하 여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명에 따른 반도체 메모리장치는, 종래의 반도체 메모리장치와는 다르게 파일드 리프레쉬(Piled Refresh) 동작과 부분 리프레쉬(Partial Array Self Refresh) 동작에 완벽히 대응한다.
즉, 일부 뱅크만을 리프레쉬 시키는 부분 리프레쉬 동작을 하면서도 일부 뱅크의 리프레쉬 타이밍을 서로 다르게 하는 파일드 리프레쉬 동작이 가능하게 한다는 장점이 있다.

Claims (11)

  1. 부분 리프레쉬 방식과 파일드 리프레쉬 방식이 적용되며, 부분 리프레쉬 시에 임의의 어떠한 뱅크가 선택되더라도 항상 두 개의 뱅크 중 하나는 선택되는 메모리장치에 있어서,
    리프레쉬 명령이 입력되면 자동적 순차적으로 각 뱅크를 리프레쉬 하기 위한 리프레쉬 신호를 인에이블 시키되, 상기 두 개의 뱅크는 중 하나 이상은 같이 선택되는 뱅크 중 가장 나중에 리프레쉬가 수행되게 하는 리프레쉬 신호 생성부; 및
    상기 두 개의 뱅크의 리프레쉬 동작과 관련있는 신호의 조합에 의해 셀프리프레쉬 완료신호를 생성하는 리프레쉬 완료신호 생성부
    를 포함하는 반도체 메모리장치.
  2. 제 1항에 있어서,
    상기 리프레쉬 신호 생성부는,
    초기 설정으로는 각 뱅크의 리프레쉬 신호를 하나씩 순차적으로 발생하며,
    2파일 신호가 입력되면 각 뱅크의 리프레쉬 신호를 2개씩 순차적으로 발생하는데 이때 상기 두 개의 뱅크의 리프레쉬 신호는 마지막에 발생되며,
    전체 리프레쉬 신호가 입력되면 모든 뱅크의 리프레쉬 신호를 동시에 발생하는 것을 특징으로 하는 반도체 메모리장치.
  3. 제 1항에 있어서,
    상기 리프레쉬 신호 생성부는,
    상기 리프레쉬 명령이 입력되면 첫번째 리프레쉬 신호를 생성하고, 루프 딜레이를 이용하여 순차적으로 나머지 뱅크의 리프레쉬 신호를 생성하는 것을 특징으로 하는 반도체 메모리장치.
  4. 제 1항에 있어서,
    상기 메모리장치는,
    뱅크 0,1,2,3의 4개의 뱅크로 이루어지며,
    상기 두 개의 뱅크는 뱅크 0,3 이며,
    리프레쉬 신호는 뱅크 1,0,2,3의 순서로 발생되는 것을 특징으로 하는 반도체 메모리장치.
  5. 제 4항에 있어서,
    상기 리프레쉬 신호 생성부는,
    초기 설정으로는 뱅크 1,0,2,3의 순서로 리프레쉬 신호를 하나씩 발생시키며,
    2파일 신호가 입력되면 뱅크 1,2의 리프레쉬 신호를 동시에 발생시킨 후 뱅크 0,3의 리프레쉬 신호를 동시에 발생시키며,
    전체 리프레쉬 신호가 입력되면 뱅크 1,0,2,3의 리프레쉬 신호를 동시에 발생시키는 것을 특징으로 하는 반도체 메모리장치.
  6. 제 4항에 있어서,
    상기 리프레쉬 신호 생성부는,
    상기 리프레쉬 명령이 입력되면 뱅크 1의 리프레쉬 신호를 생성하고, 루프 딜레이를 이용하여 순차적으로 뱅크0, 뱅크2, 뱅크3의 리프레쉬 신호를 생성하는 것을 특징으로 하는 반도체 메모리장치.
  7. 제 1항에 있어서,
    상기 리프레쉬 리프레쉬 동작과 관련있는 신호는,
    내부 로우 어드레스 스트로브 신호인 것을 특징으로 하는 반도체 메모리장치.
  8. 제 7항에 있어서,
    상기 리프레쉬 완료신호 생성부는,
    각 뱅크의 내부 로우 어드레스 스트로브 신호에 의하여 각 뱅크를 프리차지 시키는 것을 특징으로 하는 반도체 메모리장치.
  9. 제 8항에 있어서,
    상기 리프레쉬 완료신호 생성부는,
    상기 두 개의 뱅크 중 하나만 리프레쉬 하도록 선택된 경우에는 그 뱅크의 내부 로우 어드레스 스트로브 신호에 의해 상기 셀프리프레쉬 완료신호를 생성하고,
    상기 두 개의 뱅크 모두가 리프레쉬 하도록 선택된 경우에는 늦게 리프레쉬 되는 뱅크의 내부 로우 어드레스 스트로브 신호에 의해 상기 셀프리프레쉬 완료신호를 생성하는 것을 특징으로 하는 반도체 메모리장치.
  10. 제 8항에 있어서,
    상기 리프레쉬 완료신호 생성부는,
    뱅크0,3중 뱅크0만 리프레쉬 하도록 선택된 경우에는 뱅크0의 내부 로우 어드레스 스트로브 신호에 의해 상기 셀프리프레쉬 완료신호를 생성하고,
    뱅크0,3이 모두 리프레쉬 하도록 선택된 경우에는 뱅크3의 로우 어드레스 스 트로브 신호에 의해 상기 셀프리프레쉬 완료신호를 생성하는 것을 특징으로 하는 반도체 메모리장치.
  11. 제 8항에 있어서,
    상기 리프레쉬 완료신호 생성부는,
    각 뱅크의 내부 로우 어드레스 스트로브 신호를 지연시켜 각 뱅크의 프리차지 신호를 만들기 위한 딜레이라인들;
    뱅크3의 내부 로우 어드레스 스트로브 신호를 반전하여 입력받으며, 뱅크0의 내부 로우 어드레스 스트로브 신호를 지연시켜 입력받는 제1낸드게이트;
    상기 제1낸드게이트의 출력을 반전하는 제1인버터;
    상기 인버터의 출력 및 뱅크3의 내부 로우 어드레스 스트로브 신호를 입력받는 노아게이트;
    상기 노아게이트의 출력을 반전하는 제2인버터;
    상기 제2인버터의 출력을 지연시키는 딜레이라인;
    상기 딜레이라인의 출력과 리프레쉬 커맨드를 입력받는 제2낸드게이트; 및
    상기 제2낸드게이트의 출력을 반전하여 셀프리프레쉬 완료신호(RE_SRFEXIT)를 출력하는 제3인버터
    를 포함하는 것을 특징으로 하는 반도체 메모리장치.
KR1020070020695A 2007-03-02 2007-03-02 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치. KR100858881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020695A KR100858881B1 (ko) 2007-03-02 2007-03-02 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020695A KR100858881B1 (ko) 2007-03-02 2007-03-02 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.

Publications (2)

Publication Number Publication Date
KR20080080693A true KR20080080693A (ko) 2008-09-05
KR100858881B1 KR100858881B1 (ko) 2008-09-17

Family

ID=40020818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020695A KR100858881B1 (ko) 2007-03-02 2007-03-02 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.

Country Status (1)

Country Link
KR (1) KR100858881B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988962B2 (en) 2012-02-06 2015-03-24 Samsung Electronics Co., Ltd. Refresh circuit of a semiconductor memory device and refresh control method of the semiconductor memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446695A (en) 1994-03-22 1995-08-29 International Business Machines Corporation Memory device with programmable self-refreshing and testing methods therefore
KR100238236B1 (ko) * 1997-03-31 2000-01-15 윤종용 반도체 메모리장치의 셀프 리프레쉬 방법
KR100425470B1 (ko) * 2001-11-06 2004-03-30 삼성전자주식회사 Ｄｒａｍ 장치에서 리프레쉬 동작시의 잡음 피크를감소시키기 위한 부분 리프레쉬 방법 및 부분 리프레쉬 회로
KR100506057B1 (ko) * 2002-07-15 2005-08-03 주식회사 하이닉스반도체 부분 어레이 셀프 리프레시를 수행하는 반도체 메모리 장치
JP2004259343A (ja) 2003-02-25 2004-09-16 Renesas Technology Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988962B2 (en) 2012-02-06 2015-03-24 Samsung Electronics Co., Ltd. Refresh circuit of a semiconductor memory device and refresh control method of the semiconductor memory device

Also Published As

Publication number Publication date
KR100858881B1 (ko) 2008-09-17

Similar Documents

Publication Publication Date Title
TWI646532B (zh) 記憶體裝置
JP4428319B2 (ja) 半導体記憶装置およびバンク・リフレッシュ方法
US20060268652A1 (en) Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
KR20220073856A (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US7154799B2 (en) Semiconductor memory with single cell and twin cell refreshing
KR102403340B1 (ko) 리프레쉬 제어 장치
KR100615413B1 (ko) 반도체 메모리
CN111816230B (zh) 半导体存储器件及其操作方法
JP2007141383A (ja) 半導体記憶装置
US6657920B2 (en) Circuit for generating internal address in semiconductor memory device
KR20150080261A (ko) 액티브 제어 장치 및 이를 포함하는 반도체 장치
US5790468A (en) Refresh counter for synchronous dynamic random access memory and method of testing the same
KR100894252B1 (ko) 반도체 메모리 장치 및 그의 동작 제어방법
US7254090B2 (en) Semiconductor memory device
JP2006092640A (ja) メモリ
JP4563694B2 (ja) 半導体メモリ装置及びワードライン駆動方法。
KR100405582B1 (ko) 동기형 반도체 기억 장치
KR100858881B1 (ko) 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.
US7668032B2 (en) Refresh operation of memory device
JP2009151903A (ja) 半導体記憶装置
US20210005246A1 (en) Semiconductor memory device and memory system
KR100695512B1 (ko) 반도체 메모리 장치
KR101020289B1 (ko) 셀프리프레쉬 테스트회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee