JP2021043907A - メモリシステム - Google Patents

Abstract

【課題】 温度が変化した場合にも不揮発性メモリへの高速アクセスを継続できるメモリシステムを実現する。【解決手段】 実施形態によれば、メモリシステムは、不揮発性メモリと、コントローラと、温度センサとを具備する。コントローラは、不揮発性メモリへのアクセスを制御するインタフェース回路を含む。温度センサは、メモリシステム内の温度を計測する。コントローラは、温度センサから第１温度を取得し、複数の温度にそれぞれ対応する複数のパラメータセットを含むパラメータ情報から第１温度に対応する第１パラメータセットを取得し、インタフェース回路に第１パラメータセットを設定するように構成される。【選択図】図１

Description

本発明の実施形態は、不揮発性メモリを備えるメモリシステムに関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。
このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、様々なコンピューティングデバイスのメインストレージとして使用されている。

ＮＡＮＤ型フラッシュメモリの動作の高速化に伴い、メモリコントローラ内の、ＮＡＮＤ型フラッシュメモリへのアクセスを制御するＮＡＮＤインタフェースの高速化も必要とされている。ＮＡＮＤインタフェースを高速化するための１つの方法として、ＮＡＮＤインタフェースのためのキャリブレーションやトレーニングを行う方法がある。

米国特許第８６９３２４６号明細書 米国特許出願公開第２０１９／００８０７３０号明細書 米国特許出願公開第２０１７／００８３２５９号明細書

このようなキャリブレーションやトレーニングは、ＳＳＤの使用環境が変化したことに応じて行われ得る。例えばＳＳＤの温度が変化した場合に、キャリブレーションやトレーニングが行われる。

しかし、ＳＳＤでキャリブレーションやトレーニングが行われた場合、ＮＡＮＤ型フラッシュメモリへの高速なアクセスを継続して行えない可能性がある。

実施形態の一つは、温度が変化した場合にも不揮発性メモリへの高速アクセスを継続できるメモリシステムを提供する。

実施形態によれば、メモリシステムは、不揮発性メモリと、コントローラと、温度センサとを具備する。コントローラは、不揮発性メモリへのアクセスを制御するインタフェース回路を含む。温度センサは、メモリシステム内の温度を計測する。コントローラは、温度センサから第１温度を取得し、複数の温度にそれぞれ対応する複数のパラメータセットを含むパラメータ情報から第１温度に対応する第１パラメータセットを取得し、インタフェース回路に第１パラメータセットを設定するように構成される。

第１実施形態に係るメモリシステムの構成例を示すブロック図。 同実施形態のメモリシステムのキャリブレーションに関する構成例を示すブロック図。 同実施形態のメモリシステムのキャリブレーションに関する別の構成例を示すブロック図。 同実施形態のメモリシステムのリードトレーニングに関する構成の例を示すブロック図。 同実施形態のメモリシステムにおけるＢｉｔ Ｓｋｅｗのリードトレーニングの例を示す図。 同実施形態のメモリシステムにおけるＣｅｎｔｅｒｉｎｇのリードトレーニングの例を示す図。 同実施形態のメモリシステムのライトトレーニングに関する構成の例を示すブロック図。 同実施形態のメモリシステムにおけるＢｉｔ Ｓｋｅｗのライトトレーニングの例を示す図。 同実施形態のメモリシステムにおけるＣｅｎｔｅｒｉｎｇのライトトレーニングの例を示す図。 同実施形態のメモリシステムにおいて用いられるＰＨＹパラメータテーブルの一構成例を示す図。 同実施形態のメモリシステムにおいて実行されるＰＨＹパラメータ設定処理の手順の例を示すフローチャート。 第２実施形態に係るメモリシステムにおいて用いられるＰＨＹパラメータテーブルの一構成例を示す図。 図１２のＰＨＹパラメータテーブルが更新される例を示す図。 同実施形態のメモリシステムにおいて実行されるＰＨＹパラメータ更新処理の手順の例を示すフローチャート。 第３実施形態に係るメモリシステムにおいて用いられるＰＨＹパラメータテーブルの一構成例を示す図。 図１５のＰＨＹパラメータテーブルが更新される例を示す図。 図１６のＰＨＹパラメータテーブルが更新される例を示す図。 同実施形態のメモリシステムにおいて実行されるＰＨＹパラメータ制御処理の手順の例を示すフローチャート。 同実施形態のメモリシステムにおいて実行されるＰＨＹパラメータ推測処理の手順の例を示すフローチャート。 同実施形態のメモリシステムにおいて実行されるＰＨＹパラメータ更新処理の手順の例を示すフローチャート。

以下、実施の形態について図面を参照して説明する。

（第１実施形態）
まず図１を参照して、第１実施形態に係るメモリシステムを含む情報処理システム１の構成を説明する。このメモリシステムは、ＮＡＮＤ型フラッシュメモリチップ５のような不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスであり、ストレージデバイスとも称される。このメモリシステムは、例えば、複数のＮＡＮＤ型フラッシュメモリチップ５を備えるソリッドステートドライブ（ＳＳＤ）３として実現されている。以下では、メモリシステム（すなわちストレージデバイス）がＳＳＤ３として実現される場合について例示する。また、複数のＮＡＮＤ型フラッシュメモリチップ５を総称して、ＮＡＮＤ型フラッシュメモリ５と称することがある。

情報処理システム１は、ホストデバイス２（以下、ホスト２とも称する）と、ＳＳＤ３とを含む。ホスト２は、大量且つ多様なデータをＳＳＤ３に保存するストレージサーバであってもよいし、パーソナルコンピュータであってもよい。

ＳＳＤ３は、ホスト２として機能する情報処理装置のストレージとして使用され得る。ＳＳＤ３は、この情報処理装置に内蔵されてもよいし、この情報処理装置にケーブルまたはネットワークを介して接続されてもよい。

ホスト２とＳＳＤ３とを接続するためのインタフェースは、ＳＣＳＩ、Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ）、ＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）、Ｓｅｒｉａｌ ＡＴＡ（ＳＡＴＡ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｆｉｂｒｅ ｃｈａｎｎｅｌ、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）等に準拠する。

ＳＳＤ３は、コントローラ４およびＮＡＮＤ型フラッシュメモリ５を備える。コントローラ４は、Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような回路によって実現され得る。

また、ＳＳＤ３は、揮発性メモリであるランダムアクセスメモリ（ＲＡＭ）、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）６を備えていてもよい。あるいは、スタティックランダムアクセスメモリ（ＳＲＡＭ）のようなＲＡＭがコントローラ４に内蔵されていてもよい。なお、ＤＲＡＭ６が、コントローラ４に内蔵されていてもよい。

ＤＲＡＭ６等のＲＡＭには、ＮＡＮＤ型フラッシュメモリ５からロードされるファームウェア（ＦＷ）２１の格納領域とＰＨＹパラメータテーブル２２のキャッシュ領域が設けられる。ＰＨＹパラメータテーブル２２で管理される情報は、コントローラ４とＮＡＮＤ型フラッシュメモリ５との間の信号伝送をＳＳＤ３の温度に応じて制御するために用いられるＰＨＹパラメータを含む制御情報である。例えば、ＰＨＹパラメータテーブル２２からＳＳＤ３の現在の温度に対応するＰＨＹパラメータが取得され、そのＰＨＹパラメータを用いて信号が伝送されるタイミングが調整される。なお、１つのチャネル（Ｃｈ）に複数のＮＡＮＤ型フラッシュメモリチップ５が接続される場合には、これら複数のＮＡＮＤ型フラッシュメモリチップ５にそれぞれ対応する複数のＰＨＹパラメータテーブル２２が用いられる。チャネルは、データ信号（ＤＱ）、データストローブ信号（ＤＱＳ）、およびリードイネーブル信号（ＲＥ）を少なくとも含む。ＰＨＹパラメータテーブル２２の詳細については、図１０を参照して後述する。

また、ＤＲＡＭ６等のＲＡＭには、ＮＡＮＤ型フラッシュメモリ５に書き込まれるデータや、ＮＡＮＤ型フラッシュメモリ５から読み出されたデータを一時的に格納するためのバッファ領域が設けられる。ＤＲＡＭ６等のＲＡＭには、論理物理アドレス変換テーブルとして機能するルックアップテーブル（ＬＵＴ）２３のキャッシュ領域が設けられてもよい。ＬＵＴ２３は、論理アドレス（例えば論理ブロックアドレス（ＬＢＡ））それぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間のマッピングを管理する。

ＮＡＮＤ型フラッシュメモリ５は複数のブロックＢ０〜Ｂｍ−１を含む。ブロックＢ０〜Ｂｍ−１の各々は複数のページ（ここでは、ページＰ０〜Ｐｎ−１）を含む。ブロックＢ０〜Ｂｍ−１はデータ消去動作の最小単位として機能する。ブロックは、「消去ブロック」、または「物理ブロック」と称されることもある。ページＰ０〜Ｐｎ−１の各々は、同一ワード線に接続された複数のメモリセルを含む。ページＰ０〜Ｐｎ−１は、データ書き込み動作およびデータ読み出し動作の単位である。なお、ワード線をデータ書き込み動作およびデータ読み出し動作の単位としてもよい。

各ブロックＢ０〜Ｂｍ−１に対するプログラム／イレーズサイクル数（Ｐ／Ｅサイクル数）には上限があり、最大Ｐ／Ｅサイクル数と称される。あるブロックの１回のＰ／Ｅサイクルは、このブロック内のすべてのメモリセルを消去状態にするための消去動作と、このブロックのページそれぞれにデータを書き込む書き込み動作とを含む。

ＮＡＮＤ型フラッシュメモリ５には、ＳＳＤ３の出荷前に、ＦＷ２１とＰＨＹパラメータテーブル２２とが格納されている。

コントローラ４は、Ｔｏｇｇｌｅ ＤＤＲ、Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ（ＯＮＦＩ）等のインタフェース規格に対応するＮＡＮＤインタフェース（ＮＡＮＤ Ｉ／Ｆ）１３を介して、ＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。ＮＡＮＤ Ｉ／Ｆ１３は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたＮＡＮＤ制御回路として機能する。

ＮＡＮＤ Ｉ／Ｆ１３は、複数のチャネル（Ｃｈ）を介して、複数のＮＡＮＤ型フラッシュメモリチップ５にそれぞれ接続されていてもよい。複数のＮＡＮＤ型フラッシュメモリチップ５が並列に駆動されることにより、ＮＡＮＤ型フラッシュメモリ全体に対するアクセスを広帯域化することができる。

ＮＡＮＤ Ｉ／Ｆ１３は、物理層の機能を実現するＮＡＮＤ ＰＨＹ１３１を含む。ＮＡＮＤ ＰＨＹ１３１は、１つ以上のコンポーネントを含む。各コンポーネントは、アナログ回路、アナログ素子等である。

ＮＡＮＤ ＰＨＹ１３１は、コントローラ４とＮＡＮＤ型フラッシュメモリ５との間の様々な信号の伝送を物理的に制御するインタフェース回路である。ＮＡＮＤ ＰＨＹ１３１は、例えば各信号が伝送されるタイミングを調整できる。より具体的には、ＮＡＮＤ ＰＨＹ１３１に含まれる１つ以上のコンポーネントに設定されるＰＨＹパラメータを変更することにより、各信号が伝送されるタイミングを調整できる。例えば、ＮＡＮＤ ＰＨＹ１３１に含まれる遅延素子に設定される遅延量を変更することにより、ある信号が伝送されるタイミングを遅延させることができる。

コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラとして機能する。

コントローラ４は、ホストインタフェース（ホストＩ／Ｆ）１１、ＣＰＵ１２、ＮＡＮＤ Ｉ／Ｆ１３、ＤＲＡＭインタフェース（ＤＲＡＭ Ｉ／Ｆ）１４、温度センサ１５等を含んでもよい。これらホストＩ／Ｆ１１、ＣＰＵ１２、ＮＡＮＤ Ｉ／Ｆ１３、ＤＲＡＭ Ｉ／Ｆ１４、および温度センサ１５は、バス１０を介して接続されていてもよい。

ホストＩ／Ｆ１１は、ホスト２から様々なコマンド、例えば、Ｉ／Ｏコマンド、各種制御コマンドを受信する回路として機能する。Ｉ／Ｏコマンドには、ライトコマンド、リードコマンド、が含まれ得る。制御コマンドには、アンマップコマンド（トリムコマンド）、フォーマットコマンドが含まれ得る。フォーマットコマンドは、ＳＳＤ３全体をアンマップするためのコマンドである。

ＤＲＡＭインタフェース１４は、ＤＲＡＭ６のアクセスを制御するように構成されたＤＲＡＭ制御回路として機能する。ＤＲＡＭ６の記憶領域は、ＦＷ２１、ＰＨＹパラメータテーブル２２、ＬＵＴ２３等を格納するための領域や、リード／ライトバッファとして利用されるバッファ領域に割り当てられる。

温度センサ１５はＳＳＤ３の温度を計測する。温度センサ１５は、例えば定期的にＳＳＤ３の温度を計測する。図１には温度センサ１５がコントローラ４内に設けられる例を示しているが、温度センサ１５はＳＳＤ３の内部に設けられるか、あるいはＳＳＤ３の表面に取り付けられていればよい。例えば、温度センサ１５はＮＡＮＤ型フラッシュメモリ５内に設けられていてもよい。温度センサ１５は計測した温度を、バス１０を介してコントローラ４内の各部に送出し得る。

ＣＰＵ１２は、ホストＩ／Ｆ１１、ＮＡＮＤ Ｉ／Ｆ１３、およびＤＲＡＭ Ｉ／Ｆ１４を制御するように構成されたプロセッサである。ＣＰＵ１２はＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされたＦＷ２１を実行することによって、様々な処理を行う。ＦＷ２１は、ＣＰＵ１２に様々な処理を実行させるための命令群を含む制御プログラムである。ＣＰＵ１２は、ホスト２からの様々なコマンドを処理するためのコマンド処理等を実行することができる。ＣＰＵ１２の動作は、ＣＰＵ１２によって実行される上述のＦＷ２１によって制御される。なお、コマンド処理の一部または全部は、コントローラ４内の専用ハードウェアによって実行されてもよい。

コントローラ４はさらに、ＮＡＮＤ ＰＨＹ１３１に設定されるＰＨＹパラメータセットを制御するための機能も有している。ＰＨＹパラメータセットは、ＮＡＮＤ ＰＨＹ１３１に含まれる１つ以上のコンポーネントにそれぞれ設定されるべき１つ以上のＰＨＹパラメータを含んでいる。つまり、ＮＡＮＤ ＰＨＹ１３１にＰＨＹパラメータセットを設定するとは、ＮＡＮＤ ＰＨＹ１３１に含まれる１つ以上のコンポーネントに１つ以上のＰＨＹパラメータをそれぞれ設定することを意味する。

ところで、ＮＡＮＤ型フラッシュメモリ５の動作の高速化に伴い、ＮＡＮＤ型フラッシュメモリ５へのアクセスを制御するＮＡＮＤ Ｉ／Ｆ１３の高速化が必要とされている。ＮＡＮＤ Ｉ／Ｆ１３を高速化する方法の１つとして、ＮＡＮＤ Ｉ／Ｆ１３の物理層の機能を実現するＮＡＮＤ ＰＨＹ１３１に、ＳＳＤ３の温度に適したＰＨＹパラメータセットを設定する方法がある。

ＮＡＮＤ ＰＨＹ１３１には、例えばＳＳＤ３の温度に応じて、ＮＡＮＤ ＰＨＹ１３１を介して信号が伝送されるタイミングを調整するための適切なＰＨＹパラメータセットが設定される。これにより、ＮＡＮＤ ＰＨＹ１３１を介して伝送される複数の信号間のタイミングを温度に応じて精密に調整でき、信号の品質を向上させることができる。

このようなＰＨＹパラメータセットは、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーションやトレーニングにより取得される。しかし、ＮＡＮＤ Ｉ／Ｆ１３をより高速に動作させるために、キャリブレーションやトレーニングが行われる頻度や設定されるべきＰＨＹパラメータの数が増大した場合、ＰＨＹパラメータセットの取得のために要する時間や消費電力量が増大する。そのため、ＳＳＤ３の温度が変化した場合に、ＰＨＹパラメータセットを取得するためのキャリブレーションやトレーニングによって、ＮＡＮＤ型フラッシュメモリ５への高速なアクセスを継続して行えない可能性がある。

そのため本実施形態では、ＳＳＤ３の出荷前にＮＡＮＤ型フラッシュメモリ５に格納された複数の温度に対応する複数のＰＨＹパラメータセットを用い、ＳＳＤ３の温度変化に応じて、ＮＡＮＤ ＰＨＹ１３１に設定されるＰＨＹパラメータセットを更新する。これにより、ＳＳＤ３の温度が変化した際にキャリブレーションやトレーニングを行うことなく、ＮＡＮＤ ＰＨＹ１３１に設定されるＰＨＹパラメータセットを更新できるので、ＮＡＮＤ型フラッシュメモリ５への高速なアクセスを継続して行うことができる。さらに、キャリブレーションやトレーニングを行わないことにより、ＳＳＤ３の消費電力量を低減できる。

なお、ＳＳＤ３の温度が変化した場合には、ＳＳＤ３の動作中にその温度が変化した場合だけでなく、ＳＳＤ３が起動または再起動された場合のような、新たにＳＳＤ３の温度が取得された場合も含まれ得る。起動に要する時間はＳＳＤ３全体の性能の指標として評価されるので、短縮されることが望ましい。本実施形態では、ＳＳＤ３が起動または再起動された場合にも、ＳＳＤ３の出荷前にＮＡＮＤ型フラッシュメモリ５に格納された複数の温度に対応する複数のＰＨＹパラメータセットを用いて、ＳＳＤ３の温度に応じたＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定することにより、ＮＡＮＤ型フラッシュメモリ５への高速なアクセスを迅速に開始できる。

ＮＡＮＤ型フラッシュメモリ５には、ＳＳＤ３の出荷前にＰＨＹパラメータテーブル２２が格納されている。ＰＨＹパラメータテーブル２２は、例えば複数の温度に対応する複数のＰＨＹパラメータセットを含む。この複数の温度は、ＳＳＤ３が動作可能な温度範囲内の特定の温度間隔毎の複数の温度である。温度範囲は、０℃から８０℃、−４０℃から１００℃等、使用が想定される環境に応じて設計されたＳＳＤ３が動作可能な温度範囲である。なお、ＳＳＤ３が動作可能な温度範囲は、余剰の温度範囲をさらに含めて設定されてもよい。例えば、ＳＳＤ３が動作可能な温度範囲が０℃から８０℃である場合、５℃の余剰の温度範囲を含めて−５℃から８５℃の温度範囲が設定される。ＮＡＮＤ型フラッシュメモリ５には、余剰の温度範囲を含むＳＳＤ３が動作可能な温度範囲に対応するＰＨＹパラメータテーブル２２が格納され得る。また、特定の温度間隔は、例えば１℃間隔であるが、２℃間隔や０．５℃間隔のような、いずれの温度間隔であってもよい。

ＰＨＹパラメータテーブル２２をＮＡＮＤ型フラッシュメモリ５に格納するために、出荷前のＳＳＤ３では、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーションとトレーニングの少なくとも一方（以下、キャリブレーション／トレーニングとも称する）が行われる。ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーションおよびトレーニングには、例えば、Ｄｅｌａｙ Ｃａｌｉｂｒａｔｉｏｎ、ＲＥのＩＯ Ｄｕｔｙ Ｃａｌｉｂｒａｔｉｏｎ、ＤＱＳのＩＯ Ｄｕｔｙ Ｃａｌｉｂｒａｔｉｏｎ、ＣｅｎｔｅｒｉｎｇのＲｅａｄ Ｔｒａｉｎｉｎｇ、Ｂｉｔ ＳｋｅｗのＲｅａｄ Ｔｒａｉｎｉｎｇ、ＣｅｎｔｅｒｉｎｇのＷｒｉｔｅ Ｔｒａｉｎｉｎｇ、およびＢｉｔ ＳｋｅｗのＷｒｉｔｅ Ｔｒａｉｎｉｎｇが含まれる。

図２から図６を参照して、これらキャリブレーションおよびトレーニングのいくつかの例を説明する。

図２は、Ｄｅｌａｙ Ｃａｌｉｂｒａｔｉｏｎに関連するＮＡＮＤ ＰＨＹ１３１内の構成例を示す。ＮＡＮＤ型フラッシュメモリ５へのデータ書き込みが行われる場合、あるいはＮＡＮＤ型フラッシュメモリ５からのデータ読み出しが行われる場合、ＤＱとＤＱＳとは位相を１／４周期ずらす必要がある。この位相ずれを生じさせるために、一般に、ＮＡＮＤ ＰＨＹ１３１内のキャリブレーション回路３１１とアナログ遅延素子３１２とが用いられる。

キャリブレーション回路３１１は、上記の位相ずれを生じさせるための遅延量を算出する演算部である。キャリブレーション回路３１１は、算出する遅延量の精度を維持するために、例えば常時動作する。

アナログ遅延素子３１２には、ＮＡＮＤ型フラッシュメモリ５へのデータ書き込み、またはＮＡＮＤ型フラッシュメモリ５からのデータ読み出しが行われる前に、キャリブレーション回路３１１によって算出された最新の遅延量が設定される。これにより、ＤＱとＤＱＳとの間に適切な位相ずれを生じさせることができる。

ＳＳＤ３の出荷前に、ＳＳＤ３が動作可能な温度範囲内の各温度において、上述したＤｅｌａｙ Ｃａｌｉｂｒａｔｉｏｎが行われる。これにより、ＤＱとＤＱＳの位相ずれのための各温度に応じた遅延量がＰＨＹパラメータセットとして含まれるＰＨＹパラメータテーブル２２を作成できる。

図３は、ＲＥのＩＯ Ｄｕｔｙ Ｃａｌｉｂｒａｔｉｏｎ、およびＤＱＳのＩＯ Ｄｕｔｙ Ｃａｌｉｂｒａｔｉｏｎに関連するＮＡＮＤ ＰＨＹ１３１内の構成例を示す。ＮＡＮＤ型フラッシュメモリ５へのデータ書き込みが行われる場合、ＤＱＳのＤｕｔｙサイクルを、５０％に近付けることが理想である。また、ＮＡＮＤ型フラッシュメモリ５からのデータ読み出しが行われる場合、ＲＥおよびＤＱＳのＤｕｔｙサイクルを、５０％に近付けることが理想である。例えば高速データ転送が行われる前に、ＲＥおよびＤＱＳのＤｕｔｙサイクルを、５０％に近付けるために、ＮＡＮＤ ＰＨＹ１３１内のサンプリングクロック生成器３２１、キャリブレーションシーケンサ３２２、位相検出器（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ：ＰＨＤ）３２３、Ｄｕｔｙサイクル調整モジュール（Ｄｕｔｙ Ｃｙｃｌｅ Ａｄｊｕｓｔｍｅｎｔ ｍｏｄｕｌｅ：ＤＣＡ）３２４、およびＮＡＮＤ入出力部（ＮＡＮＤ Ｉ／Ｏ）３２５が用いられる。

サンプリングクロック生成器３２１はサンプリングクロック信号を生成する。ＰＨＤ３２３は、入力される信号間の位相差を検出する。

キャリブレーションシーケンサ３２２は、ＲＥおよびＤＱＳのＤｕｔｙサイクルを、５０％に近付けるためのＤｕｔｙ設定値を算出する演算部である。キャリブレーションシーケンサ３２２は、あるＤｕｔｙ設定値をＤＣＡ３２４に設定してＮＡＮＤ Ｉ／Ｏ３２５から得られた信号と、サンプリングクロック信号との位相差を用いて、適切なＤｕｔｙ設定値を算出する。

ＳＳＤ３の出荷前に、ＳＳＤ３が動作可能な温度範囲内の各温度において、上述したＲＥのＩＯ Ｄｕｔｙ Ｃａｌｉｂｒａｔｉｏｎ、およびＤＱＳのＩＯ Ｄｕｔｙ Ｃａｌｉｂｒａｔｉｏｎが行われる。これにより、ＲＥおよびＤＱＳのＤｕｔｙ設定値がＰＨＹパラメータセットとして含まれるＰＨＹパラメータテーブル２２を作成できる。

図４は、リードトレーニングに関連するＮＡＮＤ ＰＨＹ１３１内の構成例を示す。リードトレーニングでは、例えば、入出力部（Ｉ／Ｏ ｆｏｒ ＤＱＳ）３３０および入出力部（Ｉ／Ｏ ｆｏｒ ＤＱ）３３１を介したＤＱＳと８ビットのＤＱ［０］〜ＤＱ［７］のトレーニングが行われ、そのトレーニング結果に基づいて、ＤＱＳおよび８ビットのＤＱ［０］〜ＤＱ［７］にそれぞれ対応する遅延素子３３２に設定される遅延量が調整される。これにより、ＤＱＳおよびＤＱ［０］〜ＤＱ［７］の伝送タイミングを調整できる。

図５は、Ｂｉｔ Ｓｋｅｗのリードトレーニングによって８ビットのＤＱ［０］〜ＤＱ［７］の伝送タイミングが調整される例を示す。以下では、ＤＱＳの値が変化する位置をＤＱＳのエッジと称する。また、図５ではＤＱ［０］に含まれる、データを取得可能なデータ区間４５とデータを取得できない遷移区間４６との一例を示している。ＤＱ［０］は、複数のデータ区間４５と複数の遷移区間４６とを含んでいる。同様に、ＤＱ［１］〜ＤＱ［７］の各々は、複数のデータ区間４５と複数の遷移区間４６とを含んでいる。ＤＱ［０］〜ＤＱ［７］に含まれる各データ区間４５の端部をＤＱのエッジと称する。

図５に示すように、ＤＱＳのエッジに基づく各区間４１１，４１２において、Ｂｉｔ Ｓｋｅｗのトレーニングが行われる前のＤＱ［０］〜ＤＱ［７］のエッジは揃っていない。そのため、ＤＱ［０］〜ＤＱ［７］のデータ区間４５が重なっている部分に相当するＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ４２１，４２２が狭い。

一方、Ｂｉｔ Ｓｋｅｗのリードトレーニングが行われた後のＤＱ［０］〜ＤＱ［７］は、ＤＱＳのエッジに基づく各区間４３１，４３２において、ＮＡＮＤ型フラッシュメモリ５との通信に応じて各ビットに対応する遅延素子３３２に適切な遅延量が設定されたことにより、各ＤＱのエッジが揃っている。これにより、ＤＱＳの各区間４３１，４３２において、広いＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ４４１，４４２が得られている。

図６は、ＣｅｎｔｅｒｉｎｇのリードトレーニングによってＤＱＳの伝送タイミングが調整される例を示す。図６に示す例では、Ｂｉｔ Ｓｋｅｗのリードトレーニングが行われた後のＤＱ［０］〜ＤＱ［７］（すなわちエッジが揃えられたＤＱ［０］〜ＤＱ［７］）に対してＣｅｎｔｅｒｉｎｇのリードトレーニングが行われることを想定している。このため、図６は、ＤＱ［０］〜ＤＱ［７］のうちの任意の１つをＤＱとして図示している。

ＤＱに含まれるデータは、ＤＱの遷移区間４６から離れた位置でサンプリング（キャプチャ）されることにより、安定して取得できる。そのため、ＤＱＳのエッジ４３１Ｅ，４３２Ｅ（すなわちサンプリングタイム）がＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ４２１，４２２の中心と一致するように、ＤＱＳをＤＱに対して遅延させる必要がある。

Ｃｅｎｔｅｒｉｎｇのリードトレーニングが行われた場合、ＮＡＮＤ型フラッシュメモリ５との通信に応じてＤＱＳに対応する遅延素子３３２に適切な遅延量が設定される。これにより、遅延されたＤＱＳ（Ｄｅｌａｙｅｄ ＤＱＳ）のエッジ４３１Ｅ，４３２ＥはＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ４４１，４４２の中心４４１Ｃ，４４２Ｃとそれぞれ一致する。

ＳＳＤ３の出荷前に、ＳＳＤ３が動作可能な温度範囲内の各温度において、上述したＢｉｔ Ｓｋｅｗのリードトレーニング、およびＣｅｎｔｅｒｉｎｇのリードトレーニングが行われる。これにより、ＤＱＳおよびＤＱ［０］〜ＤＱ［７］にそれぞれ対応する遅延素子３３２に設定されるべき遅延量が算出される。したがって、各温度に対応する遅延素子３３２の遅延量がＰＨＹパラメータセットとして含まれるＰＨＹパラメータテーブル２２を作成できる。

図７は、ライトトレーニングに関連するＮＡＮＤ ＰＨＹ１３１内の構成例を示す。ライトトレーニングでは、例えば、入出力部（Ｉ／Ｏ ｆｏｒ ＤＱＳ）３３０および入出力部（Ｉ／Ｏ ｆｏｒ ＤＱ）３３１を介した８ビットのＤＱ［０］〜ＤＱ［７］のライトトレーニングが行われ、そのトレーニング結果に基づいて、ＤＱＳおよび８ビットのＤＱ［０］〜ＤＱ［７］にそれぞれ対応する遅延素子３３３に設定される遅延量が調整される。これにより、ＤＱＳおよびＤＱ［０］〜ＤＱ［７］の伝送タイミングを調整できる。

図８は、Ｂｉｔ Ｓｋｅｗのライトトレーニングによって８ビットのＤＱ［０］〜ＤＱ［７］の伝送タイミングが調整される例を示す。ＤＱ［０］は、複数のデータ区間５５と複数の遷移区間５６とを含んでいる。同様に、ＤＱ［１］〜ＤＱ［７］の各々は、複数のデータ区間５５と複数の遷移区間５６とを含んでいる。

図８に示すように、Ｂｉｔ Ｓｋｅｗのライトトレーニングが行われる前のＤＱ［０］〜ＤＱ［７］のエッジは揃っていない。そのため、ＤＱ［０］〜ＤＱ［７］のデータ区間５５が重なっている部分に相当するＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５２１，５２２が狭い。なお、Ｖａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５２１の決定に用いられるＤＱ［０］〜ＤＱ［７］の各データ区間５５は、ＤＱＳのエッジ５１１Ｅに対応する時刻を含む区間である。また、Ｖａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５２２の決定に用いられるＤＱ［０］〜ＤＱ［７］の各データ区間５５は、ＤＱＳのエッジ５１２Ｅに対応する時刻を含む区間である。

一方、Ｂｉｔ Ｓｋｅｗのライトトレーニングが行われた後のＤＱ［０］〜ＤＱ［７］は、ＮＡＮＤ型フラッシュメモリ５との通信に応じて各ビットに対応する遅延素子３３３に適切な遅延量が設定されたことにより、各ＤＱのエッジが揃っている。これにより、広いＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５４１，５４２が得られている。なお、Ｖａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５４１の決定に用いられるＤＱ［０］〜ＤＱ［７］の各データ区間５５は、ＤＱＳのエッジ５３１Ｅに対応する時刻を含む区間である。また、Ｖａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５４２の決定に用いられるＤＱ［０］〜ＤＱ［７］の各データ区間５５は、ＤＱＳのエッジ５３２Ｅに対応する時刻を含む区間である。

図９は、ＣｅｎｔｅｒｉｎｇのライトトレーニングによってＤＱＳの伝送タイミングが調整される例を示す。図９に示す例では、Ｂｉｔ Ｓｋｅｗのライトトレーニングが行われた後のＤＱ［０］〜ＤＱ［７］（すなわちエッジが揃えられたＤＱ［０］〜ＤＱ［７］）に対してＣｅｎｔｅｒｉｎｇのライトトレーニングが行われることを想定している。このため、図９は、ＤＱ［０］〜ＤＱ［７］のうちの任意の１つをＤＱとして図示している。

ＤＱに含まれるデータは、ＤＱの遷移区間５６から離れた位置でサンプリング（キャプチャ）されることにより、安定して取得できる。そのため、ＤＱＳのエッジ５３１Ｅ，５３２Ｅ（すなわちサンプリングタイム）がＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５２１，５２２の中心と一致するように、ＤＱＳをＤＱに対して遅延させる必要がある。

Ｃｅｎｔｅｒｉｎｇのライトトレーニングが行われた場合、ＮＡＮＤ型フラッシュメモリ５との通信に応じてＤＱＳに対応する遅延素子３３３に適切な遅延量が設定される。これにより、ＤＱ［０］〜ＤＱ［７］に基づくＶａｌｉｄ Ｄａｔａ Ｗｉｎｄｏｗ５４１，５４２の中心５４１Ｃ，５４２Ｃは、遅延されたＤＱＳのエッジ５３１Ｅ，５３２Ｅとそれぞれ一致する。

ＳＳＤ３の出荷前に、ＳＳＤ３が動作可能な温度範囲内の各温度において、上述したＢｉｔ Ｓｋｅｗのライトトレーニング、およびＣｅｎｔｅｒｉｎｇのライトトレーニングが行われる。これにより、ＤＱＳおよびＤＱ［０］〜ＤＱ［７］にそれぞれ対応する遅延素子３３３に設定されるべき遅延量が算出される。したがって、各温度に対応する遅延素子３３３の遅延量がＰＨＹパラメータセットとして含まれるＰＨＹパラメータテーブル２２を作成できる。

以上のようなキャリブレーション／トレーニングが、ＳＳＤ３の出荷前に、ＳＳＤ３を複数の温度にそれぞれ設定して行われることにより、キャリブレーション／トレーニング結果に基づくＰＨＹパラメータセットを含むＰＨＹパラメータテーブル２２を作成できる。ＰＨＹパラメータテーブル２２は、ＳＳＤ３内のＮＡＮＤ型フラッシュメモリ５に格納される。

なお、上述したキャリブレーション／トレーニングの例の代わりに、あるいはこれらの例に加えて、ＮＡＮＤ ＰＨＹ１３１のための種々のキャリブレーション／トレーニングが行われ得る。つまり、ＮＡＮＤ ＰＨＹ１３１に含まれるコンポーネントに設定されるべきＰＨＹパラメータが取得されるならば、どのようなキャリブレーション／トレーニングが行われてもよい。

図１に戻る。ＣＰＵ１２は、例えばリード制御部１２１、ライト制御部１２２、およびＰＨＹパラメータ制御部１２３として機能し得る。これら各部１２１、１２２、１２３は、例えば、ＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされたＦＷ２１をＣＰＵ１２が実行することにより実現される。

リード制御部１２１は、論理アドレスに対応するＬＵＴ２３のエントリに基づいて、論理アドレスに対応する物理アドレスを求め、ＮＡＮＤ型フラッシュメモリ５からリードコマンドに応じたデータを読み出す。

ライト制御部１２２は、ライトコマンドとともにホスト２から受信されたユーザデータを、ＤＲＡＭ６上のライトバッファに蓄積する。また、ライト制御部１２２は、このライトコマンドよってユーザデータをある論理アドレスに書き込むことが要求されている場合、このユーザデータが書き込まれるべき物理アドレスを決定する。そして、ライト制御部１２２は、そのユーザデータを、決定された物理アドレスに対応するブロックおよびページに書き込むことをＮＡＮＤ型フラッシュメモリ５に要求する。より具体的には、ライト制御部１２２は、ＮＡＮＤ型フラッシュメモリ５に、物理アドレスを示す情報（例えばブロックおよびページ）と、ユーザデータとを送出する。

次いで、ライト制御部１２２は、ＮＡＮＤ型フラッシュメモリ５にプログラムを指示する。すなわち、ライト制御部１２２は、ＮＡＮＤ型フラッシュメモリ５にプログラムコマンドを送ることにより、ＮＡＮＤ型フラッシュメモリ５に対して、送出されたユーザデータを書き込み先のブロックおよびページにプログラムさせる。

ＮＡＮＤ型フラッシュメモリ５は複数のブロックを含んでいる。ブロックは、有効データを格納しているブロック（アクティブブロック）と、有効データを格納しておらず、イレーズ処理を経ることで新たなデータの書き込みに利用可能なブロック（フリーブロック）とに大別される。１つ以上のフリーブロックから１つのブロックが選択され、イレーズ処理を経ることで、書き込み先ブロックとして割り当てられる。書き込み先ブロックは、有効データを格納し得る。

また、ライト制御部１２２は、ライトバッファ内の、送出されたユーザデータが蓄積されていた領域を解放する。ライト制御部１２２は、論理アドレスと物理アドレスとをマッピングする。このマッピングは、ＬＵＴ２３のエントリに記録される。

ＰＨＹパラメータ制御部１２３は、ＳＳＤ３が起動されたことに応じ、ＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にＰＨＹパラメータテーブル２２をロードする。

また、ＰＨＹパラメータ制御部１２３は温度センサ１５によって計測されたＳＳＤ３の現在の温度を取得し、ＰＨＹパラメータテーブル２２からこの温度に対応するＰＨＹパラメータセットを取得する。そして、ＰＨＹパラメータ制御部１２３は取得されたＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定する。より具体的には、ＰＨＹパラメータ制御部１２３は、ＮＡＮＤ ＰＨＹ１３１に含まれる１つ以上のコンポーネントに、取得されたＰＨＹパラメータセットに含まれる１つ以上のＰＨＹパラメータをそれぞれ設定する。

さらにＰＨＹパラメータ制御部１２３は、温度センサ１５から取得された温度が変化した場合、例えば温度センサ１５から取得された新たな現在の温度と、その直前に取得された温度とが、閾値以上異なっている場合、ＰＨＹパラメータテーブル２２から新たな現在の温度に対応するＰＨＹパラメータセットを取得し、ＮＡＮＤ ＰＨＹ１３１に設定する。上述した通り、ＰＨＹパラメータテーブル２２は、例えば複数の温度に対応する複数のＰＨＹパラメータセットを含んでいる。ＰＨＹパラメータ制御部１２３は、温度センサ１５から取得された新たな現在の温度に最も近いＰＨＹパラメータテーブル２２内の第１温度と、その直前に取得された温度に最も近いＰＨＹパラメータテーブル２２内の第２温度とが異なる場合、ＰＨＹパラメータテーブル２２から第１温度に対応するＰＨＹパラメータセットを取得し、ＮＡＮＤ ＰＨＹ１３１に設定する。つまり、ＮＡＮＤ ＰＨＹ１３１に含まれる１つ以上のコンポーネントにそれぞれ設定されている１つ以上のＰＨＹパラメータが、新たな現在の温度に対応するＰＨＹパラメータセットに含まれる１つ以上のＰＨＹパラメータでそれぞれ更新される。

以上の構成により、ＮＡＮＤ型フラッシュメモリ５にアクセスするリード制御部１２１、ライト制御部１２２等の各部は、ＳＳＤ３の現在の温度に適したＰＨＹパラメータセットが設定されたＮＡＮＤ ＰＨＹ１３１を介して、ＮＡＮＤ型フラッシュメモリ５にアクセスする。これにより、ＮＡＮＤ ＰＨＹ１３１を介して伝送される複数の信号間のタイミングが、ＳＳＤ３の現在の温度に応じて精密に調整されるので、リード制御部１２１やライト制御部１２２による動作に応じて送受信される信号の品質が向上する。なお、リード制御部１２１およびライト制御部１２２以外の様々な制御部によるＮＡＮＤ ＰＨＹ１３１を介したＮＡＮＤ型フラッシュメモリ５へのアクセスにおいても、同様の効果を得ることができる。

また上述した通り、ＳＳＤ３の出荷前にＮＡＮＤ型フラッシュメモリ５に格納された複数の温度に対応する複数のＰＨＹパラメータセットを含むＰＨＹパラメータテーブル２２を用いて、ＳＳＤ３の温度変化に応じて、ＮＡＮＤ ＰＨＹ１３１に設定されているＰＨＹパラメータセットが更新される。これにより、ＳＳＤ３の温度が変化した際に、キャリブレーションやトレーニングを行うことなく、ＮＡＮＤ ＰＨＹ１３１に設定されるＰＨＹパラメータセットを更新できるので、ＮＡＮＤ型フラッシュメモリ５に継続してアクセスできる。つまり、ＳＳＤ３の温度が変化した場合に、キャリブレーションやトレーニングを行うためにＮＡＮＤ型フラッシュメモリ５へのアクセスを停止させることなく、ＳＳＤ３の出荷前に格納されたＰＨＹパラメータテーブル２２を用いて、ＮＡＮＤ ＰＨＹ１３１に設定されるＰＨＹパラメータセットを迅速に更新できる。また、ＳＳＤ３でキャリブレーションやトレーニングを行う必要がないので、ＰＨＹパラメータセットの更新に関わるＳＳＤ３のリソースへの影響や消費電力を低減できる。

図１０はＰＨＹパラメータテーブル２２の一構成例を示す。ＰＨＹパラメータテーブル２２は、例えばＳＳＤ３の出荷前に行われたキャリブレーション／トレーニングの結果に基づいて作成され、ＮＡＮＤ型フラッシュメモリ５に格納される。したがって、出荷時のＳＳＤ３のＮＡＮＤ型フラッシュメモリ５には、ＰＨＹパラメータテーブル２２が格納されている。

ＰＨＹパラメータテーブル２２は複数のレコードを含む。これら複数のレコードは、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度に対応する。各レコードは、例えば温度フィールドとＰＨＹパラメータセットフィールドとを含む。

ある温度に対応するレコードにおいて、温度フィールドはその温度を示す。ＰＨＹパラメータセットフィールドは、ＳＳＤ３が（すなわち温度センサ１５を用いて計測された温度が）、その温度である場合にＮＡＮＤ ＰＨＹ１３１に設定されるべきＰＨＹパラメータセットを示す。ＰＨＹパラメータセットは１つ以上のＰＨＹパラメータを含む。１つ以上のＰＨＹパラメータは、ＮＡＮＤ ＰＨＹ１３１の１つ以上のコンポーネント（回路、素子等）にそれぞれ設定され得る。１つ以上のＰＨＹパラメータは、リードに関するＰＨＹパラメータとライトに関するＰＨＹパラメータとを含み得る。

図１０に示す例では、ＰＨＹパラメータテーブル２２は０℃から８０℃までの温度範囲に含まれる１℃間隔の複数の温度に対応する８１個のレコードを含んでいる。０℃に対応するレコードには、ＳＳＤ３が０℃である場合にＮＡＮＤ ＰＨＹ１３１に設定されるべきＰＨＹパラメータセットＰ０が含まれている。１℃に対応するレコードには、ＳＳＤ３が１℃である場合にＮＡＮＤ ＰＨＹ１３１に設定されるべきＰＨＹパラメータセットＰ１が含まれている。後続する各温度に対応するレコードにも、同様にして、ＳＳＤ３がその温度である場合にＮＡＮＤ ＰＨＹ１３１に設定されるべきＰＨＹパラメータセットが含まれている。

コントローラ４はＰＨＹパラメータテーブル２２を参照することにより、ＳＳＤ３の現在の温度に適したＰＨＹパラメータセットを取得できる。

なお、ＳＳＤ３は各温度に対応するＰＨＹパラメータセットを含むＰＨＹパラメータテーブル２２の代わりに、各温度に対応する１つ以上のＰＨＹパラメータをそれぞれ含む１つ以上のＰＨＹパラメータテーブルを用いてもよい。この場合、コントローラ４は、これら１つ以上のＰＨＹパラメータテーブルから、ＳＳＤ３の現在の温度に適したＰＨＹパラメータをそれぞれ取得する。

図１１のフローチャートを参照して、コントローラ４によって実行されるＰＨＹパラメータ設定処理の手順の例を説明する。

まずコントローラ４は、ＳＳＤ３が電源オンまたは再起動されたかどうかを判定する（ステップＳ１０１）。ＳＳＤ３が電源オンも再起動もされていない場合（ステップＳ１０１のＮＯ）、ステップ１０１に戻り、ＳＳＤ３が電源オンまたは再起動されたかどうかが再度判定される。

ＳＳＤ３が電源オンまたは再起動された場合（ステップＳ１０１のＹＥＳ）、コントローラ４はＬｏｗ ｓｐｅｅｄ ｓｅｔｔｉｎｇを行う（ステップＳ１０２）。つまり、コントローラ４はＳＳＤ３内の各部が低速で動作するための設定を行う。そして、コントローラ４はＮＡＮＤ型フラッシュメモリ５へのアクセスを開始するための初期化を行う（ステップＳ１０３）。この初期化において、コントローラ４は、例えばＮＡＮＤ型フラッシュメモリ５を起動し、各種の設定をリセットする。

次いで、コントローラ４はＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６に、ＦＷ２１とＰＨＹパラメータテーブル２２とをロードする（ステップＳ１０４）。図１０を参照して上述した通り、ＰＨＹパラメータテーブル２２は、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度にそれぞれ対応する複数のＰＨＹパラメータセットを含んでいる。

そして、コントローラ４はＨｉｇｈ ｓｐｅｅｄ ｓｅｔｔｉｎｇを行う（ステップＳ１０５）。つまり、コントローラ４はＳＳＤ３内の各部が高速で動作するための設定（例えばコントローラ４およびＮＡＮＤ型フラッシュメモリ５のモード切替）を行う。これにより、ＳＳＤ３内の各部はＬｏｗ ｓｐｅｅｄ ｓｅｔｔｉｎｇが行われている場合よりも高速に動作できる。なお、Ｈｉｇｈ ｓｐｅｅｄ ｓｅｔｔｉｎｇには、ＰＨＹパラメータセットの設定は含まれていない。

次いで、コントローラ４は温度センサ１５を用いてＳＳＤ３の現在の温度を取得する（ステップＳ１０６）。コントローラ４は、現在の温度がＳＳＤ３の動作可能な温度範囲内であるか否かを判定する（ステップＳ１０７）。現在の温度がＳＳＤ３の動作可能な温度範囲内である場合（ステップＳ１０７のＹＥＳ）、コントローラ４は閾値以上の温度変化があったか否かを判定する（ステップＳ１０８）。コントローラ４は、例えば、取得した現在の温度がその直前に取得した温度から閾値以上変化しているか否かを判定する。なお、取得した現在の温度が電源オンまたは再起動されてから最初に取得した温度であるならば、コントローラ４は、取得した現在の温度に関わらず温度変化があったと判断してもよい。温度変化がない場合（ステップＳ１０８のＮＯ）、ステップＳ１０６に戻り、温度変化の監視が続行される。

一方、温度変化があった場合（ステップＳ１０８のＹＥＳ）、コントローラ４はＰＨＹパラメータテーブル２２から現在の温度に対応するＰＨＹパラメータセットを取得する（ステップＳ１０９）。コントローラ４は取得したＰＨＹパラメータセットを、ＮＡＮＤ Ｉ／Ｆ１３内の物理層の機能を実現するＮＡＮＤ ＰＨＹ１３１に設定する（ステップＳ１１０）。より詳しくは、コントローラ４は取得したＰＨＹパラメータセットに含まれる１つ以上のＰＨＹパラメータを、ＮＡＮＤ ＰＨＹ１３１に含まれる１つ以上のコンポーネントにそれぞれ設定する。

コントローラ４は、ステップＳ１０９でＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定した後、ステップＳ１０６に戻る。これにより、メモリシステム３内の温度変化に応じて適切なＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定できる。

現在の温度がＳＳＤ３の動作可能な温度範囲外である場合（ステップＳ１０７のＮＯ）、コントローラ４は、ＮＡＮＤ型フラッシュメモリ５に対する入出力処理を中断し、ＳＳＤ３の現在の温度が、ＳＳＤ３が動作可能な温度範囲を超えていることを、ホスト２に通知し（ステップＳ１１１）、ＰＨＹパラメータ設定処理を終了する。

以上により、ＳＳＤ３の温度が変化した場合にも、現在の温度に応じた適切なＰＨＹパラメータセットがＮＡＮＤ ＰＨＹ１３１に設定されるので、ＮＡＮＤ型フラッシュメモリ５への高速アクセスを継続できる。

（第２実施形態）
第１実施形態では、ＳＳＤ３の出荷時にＮＡＮＤ型フラッシュメモリ５に格納されているＰＨＹパラメータテーブル２２が、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度にそれぞれ対応する複数のＰＨＹパラメータセットを含んでいる。これに対して、第２実施形態では、ある温度に対応するＰＨＹパラメータセットを、ＳＳＤ３が動作している間に行われるキャリブレーション／トレーニングの結果に基づいて取得し、ＰＨＹパラメータテーブル２２に追加する。

第２実施形態に係るＳＳＤ３の構成は第１実施形態のＳＳＤ３と同様であり、第２実施形態と第１実施形態とでは、ＰＨＹパラメータ制御部１２３によって実行される処理の手順のみが異なる。以下、第１実施形態と異なる点のみを説明する。

ＰＨＹパラメータ制御部１２３はＰＨＹパラメータテーブル２２に、温度センサ１５から取得した現在の温度に対応するＰＨＹパラメータセットが含まれている場合、このＰＨＹパラメータセットを取得し、ＮＡＮＤ ＰＨＹ１３１に設定する。

一方、ＰＨＹパラメータテーブル２２に、現在の温度に対応するＰＨＹパラメータセットが含まれていない場合、ＰＨＹパラメータ制御部１２３はＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行い、このキャリブレーション／トレーニングの結果に基づくＰＨＹパラメータセットを、現在の温度と関連付けてＰＨＹパラメータテーブル２２に追加する。これにより、現在の温度に対応するＰＨＹパラメータセットを含むように、ＰＨＹパラメータテーブル２２を更新できる。ＰＨＹパラメータ制御部１２３はさらに、キャリブレーション／トレーニングの結果に基づくＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定する。

ＰＨＹパラメータ制御部１２３は、上述の動作を、例えばＳＳＤ３がアイドル状態である間にＳＳＤ３の温度が変化したことに応じて行う。アイドル状態は、ＳＳＤ３が、例えばホスト２による要求（例えばライト要求、リード要求）に応じた処理を行っていない状態、ＳＳＤ３に設けられる各種のリソース（ＣＰＵ１２、ＤＲＡＭ６等）の使用率や使用量が閾値未満である状態、である。

ＳＳＤ３の出荷時にＮＡＮＤ型フラッシュメモリ５に格納されているＰＨＹパラメータテーブル２２は、例えば、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度に対応する複数のレコードを含んでいるが、各レコードはＰＨＹパラメータセットを含んでいない。あるいは、ＰＨＹパラメータ制御部１２３が、このようなＰＨＹパラメータテーブル２２を、ＳＳＤ３の使用が開始されたことに応じて作成してもよい。

そして、ある温度のＳＳＤ３において、一度、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングが行われたならば、キャリブレーション／トレーニングの結果に基づくＰＨＹパラメータセットが、当該温度に関連付けてＰＨＹパラメータテーブル２２に追加される。したがって、温度毎に１回のキャリブレーション／トレーニングが行われることにより、ＰＨＹパラメータテーブル２２を完成できる。

なお、第２実施形態では、ＳＳＤ３の出荷時のＰＨＹパラメータテーブル２２にＰＨＹパラメータセットを含めないので、出荷前にキャリブレーション／トレーニングを行う必要がない。したがって、第２実施形態では、第１実施形態と比較して、ＳＳＤ３の出荷前に、ＰＨＹパラメータテーブル２２を準備するために要する作業コストを低減できる。

図１２は、ＰＨＹパラメータ制御部１２３によって更新されたＰＨＹパラメータテーブル２２の例を示す。図１２に示す例では、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングが既に行われた２５℃および２６℃に対応するＰＨＹパラメータセットＰ２５，Ｐ２６が、ＰＨＹパラメータテーブル２２に追加されている。つまり、ＰＨＹパラメータテーブル２２に含まれる２５℃および２６℃に対応する各レコードでは、ＰＨＹパラメータセットフィールドに値が設定されている。

しかし、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングが行われていない温度（例えば２４℃）に対応するＰＨＹパラメータセットは、ＰＨＹパラメータテーブル２２にまだ追加されていない。図１２に示すＰＨＹパラメータテーブル２２に含まれる、２５℃および２６℃以外の温度に対応する各レコードでは、ＰＨＹパラメータセットフィールドに値が設定されていない。

図１３は、ある温度のＳＳＤ３でキャリブレーション／トレーニングが行われたことによって、図１２に示したＰＨＹパラメータテーブル２２が更新された例を示す。図１３に示す例では、ＰＨＹパラメータ制御部１２３は、ＳＳＤ３の現在の温度が２４℃である場合に、ＰＨＹパラメータテーブル２２に２４℃に対応するＰＨＹパラメータセットが含まれていないので、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行っている。そして、ＰＨＹパラメータ制御部１２３は、このキャリブレーション／トレーニングの結果に基づくＰＨＹパラメータセットＰ２４を、２４℃と関連付けてＰＨＹパラメータテーブル２２に追加している。つまり、ＰＨＹパラメータ制御部１２３は、２４℃に対応するレコードにＰＨＹパラメータセットＰ２４を設定している。

これにより、ＰＨＹパラメータテーブル２２に含まれていなかった２４℃に対応するＰＨＹパラメータセットＰ２４を、ＰＨＹパラメータテーブル２２に追加できる。同様にして、ＳＳＤ３の現在の温度が、ＰＨＹパラメータセットがまだ取得されていない温度になった場合には、その温度に対応するＰＨＹパラメータセットがＰＨＹパラメータテーブル２２に追加され得る。

図１４のフローチャートは、コントローラ４によって実行されるＰＨＹパラメータ更新処理の手順の例を示す。

まず、コントローラ４はＳＳＤ３がアイドル状態であるか否かを判定する（ステップＳ２０１）。ＳＳＤ３がアイドル状態でない場合（ステップＳ２０１のＮＯ）、ステップＳ２０１に戻り、ＳＳＤ３がアイドル状態であるか否かが再度判定される。

ＳＳＤ３がアイドル状態である場合（ステップＳ２０１のＹＥＳ）、コントローラ４は温度センサ１５を用いてＳＳＤ３の現在の温度を取得する（ステップＳ２０２）。コントローラ４は、現在の温度がＳＳＤ３の動作可能な温度範囲内であるか否かを判定する（ステップＳ２０３）。現在の温度がＳＳＤ３の動作可能な温度範囲内である場合（ステップＳ２０３のＹＥＳ）、コントローラ４は閾値以上の温度変化があったか否かを判定する（ステップＳ２０４）。温度変化がない場合（ステップＳ２０４のＮＯ）、ステップＳ２０１に戻る。

温度変化があった場合（ステップＳ２０４のＹＥＳ）、コントローラ４はＰＨＹパラメータテーブル２２に現在の温度に対応するＰＨＹパラメータセットがあるか否かを判定する（ステップＳ２０５）。ＰＨＹパラメータテーブル２２に現在の温度に対応するＰＨＹパラメータセットがある場合（ステップＳ２０５のＹＥＳ）、コントローラ４はＰＨＹパラメータテーブル２２から現在の温度に対応するＰＨＹパラメータセットを取得し（ステップＳ２０６）、取得したＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定する（ステップＳ２０７）。

一方、ＰＨＹパラメータテーブル２２に現在の温度に対応するＰＨＹパラメータセットがない場合（ステップＳ２０５のＮＯ）、コントローラ４はＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行い（ステップＳ２０８）、その結果に基づくＰＨＹパラメータセットを用いてＰＨＹパラメータテーブル２２を更新する（ステップＳ２０９）。より詳しくは、コントローラ４は、キャリブレーション／トレーニングの結果に基づくＰＨＹパラメータセットを、ＰＨＹパラメータテーブル２２内の現在の温度に対応するレコードに追加する。そして、コントローラ４は、キャリブレーション／トレーニングの結果に基づくＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定する（ステップＳ２１０）。なお、ステップＳ２０９とステップＳ２１０とは、逆の順序で実行されてもよいし、並行して実行されてもよい。

現在の温度がＳＳＤ３の動作可能な温度範囲外である場合（ステップＳ２０３のＮＯ）、コントローラ４は、ＮＡＮＤ型フラッシュメモリ５に対する入出力処理を中断し、ＳＳＤ３の現在の温度が、ＳＳＤ３が動作可能な温度範囲を超えていることを、ホスト２に通知し（ステップＳ２１１）、ＰＨＹパラメータ更新処理を終了する。

以上により、ＳＳＤ３がアイドル状態であって、温度センサ１５から取得された温度が変化した場合、ＮＡＮＤ ＰＨＹ１３１に設定されるＰＨＹパラメータセットが更新されると共に、ＰＨＹパラメータテーブル２２が更新され得る。すなわち、ＰＨＹパラメータテーブル２２に現在の温度に対応するＰＨＹパラメータセットが含まれていれば、そのＰＨＹパラメータセットがＮＡＮＤ ＰＨＹ１３１に設定される。また、ＰＨＹパラメータテーブル２２に現在の温度に対応するＰＨＹパラメータセットが含まれていなければ、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングが行われ、キャリブレーション／トレーニングの結果に基づくＰＨＹパラメータセットがＰＨＹパラメータテーブル２２に追加される。ＳＳＤ３では温度毎に１回のキャリブレーション／トレーニングが行われ、これによりＰＨＹパラメータテーブル２２を完成できる。完成したＰＨＹパラメータテーブル２２を用いることにより、温度が変化した場合にもＮＡＮＤ型フラッシュメモリ５への高速アクセスを継続できる。

（第３実施形態）
第１実施形態では、ＳＳＤ３の出荷時にＮＡＮＤ型フラッシュメモリ５に格納されているＰＨＹパラメータテーブル２２が、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度にそれぞれ対応する複数のＰＨＹパラメータセットを含んでいる。第２実施形態では、ある温度に対応するＰＨＹパラメータセットを、ＳＳＤ３が動作している間に行われるキャリブレーション／トレーニングの結果に基づいて取得し、ＰＨＹパラメータテーブル２２に追加する。これに対して、第３実施形態では、ＳＳＤ３の出荷時にＮＡＮＤ型フラッシュメモリ５に格納されているＰＨＹパラメータテーブル２２が、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度の内の、１つ以上の温度に対応するＰＨＹパラメータセットを含むが、それ以外の１つ以上の温度に対応するＰＨＹパラメータセットを含んでいない。

第３実施形態では、ＰＨＹパラメータテーブル２２に含まれていない、ある温度に対応するＰＨＹパラメータセットは、ＰＨＹパラメータテーブル２２に含まれている別のいくつかの温度に対応するＰＨＹパラメータセットを用いた推測により、あるいはＳＳＤ３が使用されている間に行われるキャリブレーション／トレーニングの結果に基づいて、取得され、ＰＨＹパラメータテーブル２２に追加される。さらに第３実施形態では、推測により得られたＰＨＹパラメータセットと、ＰＨＹパラメータテーブル２２に設定されてから経過した時間が閾値時間を超えたＰＨＹパラメータセットとはそれぞれ、ＳＳＤ３が使用されている間に行われるキャリブレーション／トレーニングの結果に基づいて更新される。

なお、第３実施形態では、ＳＳＤ３の出荷時のＰＨＹパラメータテーブル２２に、ＳＳＤ３が動作可能な温度範囲に含まれる複数の温度の内の、１つ以上の温度に対応するＰＨＹパラメータセットを含めないので、それら１つ以上の温度に関して、出荷前にキャリブレーション／トレーニングを行う必要がない。したがって、第３実施形態では、第１実施形態と比較して、ＳＳＤ３の出荷前に、ＰＨＹパラメータテーブル２２を準備するために要する作業コストを低減できる。

第３実施形態に係るＳＳＤ３の構成は第１および第２実施形態のＳＳＤ３と同様であり、第３実施形態と第１および第２実施形態とでは、ＰＨＹパラメータ制御部１２３によって実行される処理の手順のみが異なる。以下、第１および第２実施形態と異なる点のみを説明する。

図１５は、ＳＳＤ３の出荷時にＮＡＮＤ型フラッシュメモリ５に格納されているＰＨＹパラメータテーブル２２の一構成例を示す。このＰＨＹパラメータテーブル２２は、例えばＳＳＤ３の出荷前に行われたキャリブレーション／トレーニングの結果に基づいて作成され、ＮＡＮＤ型フラッシュメモリ５に格納される。したがって、ユーザによる使用が開始される時点のＳＳＤ３のＮＡＮＤ型フラッシュメモリ５に、このＰＨＹパラメータテーブル２２が格納されている。

ＰＨＹパラメータテーブル２２は複数のレコードを含む。これら複数のレコードは、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度に対応する。各レコードは、例えば温度、ＰＨＹパラメータセット、更新日時、および実測／推測の４つのフィールドを含む。

ある温度に対応するレコードにおいて、温度フィールドはその温度を示す。ＰＨＹパラメータセットフィールドは、ＳＳＤ３が（すなわち温度センサ１５を用いて計測された温度が）その温度である場合にＮＡＮＤ ＰＨＹ１３１に設定されるべきＰＨＹパラメータセットを示す。ＰＨＹパラメータセットに含まれる１つ以上のＰＨＹパラメータは、ＮＡＮＤ ＰＨＹ１３１の１つ以上のコンポーネント（回路、素子等）にそれぞれ設定され得る。

更新日時フィールドは、その温度に対応するＰＨＹパラメータセット（すなわちＰＨＹパラメータセットフィールドに設定された値）が更新された日時を示す。

実測／推測フィールドは、その温度に対応するＰＨＹパラメータセットが実測と推測のいずれのＰＨＹパラメータセットであるかを示す。実測／推測フィールドには、例えば「実測」と「推測」のいずれかの値が設定され得る。

実測のＰＨＹパラメータセットは、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行って得られたＰＨＹパラメータセットである。推測のＰＨＹパラメータセットは、ＰＨＹパラメータテーブル２２を用いて推測されたＰＨＹパラメータセットである。より詳しくは、ある温度に対応する推測のＰＨＹパラメータセットは、ＰＨＹパラメータテーブル２２に含まれる、別のいくつかの温度に対応する実測のＰＨＹパラメータセットを用いて推測されたＰＨＹパラメータセットである。

ＳＳＤ３の出荷時にＮＡＮＤ型フラッシュメモリ５に格納されているＰＨＹパラメータテーブル２２は、ＳＳＤ３が動作可能な温度範囲に含まれる特定の間隔の複数の温度に対応する複数のレコードを含んでいるが、これら複数の温度の内の少なくとも１つの温度に対応するＰＨＹパラメータセットを含んでいないことがある。

例えば、ＳＳＤ３の出荷時のＰＨＹパラメータテーブル２２は、ＳＳＤ３が動作可能な温度範囲を分割した複数の温度範囲の各々において、ＰＨＹパラメータセットが取得される温度の間隔が異なるように作成されてもよい。例えば、下限値を含む温度範囲と上限値を含む温度範囲とでは、ＰＨＹパラメータセットが取得される温度の間隔を大きくする一方、常温と想定される温度を含む温度範囲ではＰＨＹパラメータセットが取得される温度の間隔を小さくする。つまり、下限値を含む温度範囲と上限値を含む温度範囲とではＰＨＹパラメータセットが取得される温度が粗く設定され、常温と想定される温度を含む温度範囲ではＰＨＹパラメータセットが取得される温度が細かく設定され得る。したがって例えば、下限値０℃を含む０℃から２０℃の温度範囲と上限値８０℃を含む６０℃から８０℃の温度範囲とでは、５℃間隔でＰＨＹパラメータセットが取得されるように、常温４０℃を含む２１℃から５９℃の温度範囲では１℃間隔でＰＨＹパラメータセットが取得されるように、ＰＨＹパラメータテーブル２２が作成され得る。

あるいは、出荷時のＰＨＹパラメータテーブル２２は、下限値を含む温度範囲、上限値を含む温度範囲、および常温と想定される温度を含む温度範囲の各々で、１つ以上の温度に対応するＰＨＹパラメータセットが取得されるように、ＰＨＹパラメータテーブル２２が作成されてもよい。ＳＳＤ３の出荷時のＰＨＹパラメータテーブル２２に、いずれの温度に対応するＰＨＹパラメータセットを含めるかは、ＳＳＤ３の使用が想定される環境に応じて任意に設定可能である。

図１５に示す例では、２℃、２４℃、および７９℃に対応するＰＨＹパラメータセットがＰＨＹパラメータテーブル２２に含まれていない。換言すると、ＰＨＹパラメータテーブル２２に含まれる２℃、２４℃、および７９℃に対応する各レコードでは、ＰＨＹパラメータセット、更新日時、および実測／推測の各フィールドに値が設定されていないと云える。

ＰＨＹパラメータ制御部１２３はＳＳＤ３が電源オンまたは再起動された場合に、あるいは実測のＰＨＹパラメータセットがＰＨＹパラメータテーブル２２に追加された場合に、ＰＨＹパラメータテーブル２２を用いた推測処理を行う。ＰＨＹパラメータテーブル２２は、例えば複数の温度にそれぞれ対応する複数の実測のＰＨＹパラメータセットを含んでいる。推測処理において、ＰＨＹパラメータ制御部１２３はＰＨＹパラメータテーブル２２内の、対応する実測のＰＨＹパラメータセットが含まれていない１つ以上の温度（以下、推定対象温度とも称する）を、すなわち複数の実測のＰＨＹパラメータセットに対応する複数の温度とは異なる１つ以上の温度を、取得する。そして、ＰＨＹパラメータ制御部１２３は、それら１つ以上の推定対象温度にそれぞれ対応する１つ以上のＰＨＹパラメータセットを、複数の実測のＰＨＹパラメータセットを用いて推測（算出）する。

ＰＨＹパラメータ制御部１２３は、それら１つ以上の推定対象温度にそれぞれ関連付けて、推測された１つ以上のＰＨＹパラメータセットをＰＨＹパラメータテーブル２２に追加する。より詳しくは、ＰＨＹパラメータ制御部１２３は、１つ以上の推定対象温度に対応する各レコードに含まれるＰＨＹパラメータセットのフィールドに、推測されたＰＨＹパラメータセットを設定し、更新日時のフィールドにそのＰＨＹパラメータセットが推測された日時（あるいは更新が行われた日時）を設定し、実測／推測のフィールドに「推測」を設定する。

ここで、第１温度に対応するＰＨＹパラメータセットが推測される場合について例示する。なお、説明を分かりやすくするために、ＰＨＹパラメータセットが１つのパラメータを含むことを想定する。

ＰＨＹパラメータ制御部１２３は、例えば、ＰＨＹパラメータテーブル２２から、第１温度よりも低く、且つ第１温度に最も近い第２温度に対応する実測のＰＨＹパラメータセットと、第１温度よりも高く、且つ第１温度に最も近い第３温度に対応する実測のＰＨＹパラメータセットとを取得する。ＰＨＹパラメータ制御部１２３は、例えば、第２温度に対応する実測のＰＨＹパラメータセットと第３温度に対応する実測のＰＨＹパラメータセットとの線形補間により、第１温度に対応するＰＨＹパラメータセットを推測する。ＰＨＹパラメータ制御部１２３は、推測されたＰＨＹパラメータセットを、第１温度と関連付けてＰＨＹパラメータテーブル２２に追加する。

なお、上述した例では、ＰＨＹパラメータテーブル２２に含まれる２つの実測のＰＨＹパラメータセットを用いた線形補間により、第１温度に対応するＰＨＹパラメータセットが推測される場合について説明したが、さらに多くの実測のＰＨＹパラメータセットを用いた線形補間により、第１温度に対応するＰＨＹパラメータセットが推定されてもよい。また、線形補間の代わりに、種々の補間方法が用いられてもよい。

さらに、ＰＨＹパラメータ制御部１２３は、推測されたＰＨＹパラメータセットの推測精度が第１閾値を超えている場合に、そのＰＨＹパラメータセットをＰＨＹパラメータテーブル２２に追加するようにしてもよい。推測精度は、例えば推測されたＰＨＹパラメータセットの信頼度を示す。第１閾値は、例えばＮＡＮＤ ＰＨＹ１３１が正常に動作可能である推測ＰＨＹパラメータセットだけがＰＨＹパラメータテーブル２２に追加されるように、設定される。

より具体的には、図１５に示す例において、２℃に対応するＰＨＹパラメータセットが推測される場合、ＰＨＹパラメータ制御部１２３は、ＰＨＹパラメータテーブル２２から、２℃よりも低く、且つ２℃に最も近い１℃に対応する実測のＰＨＹパラメータセットＰ１と、２℃よりも高く、且つ２℃に最も近い３℃に対応する実測のＰＨＹパラメータセットＰ３とを取得する。ＰＨＹパラメータ制御部１２３は、例えば１℃に対応する実測のＰＨＹパラメータセットＰ１と３℃に対応する実測のＰＨＹパラメータセットＰ３との線形補間により、２℃に対応するＰＨＹパラメータセットＰ２を推測する。

なお、２つのＰＨＹパラメータセットＰ１，Ｐ３がそれぞれ、ＮＡＮＤ ＰＨＹ１３１内の複数のコンポーネントに設定されるべき複数のＰＨＹパラメータを含む場合も同様に、各パラメータセットＰ１，Ｐ３からコンポーネント毎のＰＨＹパラメータを取得し、それらを用いた線形補間を行うことにより、ＰＨＹパラメータセットＰ２として用いられる複数のＰＨＹパラメータを推測する。

ＰＨＹパラメータ制御部１２３は、推測されたＰＨＹパラメータセットＰ２を、２℃に対応するレコード内のＰＨＹパラメータセットフィールドに設定する。なお、ＰＨＹパラメータ制御部１２３は、推測されたＰＨＹパラメータセットＰ２の推測精度が第１閾値を超えている場合に、ＰＨＹパラメータセットＰ２を、２℃に対応するレコード内のＰＨＹパラメータセットフィールドに設定してもよい。

例えば、推測に用いられるＰＨＹパラメータセットＰ１とＰＨＹパラメータセットＰ３とが同じ値を示している場合、その同じ値が、ＰＨＹパラメータセットＰ２として推測され、推測精度は高くなる。一方、推測に用いられたＰＨＹパラメータセットＰ１とＰＨＹパラメータセットＰ３との差が大きいほど、ＰＨＹパラメータセットＰ２の推測精度は低下する。したがって例えば、推測に用いられる複数のＰＨＹパラメータセットのばらつきが大きいほど、推測されるＰＨＹパラメータセットの推測精度は低くなり、推測に用いられる複数のＰＨＹパラメータセットのばらつきが小さいほど、推測されるＰＨＹパラメータセットの推測精度は高くなる。

図１６は、図１５に示したＰＨＹパラメータテーブル２２が、推測されたＰＨＹパラメータセットを用いて更新された例を示す。図１６に示す例では、２℃に対応するＰＨＹパラメータセットＰ２と２４℃に対応するＰＨＹパラメータセットＰ２４とが推測され、ＰＨＹパラメータテーブル２２に追加されている。

２℃に対応するレコードでは、ＰＨＹパラメータセットフィールドにＰＨＹパラメータセットＰ２が、更新日時フィールドにＰＨＹパラメータセットＰ２の更新日時（あるいは推測された日時）が、実測／推測フィールドに「推測」が、設定される。また、２４℃に対応するレコードでは、ＰＨＹパラメータセットフィールドにＰＨＹパラメータセットＰ２４が、更新日時フィールドにＰＨＹパラメータセットＰ２４の更新日時が、実測／推測フィールドに「推測」が、設定される。

なお、７９℃に対応するＰＨＹパラメータセットは、その推測精度が第１閾値以下であったために、ＰＨＹパラメータテーブル２２に追加されていない。

図１７は、図１６に示したＰＨＹパラメータテーブル２２が、キャリブレーション／トレーニングが行われたことによって更新された例を示す。図１７に示す例では、７９℃に対応するＰＨＹパラメータセットＰ７９が、キャリブレーション／トレーニングの結果に基づいて取得され、ＰＨＹパラメータテーブル２２に追加されている。７９℃に対応するレコードでは、ＰＨＹパラメータセットフィールドにＰＨＹパラメータセットＰ７９が、更新日時フィールドにＰＨＹパラメータセットＰ７９の更新日時（あるいは実測された日時）が、実測／推測フィールドに「実測」が、設定される。

ＰＨＹパラメータ制御部１２３は温度センサ１５からＳＳＤ３の現在の温度を取得する。ＰＨＹパラメータ制御部１２３はＰＨＹパラメータテーブル２２に、現在の温度に対応する実測または推測のＰＨＹパラメータセットがある場合、そのＰＨＹパラメータセットを取得し、ＮＡＮＤ ＰＨＹ１３１に設定する。

ＰＨＹパラメータテーブル２２に、現在の温度に対応する実測のＰＨＹパラメータセットと推測のＰＨＹパラメータセットとのいずれもがない場合、ＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行い、このキャリブレーション／トレーニングの結果に基づく実測のＰＨＹパラメータセットを、現在の温度と関連付けてＰＨＹパラメータテーブル２２に追加する。これにより、現在の温度に対応する実測のＰＨＹパラメータセットを含むように、ＰＨＹパラメータテーブル２２を更新できる。また、ＰＨＹパラメータ制御部１２３は、キャリブレーション／トレーニングの結果に基づく実測のＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定する。

また、ＰＨＹパラメータ制御部１２３は、ＳＳＤ３がアイドル状態である間にＳＳＤ３の温度が変化した場合、ＰＨＹパラメータテーブル２２を更新し得る。例えば、（１）ＰＨＹパラメータテーブル２２がＳＳＤ３の現在の温度に対応するＰＨＹパラメータセットを含んでいない場合、（２）ＰＨＹパラメータテーブル２２がＳＳＤ３の現在の温度に対応する推測ＰＨＹパラメータセットを含む場合、または（３）ＰＨＹパラメータテーブル２２がＳＳＤ３の現在の温度に対応する実測ＰＨＹパラメータセットを含み、且つその実測ＰＨＹパラメータセットが更新されてからの経過時間が第２閾値を超えている場合、ＰＨＹパラメータ制御部１２３はＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行い、このキャリブレーション／トレーニングの結果に基づく実測ＰＨＹパラメータセットでＰＨＹパラメータテーブル２２を更新する。ＰＨＹパラメータ制御部１２３はさらに、新たな実測ＰＨＹパラメータセットが追加されたＰＨＹパラメータテーブル２２を用いた推測処理を行ってもよい。

以上により、ＰＨＹパラメータ制御部１２３は、ＳＳＤ３の出荷前か、あるいは上述した（１）から（３）の場合にキャリブレーション／トレーニングの結果として得られた実測ＰＨＹパラメータセットと、ＰＨＹパラメータ推測処理で得られた推測ＰＨＹパラメータセットとのいずれかを、ＮＡＮＤ ＰＨＹ１３１に設定しながら、高精度の実測ＰＨＹパラメータセットをより多く含むようにＰＨＹパラメータテーブル２２を更新できる。

図１８のフローチャートは、コントローラ４によって実行されるＰＨＹパラメータ設定処理の手順の例を示す。ステップＳ３０１からステップＳ３０４までの手順は、図１１のフローチャートを参照して上述したステップＳ１０１からステップＳ１０４までの手順と同様である。

ステップＳ３０４でＦＷ２１とＰＨＹパラメータテーブル２２とがＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされた後、コントローラ４はＰＨＹパラメータ推測処理を行う（ステップＳ３０５）。ＰＨＹパラメータ推測処理では、ＰＨＹパラメータテーブル２２を用いて、まだキャリブレーション／トレーニングが行われていない温度に対応するＰＨＹパラメータセットが推測される。つまり、ＰＨＹパラメータ推測処理では、ＰＨＹパラメータテーブル２２内の、「実測」が設定されていない実測／推測フィールド（すなわち、「推測」が設定されるか、何も値が設定されていない実測／推測フィールド）を含む各レコードに対して、推測のＰＨＹパラメータセットを設定するための処理が行われる。ＰＨＹパラメータ推測処理の具体的な手順については、図１９のフローチャートを参照して後述する。

次いで、コントローラ４はＨｉｇｈ ｓｐｅｅｄ ｓｅｔｔｉｎｇを行う（ステップＳ３０６）。そして、コントローラ４は温度センサ１５を用いてＳＳＤ３の現在の温度を取得し（ステップＳ３０７）、現在の温度がＳＳＤ３の動作可能な温度範囲内であるか否かを判定する（ステップＳ３０８）。現在の温度がＳＳＤ３の動作可能な温度範囲内である場合（ステップＳ３０８のＹＥＳ）、コントローラ４は閾値以上の温度変化があったか否かを判定する（ステップＳ３０９）。コントローラ４は、例えば、取得した現在の温度がその直前に取得した温度から閾値以上変化しているか否かを判定する。なお、取得した現在の温度が電源オンまたは再起動されてから最初に取得した温度であるならば、コントローラ４は、取得した現在の温度に関わらず温度変化があったと判断してもよい。温度変化がない場合（ステップＳ３０９のＮＯ）、ステップＳ３０７に戻り、温度変化の監視が続行される。

一方、温度変化があった場合（ステップＳ３０９のＹＥＳ）、コントローラ４はＰＨＹパラメータテーブル２２に、現在の温度に対応する実測ＰＨＹパラメータセットがあるか否かを判定する（ステップＳ３１０）。ＰＨＹパラメータテーブル２２に、現在の温度に対応する実測ＰＨＹパラメータセットがある場合（ステップＳ３１０のＹＥＳ）、コントローラ４はＰＨＹパラメータテーブル２２から、現在の温度に対応する実測ＰＨＹパラメータセットを取得する（ステップＳ３１１）。そして、コントローラ４は、取得した実測ＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定し（ステップＳ３１２）、ステップＳ３０７に戻る。ステップＳ３０７に戻ることにより、新たな温度変化に応じてＰＨＹパラメータを制御できる。

ＰＨＹパラメータテーブル２２に、現在の温度に対応する実測ＰＨＹパラメータセットがない場合（ステップＳ３１０のＮＯ）、コントローラ４はＰＨＹパラメータテーブル２２に、現在の温度に対応する推測ＰＨＹパラメータセットがあるか否かを判定する（ステップＳ３１３）。ＰＨＹパラメータテーブル２２に、現在の温度に対応する推測ＰＨＹパラメータセットがある場合（ステップＳ３１３のＹＥＳ）、コントローラ４はＰＨＹパラメータテーブル２２から、現在の温度に対応する推測ＰＨＹパラメータセットを取得する（ステップＳ３１４）。そして、コントローラ４は、取得した推測ＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定し（ステップＳ３１５）、ステップＳ３０７に戻る。

ＰＨＹパラメータテーブル２２に、現在の温度に対応する推測ＰＨＹパラメータセットがない場合（ステップＳ３１３のＮＯ）、コントローラ４はＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行い（ステップＳ３１６）、その結果に基づく実測ＰＨＹパラメータセットを用いてＰＨＹパラメータテーブル２２を更新する（ステップＳ３１７）。より詳しくは、コントローラ４は、キャリブレーション／トレーニングの結果に基づく実測ＰＨＹパラメータセットを、ＰＨＹパラメータテーブル２２内の現在の温度に対応するレコードに追加する。コントローラ４は、キャリブレーション／トレーニングの結果に基づく実測ＰＨＹパラメータセットをＮＡＮＤ ＰＨＹ１３１に設定する（ステップＳ３１８）。そして、コントローラ４は、新たな実測ＰＨＹパラメータセットが追加されたＰＨＹパラメータテーブル２２を用いて、ＰＨＹパラメータ推測処理を行い（ステップＳ３１９）、ステップＳ３０７に戻る。

現在の温度がＳＳＤ３の動作可能な温度範囲外である場合（ステップＳ３０８のＮＯ）、コントローラ４は、ＮＡＮＤ型フラッシュメモリ５に対する入出力処理を中断し、ＳＳＤ３の現在の温度が、ＳＳＤ３が動作可能な温度範囲を超えていることを、ホスト２に通知し（ステップＳ３２０）、ＰＨＹパラメータ設定処理を終了する。

図１９のフローチャートを参照して、コントローラ４によって実行されるＰＨＹパラメータ推測処理の手順の例を説明する。このＰＨＹパラメータ推測処理は、図１８のフローチャートのステップＳ３０５およびステップＳ３１９の手順の各々に相当する。ここでは、説明を分かりやすくするために、ＰＨＹパラメータテーブル２２が、ＳＳＤ３が動作可能な温度範囲に含まれる１℃間隔の複数の温度に対応する複数のレコードを含む場合について例示する。

まず、コントローラ４は温度ｔに、ＳＳＤ３が動作可能な温度範囲の下限値＋１℃（例えば下限値が０℃である場合１℃）を設定する（ステップＳ４１）。そして、コントローラ４はＰＨＹパラメータテーブル２２に、温度ｔに対応する実測ＰＨＹパラメータセットがあるか否かを判定する（ステップＳ４２）。

ＰＨＹパラメータテーブル２２に、温度ｔに対応する実測ＰＨＹパラメータセットがない場合（ステップＳ４２のＮＯ）、コントローラ４は、ＰＨＹパラメータテーブル２２に含まれる他の温度に対応する実測ＰＨＹパラメータセットを用いて、温度ｔに対応するＰＨＹパラメータセットを推測する（ステップＳ４３）。より詳しくは、コントローラ４はＰＨＹパラメータテーブル２２から、温度ｔよりも低く、且つ温度ｔに最も近い温度ｔ−ｘに対応する実測ＰＨＹパラメータセットと、温度ｔよりも高く、且つ温度ｔに最も近い温度ｔ＋ｙに対応する実測ＰＨＹパラメータセットとを取得する。ＰＨＹパラメータ制御部１２３は、例えば、温度ｔ−ｘに対応する実測ＰＨＹパラメータセットと温度ｔ＋ｙに対応する実測ＰＨＹパラメータセットとの線形補間により、温度ｔに対応するＰＨＹパラメータセットを推測する。なお、ｘおよびｙは正の整数である。

次いで、コントローラ４は、推測されたＰＨＹパラメータセットの推測精度が第１閾値を超えているか否かを判定する（ステップＳ４４）。推測されたＰＨＹパラメータセットの推測精度が第１閾値を超えている場合（ステップＳ４４のＹＥＳ）、コントローラ４は温度ｔに関連付けて、推測されたＰＨＹパラメータセットをＰＨＹパラメータテーブル２２に追加し（ステップＳ４５）、ステップＳ４６に進む。

推測されたＰＨＹパラメータセットの推測精度が第１閾値以下である場合（ステップＳ４４のＮＯ）、ステップＳ４５の手順がスキップされ、ステップＳ４６に進む。

ＰＨＹパラメータテーブル２２に、温度ｔに対応する実測ＰＨＹパラメータセットがある場合（ステップＳ４２のＹＥＳ）、ステップＳ４３からステップＳ４５の手順がスキップされ、ステップＳ４６に進む。

ステップＳ４６において、コントローラ４は温度ｔに１を加える。そしてコントローラ４は、温度ｔが、ＳＳＤ３が動作可能な温度範囲の上限値（例えば８０℃）以上であるか否かを判定する（ステップＳ４７）。温度ｔが、ＳＳＤ３が動作可能な温度範囲の上限値未満である場合（ステップＳ４７のＮＯ）、ステップＳ４２に戻り、ＰＨＹパラメータセットを推測するための処理が続行される。

一方、温度ｔが、ＳＳＤ３が動作可能な温度範囲の上限値以上である場合（ステップＳ４７のＹＥＳ）、ＰＨＹパラメータ推測処理を終了する。

以上により、ＰＨＹパラメータテーブル２２を用いて、まだキャリブレーション／トレーニングが行われていない温度に対応するＰＨＹパラメータセットを推測できる。

図２０のフローチャートは、コントローラ４によって実行されるＰＨＹパラメータ更新処理の手順の例を示す。ＰＨＹパラメータ更新処理のステップＳ５０１からステップＳ５０５までの手順とステップＳ５１１の手順は、図１４のフローチャートを参照して上述したステップＳ２０１からステップＳ２０５までの手順とステップＳ２１１の手順とそれぞれ同様である。

ＰＨＹパラメータテーブル２２に、現在の温度に対応するＰＨＹパラメータセットがある場合（ステップＳ５０５のＹＥＳ）、コントローラ４は、現在の温度に対応するＰＨＹパラメータセットが実測ＰＨＹパラメータセットであるか否かを判定する（ステップＳ５０６）。現在の温度に対応するＰＨＹパラメータセットが実測ＰＨＹパラメータセットである場合（ステップＳ５０６のＹＥＳ）、コントローラ４は、その実測ＰＨＹパラメータセットが更新されてからの経過時間が第２閾値を超えているか否かを判定する（ステップＳ５０７）。より詳しくは、コントローラ４は、ＰＨＹパラメータテーブル２２内の、その実測ＰＨＹパラメータセットを含むレコードから、更新日時フィールドに設定された更新日時を取得し、現在の日時と取得された更新日時との差が第２閾値を超えているか否かを判定する。現在の温度に対応する実測ＰＨＹパラメータセットが更新されてからの経過時間が第２閾値以下である場合（ステップＳ５０７のＮＯ）、ステップＳ５０１に戻る。

現在の温度に対応する実測ＰＨＹパラメータセットが更新されてからの経過時間が第２閾値を超えている場合（ステップＳ５０７のＮＯ）、ＰＨＹパラメータテーブル２２に現在の温度に対応するＰＨＹパラメータセットがない場合（ステップＳ５０５のＮＯ）、または現在の温度に対応するＰＨＹパラメータセットが推測ＰＨＹパラメータセットである場合（ステップＳ５０６のＮＯ）、コントローラ４はＮＡＮＤ ＰＨＹ１３１のためのキャリブレーション／トレーニングを行い（ステップＳ５０８）、その結果に基づく実測ＰＨＹパラメータセットを用いてＰＨＹパラメータテーブル２２を更新する（ステップＳ５０９）。より詳しくは、コントローラ４は、キャリブレーション／トレーニングの結果に基づく実測ＰＨＹパラメータセットを、ＰＨＹパラメータテーブル２２内の現在の温度に対応するレコードに追加する。

そして、コントローラ４はＰＨＹパラメータ推測処理を行い（ステップＳ５１０）、ステップＳ５０１に戻る。つまり、コントローラ４は、新たな実測ＰＨＹパラメータセットが追加されたＰＨＹパラメータテーブル２２を用いて、ＰＨＹパラメータ推測処理を行った後、ステップＳ５０１に戻る。ＰＨＹパラメータ推測処理の手順については、図１９のフローチャートを参照して上述した通りである。

以上により、ＳＳＤ３がアイドル状態である間に、実測ＰＨＹパラメータセットを取得するためのキャリブレーション／トレーニングが行われる。これにより、ＳＳＤ３の実際の動作により適したＰＨＹパラメータセットが設定されるように、ＰＨＹパラメータテーブル２２を更新できる。

なお、第２実施形態のＰＨＹパラメータ制御部１２３に、上述したＰＨＹパラメータ推測処理を行うための構成が適用されてもよい。ＰＨＹパラメータ制御部１２３は、キャリブレーション／トレーニングの結果として得られた実測ＰＨＹパラメータセットと、ＰＨＹパラメータ推測処理で得られた推測ＰＨＹパラメータセットのいずれかをＮＡＮＤ ＰＨＹ１３１に設定しながら、実測ＰＨＹパラメータセットをより多く含むようにＰＨＹパラメータテーブル２２を更新できる。

以上説明したように、第１乃至第３実施形態によれば、温度が変化した場合にも不揮発性メモリ（例えばＮＡＮＤ型フラッシュメモリ５）への高速アクセスを継続できる。ＮＡＮＤ型フラッシュメモリ５は、複数の温度にそれぞれ対応する複数のＰＨＹパラメータセットを含むＰＨＹパラメータテーブル２２を格納する。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５へのアクセスを制御するＮＡＮＤ ＰＨＹ１３１を含む。温度センサ１５は、ＳＳＤ３内の温度を計測する。コントローラ４（より詳しくはＰＨＹパラメータ制御部１２３）は、ＳＳＤ３が起動されたことに応じ、ＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にＰＨＹパラメータテーブル２２をロードする。コントローラ４は、温度センサ１５から第１温度を取得し、ＰＨＹパラメータテーブル２２から第１温度に対応する第１パラメータセットを取得し、ＮＡＮＤ ＰＨＹ１３１に第１パラメータセットを設定する。

このように、第１温度に応じたＰＨＹパラメータセットがＰＨＹパラメータテーブル２２から取得され、ＮＡＮＤ ＰＨＹ１３１に設定されるので、温度が変化した場合にもＮＡＮＤ型フラッシュメモリ５への高速アクセスを継続できる。

第１乃至第３実施形態に記載された様々な機能の各々は、回路（処理回路）によって実現されてもよい。処理回路の例には、中央処理装置（ＣＰＵ）のような、プログラムされたプロセッサが含まれる。このプロセッサは、メモリに格納されたコンピュータプログラム（命令群）を実行することによって、記載された機能それぞれを実現する。このプロセッサは、電気回路を含むマイクロプロセッサであってもよい。処理回路の例には、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、マイクロコントローラ、コントローラ、他の電気回路部品も含まれる。これら実施形態に記載されたＣＰＵ以外の他のコンポーネントの各々もまた処理回路によって実現されてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…情報処理システム、２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、１０…バス、１１…ホストインタフェース、１２…ＣＰＵ、１２１…リード制御部、１２２…ライト制御部、１２３…ＰＨＹパラメータ制御部、１３…ＮＡＮＤインタフェース、１３１…ＮＡＮＤ ＰＨＹ、１４…ＤＲＡＭインタフェース、１５…温度センサ、２１…ファームウェア、２２…ＰＨＹパラメータテーブル、２３…ＬＵＴ。

Claims (12)

1. メモリシステムであって、
   不揮発性メモリと、
   前記不揮発性メモリへのアクセスを制御するインタフェース回路を含むコントローラと、
   前記メモリシステム内の温度を計測する温度センサと、を具備し、
   前記コントローラは、
   前記温度センサから第１温度を取得し、
   複数の温度にそれぞれ対応する複数のパラメータセットを含むパラメータ情報から前記第１温度に対応する第１パラメータセットを取得し、
   前記インタフェース回路に前記第１パラメータセットを設定するように構成されるメモリシステム。
2. 前記パラメータ情報は、前記不揮発性メモリに格納される請求項１に記載のメモリシステム。
3. ランダムアクセスメモリをさらに具備し、
   前記コントローラは、前記メモリシステムが起動されたことに応じ、前記ランダムアクセスメモリに前記パラメータ情報をロードするように構成される請求項２に記載のメモリシステム。
4. 前記第１パラメータセットは、１つ以上のパラメータを含み、
   前記コントローラは、前記インタフェース回路に含まれる１つ以上のコンポーネントに、前記１つ以上のパラメータをそれぞれ設定するように構成される請求項１記載のメモリシステム。
5. 前記コントローラはさらに、
   前記温度センサから、前記第１温度を取得した後に、第２温度を取得し、
   前記第２温度が前記第１温度と閾値以上異なる場合、前記パラメータ情報から前記第２温度に対応する第２パラメータセットを取得し、
   前記インタフェース回路に前記第２パラメータセットを設定するように構成される請求項１記載のメモリシステム。
6. 前記コントローラはさらに、
   前記パラメータ情報に、前記第１温度に対応する前記第１パラメータセットが含まれている場合、前記第１パラメータセットを取得し、前記インタフェース回路に前記第１パラメータセットを設定し、
   前記パラメータ情報に、前記第１温度に対応するパラメータセットが含まれていない場合、前記インタフェース回路のためのキャリブレーションとトレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく第３パラメータセットを、前記第１温度と関連付けて前記パラメータ情報に追加し、前記第３パラメータセットを前記インタフェース回路に設定するように構成される請求項１記載のメモリシステム。
7. 前記コントローラは、さらに、
   前記メモリシステムがアイドル状態である場合、前記温度センサから第４温度を取得し、
   前記パラメータ情報に、前記第４温度に対応するパラメータセットが含まれていない場合、前記インタフェース回路のためのキャリブレーションとトレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく第４パラメータセットを、前記第４温度と関連付けて前記パラメータ情報に追加し、前記第４パラメータセットを前記インタフェース回路に設定するように構成される請求項１記載のメモリシステム。
8. 前記不揮発性メモリに格納された前記パラメータ情報は、複数の第５温度にそれぞれ対応する複数の実測パラメータセットを含み、
   前記コントローラはさらに、
   前記メモリシステムが起動されたことに応じ、前記不揮発性メモリから前記ランダムアクセスメモリに前記パラメータ情報をロードし、
   前記パラメータ情報を用いて、前記複数の第５温度とは異なる１つ以上の温度にそれぞれ対応する第１推測パラメータセットを含む１つ以上の推測パラメータセットを算出し、
   前記１つ以上の温度にそれぞれ関連付けて、前記１つ以上の推測パラメータセットを前記パラメータ情報に追加する請求項３記載のメモリシステム。
9. 前記コントローラはさらに、前記第１推測パラメータセットの推測精度が第１閾値を超えている場合に、前記第１推測パラメータセットを前記パラメータ情報に追加する請求項８記載のメモリシステム。
10. 前記コントローラはさらに、
    前記温度センサによって計測された第６温度を取得し、
    前記パラメータ情報に、前記第６温度に対応する実測パラメータセットが含まれている場合、前記パラメータ情報から前記第６温度に対応する実測パラメータセットを取得し、前記インタフェース回路に前記第６温度に対応する実測パラメータセットを設定し、
    前記パラメータ情報に、前記第６温度に対応する推測パラメータセットが含まれている場合、前記パラメータ情報から前記第６温度に対応する推測パラメータセットを取得し、前記インタフェース回路に前記第６温度に対応する推測パラメータセットを設定し、
    前記パラメータ情報に、前記第６温度に対応する実測パラメータセットと前記第６温度に対応する推測パラメータセットのいずれも含まれていない場合、前記インタフェース回路のためのキャリブレーションとトレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づく第６温度に対応する実測パラメータセットを、前記第６温度と関連付けて前記パラメータ情報に追加し、前記第６温度に対応する実測パラメータセットを前記インタフェース回路に設定するように構成される請求項８記載のメモリシステム。
11. 前記コントローラはさらに、
    前記メモリシステムがアイドル状態である場合、前記温度センサによって計測された第７温度を取得し、
    前記パラメータ情報に、前記第７温度に対応する実測パラメータセットが含まれ、且つ前記第７温度に対応する実測パラメータセットが更新されてからの経過時間が第２閾値を超えている場合、前記インタフェース回路のためのキャリブレーションとトレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づくパラメータセットで、前記パラメータ情報内の前記第７温度に対応する実測パラメータセットを更新し、
    前記パラメータ情報に、前記第７温度に対応する推測パラメータセットが含まれている場合、前記インタフェース回路のためのキャリブレーションとトレーニングの少なくとも一方を行い、前記キャリブレーションと前記トレーニングの少なくとも一方を行った結果に基づくパラメータセットで、前記パラメータ情報内の前記第７温度に対応する推測パラメータセットを更新するように構成される請求項８記載のメモリシステム。
12. 前記コントローラは、前記温度センサを含む請求項１記載のメモリシステム。

Images