KR100967003B1 - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR100967003B1
KR100967003B1 KR1020080050104A KR20080050104A KR100967003B1 KR 100967003 B1 KR100967003 B1 KR 100967003B1 KR 1020080050104 A KR1020080050104 A KR 1020080050104A KR 20080050104 A KR20080050104 A KR 20080050104A KR 100967003 B1 KR100967003 B1 KR 100967003B1
Authority
KR
South Korea
Prior art keywords
verification
temperature
voltage
program
temperature sensing
Prior art date
Application number
KR1020080050104A
Other languages
English (en)
Other versions
KR20090124100A (ko
Inventor
왕인수
양중섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080050104A priority Critical patent/KR100967003B1/ko
Priority to US12/368,646 priority patent/US8111556B2/en
Publication of KR20090124100A publication Critical patent/KR20090124100A/ko
Application granted granted Critical
Publication of KR100967003B1 publication Critical patent/KR100967003B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이; 도변화에 대응하도록 미리 설정된 기준전압들과, 주변 온도에 따라 변화되는 비교전압을 각각 비교하여 온도 감지 신호를 출력하는 온도 센서; 및 상기 온도 감지 신호에 따라 비트라인을 한번 프리차지한 후, 선택된 워드라인에 점진적으로 증가하는 다수의 검증전압을 차례로 인가하여 프로그램 검증을 수행하는 패스트 검증(Fast Verify)이 수행되게 제어하는 제어부를 포함한다.
프로그램 검증, 패스트 검증, 검증 횟수, 온도

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자의 동작 방법에 관한 것으로, 주변 온도에 따른 프로그램 검증 횟수를 제어할 수 있는 불휘발성 메모리 소자 및 그 동작 방법에 관한 것이다.
불휘발성 메모리 소자에 하나인 플래시 메모리 소자는 일반적으로 복수개의 메모리 셀들이 직렬로 접속되어 한 개의 스트링을 다수개 포함하여 구성된다. 이러한 플래시 메모리 장치는 노트북, PDA(Personal Digital Assistant), 휴대폰과 같은 휴대 전자장치, 컴퓨터 바이오스, 프린터, USB(Universal Serial Bus) 드라이버 등과 같은 다양한 반도체 장치에 널리 사용되고 있다.
일반적인 플래시 메모리 장치의 메모리 셀 어레이는 비트라인(Bit Line; BL) 및 셀 소오스 라인(Cell Source Line; CSL)사이에서 메모리 셀이 직렬 접속된 구조로 이루어진다. 또한, 낸드 플래시 메모리 장치는 메모리 셀을 비트라인(BL) 및 셀 소오스 라인(CSL)과 전기적으로 접속시키기 위하여 드레인 선택 라인(Drain Selective Line; DSL) 및 소오스 선택 라인(Source Selective Line; SSL) 이라는 두 개의 트랜지스터가 접속된다.
또한 불휘발성 메모리 소자는 저장할 수 있는 데이터의 용량을 늘리기 위해 하나의 메모리 셀에 여러 비트 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell; MLC)을 사용하는 제품이 늘어나고 있다. 멀티 레벨 셀을 적용한 불휘발성 메모리 소자는 하나의 메모리 셀에 여러 비트의 데이터가 저장될 수 있기 때문에 용량이 늘어나는 반면에, 하나의 메모리 셀을 프로그램했을 경우 문턱전압 분포가 여러 개로 나뉘기 때문에 프로그램을 통해서 문턱전압 분포의 폭을 좁게 만들어야 데이터 독출시의 에러를 줄일 수 있다.
문턱전압 분포의 폭을 줄이기 위해서는 여러 가지 프로그램 방법이 제시되고 있는데, 하나의 문턱전압 분포에 대해서 검증 전압을 세분화하여 여러 레벨로 검증을 수행하는 방법도 그중에 하나이다.
그러나 하나의 문턱전압 분포에 대해서 여러개의 검증 전압 레벨로 검증을 하는 것은 프로그램 시간이 늘어나는 문제가 있다. 따라서 여러 개의 검증 전압 레벨을 이용하면서도 프로그램 시간을 단축하기 위해 패스트(Fast) 검증 방법을 사용한다.
도 1은 문턱전압 분포에서 패스트 검증을 위한 전압 레벨을 나타낸다.
도 1을 참조하면, 소거 셀들을 포함하는 제 1 문턱전압 분포(110)의 메모리 셀들이 프로그램을 통해서 제 2 문턱전압 분포(120)에 포함되도록 할 때, 4 개의 검증 전압 레벨(PV11 내지 PV14)을 이용한다.
이때 패스트 검증 방법을 이용하는데, 패스트 검증은 비트라인을 한번만 프 리차지 한 후, 검증전압을 차례로 변경하면서 검증을 수행하는 방식이다. 즉, 비트라인을 한번 프리차지 한 후, 4개의 검증전압(PV11 내지 PV14)를 차례로 선택된 워드라인에 인가하는 방식이다.
상기와 같이 패스트 검증 방법을 이용하면 하나의 문턱전압 분포에 대해서 여러 레벨의 검증을 할 수 있어 문턱전압 분포의 폭을 좁히면서 검증시간을 단축시킬 수 있다.
그러나 패스트 검증 방법은 비트라인에 누설전류가 많은 경우에는 문제가 될 수 있다. 불휘발성 메모리 소자의 특성에 따라서 온도가 올라가면 비트라인의 누설전류가 커지게 되는데, 이로 인해서 실제로 패스 상태인데도 누설전류로 인해서 비트라인 전압이 낮아져서 패스가 안된 것으로 인식될 수 있다. 이러한 경우 계속해서 프로그램을 진행하기 때문에 오버(Over) 프로그램이 진행될 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 패스트 검증(Fast Verify)을 수행할 때, 검증전압을 변경시키는 횟수를 주변 온도에 따라 제한할 수 있는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이; 도변화에 대응하도록 미리 설정된 기준전압들과, 주변 온도에 따라 변화되는 비교전압을 각각 비교하여 온도 감지 신호를 출력하는 온도 센서; 및 상기 온도 감지 신호에 따라 비트라인을 한번 프리차지한 후, 선택된 워드라인에 점진적으로 증가하는 다수의 검증전압을 차례로 인가하여 프로그램 검증을 수행하는 패스트 검증(Fast Verify)이 수행되게 제어하는 제어부를 포함한다.
상기 온도 센서는, 온도에 따라 변경되는 상기 기준전압 정보를 저장하는 저장부; 현재 온도에 따라서 변경된 상기 비교 전압을 출력하는 전압생성수단; 및 상기 비교 전압과 상기 기준 전압들을 비교하여 그 결과에 따른 온도 감지 신호를 출력하는 온도 감지부를 포함한다.
상기 저장부는, 상기 전압 생성수단에서 제 1 내지 제 n 온도 정보에 따라 출력하는 전압 레벨 정보를 저장하는 것을 특징으로 한다.
상기 온도 감지부는, 상기 기준전압들을 차례로 변경하면서 상기 비교전압과 비교하고, 상기 비교 전압이 현재 비교하고 있는 기준전압보다 낮으면 로우 레벨의 온도 감지신호를 출력하고, 상기 비교전압이 현재 비교하고 있는 기준전압보다 높으면 하이 레벨의 온도감지 신호를 출력하는 것을 특징으로 한다.
상기 온도 감지부는, 상기 패스트 검증의 검증전압 레벨이 변경될 때마다, 높은 온도에 대한 기준전압부터 낮은 온도에 대한 기준전압으로 순차적으로 변경하여 현재 온도에 대한 상기 비교전압과 비교하여 온도 감지 신호를 출력하는 것을 특징으로 한다.
상기 제어부는, 상기 온도 센서가 출력하는 온도 감지 신호가 하이 레벨인 경우, 프로그램 동작을 종료하는 것을 특징으로 한다.
상기 제어부는, 상기 온도 감지신호가 로우 레벨에서 하이 레벨로 변경될 때에, 상기 온도 감지부가 상기 비교전압과 비교한 기준전압 정보를 이용하여 현재 온도륵 감지하고, 감지된 현재 온도에 따라 상기 패스트 검증에서의 연속적으로 인가하는 검증전압의 개수를 변경하되, 상기 감지된 현재 온도가 높을 수록, 연속적으로 인가하는 검증전압의 개수를 적게 하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
불휘발성 메모리 소자의 프로그램 방법에 있어서, 프로그램을 수행한 후, 비트라인을 프리차지한 후 제 1 검증 전압을 이용한 제 1 검증을 수행하는 단계; 상기 제 1 검증이 패스되지 않은 경우, 현재 온도에 따른 비교전압과 제 1 온도에 대한 기준전압을 비교한 결과에 따른 온도 감지신호를 확인하는 단계; 상기 온도 감지신호가 제 1 논리 레벨인 경우, 상기 제 1 검증전압보다 높은 제 2 검증전압을 이용한 제 2 검증을 수행하는 단계; 상기 제 2 검증이 패스되지 않은 경우, 상기 비교전압과, 제 2 온도에 대한 기준전압을 비교한 결과에 따른 온도 감지 신호를 확인하는 단계; 및 상기 온도 감지신호가 제 1 논리 레벨인 경우, 상기 제 2 검증전압보다 높은 제 3 검증전압을 이용한 제 3 검증을 수행하는 단계를 포함한다.
상기 제 1 온도는 상기 제 2 온도보다 높은 온도인 것을 특징으로 한다.
상기 제 1 내지 제3 검증은, 상기 제 1 검증 이후에 비트라인의 디스차지 및 프리차지를 진행하지 않고 제 2 검증 및 제 3 검증을 진행하는 패스트 검증(Fast Verify)으로 수행되는 것을 특징으로 한다.
상기 제 1 온도에 대한 온도 감지 신호가 제 2 논리 레벨인 경우, 프로그램을 종료하는 것을 특징으로 한다.
상기 제 2 온도에 대한 온도 감지 신호가 제 2 논리 레벨인 경우, 프로그램을 종료하는 것을 특징으로 한다.
상기 제 1 검증이 패스된 경우, 프로그램 전압을 상승시켜 다시 프로그램을 수행하고, 상기 제 2 검증부터 수행하는 것을 특징으로 한다.
상기 제 2 검증이 패스된 경우, 프로그램 전압을 상승시켜 다시 프로그램을 수행하고, 상기 제 3 검증부터 수행하는 것을 특징으로 한다.
상기 제 3 검증이 패스되지 않은 경우, 프로그램 전압을 상승시켜 프로그램을 진행하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작 방법은 주변 온도에 따라서 패스트 검증의 검증전압 레벨 변경의 횟수를 조절함으로써 효율적으로 검증 시간을 줄여서 프로그램 동작 시간을 단축시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 패스트 검증을 수행할 때의 워드라인과 비트라인 전압을 나타낸다.
도 2를 참조하면, 하나의 문턱전압 분포에 대해서 제 1 내지 제 4 검증을 수행할 때, 비트라인을 한번만 프리차지한 상태에서, 워드라인(WL)에 제 1 내지 제 4 검증전압(PV1 내지 PV4)을 차례로 인가한다.
만약 워드라인에 제 1 검증 전압을 인가했을 때, 비트라인이 디스차지 된다면 가장 낮은 제 1 검증 전압에 대해서도 프로그램 패스가 되지 않은 것을 의미하므로, 이후의 검증을 수행하지 않고 프로그램을 진행한다.
그러나 제 1 검증 전압을 인가했을 때 비트라인이 프리차지 상태가 유지되면, 제 1 검증에 대해서는 패스가 된 것으로 판단하고, 워드라인 전압을 제 2 검증전압 레벨로 변경한다.
상기와 같이 제 1 내지 제 4 검증전압으로 검증을 수행하는 패스트 검증 동작에서, 주변 온도에 따라서 제 1 내지 제 4 검증 전압 레벨을 제어한다.
이는 온도가 높아질수록 비트라인의 누설전류가 커지게 되어, 실제로는 패스가 되지 않았는데도 비트라인이 디스차지 되는 경우가 발생하기 때문에 패스가 된 것으로 판단될 수 있기 때문이다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3a를 참조하면, 불휘발성 메모리 소자(300)는 메모리 셀 어레이(310), 페 이지 버퍼부(320), Y 디코더(330), X 디코더(340), 제어부(350) 및 온도 센서(360)를 포함한다.
메모리 셀 어레이(310)는 데이터 저장을 위한 메모리 셀들이 포함되는데, 메모리 셀들은 워드라인과 비트라인으로 연결된다. 페이지 버퍼부(320)는 비트라인에 연결되어 선택되는 메모리 셀에 저장할 데이터를 래치하거나, 메모리 셀에 저장된 데이터를 독출 하여 임시 저장하기 위한 페이지 버퍼 회로를 다수 포함한다.
Y 디코더(330)는 페이지 버퍼부(320)의 페이지 버퍼 회로들의 데이터 입출력을 위한 경로를 제공하고, X 디코더(340)는 메모리 셀 어레이(310)의 워드라인을 선택하여 연결한다.
온도 센서(360)는 주변 온도에 따라 다르게 입력되는 기준전압을 이용하여 온도 감지 신호(TDS)를 출력하고, 상기 온도 감지 신호(TDS)에 따라서 제어부(350)는 검증 횟수를 제어한다. 상기 온도 센서(360)는 온도에 따른 기준전압 정보를 저장하기 위한 저장부(361)를 포함한다.
제어부(350)는 프로그램이나 데이터 독출 동작을 제어하는 곳으로, 프로그램 검증을 패스트 프로그램 방식을 이용하고, 검증 패스가 되지 못한 경우 온도 감지 신호(TDS)가 입력되는지 여부에 따라서 프로그램을 다시 수행하거나, 종료하도록 동작을 제어한다.
상기 온도 센서(360)는 다음과 같이 구성된다.
도 3b는 온도 센서의 회로도이다.
도 3b를 참조하면, 온도 센서(360)는 제 1 및 제 2 저항(R1, R2)과 제 1 및 제 2 NMOS 트랜지스터(N1, N2) 및 온도 감지부(361)를 포함한다. 제 1 저항(R1)과 제 1 NMOS 트랜지스터(N1)는 제 2 전압(Vg2)을 생성하고, 제 2 저항(R2)과 제 2 NMOS 트랜지스터(N2)는 제 2 전압(Vg2)에 의해 동작하여 온도 확인을 위한 비교 전압(AA)을 출력한다.
제 1 저항(R1)과 제 1 NMOS 트랜지스터(N1)는 전원전압과 접지노드 사이에 직렬로 연결되고, 제 1 저항(R1)과 제 1 NMOS 트랜지스터(N1)간의 접점인 노드(K1)에서 제 2 전압(Vg2)이 생성된다. 그리고 제 1 NMOS 트랜지스터(N1)의 게이트에는 제 1 전압(Vg1)이 인가되는데, 제 1 전압(Vg1)은 온도 확인을 위해 제 1 NMOS 트랜지스터(N1)를 턴 온 시킬 수 있는 전압이다.
제 2 저항(R2)과 제 2 NMOS 트랜지스터(N2)도 전원전압과 접지노드 사이에 직렬로 연결된다. 제 2 NMOS 트랜지스터(N2)의 게이트에는 노드(K1)의 제 2 전압(Vg2)이 입력된다.
그리고 제 2 저항(R2)과 제 2 NMOS 트랜지스터(N2)의 접점인 노드(K2)를 통해서 비교전압(AA)이 출력된다.
온도 감지부(361)는 기준전압(Vref)과 비교전압(AA)을 비교하여 온도에 따른 온도 감지 신호(TDS)를 출력한다. 상기 기준전압(Vref)은 주변 온도에 따라서 다른 값을 갖는다.
즉, 온도에 따라서 메모리 셀의 문턱전압이 변경되는 정도에 따라서 검증횟수를 조절해야 하는 온도에 대한 기준전압값을 저장부(361)에 저장하고, 차례로 기준전압값을 변경하면서 현재의 온도에 따라 변경되는 비교전압(AA)과 비교함으로써 현재 온도를 확인한다.
좀 더 상세히 설명하면, 주변의 온도가 90도 이상일 때, 90도 미만 60도 이상일 때, 60도 미만 40도 이상일 때, 40도 미만일 때의 기준전압을 미리 저장부(362)에 저장하고 각각의 기준전압을 차례로 상기 온도 감지부(361)에 입력하여 온도 감지 신호(TDS)가 출력되는지 여부를 판단한다.
상기 온도에 감지를 위한 기준전압은 다음의 도 3c와 같은 시험 데이터를 이용해서 저장할 수 있다.
도 3c는 온도에 따라 변경되는 기준전압 레벨을 나타낸다.
도 3c를 참조하면, 온도에 따라 변경되는 기준전압을 실험을 통해서 얻어낸 데이터이다. 도 3c를 참조하며 온도 센서(360)의 저장부(362)에는 다음의 표와 같은 기준전압 레벨이 저장된다.
Figure 112008038493166-pat00001
표 1과 같이 각각의 온도에 따른 기준전압이 온도 감지부(361)에 반전단자(-)로 입력되고, 현재 온도에 따라서 변경되는 비교전압(AA)이 비반전단자(+)로 비교전압(AA)을 입력되면, 두 전압의 크기에 따라서 온도 감지 신호(TDS)가 하이 레벨 또는 로우 레벨로 인가된다.
예를 들어 온도가 50도라고 가정할 때, 도 3c에 의하면 비교전압(AA)은 약 2.06V 정도가 된다. 따라서 기준전압(Vref)이 0V를 나타내는 2.15V일 때와, 40도를 나타내는 2.085V일 때보다는 낮다. 이때 온도 감지부(361)는 반전단자(-)에 입력되는 기준전압(Vref)이 높기 때문에 온도 감지신호(TDS)는 로우 레벨 신호를 출력한다.
그리고 기준전압(Vref)이 60도를 나타내는 2.04V 일 때는 비반전 단자(+)로 입력되는 비교전압(AA)이 더 크기 때문에 온도 감지부(361)가 하이 레벨의 온도 감지신호(TDS)를 출력한다. 따라서 상기 온도 감지신호(TDS)에 의해서 현재 온도가 40도 보다는 크고, 60도 보다는 작다는 것을 알 수 있다.
도 3d는 문턱전압과 온도간의 상관관계를 나타내는 그래프이다.
도 3d를 참조하면, 온도에 따른 비교전압(AA)과 기준전압(Vref)간의 비교결과에 따라 예측되는 목표 온도에서의 전압(Vdt)과의 상관관계가 나타난다. 상기 비교전압(AA)이 기준전압(Vref)보다 낮을 때는 온도 감지신호(TDS)가 로우 레벨이고, 비교전압(AA)이 기준전압(Vref)보다 높을 때는 온도 감지신호(TDS)가 하이 레벨이 된다.
상기 온도에 따라서 조절되는 검증 횟수는 다음과 같다.
Figure 112008038493166-pat00002
표 2에 나타난 바와 같이, 온도가 높을수록 제 1 내지 제 4 검증을 하는 레벨이 조절된다. 예를 들어 80도 미만 60도 이상의 온도에서는 제 2 검증까지만 수행하도록 조절한다.
온도 센서(360)의 회로에서 제 2 전압(Vg2)이 적절하게 생성되면, 제 2 NMOS 트랜지스터(N2)가 서브쓰레숄드(Subthreshold) 영역에서 동작하게 되고, BJT(Bipolar Junction Transistor)과 비슷한 특성을 가지게 되고 이는 포화 전류(Saturation Current)가 온도에 대해서 지수적(Exponential)하게 증가하게 된다. 그 결과를 시뮬레이션으로 나타내면 도 3e와 같다.
도 3e는 도 3b의 온도 센서의 시뮬레이션결과를 나타낸다.
도 3e를 참조하면, 서브쓰레숄드 영역에서의 동작하는 제 2 NMOS 트랜지스터(N2)의 오퍼레이션에 대한 결과를 확인할 수 있다.
상기와 같이 온도에 따라 검증 횟수를 변경하여 프로그램을 하는 과정은 다음과 같다.
도 4는 본 발명의 실시 예에 따른 프로그램 동작의 순서도이다.
도 4를 참조하면, 불휘발성 메모리 소자(100)가 프로그램을 수행하고 나면(S401), 제 1 검증 패스가 설정되어 있는지를 확인한다(S403). 이때 프로그램을 위해서는 프로그램 명령과, 프로그램할 메모리 셀의 주소정보 그리고 프로그램할 데이터를 입력받고, 선택된 워드라인에 프로그램 전압을 인가하여 진행한다.
프로그램이후에 제 1 검증 패스가 설정되어 있는지를 확인하는 것은, 패스 검증에서 제 1 검증전압(PV1)에 의한 제 1 검증이 한번이라도 패스된 이후에는 더 이상 진행할 필요가 없기 때문에 이후의 동작에서 제 1 검증을 배제하기 위함이다.
단계 S403에서 제 1 검증 패스가 설정되어 있지 않아면, 제 1 검증전압(PV1)을 이용한 제1 검증을 수행한다(S405). 이때 검증 동작은 선택된 비트라인을 프리차지 한 후, 선택된 워드라인에 제 1 검증전압(PV1)을 인가하고 나머지 워드라인들에는 패스 전압을 인가하여 비트라인 전압이 변경되는지를 센싱하는 과정을 수행한다.
만약 비트라인 전압이 디스차지된다면 제 1 검증전압(PV1)에 대해서 프로그램이 패스되지 않은 것을 의미한다. 또한 비트라인 전압이 프리차지 상태를 유지하고 있으면 제 1 검증전압(PV1)에 대해서 프로그램이 패스되었음을 의미한다. 제 1 검증이 패스되면, 제 1 검증 패스를 설정한다. 그리고는 제 1 기준전압(Vrdf1)에 의한 온도 감지신호(TDS) 체크를 한다(S411).
또한, 상기 제 1 검증 결과가 패스가 아닌 경우에도(S407), 제 1 기준전압(Vref1)에 의한 온도 감지 신호(TDS) 체크를 한다(S411). 이때 제 1 기준전압(Vref1)은 80 도에서의 기준전압을 나타낸다.
제어부(350)는 상기 체크한 온도 감지신호(TDS)가 하이 레벨인지를 확인하는데(S413), 만약 온도 감지 신호(TDS)가 하이 레벨, 즉 '1'값을 갖는다면 현재 온도가 80도 이상인 것으로 판단하여 프로그램 동작을 종료한다. 이는 표2에 나타난 바와 같이 80도 이상인 경우는 제 1 검증만을 하는 것으로 설정되어 있기 때문이다.
만약 80도에서의 제 1 기준전압(Vref1)에 대한 온도 감지 신호(TDS)가 '1'이 아니라면, 현재의 온도는 80도보다 낮은 온도이므로 제어부(350)는 제 2 검증 패스가 설정되어 있는지를 확인한다(S415).
제 2 검증 패스가 설정되어 있지 않으면, 제 2 검증전압(PV2)을 이용한 제 2 검증을 수행한다(S417). 즉, 상기 제 1 검증을 수행한 이후에 비트라인 전압이 하이 레벨로 유지되고 있기 때문에, 선택된 워드라인의 전압을 제 2 검증전압(PV2)으로 변경하여 비트라인 전압이 변경되는지 다시 확인한다.
제 2 검증 결과가 패스되면(S419), 제 2 검증 패스 설정을 하고(S421), 제 2 기준전압(Vref2)을 이용한 온도 감지신호(TDS) 체크를 한다(S423).
또한 제 2 검증 결과가 패스되지 않은 경우에도, 제 2 기준전압(Vref2)을 이용한 온도 감지신호(TDS) 체크를 한다. 이때 제 2 기준전압(Vref2)은 60도 에서의 기준전압을 나타낸다.
만약 온도 감지신호(TDS)가 '1'이라면(S425), 현재 온도가 80도 보다는 낮고, 60도보다는 높은 것을 의미한다. 이때 표 2에 의하면 온도가 80도 이하이고 60도 이상인 경우에는 검증을 제 2 검증까지 하는 것으로 설정되어 있다.
따라서 제어부(350)는 프로그램 동작을 종료한다. 만약 온도 감지 신호(TDS)가 '1'이 아니라면, 현재 온도가 60도 보다 낮은 것을 의미한다. 온도가 60도 보다 낮으면 검증이 제 3 검증까지 수행하도록 설정되어 있으므로, 제 3 검증전압(PV3)을 이용한 검증을 수행할 수 있는 것을 의미한다.
따라서 제어부(350)는 먼저 제 3 검증 패스가 설정되었는지를 확인한 후(S427), 제 3 검증전압(PV3)으로 제 3 검증을 수행한다(S429).
제 3 검증 결과, 패스가 되면 제 3 검증 패스 설정을 하고(S433), 제 3 기준전압(Vref3)을 이용한 온도 감지 신호(TDS) 체크를 한다(S435). 제 3 검증이 패스되지 않은 경우에도 제 3 전압(Vref3)을 이용한 온도 감지 신호(TDS) 체크를 한다. 상기 제 3 전압(Vref)은 40도에서의 기준전압을 나타낸다.
만약 온도 감지 신호(TDS)가 '1'이라면(S437), 현재 온도가 60도 보다 낮고, 40도 이상인 것을 의미한다. 따라서 제 3 검증 이후에 더 이상의 검증을 하지 않는다. 그러나 온도 감지 신호(TDS)가 '1'이면 현재 온도가 40도 보다 낮은 것이므로 제 4 검증을 수행한다(S439).
제 4 검증이 패스되면(S441), 프로그램이 종료된다. 그러나 제 4 검증이 패스되지 않으면 다시 프로그램 전압을 증가시켜(S443), 프로그램을 수행한다.
상기와 같이 현재 온도에 따라서 패스트 검증의 단계를 조절함으로써 효과적으로 패스트 검증 방법을 이용한 프로그램이 가능하다. 또한 상기의 설명은 하나의 문턱전압 분포에 대한 패스트 검증 방법에 한정하여 설명한 것으로, 여러 개의 문턱전압을 가지는 메모리 셀을 프로그램할 때는 각각의 문턱전압 분포 별로 패스트 검증이 수행된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 문턱전압 분포에서 패스트 검증을 위한 전압 레벨을 나타낸다.
도 2는 패스트 검증을 수행할 때의 워드라인과 비트라인 전압을 나타낸다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3b는 온도 센서의 회로도이다.
도 3c는 온도에 따라 변경되는 기준전압 레벨을 나타낸다.
도 3d는 문턱전압과 온도간의 상관관계를 나타내는 그래프이다.
도 3e는 도 3b의 온도 센서의 시뮬레이션결과를 나타낸다.
도 4는 본 발명의 실시 예에 따른 프로그램 동작의 순서도이다.
*도면의 주요 부분의 간단한 설명*
300 : 불휘발성 메모리 소자 310 : 메모리 셀 어레이
320 : 페이지 버퍼부 330 : Y 디코더
340 : X 디코더 350 : 제어부
360 : 온도 센서

Claims (15)

  1. 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이;
    온도변화에 대응하도록 미리 설정된 기준전압들과, 주변 온도에 따라 변화되는 비교전압을 각각 비교하여 온도 감지 신호를 출력하는 온도 센서; 및
    상기 온도 감지 신호에 따라 비트라인을 한번 프리차지한 후, 선택된 워드라인에 점진적으로 증가하는 다수의 검증전압을 차례로 인가하여 프로그램 검증을 수행하는 패스트 검증(Fast Verify)이 수행되게 제어하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 온도 센서는,
    온도에 따라 변경되는 상기 기준전압들을 저장하는 저장부;
    현재 온도에 따라서 변경된 상기 비교 전압을 출력하는 전압생성수단; 및
    상기 비교 전압과 상기 기준전압들을 비교하여 그 결과에 따른 온도 감지 신호를 출력하는 온도 감지부
    를 포함하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 저장부는,
    상기 전압 생성수단에서 제 1 내지 제 n 온도 정보에 따라 출력하는 상기 기준전압 정보를 저장하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 2항에 있어서,
    상기 온도 감지부는,
    상기 기준전압들을 차례로 변경하면서 상기 비교전압과 비교하고, 상기 비교전압이 현재 비교하고 있는 기준전압보다 낮으면 로우 레벨의 온도 감지신호를 출력하고, 상기 비교전압이 현재 비교하고 있는 기준전압보다 높으면 하이 레벨의 온도 감지신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 온도 감지부는,
    상기 패스트 검증의 검증전압 레벨이 변경될 때마다, 높은 온도에 대한 기준전압부터 낮은 온도에 대한 기준전압으로 순차적으로 변경하여 현재 온도에 대한 상기 비교전압과 비교하여 온도 감지 신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 제 1항에 있어서,
    상기 제어부는,
    상기 온도 센서가 출력하는 온도 감지 신호가 하이 레벨인 경우, 프로그램 동작을 종료하는 것을 특징으로 하는 불휘발성 메모리 소자.
  7. 불휘발성 메모리 소자의 프로그램 방법에 있어서,
    프로그램을 수행한 후, 비트라인을 프리차지한 후 제 1 검증 전압을 이용한 제 1 검증을 수행하는 단계;
    상기 제 1 검증이 패스되지 않은 경우, 현재 온도에 따른 비교전압과 제 1 온도에 대한 기준전압을 비교한 결과에 따른 온도 감지신호를 확인하는 단계;
    상기 온도 감지신호가 제 1 논리 레벨인 경우, 상기 제 1 검증전압보다 높은 제 2 검증전압을 이용한 제 2 검증을 수행하는 단계;
    상기 제 2 검증이 패스되지 않은 경우, 상기 비교전압과, 제 2 온도에 대한 기준전압을 비교한 결과에 따른 온도 감지 신호를 확인하는 단계; 및
    상기 온도 감지신호가 제 1 논리 레벨인 경우, 상기 제 2 검증전압보다 높은 제 3 검증전압을 이용한 제 3 검증을 수행하는 단계;
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 7항에 있어서,
    상기 제 1 온도는 상기 제 2 온도보다 높은 온도인 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  9. 제 7항에 있어서,
    상기 제 1 내지 제3 검증은,
    상기 제 1 검증 이후에 비트라인의 디스차지 및 프리차지를 진행하지 않고 제 2 검증 및 제 3 검증을 진행하는 패스트 검증(Fast Verify)으로 수행되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  10. 제 7항에 있어서,
    상기 제 1 온도에 대한 온도 감지 신호가 제 2 논리 레벨인 경우,
    프로그램을 종료하는 것을 특징으로 하는 불휘발성 메모리소자의 동작 방법.
  11. 제 7항에 있어서,
    상기 제 2 온도에 대한 온도 감지 신호가 제 2 논리 레벨인 경우,
    프로그램을 종료하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  12. 제 7항에 있어서,
    상기 제 1 검증이 패스된 경우,
    프로그램 전압을 상승시켜 다시 프로그램을 수행하고,
    상기 제 2 검증부터 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  13. 제 7항에 있어서,
    상기 제 2 검증이 패스된 경우,
    프로그램 전압을 상승시켜 다시 프로그램을 수행하고,
    상기 제 3 검증부터 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  14. 제 7항에 있어서,
    상기 제 3 검증이 패스되지 않은 경우, 프로그램 전압을 상승시켜 프로그램을 진행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  15. 제 6항에 있어서,
    상기 제어부는,
    상기 온도 감지신호가 로우 레벨에서 하이 레벨로 변경되는 때에, 상기 온도 감지부가 상기 비교전압과 비교한 기준전압 정보를 이용하여 현재 온도를 감지하고, 감지된 현재 온도에 따라 상기 패스트 검증에서 연속적으로 인가하는 검증전압의 개수를 변경하되, 상기 감지된 현재 온도가 높을수록, 연속적으로 인가하는 검증전압의 개수를 적게 하는 것을 특징으로 하는 불휘발성 메모리 소자.
KR1020080050104A 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법 KR100967003B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080050104A KR100967003B1 (ko) 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법
US12/368,646 US8111556B2 (en) 2008-05-29 2009-02-10 Nonvolatile memory device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050104A KR100967003B1 (ko) 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20090124100A KR20090124100A (ko) 2009-12-03
KR100967003B1 true KR100967003B1 (ko) 2010-07-02

Family

ID=41379604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050104A KR100967003B1 (ko) 2008-05-29 2008-05-29 불휘발성 메모리 소자 및 그 동작 방법

Country Status (2)

Country Link
US (1) US8111556B2 (ko)
KR (1) KR100967003B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933846B1 (ko) * 2008-05-30 2009-12-24 주식회사 하이닉스반도체 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
US8004917B2 (en) * 2008-09-22 2011-08-23 Sandisk Technologies Inc. Bandgap voltage and temperature coefficient trimming algorithm
KR101634363B1 (ko) * 2009-10-05 2016-06-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101193060B1 (ko) * 2010-04-30 2012-10-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
KR20120125791A (ko) * 2011-05-09 2012-11-19 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
US8542000B1 (en) 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
US8941369B2 (en) 2012-03-19 2015-01-27 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
CN104346236B (zh) * 2013-08-06 2018-03-23 慧荣科技股份有限公司 数据储存装置及其数据维护方法
US20150092488A1 (en) * 2013-09-27 2015-04-02 Yogesh Wakchaure Flash memory system endurance improvement using temperature based nand settings
US9541456B2 (en) 2014-02-07 2017-01-10 Sandisk Technologies Llc Reference voltage generator for temperature sensor with trimming capability at two temperatures
US9576682B2 (en) * 2014-03-20 2017-02-21 International Business Machines Corporation Traffic and temperature based memory testing
US9330790B2 (en) 2014-04-25 2016-05-03 Seagate Technology Llc Temperature tracking to manage threshold voltages in a memory
US9208888B1 (en) 2014-06-27 2015-12-08 Intel Corporation Techniques for improving reliability and performance of partially written memory blocks in modern flash memory systems
KR102349422B1 (ko) 2015-01-28 2022-01-10 삼성전자 주식회사 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 반도체 저장장치
KR20160097006A (ko) * 2015-02-06 2016-08-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법
US9715913B1 (en) 2015-07-30 2017-07-25 Sandisk Technologies Llc Temperature code circuit with single ramp for calibration and determination
US11574691B2 (en) 2016-02-24 2023-02-07 Samsung Electronics Co., Ltd. Memory device and memory system
KR102458918B1 (ko) 2016-02-24 2022-10-25 삼성전자주식회사 메모리 장치 및 메모리 시스템
US9799387B1 (en) * 2016-12-21 2017-10-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory cells and methods for programming the same
US11073428B2 (en) * 2017-09-28 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive line-based temperature-sensing device
KR101984899B1 (ko) * 2018-05-17 2019-05-31 삼성전자 주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
CN111863086B (zh) * 2019-04-29 2022-07-05 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080037A (ko) * 2006-02-06 2007-08-09 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170952B2 (ja) * 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
US7468920B2 (en) * 2006-12-30 2008-12-23 Sandisk Corporation Applying adaptive body bias to non-volatile storage
KR20080064031A (ko) * 2007-01-03 2008-07-08 삼성전자주식회사 온도센서를 구비한 이미지 센서 및 그것의 구동 방법
US7489555B2 (en) * 2007-06-22 2009-02-10 Intel Corporation Program-verify sensing for a multi-level cell (MLC) flash memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080037A (ko) * 2006-02-06 2007-08-09 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법

Also Published As

Publication number Publication date
US8111556B2 (en) 2012-02-07
US20090296465A1 (en) 2009-12-03
KR20090124100A (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
KR100967003B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
US10665308B2 (en) Semiconductor memory device
US8254181B2 (en) Nonvolatile memory device and programming method
KR100739967B1 (ko) 플래시 메모리 장치의 프로그램 방법
US10971234B2 (en) Page buffer, a memory device having page buffer, and a method of operating the memory device
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
KR102031742B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR20110040472A (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US11114173B2 (en) Semiconductor memory device and method of operating the same
KR20190016633A (ko) 메모리 장치 및 이의 동작 방법
US10403367B2 (en) Semiconductor memory device and method of operating the same
US20170025183A1 (en) Semiconductor memory device and operating method thereof
KR20190012012A (ko) 메모리 장치 및 그것의 동작 방법
KR20210145073A (ko) 반도체 기억장치 및 판독 방법
KR20180027276A (ko) 반도체 메모리 장치 및 그 동작 방법
US11227664B2 (en) Memory device and method of operating the same
US20230133227A1 (en) Dynamic step voltage level adjustment
US9349481B2 (en) Semiconductor memory device and method of operating the same
US20220310166A1 (en) In-line programming adjustment of a memory cell in a memory sub-system
KR100880329B1 (ko) 플래시 메모리 소자 및 그 프로그램 방법
US20240185932A1 (en) Memory device and method of operating the same
US20240145008A1 (en) Memory device and operating method of the memory device
JP2009015977A (ja) 不揮発性半導体メモリとそれを用いた記憶装置
KR20150075887A (ko) 메모리 시스템 및 이의 동작 방법
KR101750077B1 (ko) 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee