JP2010165434A - 不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法 - Google Patents
不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法 Download PDFInfo
- Publication number
- JP2010165434A JP2010165434A JP2009008626A JP2009008626A JP2010165434A JP 2010165434 A JP2010165434 A JP 2010165434A JP 2009008626 A JP2009008626 A JP 2009008626A JP 2009008626 A JP2009008626 A JP 2009008626A JP 2010165434 A JP2010165434 A JP 2010165434A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- data
- state
- circuit
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】データを長期間保存しこのデータの読み書き動作が長期間行われないメモリセルにおけるデータリテンション不良を防ぎ、不揮発性半導体メモリのデータ保持特性の十分な向上を図る。
【解決手段】不揮発性半導体メモリ装置(1)に、メモリセル領域(11)を構成している、任意のデータが保持されているメモリセル(A,B,…,N,…)の状態がデータの保持に及ぼす影響を検知する状態検知回路(13)と、前記状態検知回路の動作開始周期を決定する検知周期制御部(12)と、前記状態検知回路によるメモリセルの状態検知の結果に基づいたデータ書き込みを実行するデータ保持制御回路(14)とを備えた。
【選択図】図1
【解決手段】不揮発性半導体メモリ装置(1)に、メモリセル領域(11)を構成している、任意のデータが保持されているメモリセル(A,B,…,N,…)の状態がデータの保持に及ぼす影響を検知する状態検知回路(13)と、前記状態検知回路の動作開始周期を決定する検知周期制御部(12)と、前記状態検知回路によるメモリセルの状態検知の結果に基づいたデータ書き込みを実行するデータ保持制御回路(14)とを備えた。
【選択図】図1
Description
本発明は、不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法に関する。
従来、不揮発性半導体メモリのデータ保持特性において、データの書き込みによるストレスや経年劣化によって、電荷を保持していなければならないゲート酸化膜から電荷が抜けていく現象が起こる場合がある。この現象が発生したゲート酸化膜を有するメモリセルは、保持しているデータが「0」か「1」かを区別するための閾値電圧が低下し、本来「0」と読み出されるべきデータが「1」と読み出されてしまうといった、破壊状態もしくは破壊に近い状態となり、保持しているデータを正しく読み出せない問題があった。
これに対して、不揮発性半導体メモリのデータ保持の信頼性を向上させる技術として、データが保持されているメモリセルの閾値電圧に応じてこのデータの再書き込みを実施する不揮発性半導体メモリやその書き込み方法(特許文献1、特許文献2)が提案されている。これらの技術は、メモリセルに保持されているデータの読み出し時、または、データをメモリセルに書き込んだ後に、このメモリセルにおける閾値電圧を測定してベリファイを行い、所定の閾値電圧範囲から外れる恐れのあるメモリセルを検出し、この検出されたメモリセルに対してデータの再書き込みを行うものである。
これに対して、不揮発性半導体メモリのデータ保持の信頼性を向上させる技術として、データが保持されているメモリセルの閾値電圧に応じてこのデータの再書き込みを実施する不揮発性半導体メモリやその書き込み方法(特許文献1、特許文献2)が提案されている。これらの技術は、メモリセルに保持されているデータの読み出し時、または、データをメモリセルに書き込んだ後に、このメモリセルにおける閾値電圧を測定してベリファイを行い、所定の閾値電圧範囲から外れる恐れのあるメモリセルを検出し、この検出されたメモリセルに対してデータの再書き込みを行うものである。
一方、不揮発性半導体メモリにおける劣化したメモリセルを検出して別のメモリセルに置き換えてデータを読み書きする記憶装置(特許文献3)が提案されている。この技術は、メモリセルからデータを読み出すときに閾値電圧を測定してメモリセルの状態を所定の条件により判定し、この条件に該当するメモリセルはデータの読み書きを行わず、別に用意している冗長メモリセルに置き換えてデータの読み書きを行うものである。
しかしながら、これらの技術は、データの読み出し時、または、書き込み時における閾値電圧の測定によってメモリセルの状態判定を行い、この判定結果に基づいて不揮発性半導体メモリのデータ保持特性の向上を図った技術である。したがって、データを長期間保存し、このデータの読み書き動作が長期間行われないメモリセルにおいては状態判定が行われず、経年劣化によるゲート酸化膜に蓄積された電荷の電荷抜けが進み、メモリセルが破壊もしくは破壊に近い状態となった場合、データの正常な読み出しができなくなるという問題があり、データ保持特性における信頼性が十分に保たれてはいなかった。
本発明は、上記のような問題を解決すべく、データ保持の信頼性向上を図ることができる不揮発性半導体メモリ装置とデータの記憶保持の方法を提供することを目的とする。
上述の目的を達成するために、本発明は、不揮発性半導体メモリ装置に、任意のデータが保持されているメモリセルの状態がデータの保持に及ぼす影響を検知するメモリセルの状態検知回路と、前記状態検知回路の動作開始周期を決定する検知周期制御回路と、前記状態検知回路によるメモリセルの状態検知の結果に基づいたデータ書き込みを実行するデータ保持制御回路とを設けたことを特徴とする。
本発明によれば、不揮発性半導体メモリ装置において、メモリセルの状態検知を開始する動作開始周期と同期して、任意のデータが保持されているメモリセルの状態検知とデータの書き込み動作とを繰り返し実行することにより、メモリセルの状態に応じたデータの保持制御ができるようになり、特に、長期間読み書き動作が実施されていないメモリセルに保持されているデータについても、このメモリセルの状態に対応したデータの保持制御を行うことができ、不揮発性半導体メモリのデータ保持の信頼性向上を図ることが可能となる。
以下、図面を参照し、本発明の実施の形態について説明する。
[第1の実施の形態]
本発明の第1の実施の形態にかかる不揮発性半導体メモリ装置は、データが書き込まれているメモリセルの状態がデータの保持に及ぼす影響について一定周期で解析し、この解析結果に基づいたデータの書き込み動作を当該メモリセルに対して実行することを特徴とする不揮発性半導体メモリ装置である。
図1に示すように、不揮発性半導体メモリ装置1は、データを保持する任意の複数のメモリセル(A,B,…,N,…)により構成されているメモリセル領域11と、任意のデータが保持されているメモリセル(A,B,…,N,…)の状態がデータを保持するために必要で且つ十分な条件を満たしているのかを検知する状態検知回路12と、この状態検知回路12の動作開始周期を決定してメモリセル(A,B,…,N,…)の状態検知を開始させる指示を状態検知回路12に対して出す検知周期制御回路13と、状態検知回路12によるメモリセル(A,B,…,N,…)の状態検知の結果に基づいたデータの書き込みを検知周期制御回路13で決定した動作開始周期に同期して繰り返し実行するデータ保持制御回路14とから構成されている。
ここで、不揮発性半導体メモリ装置におけるメモリセルの状態がデータを保持するために必要で且つ十分な条件とは、当該メモリセルに所定の電圧を印可することにより任意のデータを書き込むことができ、この書き込んだデータを所定の電圧を印可することにより正しく読み出せることである。例えば、メモリセルに保持されているデータを正しく読み出すことができる電圧の値に応じて所定の条件を設定してもよい。
本発明の第1の実施の形態にかかる不揮発性半導体メモリ装置は、データが書き込まれているメモリセルの状態がデータの保持に及ぼす影響について一定周期で解析し、この解析結果に基づいたデータの書き込み動作を当該メモリセルに対して実行することを特徴とする不揮発性半導体メモリ装置である。
図1に示すように、不揮発性半導体メモリ装置1は、データを保持する任意の複数のメモリセル(A,B,…,N,…)により構成されているメモリセル領域11と、任意のデータが保持されているメモリセル(A,B,…,N,…)の状態がデータを保持するために必要で且つ十分な条件を満たしているのかを検知する状態検知回路12と、この状態検知回路12の動作開始周期を決定してメモリセル(A,B,…,N,…)の状態検知を開始させる指示を状態検知回路12に対して出す検知周期制御回路13と、状態検知回路12によるメモリセル(A,B,…,N,…)の状態検知の結果に基づいたデータの書き込みを検知周期制御回路13で決定した動作開始周期に同期して繰り返し実行するデータ保持制御回路14とから構成されている。
ここで、不揮発性半導体メモリ装置におけるメモリセルの状態がデータを保持するために必要で且つ十分な条件とは、当該メモリセルに所定の電圧を印可することにより任意のデータを書き込むことができ、この書き込んだデータを所定の電圧を印可することにより正しく読み出せることである。例えば、メモリセルに保持されているデータを正しく読み出すことができる電圧の値に応じて所定の条件を設定してもよい。
次に、本実施の形態にかかる不揮発性半導体メモリ装置1におけるデータの記憶保持の動作について述べる。
図2は、本実施の形態にかかる不揮発性半導体メモリ装置1において、データの記憶保持動作の手順を示すフローチャートである。
図2に示すように、状態検知回路12は、メモリセル領域11において任意のデータが保持されているメモリセルNの状態がこのデータを保持していくために必要で且つ十分な条件を満たしているのか否か検知を行う(S101)。このメモリセルNの状態検知の結果により、データ保持制御回路14はメモリセルNの状態を判定する(S102)。
データ保持制御回路14が、メモリセルNの状態がデータの保持に対して必要で且つ十分な条件を満たしておらず、データ保持に及ぼす影響が有ると判断した場合(S102で「有」)、この判定に基づいたデータの書き込み動作をこのメモリセルNに対して行う(S103)。また、メモリセルNの状態がデータの保持に対して必要で且つ十分な条件を満たしており、データ保持に及ぼす影響は無いと判断した場合(S102で「無」)、データ保持制御回路14は何も書き込み動作を行わない。
データ保持制御回路14におけるデータの書き込み動作終了後、検知周期制御回路13は、動作開始周期に同期して状態検知回路12に対してメモリセルNの状態検知の動作開始の指示を出す(S104)。
検知周期制御回路12から出された状態検知の動作開始の指示にしたがい、状態検知回路12はメモリセルNの状態検知を行い(S101)、データ保持制御回路14はこの状態検知の結果に基づいてメモリセルNの状態判定を行って(S102)、判定結果に基づいた動作を実施する(S103もしくはS104へ)。この動作を、検知周期制御回路12により決定された動作開始周期に同期して繰り返す。
図2は、本実施の形態にかかる不揮発性半導体メモリ装置1において、データの記憶保持動作の手順を示すフローチャートである。
図2に示すように、状態検知回路12は、メモリセル領域11において任意のデータが保持されているメモリセルNの状態がこのデータを保持していくために必要で且つ十分な条件を満たしているのか否か検知を行う(S101)。このメモリセルNの状態検知の結果により、データ保持制御回路14はメモリセルNの状態を判定する(S102)。
データ保持制御回路14が、メモリセルNの状態がデータの保持に対して必要で且つ十分な条件を満たしておらず、データ保持に及ぼす影響が有ると判断した場合(S102で「有」)、この判定に基づいたデータの書き込み動作をこのメモリセルNに対して行う(S103)。また、メモリセルNの状態がデータの保持に対して必要で且つ十分な条件を満たしており、データ保持に及ぼす影響は無いと判断した場合(S102で「無」)、データ保持制御回路14は何も書き込み動作を行わない。
データ保持制御回路14におけるデータの書き込み動作終了後、検知周期制御回路13は、動作開始周期に同期して状態検知回路12に対してメモリセルNの状態検知の動作開始の指示を出す(S104)。
検知周期制御回路12から出された状態検知の動作開始の指示にしたがい、状態検知回路12はメモリセルNの状態検知を行い(S101)、データ保持制御回路14はこの状態検知の結果に基づいてメモリセルNの状態判定を行って(S102)、判定結果に基づいた動作を実施する(S103もしくはS104へ)。この動作を、検知周期制御回路12により決定された動作開始周期に同期して繰り返す。
このように、一定の動作周期によって任意のデータが保存されているメモリセルの状態検知とデータの書き込み動作とを繰り返し実行することにより、データの読み書きのタイミングにおいてデータの読み書きが行われているメモリセルに対してこのメモリセルの状態検知を行っていた従来技術とは異なり、任意のデータが保持されているメモリセルに対して平均して継続的に状態検知を実施することができ、任意のデータが保持されているメモリセルの状態に応じたデータの記憶保持の動作を実施することができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。
本実施の形態にかかる不揮発性半導体メモリ装置は、データが書き込まれているメモリセルの状態がデータの保持に及ぼす影響について任意の時間である一定周期で解析し、この解析結果に基づいたデータの書き込み動作を当該メモリセルに対して実行することを特徴とする不揮発性半導体メモリ装置であって、特に、メモリセルの状態検知を当該メモリセルに保持されているデータを読み出す際に「0」か「1」かを区別する閾値電圧を測定することにより実施し、この状態検知の結果に基づいて当該メモリセルの状態を判定し、この状態に対応したデータの書き込み動作を選択して、選択した書き込み動作を当該メモリセルに対して実行する不揮発性半導体メモリ装置である。
次に、本発明の第2の実施の形態について説明する。
本実施の形態にかかる不揮発性半導体メモリ装置は、データが書き込まれているメモリセルの状態がデータの保持に及ぼす影響について任意の時間である一定周期で解析し、この解析結果に基づいたデータの書き込み動作を当該メモリセルに対して実行することを特徴とする不揮発性半導体メモリ装置であって、特に、メモリセルの状態検知を当該メモリセルに保持されているデータを読み出す際に「0」か「1」かを区別する閾値電圧を測定することにより実施し、この状態検知の結果に基づいて当該メモリセルの状態を判定し、この状態に対応したデータの書き込み動作を選択して、選択した書き込み動作を当該メモリセルに対して実行する不揮発性半導体メモリ装置である。
図3は、本発明の第2の実施の形態にかかる不揮発性半導体メモリ装置の構成を示す機能ブロック図である。
図3に示すように、不揮発性半導体メモリ装置2は、データを保持する任意の複数のメモリセル(A,B,…,N,…)により構成されているメモリセル領域11と、任意のデータが保持されているメモリセル(A,B,…,N,…)において、データを読み出す際に「0」か「1」かを区別する閾値電圧を測定する閾値電圧測定回路201を有した状態検知回路22と、任意の一定時間をメモリセルの状態検知の動作周期である動作開始周期として設定し、状態検知回路22に対してメモリセル(A,B,…,N,…)の検知を開始させる指示を出す検知周期制御回路23と、状態検知回路22の閾値電圧測定回路201により測定された閾値電圧値に基づいた当該メモリセルの状態を判定するメモリセル状態判定回路202とメモリセル状態判定回路203により判定された当該メモリセルの状態に応じた書き込み動作を選択し、この選択した書き込み動作を実行する書き込み制御回路203とを有するデータ保持制御回路24とから構成されている。
図3に示すように、不揮発性半導体メモリ装置2は、データを保持する任意の複数のメモリセル(A,B,…,N,…)により構成されているメモリセル領域11と、任意のデータが保持されているメモリセル(A,B,…,N,…)において、データを読み出す際に「0」か「1」かを区別する閾値電圧を測定する閾値電圧測定回路201を有した状態検知回路22と、任意の一定時間をメモリセルの状態検知の動作周期である動作開始周期として設定し、状態検知回路22に対してメモリセル(A,B,…,N,…)の検知を開始させる指示を出す検知周期制御回路23と、状態検知回路22の閾値電圧測定回路201により測定された閾値電圧値に基づいた当該メモリセルの状態を判定するメモリセル状態判定回路202とメモリセル状態判定回路203により判定された当該メモリセルの状態に応じた書き込み動作を選択し、この選択した書き込み動作を実行する書き込み制御回路203とを有するデータ保持制御回路24とから構成されている。
ここで、本実施の形態にかかる不揮発性半導体メモリ装置2におけるメモリセルの状態検知とこの状態検知の結果に基づいてなされるメモリセルの状態判定とメモリセルの状態に対応した書き込み動作について説明する。
図4に示すように、任意のメモリセルに保持されているデータを読み出す際の閾値電圧は、時間経過と共に変化する。本実施の形態においては、この閾値電圧に所定の電圧値と所定の電圧範囲を定め、閾値電圧の電圧範囲に応じてメモリセルの状態を分類し、分類されたメモリセルの状態に対応した書き込み動作を行うものであり、すなわち、任意のデータが保持されているメモリセルにおいて、データを読み出す際の閾値電圧を測定する状態検知を実施して、このメモリセルの状態判定とこのメモリセルの状態に対応した書き込み動作を実施するものである。以下に詳細を説明する。
図4に示すように、任意のメモリセルに保持されているデータを読み出す際の閾値電圧は、時間経過と共に変化する。本実施の形態においては、この閾値電圧に所定の電圧値と所定の電圧範囲を定め、閾値電圧の電圧範囲に応じてメモリセルの状態を分類し、分類されたメモリセルの状態に対応した書き込み動作を行うものであり、すなわち、任意のデータが保持されているメモリセルにおいて、データを読み出す際の閾値電圧を測定する状態検知を実施して、このメモリセルの状態判定とこのメモリセルの状態に対応した書き込み動作を実施するものである。以下に詳細を説明する。
メモリセルの状態に対応した状態判定について、図4に示すように、閾値電圧に所定の電圧値VaとVbを設定し、この電圧値と電圧範囲に応じてメモリセルの状態を「正常」「注意」「危険」の三の状態に分類する。本実施の形態におけるメモリセル状態判定回路202は、閾値電圧測定回路201によって測定された閾値電圧値に応じてこの三の状態からメモリセルの状態を判定する。
メモリセルの状態に対応した書き込み動作について、図4に示す例では、メモリセルの状態が「正常」の場合、すなわち、このメモリセルに保持されているデータを読み出す際の閾値電圧値が所定の電圧値Vbより大きい場合であり、この状態と判定されたメモリセルにおいては、データの再書き込みなどの書き込み動作を実施する必要はなく、書き込み制御回路203において選択される書き込み動作は「何もしない」となる。
メモリセルの状態が「注意」の場合、すなわち、このメモリセルにおける閾値電圧値が所定の電圧値Va以上であり且つ所定の電圧値Vb以下の場合であり、この状態と判定されたメモリセルにおいては、データの再書き込みが必要と判断され、書き込み制御回路203において選択される書き込み動作は「データ再書き込み」となる。
メモリセルの状態が「危険」の場合、すなわち、このメモリセルにおける閾値電圧値が所定の電圧値Vaより小さい場合であり、この状態と判定されたメモリセルにおいては、メモリセルの破壊もしくは破壊に近い状態によるデータ読み出し不可となりうる状態と判断され、書き込み制御回路203において選択される書き込み動作は「別のメモリセルへデータ書き込み」となる。
メモリセルの状態が「注意」の場合、すなわち、このメモリセルにおける閾値電圧値が所定の電圧値Va以上であり且つ所定の電圧値Vb以下の場合であり、この状態と判定されたメモリセルにおいては、データの再書き込みが必要と判断され、書き込み制御回路203において選択される書き込み動作は「データ再書き込み」となる。
メモリセルの状態が「危険」の場合、すなわち、このメモリセルにおける閾値電圧値が所定の電圧値Vaより小さい場合であり、この状態と判定されたメモリセルにおいては、メモリセルの破壊もしくは破壊に近い状態によるデータ読み出し不可となりうる状態と判断され、書き込み制御回路203において選択される書き込み動作は「別のメモリセルへデータ書き込み」となる。
図4に示す例の閾値電圧の特性を有するメモリセルに対する本実施の形態にかかる不揮発性半導体メモリ装置2におけるメモリセルの状態判定とメモリセルの状態に対応した書き込み動作は、メモリセル検知周期制御回路23において動作開始周期が一定時間[t]と設定されている場合、時間tにおける閾値電圧測定回路201が測定するこの閾値電圧は、Vbより大きい領域に位置しているので、メモリセル状態判定回路202は、このデータが保持されているメモリセルの状態を「正常」と判定する。書き込み制御回路203が選択する書き込み動作は、このメモリセルの状態が「正常」であるので、「何もしない」となる。
次にメモリセルの状態検知が開始される時間2tにおける閾値電圧測定回路201が測定するこの閾値電圧は、Va以上且つVb以下の領域に位置しているので、メモリセル状態判定回路202は、このデータが保持されているメモリセルの状態を「注意」と判定する。書き込み制御回路203が選択する書き込み動作は、このメモリセルの状態が「注意」であるので、「データの再書き込み」となる。
次にメモリセルの状態検知が開始される時間3tにおいては、Vaより小さい領域に閾値電圧測定回路201が測定する閾値電圧値があるので、メモリセル状態判定回路202はメモリセルの状態を「危険」と判定し、書き込み制御回路203が選択する書き込み動作は「別のメモリセルへデータ書き込み」となる。
次にメモリセルの状態検知が開始される時間2tにおける閾値電圧測定回路201が測定するこの閾値電圧は、Va以上且つVb以下の領域に位置しているので、メモリセル状態判定回路202は、このデータが保持されているメモリセルの状態を「注意」と判定する。書き込み制御回路203が選択する書き込み動作は、このメモリセルの状態が「注意」であるので、「データの再書き込み」となる。
次にメモリセルの状態検知が開始される時間3tにおいては、Vaより小さい領域に閾値電圧測定回路201が測定する閾値電圧値があるので、メモリセル状態判定回路202はメモリセルの状態を「危険」と判定し、書き込み制御回路203が選択する書き込み動作は「別のメモリセルへデータ書き込み」となる。
次に、本実施の形態にかかる不揮発性半導体メモリ装置2におけるデータの記憶保持の動作について述べる。
まず、図5を参照して本実施の形態にかかる不揮発性半導体メモリ装置2におけるデータの記憶保持の動作の手順を説明する。
図5に示すように、メモリセルに保存されているデータを読み出す際の閾値電圧を測定してメモリセルの状態検知を行い(S201)、状態検知の結果に基づいてこのメモリセルの状態を判定し(S202)、このメモリセルの状態に対応した動作を実行する(S203〜S205)。任意の一定時間である動作周期[t]に同期してメモリセルの状態検知動作が再開し(S206)、このメモリセルの状態検知を行い、この状態検知の結果から状態判定と状態判定の結果に基づいたデータの書き込み動作とを実施する。この動作を任意の一定時間である動作開始周期[t]と同期して繰り返す。
まず、図5を参照して本実施の形態にかかる不揮発性半導体メモリ装置2におけるデータの記憶保持の動作の手順を説明する。
図5に示すように、メモリセルに保存されているデータを読み出す際の閾値電圧を測定してメモリセルの状態検知を行い(S201)、状態検知の結果に基づいてこのメモリセルの状態を判定し(S202)、このメモリセルの状態に対応した動作を実行する(S203〜S205)。任意の一定時間である動作周期[t]に同期してメモリセルの状態検知動作が再開し(S206)、このメモリセルの状態検知を行い、この状態検知の結果から状態判定と状態判定の結果に基づいたデータの書き込み動作とを実施する。この動作を任意の一定時間である動作開始周期[t]と同期して繰り返す。
次に、図6を参照して、本実施の形態にかかる不揮発性半導体メモリ装置2におけるデータの記憶保持の動作の概要を詳細に説明する。
図6に示すように、状態検知回路23の閾値電圧測定回路201は、メモリセル領域11における任意のメモリセルNに保持されているデータについて、このデータを読み出す際の閾値電圧を測定して、この閾値電圧測定値をデータ保持制御回路24のメモリセル状態判定回路202に通知する(図5においてはS201に該当)。
メモリセル状態判定部202は、閾値電圧測定回路201より通知されたメモリセルNにおけるデータを読み出す際の閾値電圧測定値に基づいてメモリセルNの状態を「正常」「注意」「危険」のいずれかであるか判定し、この判定結果をメモリセルの状態情報として書き込み制御回路203へ通知する(図5においてはS202に該当)。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセルの状態情報が「正常」の場合「何もしない」書き込み動作を選択する(図5においてはS202で「正常」に該当)し、メモリセルの状態情報が「注意」の場合「データの再書き込み」書き込み動作を選択し(図5においてはS203に該当)、「メモリセルの状態情報が「危険」の場合「別のメモリセルへのデータ書き込み」書き込み動作を選択する(図5においてはS204)。書き込み制御回路203は、選択したいずれかの書き込み動作を実行する(図5においてはS205に該当)。
検知周期制御回路23は動作開始周期[t]に同期して状態検知回路22に対してメモリセルの状態検知を開始する指示を出し、状態検知回路22はこの指示を受けたら直ちに閾値電圧測定回路201に対して該当するメモリセルにおける閾値電圧の測定を開始させ、順次、不揮発性半導体メモリ装置2は上述した動作を実行する。
ここで、検知動作制御回路23において決定する動作開始周期[t]は任意の一定時間として設定でき、例えば、メモリセルに保持されているデータの閾値電圧における時間変化の程度に合わせて動作開始周期[t]の時間間隔を変動させてもよい。
図6に示すように、状態検知回路23の閾値電圧測定回路201は、メモリセル領域11における任意のメモリセルNに保持されているデータについて、このデータを読み出す際の閾値電圧を測定して、この閾値電圧測定値をデータ保持制御回路24のメモリセル状態判定回路202に通知する(図5においてはS201に該当)。
メモリセル状態判定部202は、閾値電圧測定回路201より通知されたメモリセルNにおけるデータを読み出す際の閾値電圧測定値に基づいてメモリセルNの状態を「正常」「注意」「危険」のいずれかであるか判定し、この判定結果をメモリセルの状態情報として書き込み制御回路203へ通知する(図5においてはS202に該当)。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセルの状態情報が「正常」の場合「何もしない」書き込み動作を選択する(図5においてはS202で「正常」に該当)し、メモリセルの状態情報が「注意」の場合「データの再書き込み」書き込み動作を選択し(図5においてはS203に該当)、「メモリセルの状態情報が「危険」の場合「別のメモリセルへのデータ書き込み」書き込み動作を選択する(図5においてはS204)。書き込み制御回路203は、選択したいずれかの書き込み動作を実行する(図5においてはS205に該当)。
検知周期制御回路23は動作開始周期[t]に同期して状態検知回路22に対してメモリセルの状態検知を開始する指示を出し、状態検知回路22はこの指示を受けたら直ちに閾値電圧測定回路201に対して該当するメモリセルにおける閾値電圧の測定を開始させ、順次、不揮発性半導体メモリ装置2は上述した動作を実行する。
ここで、検知動作制御回路23において決定する動作開始周期[t]は任意の一定時間として設定でき、例えば、メモリセルに保持されているデータの閾値電圧における時間変化の程度に合わせて動作開始周期[t]の時間間隔を変動させてもよい。
次に、データを読み出す際の閾値電圧が図7に示すような特性を有しているメモリセルについて、本実施の形態にかかる不揮発性半導体メモリ装置2におけるデータの記憶保持の動作の詳細を以下に説明する。
図7は本実施の形態にかかる不揮発性半導体メモリ装置2のメモリセル領域11を構成するメモリセルA,B,C,Dに保持されているデータを読み出す際にデータが「0」か「1」かを区別する閾値電圧の時間変化を示す図である。図7において、閾値電圧の所定の電圧値VaとVbを設定し、この閾値電圧がVaより大きい場合のメモリセルの状態は「正常」、Vb以上で且つVa以下の場合のメモリセルの状態は「注意」、Vbより小さい場合のメモリセルの状態は「危険」とする。また、本実施の形態における検知周期制御回路23にて決定する状態検知回路の動作開始周期を[t]とし、時間t〜時間3tにおける不揮発性半導体メモリ装置2のデータの記憶保持の動作について詳細を説明する。
図7は本実施の形態にかかる不揮発性半導体メモリ装置2のメモリセル領域11を構成するメモリセルA,B,C,Dに保持されているデータを読み出す際にデータが「0」か「1」かを区別する閾値電圧の時間変化を示す図である。図7において、閾値電圧の所定の電圧値VaとVbを設定し、この閾値電圧がVaより大きい場合のメモリセルの状態は「正常」、Vb以上で且つVa以下の場合のメモリセルの状態は「注意」、Vbより小さい場合のメモリセルの状態は「危険」とする。また、本実施の形態における検知周期制御回路23にて決定する状態検知回路の動作開始周期を[t]とし、時間t〜時間3tにおける不揮発性半導体メモリ装置2のデータの記憶保持の動作について詳細を説明する。
[メモリセルの状態が正常判定の場合におけるデータの記憶保持動作]
図7に示すように、メモリセルAに保持されているデータを読み出す際の閾値電圧は時間t,2t,3tのいずれにおいても正常状態の領域に位置しており(A1〜A3)、この場合の不揮発性半導体メモリ装置2の動作について図8を参照しながら説明する。
図8は、本実施の形態にかかる不揮発性半導体メモリ装置2におけるメモリセルAに保持されているデータの記憶保持動作の概要を示す模式図である。
図8に示すように、閾値電圧測定回路201は、メモリセル領域11におけるメモリセルAに保持されているデータを読み出す際の閾値電圧「A1」を測定し、この閾値電圧測定値「A1」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「A1」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルAに対する書き込み動作は何も実施しない。
図7に示すように、メモリセルAに保持されているデータを読み出す際の閾値電圧は時間t,2t,3tのいずれにおいても正常状態の領域に位置しており(A1〜A3)、この場合の不揮発性半導体メモリ装置2の動作について図8を参照しながら説明する。
図8は、本実施の形態にかかる不揮発性半導体メモリ装置2におけるメモリセルAに保持されているデータの記憶保持動作の概要を示す模式図である。
図8に示すように、閾値電圧測定回路201は、メモリセル領域11におけるメモリセルAに保持されているデータを読み出す際の閾値電圧「A1」を測定し、この閾値電圧測定値「A1」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「A1」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルAに対する書き込み動作は何も実施しない。
図8には図示していない検知周期制御回路23は、動作開始周期[t]に同期して、同じく図8には図示していない状態検知回路22に対して状態検知開始の指示を出し、この指示を受けた状態検知回路22の閾値電圧測定回路201は、再びメモリセルAの状態検知を開始する。
閾値電圧測定回路201は、メモリセル領域11のメモリセルAに保持されているデータを読み出す際の閾値電圧「A2」を測定し、測定値「A2」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「A2」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルAに対する書き込み動作は何も実施しない。
閾値電圧測定回路201は、メモリセル領域11のメモリセルAに保持されているデータを読み出す際の閾値電圧「A2」を測定し、測定値「A2」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「A2」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルAに対する書き込み動作は何も実施しない。
同様に、検知周期制御回路23からの検知開始の指示が動作開始周期[t]に同期して状態検知回路22に対して出され、この指示を受けた状態検知回路22の閾値電圧測定回路201は、再びメモリセル領域11のメモリセルAにおける閾値電圧「A3」を測定し、測定値「A3」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「A3」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルAに対する書き込み動作は何も実施しない。
メモリセル状態判定回路202は、この閾値電圧測定値「A3」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルAに対する書き込み動作は何も実施しない。
[メモリセルの状態が注意判定の場合におけるデータの記憶保持動作]
次に、図7に示すメモリセルBの場合について、説明する。
図7に示すように、メモリセルBに保持されているデータを読み出す際の閾値電圧は時間tにおいては正常状態の領域に位置しており(B1)、時間2t,3tにおいては注意状態の領域に位置している(B2〜A3)。この場合の不揮発性半導体メモリ装置2の動作について図9を参照しながら説明する。
次に、図7に示すメモリセルBの場合について、説明する。
図7に示すように、メモリセルBに保持されているデータを読み出す際の閾値電圧は時間tにおいては正常状態の領域に位置しており(B1)、時間2t,3tにおいては注意状態の領域に位置している(B2〜A3)。この場合の不揮発性半導体メモリ装置2の動作について図9を参照しながら説明する。
図9は、本実施の形態にかかる不揮発性半導体メモリ装置2におけるメモリセルBに保持されているデータの記憶保持動作の概要を示す模式図である。
図9に示すように、閾値電圧測定回路201は、メモリセル領域11におけるメモリセルBに保持されているデータを読み出す際の閾値電圧「B1」を測定し、この閾値電圧測定値「B1」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「B1」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルBに対する書き込み動作は何も実施しない。
図9に示すように、閾値電圧測定回路201は、メモリセル領域11におけるメモリセルBに保持されているデータを読み出す際の閾値電圧「B1」を測定し、この閾値電圧測定値「B1」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「B1」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルBに対する書き込み動作は何も実施しない。
図9には図示していない検知周期制御回路23は、動作開始周期[t]に同期して、同じく図9には図示していない状態検知回路22に対して状態検知開始の指示を出し、この指示を受けた状態検知回路22の閾値電圧測定回路201は、再びメモリセルBの状態検知を開始する。
閾値電圧測定回路201は、メモリセル領域11のメモリセルBに保持されているデータを読み出す際の閾値電圧「B2」を測定し、測定値「B2」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「B2」に基づいてメモリセルの状態を「注意」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「注意」であるので、データの再書き込みが必要と判断し、「データの再書き込み」書き込み動作を選択し、メモリセルBに保持されていたデータをメモリセルBに対して再書き込みを実施する。
閾値電圧測定回路201は、メモリセル領域11のメモリセルBに保持されているデータを読み出す際の閾値電圧「B2」を測定し、測定値「B2」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「B2」に基づいてメモリセルの状態を「注意」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「注意」であるので、データの再書き込みが必要と判断し、「データの再書き込み」書き込み動作を選択し、メモリセルBに保持されていたデータをメモリセルBに対して再書き込みを実施する。
同様に、検知周期制御回路23からの検知開始の指示が動作開始周期[t]に同期して状態検知回路22に対して出され、この指示を受けた状態検知回路22の閾値電圧測定回路201は、再びメモリセル領域11のメモリセルBにおける閾値電圧「B3」を測定し、測定値「B3」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「B3」に基づいてメモリセルの状態を「注意」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「注意」であるので、「データの再書き込み」書き込み動作を選択し、メモリセルBに対する「データの再書き込み」書き込み動作を実施する。
メモリセル状態判定回路202は、この閾値電圧測定値「B3」に基づいてメモリセルの状態を「注意」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「注意」であるので、「データの再書き込み」書き込み動作を選択し、メモリセルBに対する「データの再書き込み」書き込み動作を実施する。
[メモリセルの状態が危険判定の場合におけるデータの記憶保持動作]
次に、図7に示すメモリセルCの場合について、説明する。
図7に示すように、メモリセルCに保持されているデータを読み出す際の閾値電圧は、時間tにおいては注意状態の領域に位置しており(C1)、時間2tにおいては危険状態の領域に位置している(C2)。危険状態と判定されたメモリセルにおいては、メモリセルの破壊もしくは破壊に近い状態によるデータ読み出し不可となりうる状態と判断され、別のメモリセルにデータを書き込み、メモリセルCについては今後読み書きを行わない。 引き続き、時間2tにおいて、メモリセルCに保持されていたデータを書き込んだメモリセルDについて、データを読み出す際の閾値電圧を測定し、この測定結果に基づくメモリセルDの状態判定を行う。時間3tでのメモリセルDにおける閾値電圧は、正常状態の領域に位置している(D3)。
この場合、すなわち図7に示すメモリセルCにおける不揮発性半導体メモリ装置2のデータ記憶保持の動作について図10を参照しながら説明する。
次に、図7に示すメモリセルCの場合について、説明する。
図7に示すように、メモリセルCに保持されているデータを読み出す際の閾値電圧は、時間tにおいては注意状態の領域に位置しており(C1)、時間2tにおいては危険状態の領域に位置している(C2)。危険状態と判定されたメモリセルにおいては、メモリセルの破壊もしくは破壊に近い状態によるデータ読み出し不可となりうる状態と判断され、別のメモリセルにデータを書き込み、メモリセルCについては今後読み書きを行わない。 引き続き、時間2tにおいて、メモリセルCに保持されていたデータを書き込んだメモリセルDについて、データを読み出す際の閾値電圧を測定し、この測定結果に基づくメモリセルDの状態判定を行う。時間3tでのメモリセルDにおける閾値電圧は、正常状態の領域に位置している(D3)。
この場合、すなわち図7に示すメモリセルCにおける不揮発性半導体メモリ装置2のデータ記憶保持の動作について図10を参照しながら説明する。
図10は、本実施の形態にかかる不揮発性半導体メモリ装置2におけるメモリセルCに保持されているデータの記憶保持動作の概要を示す模式図である。
図10に示すように、閾値電圧測定回路201は、メモリセル領域11におけるメモリセルCに保持されているデータを読み出す際の閾値電圧「C1」を測定し、この閾値電圧測定値「C1」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「C1」に基づいてメモリセルの状態を「注意」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「注意」であるので、「データの再書き込み」書き込み動作を選択し、メモリセルCに対する「データの再書き込み」書き込み動作を実施する。
図10に示すように、閾値電圧測定回路201は、メモリセル領域11におけるメモリセルCに保持されているデータを読み出す際の閾値電圧「C1」を測定し、この閾値電圧測定値「C1」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「C1」に基づいてメモリセルの状態を「注意」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「注意」であるので、「データの再書き込み」書き込み動作を選択し、メモリセルCに対する「データの再書き込み」書き込み動作を実施する。
図10には図示していない検知周期制御回路23は、動作開始周期[t]に同期して、同じく図10には図示していない状態検知回路22に対して状態検知開始の指示を出し、この指示を受けた状態検知回路22の閾値電圧測定回路201は、再びメモリセルCの状態検知を開始する。
閾値電圧測定回路201は、メモリセル領域11のメモリセルCに保持されているデータを読み出す際の閾値電圧「C2」を測定し、測定値「C2」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「C2」に基づいてメモリセルの状態を「危険」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「危険」であるので、メモリセルCは破壊もしくは破壊にに近い状態によるデータの読み出し不可となる危険があると判断し、「別のメモリセルへデータの書き込み」書き込み動作を選択し、別のメモリセルであるメモリセルDにメモリセルCに保持されていたデータの書き込みを実施する。これ以後、メモリセルCについて読み書きを行わず、メモリセルCに対応するアドレスをメモリセルDに置き換えて、メモリセルCに保持されていたデータの記憶保持を行う。
閾値電圧測定回路201は、メモリセル領域11のメモリセルCに保持されているデータを読み出す際の閾値電圧「C2」を測定し、測定値「C2」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「C2」に基づいてメモリセルの状態を「危険」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「危険」であるので、メモリセルCは破壊もしくは破壊にに近い状態によるデータの読み出し不可となる危険があると判断し、「別のメモリセルへデータの書き込み」書き込み動作を選択し、別のメモリセルであるメモリセルDにメモリセルCに保持されていたデータの書き込みを実施する。これ以後、メモリセルCについて読み書きを行わず、メモリセルCに対応するアドレスをメモリセルDに置き換えて、メモリセルCに保持されていたデータの記憶保持を行う。
同様に、検知周期制御回路23からの検知開始の指示が動作開始周期[t]に同期して状態検知回路22に対して出され、この指示を受けた状態検知回路22の閾値電圧測定回路201は、メモリセル領域11のメモリセルDに保持されているデータを読み出す際のの閾値電圧「D3」を測定し、測定値「D3」をメモリセル状態判定回路202に通知する。
メモリセル状態判定回路202は、この閾値電圧測定値「D3」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルDに対する書き込み動作は何も実施しない。
メモリセル状態判定回路202は、この閾値電圧測定値「D3」に基づいてメモリセルの状態を「正常」と判定し、この判定結果をメモリセル状態情報として書き込み制御回路203へ通知する。
書き込み制御回路203は、メモリセル状態判定回路202から通知されたメモリセル状態情報が「正常」であるので、「何もしない」書き込み動作を選択し、メモリセルDに対する書き込み動作は何も実施しない。
このように、本実施の形態にかかる不揮発性半導体メモリ装置2は、任意の時間間隔である動作周期と同期して、任意のデータが保持されているメモリセル全てに対して状態検知を行うことができ、従来は不十分であったデータは保持されているが長期間読み書き動作が実施されていないメモリセルについての状態判定ができるようになり、それらのメモリセルの状態に応じたデータの記憶保持の動作を実施することができる。したがって、不揮発性半導体メモリのデータが保持されている全てのメモリセル領域についてのデータ保持特性の向上を図ることができる。
1,2…不揮発性半導体メモリ装置、11…メモリセル領域、12,22…状態検知回路、13,23…検知周期制御回路、14,24…データ保持制御回路、201…閾値電圧測定回路、202…メモリセル状態判定回路、203…書き込み制御回路、(A,B,C,D,・・N,・・)…メモリセル。
Claims (6)
- 任意のデータが保持されているメモリセルの状態がデータの保持に及ぼす影響を検知する状態検知回路と、
前記状態検知回路の動作開始周期を決定する検知周期制御回路と、
前記状態検知回路によるメモリセルの状態検知の結果に基づいたデータ書き込みを実行するデータ保持制御回路と
を備えることを特徴とする不揮発性半導体メモリ装置。 - 請求項1に記載の不揮発性半導体メモリ装置であって、
前記メモリセルの状態検知の動作開始周期は、任意の一定時間であることを特徴とする不揮発性半導体メモリ装置。 - 請求項1に記載の不揮発性半導体メモリ装置であって、
前記状態検知回路は、データが書き込まれている全てのメモリセルの状態検知と、
前記データ保持制御回路は、データが書き込まれている全てのメモリセルに対して、前記状態検知回路によるメモリセルの状態検知の結果に基づいた書き込み動作と
を実行することを特徴とする不揮発性半導体メモリ装置。 - 請求項3に記載の不揮発性半導体メモリ装置であって、
前記状態検知回路は、
任意のデータが書き込まれているメモリセル領域のメモリセルにおいて、保持されている任意のデータを1か0かに判別するための閾値電圧を測定する、閾値電圧測定回路を有し、
前記データ保持制御回路は、
前記閾値電圧測定回路により測定された閾値電圧値から、このデータが保持されていたメモリセルの状態を判定するメモリセル状態判定回路と、
前記メモリセル状態判定回路によるメモリセルの状態判定の結果に基づいて、このデータにおける書き込み動作を選択し、この選択した書き込み動作を実行する書き込み回路と
を備えることを特徴とする不揮発性半導体メモリ装置。 - 請求項4に記載の不揮発性半導体メモリ装置であって、
前記書き込み制御回路は、前記メモリセル状態判定回路によってなされた前記メモリセルの状態判定の結果に基づき、当該メモリセルに保持されていたデータについて、再度当該メモリセルに書き込む、新たなメモリセルに書き込む、何もしないのいずれかを選択し、選択した動作を実行することを特徴とする不揮発性半導体メモリ装置。 - 不揮発性半導体メモリ装置におけるメモリセルの状態検知の動作開始周期を決定する検知周期制御手順と、
前記検知周期制御手順によって決定された動作開始周期と同期して、任意のデータが保持されているメモリセルの状態検知を実施する状態検知手順と、
前記状態検知手順による状態検知の結果に基づいたデータ書き込みを繰り返し実行するデータ保持制御手順と
を備えることを特徴とする不揮発性半導体メモリ装置のデータ記憶方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008626A JP2010165434A (ja) | 2009-01-19 | 2009-01-19 | 不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008626A JP2010165434A (ja) | 2009-01-19 | 2009-01-19 | 不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165434A true JP2010165434A (ja) | 2010-07-29 |
Family
ID=42581470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009008626A Pending JP2010165434A (ja) | 2009-01-19 | 2009-01-19 | 不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010165434A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015148859A (ja) * | 2014-02-05 | 2015-08-20 | コニカミノルタ株式会社 | 情報処理装置及び起動制御プログラム並びに起動制御方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877785A (ja) * | 1994-08-31 | 1996-03-22 | Toshiba Corp | 半導体記憶装置 |
JPH09320289A (ja) * | 1996-05-30 | 1997-12-12 | Toshiba Corp | 半導体不揮発性メモリ |
JP2003007074A (ja) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | 不揮発性半導体メモリ |
JP2005353110A (ja) * | 2004-06-08 | 2005-12-22 | Nec Electronics Corp | 不揮発性メモリ装置 |
JP2007026579A (ja) * | 2005-07-20 | 2007-02-01 | Renesas Technology Corp | 不揮発性半導体記憶装置の書込方法 |
JP2007220249A (ja) * | 2006-02-18 | 2007-08-30 | Seiko Instruments Inc | 半導体記憶装置 |
JP2008165955A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子とその自己補償方法 |
JP2008181628A (ja) * | 2007-01-23 | 2008-08-07 | Hynix Semiconductor Inc | ナンドフラッシュメモリ装置とそのセル特性改善方法 |
JP2008217983A (ja) * | 2000-06-26 | 2008-09-18 | Tdk Corp | 光情報媒体、その製造方法、その記録または再生方法、およびその検査方法 |
-
2009
- 2009-01-19 JP JP2009008626A patent/JP2010165434A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877785A (ja) * | 1994-08-31 | 1996-03-22 | Toshiba Corp | 半導体記憶装置 |
JPH09320289A (ja) * | 1996-05-30 | 1997-12-12 | Toshiba Corp | 半導体不揮発性メモリ |
JP2008217983A (ja) * | 2000-06-26 | 2008-09-18 | Tdk Corp | 光情報媒体、その製造方法、その記録または再生方法、およびその検査方法 |
JP2003007074A (ja) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | 不揮発性半導体メモリ |
JP2005353110A (ja) * | 2004-06-08 | 2005-12-22 | Nec Electronics Corp | 不揮発性メモリ装置 |
JP2007026579A (ja) * | 2005-07-20 | 2007-02-01 | Renesas Technology Corp | 不揮発性半導体記憶装置の書込方法 |
JP2007220249A (ja) * | 2006-02-18 | 2007-08-30 | Seiko Instruments Inc | 半導体記憶装置 |
JP2008165955A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子とその自己補償方法 |
JP2008181628A (ja) * | 2007-01-23 | 2008-08-07 | Hynix Semiconductor Inc | ナンドフラッシュメモリ装置とそのセル特性改善方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015148859A (ja) * | 2014-02-05 | 2015-08-20 | コニカミノルタ株式会社 | 情報処理装置及び起動制御プログラム並びに起動制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7512847B2 (en) | Method for estimating and reporting the life expectancy of flash-disk memory | |
US9146821B2 (en) | Methods and systems for monitoring write operations of non-volatile memory | |
US8489966B2 (en) | Solid-state mass storage device and method for failure anticipation | |
US9330783B1 (en) | Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block | |
CN103366831B (zh) | 存储器的检测方法 | |
JP5105351B2 (ja) | 不揮発性半導体記憶装置 | |
US9323660B2 (en) | Memory access control apparatus and memory access control method | |
US20130159798A1 (en) | Non-volatile memory device and operating method thereof | |
JP2008269473A (ja) | データ残存期間管理装置及び方法 | |
JP2007035242A (ja) | フラッシュメモリのリフレッシュ方法 | |
TW201117218A (en) | Methods for measuring usable lifespan and replacing an in-system programming code of a memory device, and data storage system using the same | |
US11984181B2 (en) | Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses | |
US20160036466A1 (en) | Adaptive error correction in a memory system | |
JP5604313B2 (ja) | メモリアクセス制御装置 | |
TW200828327A (en) | Memory with cell population distribution assisted read margining | |
US6256755B1 (en) | Apparatus and method for detecting defective NVRAM cells | |
JP2020042890A (ja) | メモリシステムおよびメモリシステムの制御方法 | |
CN112732181A (zh) | 一种ssd的数据迁移方法及相关装置 | |
JP2010165434A (ja) | 不揮発性半導体メモリ装置および不揮発性半導体メモリ装置のデータ記憶方法 | |
KR101556611B1 (ko) | 플래시 메모리 블럭들의 적응적 프로그래밍 혹은 소거 | |
US9104568B2 (en) | Detection of memory cells that are stuck in a physical state | |
US8612824B2 (en) | Semiconductor memory device and controlling method | |
JP5483378B1 (ja) | フラッシュメモリの劣化検査装置、劣化検査方法及劣化検査用プログラム | |
CN107633865B (zh) | 一种非易失性存储器的数据读取装置及方法 | |
JP6184121B2 (ja) | 記憶装置検査システム、記憶装置検査方法および不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130514 |