TWI344649B - Non-volatile memory device and self-compensation method thereof - Google Patents

Description

1344649 t * - 九、發明說明： 本發明主張韓國專利申請號10-2006-134812的優先 • 權’其係申請於2006年12月27日，並於此處隨附其全份 以供參考。 【發明所屬之技術領域】 本發明係關於一種非揮發性記億元件，特別是關於一 種補償臨界電壓變動的非揮發性記億元件以及方法。 【先前技術】 φ 非揮發性的快閃記憶體分類成NAND快閃記憶體或是 NOR快閃記憶體。NOR快閃記憶體的結構爲記憶胞元獨立 地連接到一位元線和一字元線，並具有良好的隨機存取暫 態特性：而NAND快閃記憶體的結構爲複數個記億胞元係 串聯連接，每個胞元串僅需要一個接點，該結構就集成程 度而言是優異的。因此，N AND結構一般使用於高集成快 閃記憶體中。 已知的NAND快閃記億元件包括一記憶胞元陣列、一 φ 列解碼器、及一分頁緩衝器。記憶胞元陣列包括沿列而延 伸的複數條字元線、沿行而延伸的複數條位元線、及對應 於位元線的複數個胞元串。 近年來，爲了進一步改善快閃記憶體中的集成程度， 已積極探討能夠將複數個資料位元儲存在一記憶胞元中的 多位元胞元。這類記憶胞元一般被稱爲”多層胞元（MLC)”， 單一位元的記憶胞元被稱爲”單層胞元”。 NAND快閃記憶體可能因爲操作一段長時間致特性之 改變而產生誤差。 1344649 I u ) 第1圖說明具有改變臨界電壓之MLC中的胞元分佈。 參閱第1圖，能夠儲存2位元資料的一 MLC記憶元件 可具有四種胞元狀態，其代表資料[1 1]、[10]、[00]及[01]。 各個胞元的分佈係依據一程式電壓。具有狀態[11]的胞元 代表未經程式化的一胞元，而具有狀態[1 0]的胞元代表經 程式化且具有稍大於第一程式電壓PV1的臨界電壓的胞 元。 再者，具有狀態[〇〇]的胞元具有稍大於第二程式電壓 PV2的臨界電壓，而具有狀態[〇1]的胞元具有稍大於第三程 式電壓PV3的一臨界電壓。 再者，爲了讀取各個胞元，施加第一至第三讀取電壓 R 1 ~R3以決定胞元狀態，藉此便能夠確定已程式化的資料。 同時，在NAND快閃記憶體中，應該設定一操作電壓 以確保護保留特性；亦即，當記憶元件操作了一段長時間 時，胞元的臨界電壓能夠改變，而相同資料則被保留。因 此，藉由從開始便設定一胞元的電壓並基於特性而執行程 式與讀取操作以減少誤差的方法已發展出。 如果重覆M LC記憶元件的程式與清除操作，電子便 會落陷在記憶胞元的浮動閘極與基板之間的氧化物層之 間，增加了捕捉之電荷。當時間流逝且溫度上升時，捕捉 之電荷會被脫困，減少了已程式化胞元的臨界電壓。因 此，藉由考慮減少臨界電壓納，將程式電壓設定成高於讀 取電壓（可由第1圖中看出程式電壓係設定成高於讀取電 壓）。 然而，當臨界電壓程動至較低，臨界電壓會變得低於 1344649 » *

Vi J v 讀取電壓’造成讀取誤差。由於這種問題所產生的一失效 現象被稱爲”保留失效’’。因此，爲了防止一保留失效，必 ' 須增加臨界電壓，其需要增加用以啓動未選定胞元的一通 過偏壓。 通過偏壓的增加會引發一種現象，在該現象中未選定 胞元中的一消除胞元的臨界電壓會增加，使得一未選定胞 元的臨界電壓不正常增加。當存在一後續讀取操作時，此 一現象會導致一失效，其稱爲由一讀取干擾所引發的”讀取 Φ 干擾失效”。 會引發保留失效與讀取干擾失效的臨界電壓移動係以 第1圖中的虛線來表示。 【發明內容】 本發明關於一種非揮發性記憶元件及相關於此元件的 自我補償方法，其中可補償一胞元的臨界電壓以便防土由 於胞元之臨界電壓中的變化所造成的失效。 根據本發明的一觀點，其提供了 一種非揮發性記億元 _ 件，其包括：一記憶胞元陣列，包括一或多個區塊，各區 塊具有複數個記憶胞元及多個參考胞元；一X解碼器及/ Y解碼器，用以根據一輸入位址而選擇記憶胞元陣列中用 於操作的一記憶胞元：多個分頁緩衝器，用以程式化資料 至由該X解碼器及該Y解碼器所選擇的一記憶胞元、或逶 用以讀取被程式化資料；及一控制器，用以控制該記懷胞 元陣列、該X解碼器、該γ解碼器及該等分頁緩衝器，用 以計算該等記憶胞元的臨界電壓之變化、且基於該參考胞 元的一臨界電壓的變化而補償一記億胞元的被改變臨湃獾 1344649

» I 、 壓。 根據本發明的另一觀點，提供了 一種非揮發性記憶元 件，其包括：一記憶胞元陣列，包括一或多個區塊，各區 塊具有複數個記憶胞元；一 X解碼器及一 γ解碼器，用來 根據一輸入位址而選擇記憶胞元陣列中用於一操作的記憶 胞元；多個分頁緩衝器，用來程式化資料至該X解碼器及 該Y解碼器所選擇的一記憶胞元、或是用來讀取程式化資 料；及一控制器，用來控制該記憶胞元陣列、該X解碼器、 Φ 該Y解碼器及該分頁緩衝器，用來在該記憶胞元陣列之各 區塊中的多個記憶胞元上執行一週期性讀取操作，並且藉 由決定已發生失效的記億胞元之數目是否大於一臨界値而 補償一記憶胞元的已改變臨界電壓。 根據本發明的又再一觀點，提供了一種用一非揮發性 記億元件自我補償的方法，該非揮發性記憶元件包括記億 胞元陣列，該記憶胞元陣列具有一或多個區塊，各該區塊 具有複數個記憶胞元，該方法包括下列步驟：測量預設參 0 考胞元的臨界電壓中之變化量；依據該參考胞元的該被測 量變化量而計算一記億胞元的臨界電壓中之變化量：基於 該記憶胞元的該臨界電壓之該計算變化量而決定是否需要 自我補償：及，依據該決定，若需要自我補償，則根據一 記億胞元的一程式狀態而使用一程式電壓設定執行再程式 化。 根據本發明的再另一觀點，提供了一種用以操作一非 揮發性記憶元件自我補償的方法，該非揮發性記憶元件包 括一記憶胞元陣列，該記憶胞元陣列具有一個或多個區 1344649 * < V 1 * 塊’各該區塊具有複數個記憶胞元，該方法包括下列步驟： 測量一預設參考胞元的一臨界電壓之變化量；依據該參考 胞元的該受測變化量而計算一記憶胞元的臨界電壓之變化 量；基於該記憶胞元的該臨界電壓之該計算變化量而決定 是否需要自我補償；及’依據該決定，若需要自我補償， 則根據該記憶胞元的該臨界電壓的變化量而改變及設定一 讀取電壓。 根據本發明的再另一觀點，提供了一種非揮發性記憶 • 元件自我補償的方法，該非揮發性記億元件包括一記憶胞 元陣列，該記憶胞元陣列具有一個或多個區塊，各該區塊 具有複數個記憶胞元，該方法包括下列步驟：根據一預設 週期讀取該等複數記憶胞元中之資料；計算在該讀取步驟 期間發生失效的該等記憶胞元之數量；決定已發生失效的 記憶胞元之數量是否高於一臨界値；及，依據該決定，如 果已發生失效的該等記憶胞元之數量大於該臨界値，則使 用一根據一記億胞元的一程式狀態而設定的程式電壓執行 φ 再程式化。 根據本發明的又再另一觀點，提供了一種用以操作一 非揮發性記憶元件自我補償的方法，該非揮發性記憶元件 包括一記憶胞元陣列，該記憶胞元陣列具有一個或多個區 塊，各該區塊具有複數個記憶胞元，該方法包括下列步驟： 根據一預設週期讀取該等複數記憶胞元中之資料：計算在 該讀取步驟期間發生失效的該等記億胞元之數量；決定已 發生失效的記憶胞元之數量是否高於一臨界値；及，依據 該決定，如果已發生失效的該等記憶胞元之數量大於該臨 1344649 » · ^ 1 - 界値’根據該記憶胞元的該臨界電壓的改變而改變及設定 一讀取電壓。 • 【實施方式】 以下將參考所附圖示說明本發明之特定實施例。 參閱第2圖，根據本發明的第一實施例之N AND快閃 記億體200包括：記憶胞元陣列2 1 0，具有複數用以儲存資 料之記憶胞元；X解碼器230及Y解碼器240用以因應一 輸入位址選擇記憶胞元陣列2 1 0中之記憶胞元，分頁緩衝 φ 器單元220，具有用以程式化資料至記憶胞元陣列2 1 0讀取 所儲存資料的複數分頁緩衝器；以及控制單元250藉由控 制記憶胞元陣列210、分頁緩衝器單元220、X解碼器230 與Y解碼器240以控制程式化與讀取步驟。需要注意的是， 第2圖中僅顯示根據本發明的第一實施例之NAND快閃記 憶體的部分建構。 記憶胞元陣列2 1 0包括具有複數個記憶胞元的複數個 區塊，記憶胞元陣列210並包括具有一參考胞元的參考胞 φ 元單元211，該參考胞元係用以評估各區塊之記憶胞元的臨 界電壓之變化。 包含於參考胞元單元211中的複數參考胞元係使用來 評估關於各區塊之胞元的臨界電壓之變化。 控制單元2 5 0週期地偵測參考胞元單元2 1 1之參考胞 元的臨界電壓之變化，並且依據參考胞元的臨界電壓之變 化量，而計算一對應區塊的記憶胞元的臨界電壓之變化 量。 再者，確認第一實施例中記億胞元的臨界電壓之變化 -10- 1344649 • . <4 « • 的方法可以被第二實施例的方法所取代，其中藉由週期性 地讀取記憶胞元陣列2 1 0的記億胞元的資料而決定某一或 更高準位的失效是否已發生。 第3A圖爲胞元電壓圖，其中胞元電壓依據NAND快閃 記憶體的操作週期而改變。該圖顯示具有第一臨界電壓之 胞元al以及具有第二臨界電壓之胞元a2的臨界電壓之變 化。具有較胞元al更高的臨界電壓之胞元a2會在時間內 經歷較大的臨界電壓移動。 φ 第3B圖爲胞元電壓的變化圖，其中胞元電壓的變化係 取決於MLC之各胞元狀態的操作週期。該圖顯示在不同狀 態中的胞元b 1至b4之臨界電壓的變化，其中各狀態具有 不同的臨界電壓。胞元bl代表狀態[11]的胞元，胞元b2 代表狀態[10]的胞元，胞元b3代表狀態[00]的胞元，而胞 元b4代表狀態[01]的胞元。胞元的臨界電壓具有下列關 係：胞元bl的VTI〈胞元b2的VT2〈胞元b3的VT3〈胞元b4 的Vn。第3B圖顯示具有較高臨界電壓的胞元會在臨界電 φ 壓中經歷較大的移動（減少）。 臨界電壓的變動率類似於一線性函數。本發明的一實 施例係關於藉由檢査一參考胞元的臨界電壓之變化量而計 算記憶胞元的臨界電壓之變化。使用此種計算’記憶胞元 的臨界電壓被作了適當補償在一種配置中’係使用由第3A 圖與第3 B圖所獲得的資料而進行該計算。 臨界電壓的變化可以不同方式進行補償。一種方法包 括使用原始程式電壓再程式化胞元。另一種方法包括計算 臨界電壓的變化量，接著便基於所計算的臨界電壓變化而 -11 - 1344649 • . k · ' 使用一調整讀取電壓以補償該變化。 ς. 第4圖說明根據本發明一實施例之再程式化過程的使 用’用以處理因保留問題所造成胞元分佈的移動。在越來 越多位於浮動閘極中的電子逃脫的期間，胞元會經歷臨界 電壓的移動。胞元分佈會呈現如虛線（參閱箭頭4〇1至403) 所不般的變化。如果這些具有分佈移動的胞元使用原始讀 取電壓R1至R3而被讀取，便會發生讀取失效。因此，胞 元會被再程式化’藉以將臨界電壓朝向原始胞元分佈而變 # 動（參閱箭頭411至413)。所使用的程式電壓可以是原始程 式電壓PV 1至PV3。程式電壓係根據各胞元的程式狀態而 被選擇。這個補償步驟允許記憶胞元使用原始讀取電壓R1 至R 3讀取，讀取過程期間不去經歷讀取失效。用於再程式 化胞元以處理保留問題的過程僅會被使用一次，但其影響 記憶胞元在讀取過程期間不會經歷讀取失效。 第5圖說明根據本發明另一實施例，以修正的讀取電 壓使用處理保留問題（即，臨界電壓隨時間移變動）。如果 φ 判定一胞元的臨界電壓已移動（參閱箭頭501至503)，讀取 電壓便會從原始讀取電壓R1改變成修正的讀取電壓R3至 R1 ’至R3 ’，藉以防止讀取失效。第4圖與第5圖所說明的 實施例可以分開使用或是組合在一起。 第6Α圖爲根據本發明第一實施例（如第2圖所示）的 流程圖，說明利用一參考胞元偵測胞元電壓之變化的方 法、以及藉由再程式化胞元而補償被改變之胞元電壓的方 法。 在步驟S601中，測量一參考胞元的臨界電壓（VT)以判 -12- 1344649 4 < ， 定在記憶胞元陣列2 1 0中的一區塊所包含的記憶胞元的臨 界電壓是否已有足夠改變而需要補償。接著，計算記憶胞 ' 元的臨界電壓的變化量（步驟S602)。該計算係基於已在步 驟602中被測量的參考胞元的臨界電壓變化 '以及記憶胞 元的臨界電壓變化與參考胞元的臨界電壓變化具有一線性 關係的資訊’如同前述關於第3Α圖與第3Β圖所解釋般。 在步驟S 602中臨界電壓變化的計算被用以判定胞元 是否需要一補償步驟（步驟S603)。如果在步驟S603中需要 Φ 補償’便藉由施加取決於記億胞元之程式狀態的程式電壓 PV1至PV3執行再程式化（步驟S604)。胞元分佈被帶回一 正常狀態。 第6 Β圖爲根據本發明另一實施例之流程圖，說明補償 臨界電壓變化的方法。此方法包括改變讀取電壓以當作部 分的讀取步驟，如同下面所說明般。 在步驟S61 1，測量一參考胞元的臨界電壓（VT)。接著 計算記憶胞元的臨界電壓之變化量（步驟S6 12)。該計算係 φ 基於已在步驟612中被測量的參考胞元的臨界電壓變化、 以及記憶胞元的臨界電壓變化與參考胞元的臨界電壓變化 具有一線性關係的資訊，如同前述所解釋般。 在步驟S 6 1 2中臨界電壓變化的計算被用來判定記憶 胞元是否需要補償步驟（S6 13)以防止讀取失效。如果判定 需要該補償步驟，則基於步驟S61 3中所計算之記憶胞元的 臨界電壓的變化量而設定一新的讀取電壓（步驟S6 14)。 新的讀取電壓是在控制單元中被設定（參閱第2圖）’ 如此，讀取電壓已被改變的一電壓被施加至一對應記億胞 -13- 1344649 A * • 元。因此，便可避免讀取失效。 第7 A圖係爲根據本發明另一實施例的流程圖’說明偵 ' 測胞元電壓的變化與執行胞元電壓補償之方法。此實施例 週期性地讀取記憶胞元以便藉由計算經歷讀取失效的記憶 胞元之數目而判定是否需要補償。 在步驟S 7 0 1，快閃記憶元件的控制單元或控制器（參閱 第2圖）週期性地讀取儲存在記憶胞元中的資料。計算已經 歷了讀取失效的記憶胞元的數目（步驟S702)。如果具有讀 φ 取失效的記憶胞元的數目高於一預設値，控制單元便判定 記憶胞元的臨界電壓需要一補償步驟（步驟S703)。判定記 憶胞元的程式狀態（步驟S704)。基於它們的程式狀態而使 用適當的程式電壓以再程式化記憶胞元（步驟S 705 )。 在一實施例中，經歷失效的胞元被再程式化成的狀態 是胞元最可能的程式狀態。舉例來說，參閱第4圖，如果 判定已失效的胞元係介於狀態[00]或[01]之間，胞元便會被 再程式化成其臨界電壓準位接近於已失效的胞元之狀態， φ 即，至狀態[〇 1 ](請看箭頭4 1 3 )。 第7 B圖爲根據本發明另一實施例的流程圖，說明偵測 胞元電壓的變化與執行胞元電壓補償之方法。 在步驟S 7 1 1 ’快閃記憶元件的控制單元或控制器（參閱 第2圖）週期性地讀取儲存在記憶胞元中的資料。計算已經 歷了讀取失效的記憶胞元的數目（步驟S7 12)。如果具有讀 取失效的記億胞元的數目高於一預設値，控制單元便判定 記億胞元的臨界電壓需要一補償步驟（步驟S713)。控制單 元根據胞兀的程式狀態而設定新的讀取電壓（步驟S7l4)。 -14 - 1344649 ' 在此時，藉由將所施加的讀取電壓以此種方式設定： 假如具有讀取失效的記憶胞元之數目平均爲預設値，估算 ' 臨界電壓的變化量，便能夠改變讀取電壓。 如上所述，根據本發明的非揮發性記憶元件及其自我 補償方法，便能夠偵測出：臨界電壓的變化，其係當一記 憶胞元重覆地執行程式化與讀取所產生；關於已被儲存一 段長時間之資料的臨界電壓的變化等，並且能夠執行自我 補償。是故，便能夠增加非揮發性記憶元件的可靠度。 • 雖然前述說明爲參照特定實施例予以描述，但本案得 由熟悉本業技藝之人士在不脫離申請專利範圍的精神及範 圍情況下，作諸般修飾、改變。 【圖式簡單說明】 第1圖顯示MLC的臨界電壓在改變之後的胞元分佈； 第2圖爲根據本發明第一實施例之N A N D快閃記憶體 之建構的方塊圖； 第3A圖爲胞元電壓圖，其中胞元電壓係依據NAND快 φ 閃記憶體的操作週期而改變； 第3B圖爲胞元電壓改變的變化圖，其中胞元電壓係取 決於MLC之各胞元狀態的操作週期； 第4圖爲在本發明中執行胞元電壓補償之第一實施例 的胞元分佈圖； 第5圖爲在本發明中執行胞元電壓補償之第二實施例 的胞元分佈圖； 第6A圖爲根據本發明第一實施例之使用第一實施例 的偵測胞元電壓的變化與執行胞元電壓補償之方法的流程 -15- 1344649 • , • 圖； 第6Β圖爲根據本發明第一實施例之使用第〜& + 〜實施例 的偵測胞元電壓的變化與執行胞元電壓補償之方法％ & $ 圖； 第7A圖爲根據本發明第二實施例之使用第一實施例 的偵測胞元電壓的變化與執行胞元電壓補償之方法的流程 圖：及 第7 B圖爲根據本發明第二實施例之使用第二實施例 ® 的偵測胞元電壓的變化與執行胞元電壓補償之方法的流程 圖。 【主要元件符號說明】 200 快 閃 記 憶 體 210 記 憶 胞 元 2 11 參 考 胞 元 單 元 220 分 頁 緩 衝 器 單元 230 X 解 碼 器 240 Y 解 碼 器 250 控 制 單 元 -16- (S )

Claims (1)

1344.649 鈸3月2严本 修正本 第96 1 2 4242號「非揮發性記憶元件及自我補償方法」專利案 (201 1年3月22曰修正） 十、申請專利範圍： 1. 一種非揮發性記憶元件，包括： 記憶胞元陣列，包括一個或多個區塊，各區塊具有 複數個記億胞元及至少一個參考胞元； X解碼器及Y解碼器，用以根據輸入位址而選擇記 憶胞元來進行操作； 至少一個頁面緩衝器，用以程式化資料至該X解碼 器及該Y解碼器所選擇的記憶胞元、或是用以讀取在由 該X解碼器及該Y解碼器所選擇的該記憶胞元內被程式 化之資料；及 一控制器，用以控制該記億胞元陣列、該X解碼器、 該Y解碼器及該頁面緩衝器，該控制器係被配置以計算 在該區塊中該等記憶胞元的臨界電壓之改變、且啓動用 於該被改變的臨界電壓之補償步驟，其中該臨界電壓之 變化的計算係基於該參考胞元之臨界電壓的變化。 2. 如申請專利範圍第1項之非揮發性記憶元件，其中 該控制器基於由該參考胞元的該臨界電壓之變化的 計算所獲得的資訊，而啓動該區塊中該等胞元的再程式 化，以作爲該補償步驟。 3. 如申請專利範圍第1項之非揮發性記億元件，其中 該控制器基於由該參考胞元的該臨界電壓之變化的 計算所獲得的資訊，而調整該區塊中該等胞元的讀取電 1344,649 修正本 壓準位，以作爲該補償步驟。 4 · 一種非揮發性記憶元件，包括： 記億胞元陣列，包括一個或多個區塊，各區塊具有 複數個記憶胞元； X解碼器及Y解碼器，被配置以根據輸入位址而選 擇操作的記憶胞元； 至少一個頁面緩衝器，被配置以程式化資料至由該X 解碼器及該Y解碼器所選擇的記憶胞元、或是用來從該X 解碼器及該Y解碼器所選擇的記憶胞元中讀取資料；及 控制器，被配置以控制該記憶胞元陣列、該X解碼 器、該Y解碼器及該頁面緩衝器，該控制器係被配置以 在該記憶胞元陣列之各區塊中的一個或多個記憶胞元上 執行週期性讀取操作，並且用來在如果該週期性讀取指 出該區塊中的該等記憶胞元具有高失效率時，在該區塊 中的該等記憶胞元上執行一補償步驟。 5.如申請專利範圍第4項之非揮發性記憶元件，其中 如果在該週期性讀取期間失效的記憶胞元之數量等 於或高於一參考値，則該區塊被認爲具有該高失效率。 6 ·如申請專利範圍第4項之非揮發性記憶元件，其中 該控制器啓動該區塊中該等胞元的再程式化，以作 舄該補償步驟。 7.如申請專利範圍第4項之非揮發性記憶元件，其中 該控制器調整該區塊中該等胞元的讀取電壓準位， 以作爲該補償步驟。 -2- 1344649 修正本 8. —種用以操作一非揮發性記憶元件的方法，該非揮發性 記憶元件包括一記憶胞元陣列，該記憶胞元陣列具有至 少一個區塊，該區塊具有複數個記憶胞元，該方法包括 下列步驟： · 測量與該區塊相關之一參考胞元的臨界電壓之變 化； 使用該測量步驟中所測量的該變化而計算該區塊中 被程式化之記憶胞元的臨界電壓之變化；及 基於由該計算步驟所獲得的資訊而在該區塊的該等 被程式化之記憶胞元上執行一補償步驟6 9. 如申請專利範圍第8項之方法，其中 該區塊中的該等被程式化之記憶胞元被再程式化以 作爲該補償步驟之一部分。 1 0 .如申請專利範圍第8項之方法，其中 該區塊中的該等被程式化之記憶胞元之讀取電壓準 位被調整以作爲該補償步驟之一部分。 1 1 _如申請專利範圍第8項之方法，其中 該計算步驟將該參考胞元的該臨界電壓之變化與結 合’以計算該區塊的該等被程式化之記憶胞元之該臨界 電壓之變化。 1 2 ·如申請專利範圍第8項之方法，其中 比較該等被程式化之記憶胞元之所算出的該臨界電 壓之變化與一參考値，以確定是否執行該補償步驟。 1 3 · —種操作非揮發性記憶元件的方法，該非揮發性記憶元 1344649 • · 修正本 ^ 件包括記憶胞元陣列，該記憶胞元陣列具有至少一個區 塊’該區塊具有複數個記億胞元，該方法包括下列步驟： 測量與該區塊相關之一參考胞元的臨界電壓之變 化； 使用在該測量步驟中所測量的變化而計算該區塊中 之記憶胞元的臨界電壓之變化； 基於由該計算步驟所獲得的資訊來確定執行一補償 步驟；及 ® 基於由該確定步驟所獲得的結果在該區塊的該等記 憶胞元上執行該補償步驟。 1 4 .如申請專利範圍第1 3項之方法，其中 藉由將該參考胞元的該臨界電壓之變化與線性函數 結合，以計算該區塊中該等記憶胞元之該臨界電壓的變 化。 1 5 .如申請專利範圍第1 3項之方法，其中 該確定步驟包括比較該被計算之量與一參考値，以 I 確定是否需要該補償步驟。 16.如申請專利範圍第13項之方法，其中 執行該區塊中的該等記憶胞元之再程式化作爲該補 償步驟。 1 7 . —種操作非揮發性記憶元件的方法，該非揮發性記憶元 件包括記憶胞元陣列，該記憶胞元陣列具有至少一個區 塊，該區塊具有複數個記憶胞元，該方法包括： 讀取儲存於該區塊的該等記憶胞元中之資料； -4- 1344649 *· • · 修正本 ^ 計算在該讀取步驟期間失效的該等記億胞元之數量； 確定已發生失效的該等記億胞元之數量是否高於臨 界値；及 如果該等記億胞元之數量等於或大於該臨界値，根 據在該區塊中該等記億胞元之程式化狀態，使用設定的 程式電壓’再程式化該區塊的該等記憶胞元。 1 8.如申請專利範圍第π項之方法，其中 該非揮發性記憶元件爲NAND快閃記憶元件。 ® 1 9 .如申請專利範圍第1 7項之方法，其中 該非揮發性記憶元件爲N 0 R快閃記億元件。

-5-