CN101789267A - 非易失性存储器的固有阈值电压的测定方法 - Google Patents
非易失性存储器的固有阈值电压的测定方法 Download PDFInfo
- Publication number
- CN101789267A CN101789267A CN200910005973A CN200910005973A CN101789267A CN 101789267 A CN101789267 A CN 101789267A CN 200910005973 A CN200910005973 A CN 200910005973A CN 200910005973 A CN200910005973 A CN 200910005973A CN 101789267 A CN101789267 A CN 101789267A
- Authority
- CN
- China
- Prior art keywords
- voltage
- threshold voltage
- storage unit
- nonvolatile memory
- curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种非易失性存储器的固有阈值电压的测定方法,该方法包括下列步骤:首先,提供具有控制栅极、电荷储存层、源极区与漏极区的存储单元。然后,利用F-N穿隧效应对存储单元进行程序化操作,以取得时间对阈值电压的程序化曲线。在程序化操作中,于控制栅极施加正电压。接着,利用F-N穿隧效应对存储单元进行擦洗操作,以取得时间对阈值电压的擦洗曲线。在擦洗操作中,于控制栅极施加负电压。正电压与负电压的绝对值相同。之后,从程序化曲线与擦洗曲线的交叉点求出存储单元的固有阈值电压。
Description
技术领域
本发明是有关于一种半导体存储器元件的测定方法,且特别是有关于一种非易失性存储器的固有阈值电压的测定方法。
背景技术
典型的快闪存储器系以掺杂的多晶硅制作浮置栅极与控制栅极。当存储器进行程序化(Program)时,适当的程序化的电压分别加到源极区、漏极区与控制栅极上,电子将由源极区经由通道流向漏极区。在此过程中,将有部分的电子会穿过多晶硅浮置栅极层下方的穿隧氧化层,进入并且会均匀分布于整个多晶硅浮置栅极层之中。此种电子穿越穿隧氧化层进入多晶硅浮置栅极层的现象,称为穿隧效应(Tunneling Effect)。穿隧效应可以分成两种情况,一种称为通道热电子注入(Channel Hot-Electron Injection),另一种称为Fowler-Nordheim穿隧(F-N Tunneling)。通常快闪存储器是以通道热电子程序化,并且通过源极区旁边或通道区域以Fowler-Nordheim穿隧擦洗。
一般而言,在快闪存储器制作完毕后,由于每一存储单元可能会受到工艺影响,而具有不均匀的阈值电压,使得存储器具有较大的阈值电压分布,而可能造成使用上的困难。因此在出货之前,通常会利用紫外光充分照射快闪存储器,使快闪存储器的每个存储单元处于低阈值电压(Low|Vt|)状态,而达到元件初始化的效果。其中存储单元经紫外光充分照射后,所维持的阈值电压即称为固有阈值电压(Native Threshold Voltage)。
然而,在目前提高存储器元件集成度的趋势下,存储单元的尺寸也相对缩小,而且在存储单元上通常覆盖有高密度的金属层。在使用紫外光照射存储器时,紫外光受到金属层遮挡,而不易照射至存储单元,而无法使存储器达到元件初始化的效果。而且,由于紫外光无法充分照射存储单元,因此存储单元无法处于固有阈值电压状态,也无法得知该存储单元的固有阈值电压。
发明内容
本发明提供一种非易失性存储器的固有阈值电压的测定方法,可以容易的测定出非易失性存储器的固有阈值电压。
本发明提出一种非易失性存储器的固有阈值电压的测定方法,包括下列步骤。首先,提供具有控制栅极、电荷储存层、源极区与漏极区的存储单元。然后,利用F-N穿隧效应对存储单元进行程序化操作,以取得时间对阈值电压的程序化曲线。在程序化操作中,于控制栅极施加第一电压。接着,利用F-N穿隧效应对存储单元进行擦洗操作,以取得时间对阈值电压的擦洗曲线。在擦洗操作中,于控制栅极施加第二电压,其中第二电压与第一电压的绝对值相同,但是极性相反。之后,从程序化曲线与擦洗曲线的交叉点求出存储单元的固有阈值电压。
在本发明的一实施例中,上述第一电压为8伏特~20伏特之间。
在本发明的一实施例中,上述第二电压为-8伏特~-20伏特之间。
在本发明的一实施例中,在上述程序化操作中,使源极区与漏极区接地或接0伏特电压。
在本发明的一实施例中,在上述擦洗操作中,使源极区与漏极区接地或接0伏特电压。
在本发明的一实施例中,上述存储单元为一快闪存储单元。
基于上述,本发明的非易失性存储器的固有阈值电压的测定方法,由于只需进行一次程序化操作与一次擦洗操作,因此本发明的方法可以容易的测定出非易失性存储器的固有阈值电压。而且,即使存储单元上覆盖有高密度的金属层,也可以容易的测定出该存储单元的固有阈值电压。
附图说明
图1A与图1B为分别绘示非易失性存储器的程序化及擦洗操作的示意图。
图2A与图2B为分别绘示非易失性存储器在程序化及擦洗操作时的能带示意图。
图3为绘示施加于栅极的电压对F-N穿隧电流的关系图。
图4为绘示本发明的非易失性存储器的固有阈值电压的测定方法的一实施例的的步骤流程图。
图5为绘示非易失性存储器在制造完成后经紫外光照射后,所测得的电流电压曲线图。
图6所绘示为在不同的操作偏压下进行程序化操作或擦洗操作时的时间与阈值电压的关系图。
附图标号:
100:基底
102:穿隧介电层
104:电荷储存层
106:栅间介电层
108:控制栅极
110:源极区
112:漏极区
114:电子
200、202、204、206:步骤
A、B、C、D:交叉点
具体实施方式
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
图1A与图1B为分别绘示非易失性存储器的程序化及擦洗操作的示意图。图2A与图2B为分别绘示非易失性存储器在程序化及擦洗操作时的能带示意图。
请参照图1A与图1B所示,非易失性存储器例如是由基底100、穿隧介电层102、电荷储存层104、栅间介电层106、控制栅极108、源极区110与漏极区112所构成。
穿隧介电层102、电荷储存层104、栅间介电层106、控制栅极108例如是依序设置于基底100上。穿隧介电层102的材质例如是氧化硅。电荷储存层104的材质包括可使电荷储存于其中的材料,例如掺杂多晶硅等。栅间介电层106的材质例如是氧化硅或者氧化硅/氮化硅/氧化硅。源极区110与漏极区112例如是设置于栅极108两侧的基底100中。
请参照图1A与图2A,当程序化此存储单元时,使控制栅极108与基底100之间具有8伏特至20伏特的电压差,以引发F-N穿隧(Fowler-Nordheimtunneling)效应,使电子114由基底100进入电荷储存层104中。举例来说,于控制栅极108施加+VG的电压(8伏特至20伏特),使基底100、源极区110与漏极区112接地或施加0伏特的电压,以利用F-N穿隧效应程序化存储单元。
请参照图1B与图2B,当擦洗此存储器时,使基底100与控制栅极108之间具有8伏特至20伏特的电压差,以引发F-N穿隧效应,使电子114由电荷储存层104排至基底100中。举例来说,于控制栅极108施加-VG的电压(-8伏特至-20伏特),使基底100、源极区110与漏极区112接地或施加0伏特的电压,以利用F-N穿隧效应擦洗存储单元。
而且,如图1A与图1B所示,在程序化或擦洗存储单元时,源极区110与漏极区112是接地或施加0伏特。
图3为绘示施加于栅极的电压(0~±20伏特)对F-N穿隧电流的关系图。实验例1(符号◇)表示于栅极施加负电压,使源极区与漏极区接地;实验例2(符号□)表示于栅极施加正电压,使源极区与漏极区接地;实验例3(符号△)表示于栅极施加负电压,使源极区与漏极区浮置;实验例4(符号×)表示于栅极施加正电压,使源极区与漏极区浮置。在图3中,横坐标以施加电压的绝对值表示,纵坐标表示在栅介电层检测到的F-N穿隧电流。
如图3所示,实验例1-3的曲线,当于栅极施加电压(±8~±20伏特)时,随着电压的增加,F-N穿隧电流也会快速增大。当施加于栅极的电压为±20伏特时,实验例1-3的F-N穿隧电流可到达0.1~0.01安培的程度。但是,如实验例4的曲线所示,虽然F-N穿隧电流随着施加于栅极的电压而增加,但是增加的幅度很小。当施加于栅极的电压为20伏特的电压时,实验例4的F-N穿隧电流只到达1×10-9~1×10-10安培的程度,无法产生大的F-N穿隧电流。此结果表示,若源极区与漏极区浮置,当于栅极施加正电压时,将无法引发较多的电子,产生大的F-N穿隧电流。因此,在本发明的非易失性存储器的固有阈值电压的测定方法中,在程序化操作与擦洗操作时,源极区与漏极区较佳是接地或施加0伏特。
图4为绘示本发明的非易失性存储器的固有阈值电压的测定方法的一实施例的的步骤流程图。
请参照图4,首先提供存储单元(步骤200),此存储单元例如具有图1A及图1B所示的结构,包括控制栅极、电荷储存层、源极区与漏极区。存储单元例如是快闪存储单元。
然后,利用F-N穿隧效应对存储单元进行程序化操作(步骤202),以取得时间对阈值电压的程序化曲线。在此程序化操作中,如图1A所示,于控制栅极施加电压+VG,且基底100、源极区110与漏极区112接地或施加0伏特的电压。
接着,利用F-N穿隧效应对存储单元进行擦洗操作(步骤204),以取得时间对阈值电压的擦洗曲线。在擦洗操作中,如图1B所示,于控制栅极施加电压-VG,且基底100、源极区110与漏极区112接地或施加0伏特的电压。亦即,在本发明的非易失性存储器的固有阈值电压的测定方法中,在程序化操作时施加于控制栅极的电压与在擦洗操作时施加于控制栅极的电压的绝对值必须相同,但是极性相反。
之后,从程序化曲线与擦洗曲线的交叉点即求出存储单元的固有阈值电压(步骤204)。
接着根据实验,以说明本发明的非易失性存储器的固有阈值电压的测定方法是有用的。
图5为绘示非易失性存储器在制造完成后经紫外光照射后,所测得的电流电压曲线图。如图5所示,非易失性存储器在制造完成后,利用照射紫外光以进行初始化,所测得的固有阈值电压约为2.5伏特。
图6所绘示为在不同的操作偏压下进行程序化操作或擦洗操作时的时间与阈值电压的关系图。在下述说明中,进行程序化操作时,施加于控制栅极的电压简称为程序化电压;进行擦洗操作时,施加于控制栅极的电压简称为擦洗电压。在图6中绘示了4个实验例的结果。各实验例的操作条件如下:
实验例1,程序化电压为+18伏特,程序化曲线(符号●);擦洗电压为-18伏特,擦洗曲线(符号□)。
实验例2,程序化电压为+17伏特,程序化曲线(符号△);擦洗电压为-17伏特,擦洗曲线(符号×)。
实验例3,程序化电压为+16伏特,程序化曲线(符号▲);擦洗电压为-16伏特,擦洗曲线(符号○)。
实验例4,程序化电压为+15伏特,程序化曲线(符号◇);擦洗电压为-15伏特,擦洗曲线(符号■)。
如图6所示,在实验例1中,程序化曲线(符号●)与擦洗曲线(符号□)的交叉点A所对应的阈值电压值约为2.52伏特。实验例2中,程序化曲线(符号△)与擦洗曲线(符号×)的交叉点B所对应的阈值电压值约为2.5伏特。实验例3中,程序化曲线(符号▲)与擦洗曲线(符号○)的交叉点C所对应的阈值电压值约为2.49伏特。实验例4中,程序化曲线(符号◇)与擦洗曲线(符号■)的交叉点D所对应的阈值电压值约为2.5伏特。
根据实验例1至实验例4的结果可知,程序化曲线与擦洗曲线的交叉点A、D、C、D所对应的阈值电压值(2.52伏特、2.5伏特、2.49伏特、2.5伏特)与存储单元的固有阈值电压值(2.5伏特)非常接近。由此可知利用本发明的方法,可以容易的测定出非易失性存储器的固有阈值电压。
综上所述,本发明的非易失性存储器的固有阈值电压的测定方法,利用F-N穿隧效应进行一次程序化操作与一次擦洗操作,然后利用程序化操作与擦洗操作所得到的时间与阈值电压的关系图,从程序化曲线与擦洗曲线的交叉点即可轻易的测得存储器的固有阈值电压,由于只需进行一次程序化操作与一次擦洗操作,因此利用本发明的方法,可以容易的测定出非易失性存储器的固有阈值电压。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何本技术领域中具有通常知识的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附的权利要求范围所界定为准。
Claims (6)
1.一种非易失性存储器的固有阈值电压的测定方法,其特征在于,所述的非易失性存储器的固有阈值电压的测定方法包括:
提供一存储单元,所述存储单元包括一控制栅极、一电荷储存层、一源极区与一漏极区;
利用F-N穿隧效应对所述存储单元进行一程序化操作,以取得时间对阈值电压的一程序化曲线,在所述程序化操作中,于所述控制栅极施加一第一电压;
利用F-N穿隧效应对所述存储单元进行一擦洗操作,以取得时间对阈值电压的一擦洗曲线,在所述擦洗操作中,于所述控制栅极施加一第二电压,其中所述第二电压与所述第一电压的绝对值相同,但是极性相反;以及
从所述程序化曲线与所述擦洗曲线的交叉点求出所述存储单元的固有阈值电压。
2.如权利要求1所述的非易失性存储器的固有阈值电压的测定方法,其特征在于,所述第一电压为8伏特~20伏特之间。
3.如权利要求1所述的非易失性存储器的固有阈值电压的测定方法,其特征在于,所述第二电压为8伏特~20伏特之间。
4.如权利要求1所述的非易失性存储器的固有阈值电压的测定方法,其特征在于,在所述程序化操作中,使所述源极区与所述漏极区接地或接0伏特电压。
5.如权利要求1所述的非易失性存储器的固有阈值电压的测定方法,其特征在于,在所述擦洗操作中,使所述源极区与所述漏极区接地或接0伏特电压。
6.如权利要求1所述的非易失性存储器的固有阈值电压的测定方法,其特征在于,所述存储单元为一快闪存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100059733A CN101789267B (zh) | 2009-01-22 | 2009-01-22 | 非易失性存储器的固有阈值电压的测定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100059733A CN101789267B (zh) | 2009-01-22 | 2009-01-22 | 非易失性存储器的固有阈值电压的测定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101789267A true CN101789267A (zh) | 2010-07-28 |
CN101789267B CN101789267B (zh) | 2012-11-07 |
Family
ID=42532441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100059733A Active CN101789267B (zh) | 2009-01-22 | 2009-01-22 | 非易失性存储器的固有阈值电压的测定方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101789267B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104584135A (zh) * | 2012-06-21 | 2015-04-29 | 桑迪士克科技股份有限公司 | 采用目标读擦洗算法的闪存 |
TWI514391B (zh) * | 2013-07-23 | 2015-12-21 | Winbond Electronics Corp | 半導體記憶裝置及其抹除方法 |
CN112509628A (zh) * | 2020-12-28 | 2021-03-16 | 深圳市芯天下技术有限公司 | 提升Flash芯片擦除效率的电路和Flash芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101071646A (zh) * | 2006-05-09 | 2007-11-14 | 旺宏电子股份有限公司 | 改善非易失性存储器的数据保存的方法及装置 |
CN101211659A (zh) * | 2006-12-27 | 2008-07-02 | 海力士半导体有限公司 | 非易失性存储器件及其自补偿方法 |
CN101290800A (zh) * | 2007-04-17 | 2008-10-22 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
-
2009
- 2009-01-22 CN CN2009100059733A patent/CN101789267B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101071646A (zh) * | 2006-05-09 | 2007-11-14 | 旺宏电子股份有限公司 | 改善非易失性存储器的数据保存的方法及装置 |
CN101211659A (zh) * | 2006-12-27 | 2008-07-02 | 海力士半导体有限公司 | 非易失性存储器件及其自补偿方法 |
CN101290800A (zh) * | 2007-04-17 | 2008-10-22 | 株式会社瑞萨科技 | 非易失性半导体存储器件 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104584135A (zh) * | 2012-06-21 | 2015-04-29 | 桑迪士克科技股份有限公司 | 采用目标读擦洗算法的闪存 |
CN104584135B (zh) * | 2012-06-21 | 2017-11-14 | 桑迪士克科技有限责任公司 | 采用目标读擦洗算法的闪存 |
TWI514391B (zh) * | 2013-07-23 | 2015-12-21 | Winbond Electronics Corp | 半導體記憶裝置及其抹除方法 |
CN112509628A (zh) * | 2020-12-28 | 2021-03-16 | 深圳市芯天下技术有限公司 | 提升Flash芯片擦除效率的电路和Flash芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN101789267B (zh) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0184024B1 (ko) | 불휘발성 반도체기억장치 및 그 동작방법 | |
EP0744754B1 (en) | Method and apparatus for hot carrier injection | |
CN104599714B (zh) | 热载流子注入可编程存储器和编程该存储器的方法 | |
JPH0793983A (ja) | メモリ・セルを消去する方法と不揮発性メモリ・アレイ | |
JP5860545B2 (ja) | フローティングゲートを有する不揮発性メモリセルのデータ保持力を試験する方法 | |
US5790460A (en) | Method of erasing a flash EEPROM memory | |
KR930022378A (ko) | 전기적으로 프로그램 및 소거 가능한 불휘발성 반도체기억장치와 그의 동작방법 | |
CN112639977B (zh) | 具有电容耦合到浮栅的栅极的存储器单元的编程 | |
JP2010514196A (ja) | 2tnor型不揮発性メモリセルアレイ及び2tnor型不揮発性メモリのデータ処理方法 | |
CN106415725B (zh) | 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法 | |
CN104240759A (zh) | N通道半导体非易失性存储器的超低功率程序化方法 | |
CN101789267B (zh) | 非易失性存储器的固有阈值电压的测定方法 | |
EP0778583A3 (en) | Nonvolatile semiconductor memory and method for repairing over-erased cells | |
US8213238B2 (en) | Non-volatile memory device having separate transistors for program and erase operations and reading operation and driving method thereof | |
CN104183274B (zh) | 存储阵列的擦除方法 | |
US7646643B1 (en) | Process charging monitor for nonvolatile memory | |
JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
KR20100078535A (ko) | 반도체 메모리 셀 및 반도체 메모리 셀 제조 방법, 반도체 메모리 셀의 동작 방법 | |
CN100552961C (zh) | 多位准存储单元的操作方法 | |
JP5166442B2 (ja) | 不揮発性メモリセルの低電圧プログラミングの方法およびシステム | |
US6768683B1 (en) | Low column leakage flash memory array | |
CN108198818A (zh) | Sonos闪存单元及其操作方法 | |
TWI555094B (zh) | Semiconductor memory device and semiconductor memory element | |
TWI397072B (zh) | 非揮發性記憶體之固有啟始電壓的測定方法 | |
Compagnoni et al. | Data retention and program/erase sensitivity to the array background pattern in deca-nanometer NAND Flash memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |