CN108198818A - Sonos闪存单元及其操作方法 - Google Patents

Sonos闪存单元及其操作方法 Download PDF

Info

Publication number
CN108198818A
CN108198818A CN201810029236.6A CN201810029236A CN108198818A CN 108198818 A CN108198818 A CN 108198818A CN 201810029236 A CN201810029236 A CN 201810029236A CN 108198818 A CN108198818 A CN 108198818A
Authority
CN
China
Prior art keywords
voltage
apply
bit line
storage position
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810029236.6A
Other languages
English (en)
Other versions
CN108198818B (zh
Inventor
徐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810029236.6A priority Critical patent/CN108198818B/zh
Publication of CN108198818A publication Critical patent/CN108198818A/zh
Application granted granted Critical
Publication of CN108198818B publication Critical patent/CN108198818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的SONOS闪存单元及其操作方法，包括：P型衬底，P型衬底中形成有P型掺杂区及位于P型掺杂区两侧的两个N型掺杂区，P型掺杂区作为源极，N型掺杂区分别作为漏极，P型掺杂区上形成有源极多晶硅，N型掺杂区上分别形成有第一位线和第二位线；位于P型衬底上的栅极结构，栅极结构包括第一字线栅、第一存储位、第二存储位和第二字线栅，第一字线栅、第一存储位、源极多晶硅、第二存储位和第二字线栅依次并排排列在两个N型掺杂区之间。本发明中，反型PN结在反向电压作用下发生带带遂穿(BTBT)而产生电子及热电子，该电子在控制栅电压作用下进行编程，编程功耗更低。在控制栅上施加负电压，在衬底和源极多晶硅上施加正电压，能够快速擦除信息。

Description

SONOS闪存单元及其操作方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种SONOS闪存单元及其操作方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪速存储器(flash memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
横向随穿场效应晶体管(LTFET)的基本结构时一个栅控的p-i-n结构。源漏电压(加上内建电场)提供随穿需要的电场强度，在截止状态下，p-i-n结构的沟道区即本证区i层的电场强度是均匀分布的，这样的电场强度引起的能带弯曲不足以使随穿发生。加上栅电压以后，源漏电压到达栅在源端的边缘，导致源端的横向电场强度非常高，能带弯曲足够使带带遂穿(BTBT)发生。本发明的目的是如何利用LTFET的能带遂穿实现对闪存单元进行编程，从而降低现有闪存单元的编程功耗。
发明内容
本发明的目的在于提供一种SONOS闪存单元及其操作方法，采用LTFET的能带遂穿对闪存单元进行编程，从而达到降低闪存单元编程功耗的目的。
为实现上述目的，本发明提供一种SONOS闪存单元，包括：
P型衬底，P型衬底中形成有P型掺杂区及位于P型掺杂区两侧的两个N型掺杂区，P型掺杂区作为源极，N型掺杂区分别作为漏极，P型掺杂区上形成有源极多晶硅，N型掺杂区上分别形成有第一位线和第二位线；
位于P型衬底上的栅极结构，栅极结构包括第一字线栅、第一存储位、第二存储位和第二字线栅，第一字线栅、第一存储位、源极多晶硅、第二存储位和第二字线栅依次并排排列在两个N型掺杂区之间。
可选的，所述第一存储位包括依次位于P型衬底上的第一氮化硅和第一控制栅。
可选的，所述第二存储位包括依次位于P型衬底上的第二氮化硅和第二控制栅。
相应的，本发明还提供一种上述SONOS闪存单元的操作方法，包括：
对第一存储位编程时，在第一位线上施加第一电压，在第一字线栅上施加第二电压，在第一控制栅上施加第三电压，在P型衬底和源极多晶硅上施加零电压，在第二位线、第二字线栅、第二控制栅上施加零电压；
对第二存储位编程时，在第二位线上施加第一电压，在第二字线栅上施加第二电压，在第二控制栅上施加第三电压，在P型衬底和源极多晶硅上施加零电压，在第一位线、第一字线栅、第一控制栅上施加零电压。
可选的，所述第一电压的范围为4V至6V。
可选的，所述第二电压的范围为5V至8V。
可选的，所述第三电压的范围为10V至15V。
相应的，本发明还提供一种上述SONOS闪存单元的操作方法，包括：
对第一存储位读取时，在第一位线上施加第四电压，在第一字线栅上施加第五电压，在第一控制栅上施加第六电压，在P型衬底和源极多晶硅上施加零电压，在第二位线、第二字线栅、第二控制栅上施加零电压；
对第二存储位读取时，在第二位线上施加第四电压，在第二字线栅上施加第五电压，在第二控制栅上施加第六电压，在P型衬底和源极多晶硅上施加零电压，在第一位线、第一字线栅、第一控制栅上施加零电压。
可选的，所述第五电压的范围为0.8V至1V。
可选的，所述第六电压的范围为2.5V至3V。
可选的，所述第七电压的范围为6V至8V。
相应的，本发明还提供一种上述SONOS闪存单元的操作方法，包括：对闪存单元擦除时，在第一控制栅和第二控制栅上施加第七电压，在P型衬底和源极多晶硅上施加第八电压，在第一位线、第二位线、第一字线栅和第二字线栅上施加第八电压或浮空。
可选的，所述第七电压的范围为-10V至-5V。
可选的，所述第八电压的范围为5V至10V。
与现有技术相比，本发明的SONOS闪存单元及其操作方法具有以下有益效果：
本发明提供的SONOS闪存单元包括两个存储位，第一存储位、第二存储位共享同一个源极(源极多晶硅)，存储的状态更多，一方面，该闪存单元利用字线栅和控制栅上的电压使得沟道强反型从而将位线上的电压输送到N型沟道和P型源极交界处的反型PN结处，导致反型PN结在反向电压的作用下发生带带遂穿(BTBT)而产生电子以及热电子，该电子在控制栅电压的作用下进行编程，该种方式编程功耗更低。通过在控制栅上施加负电压，在衬底和源极多晶硅上施加正电压，能够快速擦除信息。
另一方面，本发明提供的闪存单元是以氮化硅作为存储介质，与传统的浮栅多晶硅作为存储介质相比，其电荷是存储在氮化硅中孤立的陷阱中，而非浮栅多晶硅中的连续存储，这就避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，这有利于缩小闪存单元的尺寸。
附图说明
图1为本发明一实施例中的SONOS闪存单元的结构示意图；
图2为本发明一实施例中SONOS闪存单元的阵列图；
图3为本发明一实施例中闪存单元编程过程的能带图。
具体实施方式
下面将结合示意图对本发明的SONOS闪存单元及其操作方法的示意图进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种SONOS闪存单元及其操作方法，闪存单元包括两个存储位，第一存储位、第二存储位共享同一个源极(源极多晶硅)，存储的状态更多，一方面，该闪存单元利用字线栅和控制栅上的电压使得沟道强反型从而将位线上的电压输送到N型沟道和P型源极交界处的反型PN结处，导致反型PN结在反向电压的作用下发生带带遂穿(BTBT)而产生电子以及热电子，该电子在控制栅电压的作用下进行编程，该种方式编程功耗更低。通过在控制栅上施加负电压，在衬底和源极多晶硅上施加正电压，能够快速擦除信息。另一方面，本发明提供的闪存单元是以氮化硅作为存储介质，与传统的浮栅多晶硅作为存储介质相比，其电荷是存储在氮化硅中孤立的陷阱中，而非浮栅多晶硅中的连续存储，这就避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，这有利于缩小闪存单元的尺寸。
以下结合附图对本发明的SONOS闪存单元及其操作方法进行具体说明，图1为闪存单元的结构示意图。参考图1所示，本发明的SONOS闪存单元，包括：
P型衬底101，P型衬底101中形成有P型掺杂区102及位于P型掺杂区102两侧的两个N型掺杂区103、104，P型掺杂区102作为源极(Source)，N型掺杂区103、104分别作为漏极(Drain)，P型掺杂区102上形成有源极多晶硅SL，N型掺杂区103、104上分别形成有第一位线(BL1)105和第二位线(BL2)106；
位于P型衬底101上的栅极结构，栅极结构包括第一字线栅(WL1)14、第一存储位11、第二存储位12和第二字线栅(WL2)15，第一字线栅14、第一存储位11、源极多晶硅13、第二存储位12和第二字线栅15依次并排排列在两个N型掺杂区103、104之间。
其中，所述第一存储位11包括依次位于P型衬底101上的第一氮化硅(SiN1)112和第一控制栅(CG1)111。所述第二存储位12包括依次位于P型衬底101上的第二氮化硅(SiN2)122和第二控制栅(CG2)121。所述第一字线栅(WL1)14和第一存储位11之间，第一字线栅(WL1)14和P型衬底101之间，第一氮化硅(SiN1)112和P型衬底101之间，第二字线栅(WL2)15和第二存储位12之间，第二字线栅(WL2)15和P型衬底101之间，第二氮化硅(SiN2)122和P型衬底101之间均有氧化层隔离(图中未示出)。
相应的，参考图2所示，本发明还提供一种上述SONOS闪存单元的操作方法，包括：
对第一存储位11编程时，在第一位线105上施加第一电压，在第一字线栅14上施加第二电压，在第一控制栅111上施加第三电压，在P型衬底101和源极多晶硅13上施加零电压，在第二位线106、第二字线栅15、第二控制栅121上施加零电压；
同样的，对第二存储位12编程时，在第二位线106上施加第一电压，在第二字线栅15上施加第二电压，在第二控制栅121上施加第三电压，在P型衬底101和源极多晶硅13上施加零电压，在第一位线105、第一字线栅14、第一控制栅111上施加零电压。
本实施例中，所述第一电压的范围为4V至6V，优选为4V，所述第二电压的范围为5V至8V，优选为5V，所述第三电压的范围为10V至15V，优选为12V。参考图3所示，图3为编程时漏极和源极之间沿沟道方向的能带示意图，P型掺杂区作为源极，P型衬底作为沟道区(沟道开启后会反型而成为N型)，N型掺杂区作为漏极，在控制栅、字线栅上施加高压，产生的电场强度使得作为沟道区的P型衬底发生强反型形成N型沟道从而漏极电压能够直接输送到N型沟道和P型源极交界处的反型PN结处，导致反型PN结在反向电压的作用下发生带带遂穿(BTBT)而产生电子以及热电子，该电子在控制栅电压的作用下进行编程，该种方式编程功耗更低。
此外，闪存单元是以氮化硅作为存储介质，与传统的浮栅多晶硅作为存储介质相比，其电荷是存储在氮化硅中孤立的陷阱中，而非浮栅多晶硅中的连续存储，这就避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，这有利于缩小闪存单元的尺寸。
相应的，本发明还提供一种上述SONOS闪存单元的操作方法，包括：
对第一存储位读取时，在第一位线105上施加第四电压，在第一字线栅14上施加第五电压，在第一控制栅111上施加第六电压，在P型衬底101和源极多晶硅13上施加零电压，在第二位线106、第二字线栅15、第二控制栅121上施加零电压；
对第二存储位读取时，在第二位线106上施加第四电压，在第二字线栅15上施加第五电压，在第二控制栅121上施加第六电压，在P型衬底101和源极多晶硅13上施加零电压，在第一位线105、第一字线栅14、第一控制栅111上施加零电压。
在本发明中，所述第五电压的范围为0.8V至1V，优选为0.8V，所述第六电压的范围为2.5V至3V，优选为2.5V，所述第七电压的范围为6V至8V，优选为6V。可以理解的是，本发明的闪存单元的读取过程与编程过程的原理相同，然而在位线、字线栅、控制栅上所需的电压更小。
相应的，本发明还提供一种上述SONOS闪存单元的操作方法，包括：对闪存单元擦除时，在第一控制栅111和第二控制栅121上施加第七电压，在P型衬底101和源极多晶硅13上施加第八电压，在第一位线105、第二位线106、第一字线栅14和第二字线栅15上施加第八电压或浮空(Floating)。
本实施例中，所述第七电压的范围为-10V至-5V。所述第八电压的范围为5V至10V。本发明中，通过在控制栅上施加负电压，在衬底和源极多晶硅上施加正电压，能够快速擦除信息。
综上所述，本发明提供一种闪存单元及其操作方法，闪存单元包括两个存储位，第一存储位、第二存储位共享同一个源极和选择栅，存储的状态更多，一方面，该闪存单元利用字线栅和控制栅上的电压使得沟道强反型从而将位线上的电压输送到N型沟道和P型源极交界处的反型PN结处，导致反型PN结在反向电压的作用下发生带带遂穿(BTBT)而产生电子以及热电子，该电子在控制栅电压的作用下进行编程，该种方式编程功耗更低。通过在控制栅上施加负电压，在衬底和源极多晶硅上施加正电压，能够快速擦除信息。另一方面，本发明提供的闪存单元是以氮化硅作为存储介质，与传统的浮栅多晶硅作为存储介质相比，其电荷是存储在氮化硅中孤立的陷阱中，而非浮栅多晶硅中的连续存储，这就避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，这有利于闪存单元的缩小。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种SONOS闪存单元，其特征在于，包括：
P型衬底，P型衬底中形成有P型掺杂区及位于P型掺杂区两侧的两个N型掺杂区，P型掺杂区作为源极，N型掺杂区分别作为漏极，P型掺杂区上形成有源极多晶硅，N型掺杂区上分别形成有第一位线和第二位线；
位于P型衬底上的栅极结构，栅极结构包括第一字线栅、第一存储位、第二存储位和第二字线栅，第一字线栅、第一存储位、源极多晶硅、第二存储位和第二字线栅依次并排排列在两个N型掺杂区之间。
2.如权利要求1所述的SONOS闪存单元，其特征在于，所述第一存储位包括依次位于P型衬底上的第一氮化硅和第一控制栅。
3.如权利要求1所述的SONOS闪存单元，其特征在于，所述第二存储位包括依次位于P型衬底上的第二氮化硅和第二控制栅。
4.一种如权利要求1所述SONOS闪存单元的操作方法，其特征在于，包括：
对第一存储位编程时，在第一位线上施加第一电压，在第一字线栅上施加第二电压，在第一控制栅上施加第三电压，在P型衬底和源极多晶硅上施加零电压，在第二位线、第二字线栅、第二控制栅上施加零电压；
对第二存储位编程时，在第二位线上施加第一电压，在第二字线栅上施加第二电压，在第二控制栅上施加第三电压，在P型衬底和源极多晶硅上施加零电压，在第一位线、第一字线栅、第一控制栅上施加零电压。
5.如权利要求4所述的SONOS闪存单元的操作方法，其特征在于，所述第一电压的范围为4V至6V。
6.如权利要求4所述的SONOS闪存单元的操作方法，其特征在于，所述第二电压的范围为5V至8V。
7.如权利要求4所述的SONOS闪存单元的操作方法，其特征在于，所述第三电压的范围为10V至15V。
8.一种如权利要求1所述SONOS闪存单元的操作方法，其特征在于，包括：
对第一存储位读取时，在第一位线上施加第四电压，在第一字线栅上施加第五电压，在第一控制栅上施加第六电压，在P型衬底和源极多晶硅上施加零电压，在第二位线、第二字线栅、第二控制栅上施加零电压；
对第二存储位读取时，在第二位线上施加第四电压，在第二字线栅上施加第五电压，在第二控制栅上施加第六电压，在P型衬底和源极多晶硅上施加零电压，在第一位线、第一字线栅、第一控制栅上施加零电压。
9.如权利要求8所述的SONOS闪存单元的操作方法，其特征在于，所述第五电压的范围为0.8V至1V。
10.如权利要求8所述的SONOS闪存单元的操作方法，其特征在于，所述第六电压的范围为2.5V至3V。
11.如权利要求8所述的SONOS闪存单元的操作方法，其特征在于，所述第七电压的范围为6V至8V。
12.一种如权利要求1所述SONOS闪存单元的操作方法，其特征在于，包括：对闪存单元擦除时，在第一控制栅和第二控制栅上施加第七电压，在P型衬底和源极多晶硅上施加第八电压，在第一位线、第二位线、第一字线栅和第二字线栅上施加第八电压或浮空。
13.如权利要求12所述的SONOS闪存单元的操作方法，其特征在于，所述第七电压的范围为-10V至-5V。
14.如权利要求12所述的SONOS闪存单元的操作方法，其特征在于，所述第八电压的范围为5V至10V。
CN201810029236.6A 2018-01-12 2018-01-12 Sonos闪存单元及其操作方法 Active CN108198818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810029236.6A CN108198818B (zh) 2018-01-12 2018-01-12 Sonos闪存单元及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810029236.6A CN108198818B (zh) 2018-01-12 2018-01-12 Sonos闪存单元及其操作方法

Publications (2)

Publication Number Publication Date
CN108198818A true CN108198818A (zh) 2018-06-22
CN108198818B CN108198818B (zh) 2020-09-11

Family

ID=62589342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810029236.6A Active CN108198818B (zh) 2018-01-12 2018-01-12 Sonos闪存单元及其操作方法

Country Status (1)

Country Link
CN (1) CN108198818B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437084A (zh) * 2021-08-26 2021-09-24 北京磐芯微电子科技有限公司 闪存单元的擦除方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941378A (zh) * 2005-09-27 2007-04-04 力晶半导体股份有限公司 非挥发性存储器及其制造方法与操作方法
US20090296470A1 (en) * 2006-07-14 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
CN102983139A (zh) * 2012-11-30 2013-03-20 上海宏力半导体制造有限公司 半导体存储器
CN103681681A (zh) * 2012-09-21 2014-03-26 上海华虹宏力半导体制造有限公司 双位元闪存及其制造方法和操作方法
CN107342290A (zh) * 2017-07-07 2017-11-10 上海华虹宏力半导体制造有限公司 闪存单元、闪存单元的编程方法及闪存单元的擦除方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941378A (zh) * 2005-09-27 2007-04-04 力晶半导体股份有限公司 非挥发性存储器及其制造方法与操作方法
US20090296470A1 (en) * 2006-07-14 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
CN103681681A (zh) * 2012-09-21 2014-03-26 上海华虹宏力半导体制造有限公司 双位元闪存及其制造方法和操作方法
CN102983139A (zh) * 2012-11-30 2013-03-20 上海宏力半导体制造有限公司 半导体存储器
CN107342290A (zh) * 2017-07-07 2017-11-10 上海华虹宏力半导体制造有限公司 闪存单元、闪存单元的编程方法及闪存单元的擦除方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437084A (zh) * 2021-08-26 2021-09-24 北京磐芯微电子科技有限公司 闪存单元的擦除方法

Also Published As

Publication number Publication date
CN108198818B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
KR100292361B1 (ko) 반도체불휘발성메모리의데이타기입방법
US5877524A (en) Non-volatile semiconductor memory device
KR0184024B1 (ko) 불휘발성 반도체기억장치 및 그 동작방법
CN109817624B (zh) 存储器及其操作方法
EP0744754A2 (en) Method and apparatus for hot carrier injection
JP4562602B2 (ja) メモリーセル及び関連操作方法
CN1938785A (zh) 使用由栅极引起的接面泄漏电流的快闪存储器编程
TW200522079A (en) Nonvolatile memory and method of making same
JP5059437B2 (ja) 不揮発性半導体記憶装置
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
US11114165B2 (en) Semiconductor devices having increased efficiency in generation of gate-induced drain leakage current without insulation deterioration and methods of operating the same
US7474562B2 (en) Method of forming and operating an assisted charge memory device
KR100830589B1 (ko) 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치
JP2871355B2 (ja) 不揮発性半導体記憶装置のデータ消去方法
US6469939B1 (en) Flash memory device with increase of efficiency during an APDE (automatic program disturb after erase) process
US7957190B2 (en) Memory having P-type split gate memory cells and method of operation
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
CN106057239B (zh) 闪存阵列的编程操作方法
US6510085B1 (en) Method of channel hot electron programming for short channel NOR flash arrays
CN106057238A (zh) 闪存单元的操作方法
US5894438A (en) Method for programming and erasing a memory cell of a flash memory device
US8953378B2 (en) Split gate programming
CN108198818A (zh) Sonos闪存单元及其操作方法
US7804711B2 (en) Methods of operating two-bit non-volatile flash memory cells
CN108492844B (zh) 一种双分离栅闪存阵列及其编程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant