CN100511481C - 闪存装置 - Google Patents

闪存装置 Download PDF

Info

Publication number
CN100511481C
CN100511481C CNB2005100057710A CN200510005771A CN100511481C CN 100511481 C CN100511481 C CN 100511481C CN B2005100057710 A CNB2005100057710 A CN B2005100057710A CN 200510005771 A CN200510005771 A CN 200510005771A CN 100511481 C CN100511481 C CN 100511481C
Authority
CN
China
Prior art keywords
word line
voltage
cells
blocks
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100057710A
Other languages
English (en)
Other versions
CN1744232A (zh
Inventor
朴镇寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1744232A publication Critical patent/CN1744232A/zh
Application granted granted Critical
Publication of CN100511481C publication Critical patent/CN100511481C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明关于闪存装置以及擦除其的闪存单元的方法。该单元区块单元或页面单元的擦除，系根据页面擦除信号藉由包含在预译码器中的字线开关来发生效用的。假使擦除操作在单元区块单元中被执行，一个单元区块中的所有的字线都被保持为0V。同时，假使擦除操作仅在页面单元生效，则仅有对应页面的字线被保持为0V，且该剩余的字线被变的浮动，使得擦除操作未被执行。因此，擦除操作可于单元区块单元或页面单元中被执行。其即可有效的增进数据管理效率。

Description

闪存装置
技术领域
本发明涉及一种闪存装置及其闪存单元的擦除方法，特别是涉及一种NAND型式的闪存储装置，其中可执行一种单元区块或页面单元的擦除操作，以及关于一种擦除其闪存单元的方法。
背景技术
通常，一NAND型闪存装置由多个单元区块(cell block)组成。每一个单元区块包含多个单元串(其序列连接有多个单元)、多个位线、多个字线、连接在单元串与位线之间的漏极选择晶体管，以及连接在单元串与共同源极线之间的源极选择晶体管。同时，共享一个字线的多个存储单元组成一页(one page)，且所有单元共享一P阱。该存储单元还包含一传递(pass)晶体管用以提供预定的电压到该单元区块。该传递晶体管包含用于漏极选择、源极选择和单元选择的多个高压晶体管。
在上述结构的NAND型闪存装置中，为了编程数据到存储单元，首先被执行一擦除操作，接着执行一仅影响被选择的单元的编程操作。然而，在NAND型闪存组件上执行的编程操作是在一页面单元中进行的，而执行的擦除操作是在单元区块中进行的，这是因为所有的单元共享该P阱的缘故。下面将简短描述一个已知的擦除NAND型闪存装置的方法。
多个单元区块中的一个单元区块被选择。一电源电压接着被施加到用于漏极选择、源极选择和在连接到被选择的单元区块的传递晶体管的内的用于单元选择的各个高压晶体管的栅极端。接着，4.5V的电压通过用于漏极选择的高压晶体管与用于源极选择的高压晶体管被施加到一漏极选择晶体管与一源极选择晶体管。一0V的电压接着通过用于单元选择的高压晶体管被施加到一存储单元。此外，一0V电压接着被施加到用于漏极选择、源极选择与在连接到被选择的单元区块的传递晶体管内的用于单元选择的各个高压晶体管的栅极端。此外，一擦除电压被施加到全部单元区块的P阱。然而，当P阱的电压升高到擦除电压时，在未被选择单元的P阱中，未选择单元区块的字线电压会增加，这是因为字线的电容与在字线以及P阱之间的电容耦合影响的关系。因此，未选择的单元区块并未被擦除。
在已知的NAND型闪存装置中，其擦除是如上所述在于单元区块内被影响，即使仅有一被选的页面需要被擦除以便仅编程该选择的页面，也会有一单元区块被完全擦除。因此，就会有数据管理效率显著低下的问题产生。
发明内容
因此，本发明鉴于上述问题，提供一闪存装置，其能够在单元区块单元或页面单元中执行擦除，以及提供擦除其闪存单元的方法。
本发明的其它目的，为提供一闪存装置，其中擦除能够影响一单元区块单元或页面单元，使得假使该擦除是在单元区块单元中执行，一单元区块当中所有的字线都保持为0V，以及假使该擦除影响的是在页面单元内，则仅有对应至页面的字线保持为0V，且其它剩余的字线变成浮动，使得擦除未被执行，并且本发明亦提供一擦除其闪存单元的方法。
根据本发明，提供一种闪存装置，其包含：包含序列连接有多个单元的多个单元串的单元区块，其中各个单元串均提供有一位线，且共享在多个单元中的一个字线的单元组成了一页；一根据区块地址选择单元区块中的一个的区块选择电路；一预译码器，用于根据页面地址与页面擦除信号，依据单元区块单元或页面单元的擦除确定多个全局字线的偏压(bias)；以及一开关单元，用于根据区块选择电路的输出信号，施加一个预定的偏压到单元区块的字线。
该单元区块包括连接于单元串与位线之间的漏极选择晶体管；和连接于单元串与共同源极线之间的源极选择晶体管。
该预译码器包含一字线译码器，用于根据页面地址，选择性的输出多个选择信号，和多个字线开关，其均用于接收页面擦除信号与各个选择信号，且依据单元区块单元或页面单元的擦除，通过多个全局字线的每一个施加一预定的偏压。
各个字线开关包含逻辑装置，用于接收选择信号与一页面擦除信号的反相信号；一第一开关，用于根据逻辑装置的反相的输出信号，输出一第一电压(其导致一被选的单元区块或被选的页面被擦除)到全局字线；与一第二开关，用于根据逻辑装置的输出信号，输出一第二电压(其导致未被选的单元区块或未被选的页面不被擦除)到全局字线。
该逻辑装置可包含一NOR门。
该第一电压为0V且该第二电压是一高于电源电压的电压。
该字线开关还包括多个第一升压(boosting)装置，用以根据逻辑装置的反相的输出信号，输出一第一升压信号，因而驱动该第一开关，以及一第二升压(boosting)装置，用以根据逻辑装置的输出信号，输出一第二升压信号，因而驱动该第二开关。
该开关装置包含：用于被连接在漏极选择晶体管与预译码器之间的源极选择的多个晶体管；多个晶体管，用于单元选择，其均被连接于存储单元的字线与全局字线之间，以及用于源极选择的多个晶体管，其均连接于源极选择晶体管与预译码器之间。
根据本发明，提供有一擦除在闪存装置中的闪存单元的擦除方法，其中该闪存装置包含有多个单元区块，所述单元区块包含串均有多个单元的多个单元串，其中各个单元串均配置有一位线，在多个单元中共享一字线的单元组成一页，连接于单元串与位线之间的漏极选择晶体管以及连接于单元串与共同源极线之间的源极选择晶体管，一根据区块地址选择单元区块中的一个的区块选择电路，一预译码器，用于根据页面地址与页面擦除信号，依据单元区块单元或页面单元的擦除确定多个全局字线的偏压(bias)，以及一开关单元，用于根据区块选择电路的输出信号，施加一个预定的偏压到单元区块的字线，其中根据区块地址一个单元区块被选定之后，即依照页面地址与页面擦除信号，通过全局字线与开关单元依据单元区块或页面单元的擦除将一偏压施加到被选择的单元区块或被选择的页面的位线。
被选择的单元区块的位线与源极端被浮动，且开关单元接着被使能，使得一第二电压被施加到漏极选择晶体管与源极选择晶体管，且一第一电压被施加到字线，从而执行擦除。
未被选择单元区块的位线与源极端变为浮动，且开关单元接着被截止，使得漏极选择晶体管与源极选择晶体管变成浮动，且电源并未被施加到未被选择的单元区块的字线，从而不执行擦除操作。
被选择单元区块的位线与源极端变为浮动，该开关单元接着被使能以提供一第二电压到漏极选择晶体管与源极选择晶体管，且该第一电压被施加到一被选定页面的字线，且第二电压被施加到未被选择的页面的字线，从而仅在被选择页面上执行擦除操作。
附图说明
图1为根据本发明的NAND型闪存装置的电路图；
图2为根据本发明的包含在NAND型闪存装置的预译码器的方块图；
图3为根据本发明的包含在预译码器中的一字线开关的方块图；以及
图4A到图4C为电路图，为用来解说根据本发明的擦除NAND型闪存装置的方法中的单元区块的状态。
具体实施方式
以下，结合附图详述本发明的最佳实施例。
图1为根据本发明的具有多个单元区块100a、100b与一列译码器200的NAND型闪存装置的电路图。
参考图1，各个单元区块100a、100b包含序列串接有多个单元的单元串110a、110b；m个位线BL；n个字线WL；连接于单元串110a、110b与位线BL之间的多个漏极选择晶体管；以及连接于单元串110a、110b与共同源极线之间的源极选择晶体管。同时，共享一个字线的多个存储单元组成一页(one page)140a，140b，且所有单元共享一P阱。再者，漏极选择晶体管120a，120b共享一源极选择线DSL和源极选择晶体管130a，130b共享一源极选择线SSL。
列译码器200包含一预译码器210、一区块选择电路220与多个传递晶体管230a、230b。该预译码器210用以根据页面地址信号Page Addr与一页面擦除信号Page Erase依照一单元区块单元或页面单元的擦除确定多个全局字线GWL0到GWLn-1的偏压。预译码器210会通过多个全局字线GWL0到GWLn-1提供一选择电压(Vsel)或未选择电压(Vunsel)。此时，该选择电压(Vsel)为0V，且该未选择电压(Vunsel)为一高于电源电压(Vcc)的电压。
区块选择电路220输出一区块选择信号BSel用以根据区块地址BlockAddr选择一区块。区块选择信号Bsel用来导通被选择的单元区块的传递晶体管230a与230b，以及用来截止未被选择的传递晶体管230a与230b。因此，选择电压(Vsel)或未选择电压(Vunsel)通过多个全局位线GWL0到GWLn-1被施加到被选择的单元区块、该多个传递晶体管230a，230b与该被选择的单元区块100a和100b的字线WL0到WLn-1。同时，当传递晶体管230a，230b截止时，该电压不通过多个全局字线GWL0到GWLn-1施加至被选择的单元区块，且该字线WL0到WLn-1保持浮动(floated)。
同时，该传递晶体管230a，230b作为一开关，用于通过全局字线GWL0到GWLn-1施加一给定的电压到单元区块100a和100b内的字线WL0到WLn-1。传递晶体管230a，230b包含用于漏极选择240a，240b的高压晶体管、用于源极选择260a，260b的高压晶体管与用于单元选择250a，250b的高压晶体管。
图2为根据本发明的包含在NAND型闪存装置的预译码器的方块图。
参考图2，该预译码器包含一字线译码器310与多个字线开关320到32n-1，以执行在一页面单元中的擦除操作。字线译码器310根据页面地址信号Page Addr<0:m-1>选择性的输出n个选择信号sel<0:n-1>。多个字线开关320到32n-1根据页面擦除信号Page Erase与多个选择信号sel<0:n-1>通过全局字线GWL0到GWLn-1提供选择电压(Vsel)或未选择电压(Vunsel)。
图3为根据本发明的包含在预译码器中的一字线开关的方块图。
参考图3，一NOR门410接收选择信号sel与页面擦除信号Page Erase(其经由一第一反向器420被反相)，且接着该NOR门410确定一输出信号。第一升压装置440输出一相依于第二反相器430(其反相该NOR门410的输出信号)的输出信号的第一升压信号。一第二升压装置460输出一相依于NOR门410的输出信号的第二升压信号。一第一NMOS晶体管450根据该第一升压装置440的第一升压信号传输该选择电压(Vsel)到该全局字线GWL，并且该第二NMOS晶体管470根据该第二升压装置460的第二升压信号传输该未选择电压(Vunsel)到该全局字线GWL。此时，该选择电压(Vsel)为0V，且该未选择电压(Vunsel)为该高于电源电压(Vcc)的电压。此外，如果擦除操作在单元区块单元生效，则该页面擦除信号Page Erase被作为低电平输出。同时，该第一与第二升压装置440与460被采用来产生电压，其分别高于选择电压(Vsel)与未选择电压(Vunsel)，使得选择电压(Vsel)与未选择电压(Vunsel)能够被传输到全局字线GWL，而不用在该电压为高的时候，降低阈值电压。下面将详述根据本发明的驱动上述构成的字线开关的方法。
A)在单元区块是在单元区块单元的擦除操作中被选择的情况
该选择信号sel被施加为高电平，且该页面擦除信号Page Erase被施加为低电平。NOR门410接收高电平的选择信号sel与低电平的页面擦除信号Page Erase(其通过第一反向器420被反相)，且接着输出一低电平信号。NOR门410的低电平的输出信号截止该第二升压装置460。一高电平信号(其为通过第二反相器430被反相的NOR门410的低电平的输出信号)，使能该第一升压装置440。因此，第一NMOS晶体管450被导通，且选择电压(Vsel)被提供给全局字线GWL。此时，由于多个连接到被选择的单元区块的传递晶体管被导通，因此该选择电压(Vsel)即被提供到被选择的单元区块。
B)在单元未在单元区块单元的擦除操作中被选择的情况
该选择信号sel被施加为低电平，且该页面擦除信号Page Erase被施加为低电平。NOR门410会接收低电平的选择信号sel与高电平的页面擦除信号Page Erase(其从一低电平通过第一反向器420被反相)，且接着输出一低电平信号。NOR门410的低电平的输出信号会截止该第二升压装置460。一高电平信号(其为通过第二反相器430被反相的NOR门410的低电平的输出信号)，会使能该第一升压装置440。因此，第一NMOS晶体管450被导通，且选择电压(Vsel)被输入到全局字线GWL。此时，由于多个连接到未被选择的单元区块的传递晶体管被截止，该选择电压(Vsel)未被施加到未被选择的单元区块。
C)在页面在页面单元的擦除操作中被选择的情况
该选择信号sel被施加为高电平，且该页面擦除信号Page Erase被施加为高电平。NOR门410会接收高电平的选择信号sel与低电平的页面擦除信号Page Erase(其从一高电平通过第一反向器420被反相)，且接着输出一低电平信号。NOR门410的低电平的输出信号会截止该第二升压装置460。一高电平信号(其为通过第二反相器430被反相的NOR门410的低电平的输出信号)，会使能该第一升压装置440。因此，第一NMOS晶体管450被导通，且选择电压(Vsel)会被输入到全局字线GWL。此时，由于多个连接到被选择的单元区块的传递晶体管被导通，该选择电压(Vsel)即被施加到被选择的单元区块。
D)在页面在页面单元的擦除操作中未被选择的情况
该选择信号sel被施加为低电平，且该页面擦除信号Page Erase被施加为高电平。NOR门410会接收低电平的选择信号sel与低电平的页面擦除信号Page Erase(其从一高电平通过第一反向器420被反相)，且接着输出一高电平信号。NOR门410的高电平的输出信号会截止该第二升压装置460。一低电平信号(其为通过第二反相器430被反相的NOR门410的高电平的输出信号)，其会截止该第一升压装置440。因此，第二NMOS晶体管470被导通，且未选择电压(Vunsel)被输入到全局字线GWL。此时，由于多个连接到被选择的单元区块的传递晶体管被导通，该未选择电压(Vunsel)即被施加到未被选择的单元区块。
图4A到图4C为电路图，为用来解说根据本发明的依靠擦除NAND型闪存装置的传递晶体管与单元区块的状态。图4A为一电路图，显示在单元区块单元的擦除操作的被选择的单元区块。图4B为一电路图，显示在单元区块单元的擦除操作的未被选择的单元区块。图4C为电路图，显示在页面单元的擦除操作的单元区块。
参考图4A，0V的选择电压(Vsel)通过被选择的单元区块的全局字线GWL0到GWLn-1被施加，且4.5V的电压通过全局漏极选择线GDSL与全局源极选择线GSSL被施加。此时，电源电压(Vcc)被施加到因此而被导通的传递晶体管。因此，一0V的电压被施加到被选择的单元区块的字线。此状态中，假使擦除电压(VEr)被施加到P阱，该擦除电压(VEr)被施加到被选择的单元区块的字线与该P阱之间，使得擦除操作根据F-N隧道效应被执行。
参考图4B，0V的选择电压(Vsel)通过未被选择的单元区块的全局字线GWL0到GWLn-1被施加，且全局漏极选择线GDSL与全局源极选择线GSSL被变为浮动。此时，0V的电压被施加到因此而被截止的传递晶体管。因此，被选择的单元区块的字线未被施加电源。在此状态中，假使擦除电压(VEr)被施加到未被选择的单元区块的P阱，则一未被选择的单元区块的字线的电压会增加，这是因为由于字线的电容与字线与P阱间的电容的耦合效应的关系。因此，未选择的单元区块的擦除操作没有影响。
参考图4C，0V的选择电压(Vsel)仅被施加于连接在被选择的页面的全局字线GWL1。一高于电源电压(Vcc)的未选择电压(Vunsel)被施加到剩余的全局字线、该漏极选择线与该源极选择线。此时，连接至被选择页面的传递晶体管被导通，但是连接至未被选择页面的传递晶体管被截止。因此，该选择电压(Vsel)被施加到被选择页面的字线，但是未选择电压(Vunsel)并未被施加到被选择页面的字线。此状态中，假使擦除电压(VEr)被施加到P阱，则该擦除电压(VEr)被施加到被选择的页面与该P阱的字线之间，使得擦除操作根据F-N隧道效应被执行。然而，在未被选择的页面的情形中，当P阱的电压增加到擦除电压(VEr)，因为由于对应字线的电容与字线与P阱间的电容的耦合效应的关系，字线的一电压会增加到Ver一样的程度。因此，因为在字线与P阱间的电压的差异小的缘故，擦除操作未产生影响。此时，位线与共同源极线被保持浮动。
为了参考之便，表格1示出了根据本发明的NAND型闪存装置的读取操作、编程操作、单元区块单元的擦除操作与页面单元的擦除操作的偏压状态。
【表格1】
 
读取 编程 区块擦除 页面擦除
Vsel 0V 18V 0V 0V
Vunsel 4.5V 10V 无关 >Vcc
sel GWL 0V 10V 0V 0V
unsel GWL 4.5V 10V Vunsel >Vcc
sel WL 0V 18V 0V 0V
unsel WL 4.5V 10V 0V 浮动
如上所述，根据本发明，一单元区块单元或一页面单元的擦除操作能藉由包含在一预译码器中的字线开关根据页面擦除信号来执行。假使擦除操作在单元区块单元中被执行，则一个单元区块中的所有的字线都被保持为0V。同时，假使擦除操作仅在页面单元生效，则仅有对应页面的字线被保持为0V，且该剩余的字线被浮动，使得擦除操作未被执行。因此，本发明具有改善数据管理功效的优点，因为擦除操作仅在单元区块单元或页面单元中被执行。
本发明参考最佳实施例予以说明，本领域的技术人员应当了解，在不背离本发明权利要求的精神与范围的前提下，可对本发明进行改变或修饰。

Claims (5)

1.一种闪存装置，其包括：
包含顺次连接有多个存储单元的多个单元串的多个单元区块，其中各个单元串均分配有一位线，且共享在多个存储单元中的一个字线的单元组成了一页面；
一根据区块地址用于选择单元区块中的一个的区块选择电路；
一预译码器，包含一字线译码器，用于根据页面地址选择性的输出多个选择信号，以及多个字线开关，均用于接收页面擦除信号与各个选择信号，并用于通过各个多个全局位线施加依据单元区块单元或页面单元的擦除的一个预定的偏压；以及
一开关单元，用于根据区块选择电路的输出信号，施加一个预定的偏压到单元区块的字线，
其中每个字线开关包含：
组合电路，用于生成响应于选择信号与该页面擦除信号的信号；
一第一开关，用于根据组合电路的被反相的输出信号输出其导致一被选择的单元区块或一被选择的页面被擦除的一第一电压至全局字线；以及
一第二开关，用于根据组合电路的输出信号输出其导致一未被选择的单元区块或一未被选择的页面不被擦除的一第二电压至全局字线。
2.如权利要求1所述的闪存装置，其中该组合电路包含一NOR门。
3.如权利要求1所述的闪存装置，其中该第一电压为0V且该第二电压是一高于电源电压的电压。
4.如权利要求1所述的闪存装置，其中字线开关还包含：
第一升压装置，用于根据组合电路的被反相的输出信号而输出一第一升压信号，因而驱动该第一开关；以及
第二升压装置，用于根据组合电路的输出信号而输出一第二升压信号，因而驱动该第二开关。
5.如权利要求1所述的闪存装置，其中该开关单元包含：
多个连接于漏极选择晶体管与预译码器之间的用于漏极选择的晶体管；
多个连接于存储单元的字线与全局字线之间的用于单元选择的晶体管；以及
多个连接于源极选择晶体管与预译码器之间的用于源极选择的晶体管。
CNB2005100057710A 2004-09-03 2005-01-25 闪存装置 Active CN100511481C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040070228A KR100705221B1 (ko) 2004-09-03 2004-09-03 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
KR0070228/04 2004-09-03

Publications (2)

Publication Number Publication Date
CN1744232A CN1744232A (zh) 2006-03-08
CN100511481C true CN100511481C (zh) 2009-07-08

Family

ID=36139564

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100057710A Active CN100511481C (zh) 2004-09-03 2005-01-25 闪存装置

Country Status (6)

Country Link
US (1) US7161842B2 (zh)
JP (1) JP2006073168A (zh)
KR (1) KR100705221B1 (zh)
CN (1) CN100511481C (zh)
DE (1) DE102004060447A1 (zh)
TW (1) TWI261259B (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671625B1 (ko) * 2004-12-28 2007-01-19 주식회사 하이닉스반도체 블록 사이즈를 변경할 수 있는 난드 플래시 메모리 장치
KR100673170B1 (ko) * 2005-03-10 2007-01-22 주식회사 하이닉스반도체 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법
US7747833B2 (en) 2005-09-30 2010-06-29 Mosaid Technologies Incorporated Independent link and bank selection
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
WO2007036050A1 (en) * 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7304890B2 (en) * 2005-12-13 2007-12-04 Atmel Corporation Double byte select high voltage line for EEPROM memory block
US7483311B2 (en) * 2006-02-07 2009-01-27 Micron Technology, Inc. Erase operation in a flash memory device
US8364861B2 (en) * 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US8335868B2 (en) 2006-03-28 2012-12-18 Mosaid Technologies Incorporated Apparatus and method for establishing device identifiers for serially interconnected devices
US8069328B2 (en) * 2006-03-28 2011-11-29 Mosaid Technologies Incorporated Daisy chain cascade configuration recognition technique
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
CN102063931B (zh) * 2006-03-31 2014-07-30 莫塞德技术公司 闪烁存储器系统控制方案
KR100739256B1 (ko) 2006-05-12 2007-07-12 주식회사 하이닉스반도체 소거 동작시 메모리 셀 블록의 크기를 선택적으로 변경하는기능을 가지는 플래시 메모리 장치 및 그 소거 동작 방법
EP2487794A3 (en) 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
KR100769772B1 (ko) * 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 이를 이용한 소거 방법
KR100855962B1 (ko) * 2006-10-31 2008-09-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 독출방법
KR100781041B1 (ko) * 2006-11-06 2007-11-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 동작 제어 방법
US7817470B2 (en) 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
US7818464B2 (en) * 2006-12-06 2010-10-19 Mosaid Technologies Incorporated Apparatus and method for capturing serial input data
US8010709B2 (en) 2006-12-06 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US8331361B2 (en) 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US7853727B2 (en) 2006-12-06 2010-12-14 Mosaid Technologies Incorporated Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
US8271758B2 (en) 2006-12-06 2012-09-18 Mosaid Technologies Incorporated Apparatus and method for producing IDS for interconnected devices of mixed type
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
US8984249B2 (en) * 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US8010710B2 (en) 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
US20080201588A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Semiconductor device and method for reducing power consumption in a system having interconnected devices
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US8086785B2 (en) * 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
WO2008101316A1 (en) 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US7796462B2 (en) 2007-02-22 2010-09-14 Mosaid Technologies Incorporated Data flow control in multiple independent port
US7577059B2 (en) * 2007-02-27 2009-08-18 Mosaid Technologies Incorporated Decoding control with address transition detection in page erase function
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
KR100843037B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
WO2009062280A1 (en) * 2007-11-15 2009-05-22 Mosaid Technologies Incorporated Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices
US7913128B2 (en) 2007-11-23 2011-03-22 Mosaid Technologies Incorporated Data channel test apparatus and method thereof
US7983099B2 (en) 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
US7940572B2 (en) 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
KR100965066B1 (ko) * 2008-03-28 2010-06-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 블록 선택 회로
KR100954039B1 (ko) * 2008-08-11 2010-04-20 (주)인디링스 플래시 메모리 제어 방법 및 제어 장치
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8134852B2 (en) 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US20100115172A1 (en) * 2008-11-04 2010-05-06 Mosaid Technologies Incorporated Bridge device having a virtual page buffer
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US8089816B2 (en) * 2009-06-03 2012-01-03 Micron Technology, Inc. Memory erase methods and devices
KR101113767B1 (ko) * 2009-10-19 2012-02-27 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
KR101083680B1 (ko) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 면적을 줄일 수 있는 반도체 집적 회로 장치
KR101139095B1 (ko) * 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 이의 프로그램 방법
US8374031B2 (en) * 2010-09-29 2013-02-12 SanDisk Technologies, Inc. Techniques for the fast settling of word lines in NAND flash memory
US8681572B2 (en) * 2011-03-24 2014-03-25 Micron Technology, Inc. Row address decoding block for non-volatile memories and methods for decoding pre-decoded address information
KR20130031485A (ko) * 2011-09-21 2013-03-29 에스케이하이닉스 주식회사 불휘발성 메모리 장치
KR20140026758A (ko) 2012-08-23 2014-03-06 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
KR20140028735A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
KR101988434B1 (ko) 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
JP5781109B2 (ja) * 2013-03-01 2015-09-16 株式会社東芝 不揮発性半導体記憶装置
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
KR20150049908A (ko) * 2013-10-31 2015-05-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 소거 방법
KR20150054225A (ko) 2013-11-11 2015-05-20 삼성전자주식회사 로직 임베디드 불휘발성 메모리 장치
CN106205705B (zh) * 2015-04-29 2019-11-05 旺宏电子股份有限公司 一种与非门阵列的操作方法
KR20170004693A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 메모리 장치의 컨트롤러 및 그 동작 방법
KR102381046B1 (ko) * 2015-10-26 2022-03-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR102424371B1 (ko) * 2016-01-19 2022-07-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
CN106816172B (zh) * 2017-01-17 2019-04-19 中国科学院上海微系统与信息技术研究所 相变存储器的整体擦除装置
US10585619B1 (en) 2018-11-15 2020-03-10 International Business Machines Corporation Memory block erasure
US11557335B2 (en) 2020-07-07 2023-01-17 International Business Machines Corporation Erasing a partition of an SRAM array with hardware support
US11302378B2 (en) 2020-07-07 2022-04-12 International Business Machines Corporation Semiconductor circuit including an initialization circuit for initializing memory cells and clearing of relatively large blocks of memory
WO2022116128A1 (en) * 2020-12-04 2022-06-09 Yangtze Memory Technologies Co., Ltd. Methods for erase and reset in three-dimensional nand flash memory
CN113129976B (zh) * 2021-06-17 2021-09-03 中天弘宇集成电路有限责任公司 行译码电路及存储器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치
JP2766082B2 (ja) * 1991-02-15 1998-06-18 シャープ株式会社 半導体記憶装置
US5191556A (en) * 1991-03-13 1993-03-02 Advanced Micro Devices, Inc. Method of page-mode programming flash eeprom cell arrays
US5270980A (en) * 1991-10-28 1993-12-14 Eastman Kodak Company Sector erasable flash EEPROM
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
KR100248868B1 (ko) * 1996-12-14 2000-03-15 윤종용 플래시 불휘발성 반도체 메모리 장치 및 그 장치의 동작 모드 제어 방법
US5886923A (en) * 1997-10-27 1999-03-23 Integrated Silicon Solution Inc. Local row decoder for sector-erase fowler-nordheim tunneling based flash memory
US6118705A (en) * 1998-03-13 2000-09-12 Atmel Corporation Page mode erase in a flash memory array
US6359810B1 (en) * 1998-03-13 2002-03-19 Atmel Corporation Page mode erase in a flash memory array
JP3227698B2 (ja) * 1998-03-16 2001-11-12 日本電気株式会社 不揮発性半導体記憶装置
US5995417A (en) * 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
KR100301932B1 (ko) * 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
US6950336B2 (en) * 2000-05-03 2005-09-27 Emosyn America, Inc. Method and apparatus for emulating an electrically erasable programmable read only memory (EEPROM) using non-volatile floating gate memory cells
JP4796238B2 (ja) * 2001-04-27 2011-10-19 Ｏｋｉセミコンダクタ株式会社 ワード線駆動回路
KR100495308B1 (ko) * 2002-07-18 2005-06-14 주식회사 하이닉스반도체 플래시 메모리 소자의 로우 디코더

Also Published As

Publication number Publication date
DE102004060447A1 (de) 2006-03-09
TWI261259B (en) 2006-09-01
TW200609946A (en) 2006-03-16
CN1744232A (zh) 2006-03-08
KR100705221B1 (ko) 2007-04-06
JP2006073168A (ja) 2006-03-16
US20060050594A1 (en) 2006-03-09
KR20060021471A (ko) 2006-03-08
US7161842B2 (en) 2007-01-09

Similar Documents

Publication Publication Date Title
CN100511481C (zh) 闪存装置
CN100501871C (zh) 闪存器件及其擦除方法
TWI451416B (zh) 用於ｎａｎｄ快閃記憶體技術領域的寫入方法
US5313432A (en) Segmented, multiple-decoder memory array and method for programming a memory array
CN100517508C (zh) 具有改进的擦除功能的闪存设备和控制其擦除操作的方法
CN1832038B (zh) 具有改进预编程序功能的闪存设备和控制其操作的方法
US7212439B2 (en) NAND flash memory device and method of programming the same
US8189390B2 (en) NAND flash architecture with multi-level row decoding
JP3199989B2 (ja) 不揮発性半導体記憶装置とその過書込み救済方法
KR101618063B1 (ko) 비휘발성 반도체 메모리 장치 및 그것의 독출 방법
JP2007317247A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の動作方法
CN101409105A (zh) 快闪存储设备
CN101154456A (zh) 闪存器件及使用其的擦除方法
CN101154454B (zh) 闪速存储器件的擦除方法
KR101115637B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20170035151A (ko) 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치
KR20050007817A (ko) 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치
KR100515055B1 (ko) 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법
KR100712533B1 (ko) 펌핑 전압을 재충전하는 플래쉬 메모리 장치 및 그 펌핑전압 재충전 방법
US7706184B2 (en) Nonvolatile semiconductor memory device
CN103688312A (zh) 存储器和存储器读取方法
JPH1055697A (ja) 不揮発性半導体記憶装置
CN101026009A (zh) 页面缓冲器及相关读方法
US20110292737A1 (en) Nonvolatile memory apparatus
CN100483551C (zh) 半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant