-
Hintergrund
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf ein Flashspeicherbauelement
und ein Verfahren zum Löschen
von Flashspeicherzellen desselben, und weiter insbesondere auf ein
Flashspeicherbauelement vom NAND-Typ, in welchem eine Löschoperation
einer Zellenblockeinheit oder einer Seiteneinheit ausgeführt werden
kann, und auf ein Verfahren zum Löschen von Flashspeicherzellen
desselben.
-
2. Diskussion
des Standes der Technik
-
Im
allgemeinen besteht ein Flashspeicherbauelement vom NAND-Typ aus einer Vielzahl
von Zellenblöcken.
Jeder der Zellenblöcke
schließt
eine Vielzahl von Zellensträngen
ein, mit welchen eine Vielzahl von Zellen seriell verbunden ist,
eine Vielzahl von Bitleitungen, eine Vielzahl von Wortleitungen,
Drain-Auswahltransistoren, die zwischen den Zellsträngen und
den Bitleitungen verbunden sind, und Source-Auswahltransistoren,
die zwischen den Zellensträngen
und einer gemeinsamen Source-Leitung verbunden sind, ein. Unterdessen
bilden eine Vielzahl von Speicherzellen, die eine Wortleitung teilen,
eine Seite, und alle Zellen teilen sich ein P-Reservoir. Die Speicherzelle
schließt
weiterhin einen Übermittlungstransistor
zum Liefern einer vorbestimmten Spannung an den Zellenblock ein.
Der Übermittlungstransistor
schließt
ein Hochspannungstransistor zur Drain-Auswahl, einen Hochspannungstransistor
zur Source-Auswahl und einen Hochspannungstransistor zur Zellenauswahl
ein.
-
In
dem Flashspeicherbauelement vom NAND-Typ, welches wie oben konstruiert
ist, wird, um Daten in Speicherzellen zu programmieren, zunächst eine
Löschoperation
ausgeführt,
und es wird dann nur mit ausgewählten
Zellen eine Programmieroperation ausgeführt. Die Programmieroperation
mit dem Flashspeicherbauelement vom NAND-Typ wird jedoch in einer
Seiteneinheit ausgeführt,
während
die Löschoperation
in einer Zellenblockeinheit ausgeführt wird, da alle Zellen das
P-Reservoir teilen. Ein herkömmliches
Verfahren zum Löschen
des Flashspeicherbauelements vom NAND-Typ wird unten kurz beschrieben.
-
Es
wird eine Vielzahl von Zellenblöcken
ausgewählt.
Es wird dann eine Energieversorgungsspannung an den Gate-Anschluss
je eines Hochspannungstransistors zur Drain-Auswahl, eines Hochspannungstransistors
zur Source-Auswahl und eines Hochspannungstransistors zur Zellenauswahl
innerhalb eines Übermittlungstransistors,
welcher mit dem ausgewählten
Zellenblock verbunden ist, angelegt. Als nächstes wird eine Spannung von
4.5V an einen Drain-Auswahltransistor
und einen Source-Auswahltransistor durch den Hochspannungstransistor
zur Drain-Auswahl und den Hochspannungstransistor zur Source-Auswahl
angelegt. Eine Spannung von 0V wird dann an die Speicherzelle durch
den Hochspannungstransistor zur Zellenauswahl angelegt. Darüber hinaus
wird ein Spannung von 0V an den Gate-Anschluss eines Hochspannungstransistors zur
Drain-Auswahl, eines Hochspannungstransistors zur Source-Auswahl
und eines Hochspannungstransistors zur Zellenauswahl innerhalb eines Übermittlungstransistors,
welcher mit einem nicht ausgewählten
Zellenblock verbunden ist, angelegt. Zusätzlich wird eine Löschspannung
an das P-Reservoir des gesamten Zellenblocks angelegt. Wenn eine
Spannung des P-Reservoirs auf die Löschspannung ansteigt, dann
steigt jedoch in dem P-Reservoir der nicht ausgewählten Zelle
eine Spannung von Wortleitungen eines nicht ausgewählten Zellenblocks,
da ein Kopplungseffekt durch eine Kapazität der Wortleitungen und eine
Kapazität
zwischen den Wortleitungen und dem P-Reservoir vorhanden ist. Dementsprechend
wird der nicht ausgewählte Zellenblock
nicht gelöscht.
-
In
dem herkömmlichen
Flashspeicherbauelement vom NAND-Typ, in welchem das Löschen wir
oben beschrieben in dem Zellenblock ausgeführt wird, muss ein gesamter
Zellenblock gelöscht
werden, auch dann, wenn nur eine ausgewählte Seite zu löschen ist,
um nur die ausgewählte
Seite zu programmieren. Daher besteht ein Problem darin, dass eine
Effizienz hinsichtlich einer Datenverwaltung signifikant abgesenkt
wird.
-
Zusammenfassung
der Erfindung
-
Daher
wurde die vorliegende Erfindung hinsichtlich der obigen Probleme
getätigt
und es ist ein Ziel der vorliegenden Erfindung, ein Flashspeicherbauelement
zur Verfügung
zu stellen, in welchem Löschen
in einer Zellenblockeinheit oder einer Seiteneinheit durchgeführt werden
kann, und ein Verfahren zum Löschen
von Flashspeicherzellen desselben.
-
Ein
anderes Ziel der vorliegenden Erfindung ist es, ein Flashspeicherbauelement
zur Verfügung
zu stellen, in welchem Löschen
in einer Zellenblockeinheit oder Seitenblockeinheit in einer Art
und Weise ausgeführt
werden kann, das dann, wenn in der Zellenblockeinheit das Löschen ausgeführt wird,
alle Wortleitungen eines Zellenblocks auf 0V gehalten werden, und
dann, wenn das Löschen
in der Seiteneinheit ausgeführt
wird, nur Wortleitungen einer entsprechenden Seite auf 0V gehalten
werden, und die verbleibenden Wortleitungen floatend gehalten werden,
so dass das Löschen
nicht ausgeführt
wird, und ein Verfahren zum Löschen
von Flashspeicherzellen desselben.
-
Gemäß der vorliegenden
Erfindung wird ein Flashspeicherbauelement zur Verfügung gestellt,
mit einer Vielzahl von Zellenblöcken
einschließlich
einer Vielzahl von Zellensträngen,
mit welchen eine Vielzahl von Zellen seriell verbunden sind, wobei
jeder der Zellenstränge
eine Bitleitung zugeordnet ist, und Zellen, die eine Wortleitung
unter der Vielzahl der Zellen teilen, eine Seite bilden, einer Blockauswahlschaltung
zum Auswählen
eines der Zellenblöcke
entsprechend einer Blockadresse, einem Vordecodierer zum Bestimmen
einer Vorspannung einer Vielzahl von globalen Wortleitungen in Abhängigkeit
von dem Löschen
einer Zellenblockeinheit oder einer Seiteneinheit entsprechend einer
Seitenadresse und einem Seitenlöschsignal,
und einer Schaltungseinheit zum Anlegen einer vorbestimmten Spannung
an die Wortleitungen des Zellenblocks durch die globalen Wortleitungen
gemäß dem Ausgangssignal
der Blockauswahlschaltung.
-
Die
Zellenblöcke
umfassen Drain-Auswahltransistoren, die zwischen den Zellensträngen und
den Bitleitungen verbunden sind; und Source- Auswahltransistoren, die zwischen den
Zellensträngen
und einer gemeinsamen Source-Leitung verbunden sind.
-
Der
Vordecodierer umfasst einen Wortleitungsdecodierer zum selektiven
Ausgeben einer Vielzahl von Auswahlsignalen gemäß der Seitenadresse, und eine
Vielzahl von Wortleitungsschaltern, jeder zum Empfangen des Seitenlöschsignals
und jedes der Auswahlsignale und Anwenden einer vorbestimmten Vorspannung in
Abhängigkeit
des Löschens
der Zellenblockeinheit oder der Seiteneinheit durch jede der Vielzahl
der globalen Wortleitungen.
-
Jeder
der Wortleitungsschalter umfasst logische Mittel zum Empfangen des
Auswahlsignals und eines invertierten Signals des Seitenlöschsignals,
einen ersten Schalter zum Ausgeben einer ersten Spannung, welche
einen ausgewählten
Zellenblock oder eine ausgewählte
Seite veranlasst, gelöscht
zu werden, an die globalen Wortleitungen gemäß einem datierten Ausgangssignal
der logischen Mittel, und einen zweiten Schalter zum Ausgeben einer
zweiten Spannung, welche einen nicht ausgewählten Zellenblock oder eine
nicht ausgewählte
Seite veranlasst, nicht gelöscht
zu werden, an die globalen Wortleitungen gemäß dem Ausgangssignal der logischen
Mittel.
-
Die
logischen Mittel umfassen ein NOR-Gate.
-
Die
erste Spannung beträgt
0V und die zweite Spannung ist eine Spannung, die höher ist
als eine Energieversorgungsspannung.
-
Der
Wortleitungsschalter umfasst weiterhin erste Verstärkungsmittel
zum Ausgeben eines ersten Verstärkungssignals
gemäß einem
datierten Ausgangssignal der logischen Mittel, wodurch der erste
Schalter angetrieben wird, und zweite Verstärkungsmittel zum Ausgeben eines
zweiten Verstärkungssignals
gemäß dem Ausgangssignal
der logischen Mittel, wodurch der zweite Schalter angetrieben wird.
-
Die
Schaltungseinheit umfasst Transistoren zur Drain-Auswahl, verbunden
zwischen dem Drain-Auswahltransistor und dem Vordecodierer, eine
Vielzahl von Transistoren zur Zellenauswahl, welche zwischen den Wortleitungen der
Speicherzelle und den globalen Wortleitungen verbunden sind, und
Transistoren zur Sourceauswahl, die zwischen den Source-Auswahltransistoren
und dem Vordecodierer verbunden sind.
-
Gemäß der vorliegenden
Erfindung wird ein Verfahren zum Löschen von Flashspeicherzellen
in einem Flashspeicherbauelement zur Verfügung gestellt, in dem das Flashspeicherbauelement
eine Vielzahl von Zellenblöcken
einschließlich
einer Vielzahl von Zellensträngen
einschließt,
mit welchen eine Vielzahl von Zellen seriell verbunden sind, wobei
jeder der Zellenstränge
mit einer Bitleitung zugeordnet ist, Zellen die eine Wortleitung
unter der Vielzahl der Zellen teilen, bilden eine Seite, Drain-Auswahltransistoren
sind zwischen den Zellensträngen
und den Bitleitungen verbunden, und Source-Auswahltransistoren sind
zwischen den Zellensträngen
und einer gemeinsamen Source-Leitung verbunden, eine Blockauswahlschaltung
zum Auswählen
eines der Zellenblöcke
gemäß einer
Blockadresse, ein Vordecodierer zum Bestimmen einer Vorspannung
einer Vielzahl von globalen Wortleitungen in Abhängigkeit des Löschens einer
Zellenblockeinheit oder einer Seiteneinheit gemäß einer Seitenadresse und einem
Seitenlöschsignal,
und einer Schaltungseinheit zum Anlegen einer vorbestimmten Vorspannung
an die Wortleitungen des Zellenblocks durch die globalen Wortleitungen
gemäß dem Ausgangssignal
der Blockauswahlschaltung, wodurch nach dem gemäß der Blockadresse einer der
Zellenblöcke
ausgewählt
wurde, eine Vorspannung eine Abhängigkeit
des Löschens
der Zelleneinheit oder der Seiteneinheit an die Wortleitungen eines
ausgewählten
Zellenblocks oder einer ausgewählten
Seite durch die globalen Wortleitungen und die Schaltungseinheit
gemäß der Seitenadresse
und dem Seitenlöschsignal
angelegt wird.
-
Bitleitungen
und der Source-Anschluss des ausgewählten Zellenblocks werden floatend
gemacht, und die Schaltungseinheit wird dann aktiviert, so dass
eine zweite Spannung an die Drain-Auswahltranistoren und die Source-Auswahltransistoren
angelegt wird, und eine erste Spannung an die Wortleitungen angelegt
wird, wodurch das Löschen
ausgeführt
wird.
-
Bitleitungen
und der Source-Anschluss eines nicht ausgewählten Zellenblocks werden floatend
gemacht, und es wird dann die Schaltungseinheit außer Betrieb
gesetzt, so dass die Drain-Auswahltransistoren und die Source- Auswahltransistoren
floatend gemacht werden, und den Wortleitungen des nicht ausgewählten Zellenblocks
keine Energie zugeführt
wird, wodurch das Löschen
nicht ausgeführt
wird.
-
Bitleitungen
und der Source-Anschluss des ausgewählten Zellenblocks werden floatend
gemacht, die Schaltungseinheit wird dann aktiviert, um eine zweite
Spannung an die Drain-Auswahltransistoren und die Source-Auswahltransistoren
anzulegen, und die erste Spannung wird an die Wortleitungen einer
ausgewählten
Seite angelegt, und die zweite Spannung wird an die Wortleitungen
einer nicht ausgewählten
Seite angelegt, wodurch das Löschen
nur mit der ausgewählten
Seite durchgeführt
wird.
-
Kurze Beschreibung
der Zeichnungen
-
1 ist
ein Schaltungsdiagram eines Flashspeicherbauelements vom NAND-Typ
gemäß der vorliegenden
Erfindung;
-
2 ist
ein Blockdiagram, welches einen Vordecodierer zeigt, der in dem
Flashspeicherbauelement vom NAND-Typ gemäß der vorliegenden Erfindung
eingeschlossen ist;
-
3 ist
ein Blockdiagram, welches einen Wortleitungsschalter zeigt, welcher
in dem Vordecodierer gemäß der vorliegenden
Erfindung eingeschlossen ist; und
-
4a bis 4c sind
Schaltungsdiagramme zum Erklären
von Zuständen
von Zellenblöcken
in dem Verfahren zum Löschen
des Flashspeicherbauelements vom NAND-Typ gemäß der vorliegenden Erfindung.
-
Detaillierte
Beschreibung bevorzugter Ausführungsformen
-
Es
werden nun bevorzugte Ausführungsformen
gemäß der vorliegenden
Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.
-
1 ist
ein Schaltungsdiagram eines Flashspeicherbauelements vom NAND-Typ
einschließlich
einer Vielzahl von Zellenblöcken 100a, 100b und
eines Reihendecodierers 200 gemäß der vorliegenden Erfindung.
-
Gemäß 1 schließt jeder
der Zellenblöcke 100a, 100b,
mit welchen eine Vielzahl von Zellen seriell verbunden sind, die
Anzahl m von Bitleitungen BL, die Anzahl n von Wortleitungen WL,
Drain-Auswahltransistoren 120a, 120b, die zwischen
den Zellensträngen 110a, 100b und
den Bitleitungen BL verbunden sind, und Source-Auswahltransistoren 130a, 130b,
die zwischen den Zellensträngen 110a, 100b und
einer gemeinsamen Source-Leitung verbunden sind, ein. Unterdessen
bilden eine Vielzahl von Speicherzellen, die eine gemeinsame Wortleitung
teilen, eine Seite 140a, 140b und alle Zellen
teilen sich ein P-Reservoir.
Weiterhin teilen sich die Drain-Auswahltransistoren 120a, 120b eine
Drain-Auswahlleitung DSL, und die Source-Auswahltransistoren 130a, 130b teilen
eine Source-Auswahlleitung SSL.
-
Der
Reihendecodierer 200 schließt einen Vordecodierer 210,
eine Blockauswahlschaltung 220 und eine Vielzahl von Übermittlungstransistoren 230a, 230b ein.
Der Vordecodierer 210 dient dazu, eine Vorspannung einer
Vielzahl von globalen Wortleitungen GWL0 bis GWLn–1 in Abhängigkeit
eines Löschens
einer Zellenblockeinheit oder einer Seiteneinheit gemäß einem
Seitenadresssignal Seite Addr und einem Seitenlöschsignal Seite Löschen zu
bestimmen. Der Vordecodierer 210 liefert durch die Vielzahl
der globalen Wortleitungen GWL0 bis GWLn–1 eine Auswahlspannung (Vsel)
oder eine Nichtauswahlspannung (Vunsel). Derzeit beträgt die Auswahlspannung
(Vsel) 0V und die Nichtauswahlspannung (Vunsel) ist eine Spannung,
die höher ist,
als eine Energieversorgungsspannung (Vcc).
-
Die
Blockauswahlschaltung 220 gibt ein Blockauswahlsignal Bsel
zum Auswählen
eines Blocks gemäß der Blockadresse
Block Addr aus. Die Blockauswahlsignale Bsel sind adaptiert, um
die Übermittlungstransistoren 230a, 230b eines
ausgewählten
Zellenblocks anzuschalten, und die Übermittlungstransistoren 230a, 230b eines
nicht ausgewählten
Zellenblocks abzuschalten. Daher wird die Auswahlspannung (Vsel) oder
die Nichtauswahlspannung (Vunsel) an den ausgewählten Zellenblock durch die
Vielzahl der globalen Wortleitungen GWL0 bis GWLn–1, die
Vielzahl der Übermittlungstransistoren 230a, 230b und
die Wortleitungen WL0 bis WLn–1
des ausgewählten
Zellenblocks 100 angelegt. Unterdessen wird, da die Übermittlungstransistoren 230a, 230b abgeschaltet
sind, die Spannung nicht an dem nicht ausgewählten Zellenblock durch die
Vielzahl der globalen Wortleitungen GWL0 bis GWLn–1 angelegt,
und die Wortleitungen WL0 bis WLn–1 bleiben floatend.
-
Unterdessen
dienen die Übermittlungstransistoren 230a, 230b als
ein Schalter zum Anlegen einer vorgegebenen Spannung an die Wortleitungen
WL0 bis WLn–1
innerhalb des Zellenblocks 100 durch die globalen Wortleitungen
GWL0 bis GWLn–1.
Die Übermittlungstransistoren 230a, 230b schließen Hochspannungstransistoren 240a, 240b zur
Drain-Auswahl, Hochspannungstransistoren 260a, 260b zur
Source-Auswahl und Hochspannungstransistoren 250a, 250b zur
Zellenauswahl ein.
-
2 ist
ein Blockdiagram, welches ein Vordecodierer zeigt, welcher in dem
Flashspeicherbauelement vom NAND-Typ gemäß der vorliegenden Erfindung
enthalten ist.
-
Gemäß 2 schließt der Vordecodierer
einen Wortleitungsdecodierer 310 und eine Vielzahl von Wortleitungsschaltern 320 ein,
um eine Löschoperation
in einer Seiteneinheit durchzuführen.
Der Wortleitungsdecodierer 310 gibt selektiv die Anzahl
n von Auswahlsignalen sel<0:n–1> gemäß dem Seitenadresssignal
Seite Addr <0:m–1> aus. Die Vielzahl
der Wortleitungsschalter 320 bis 32n–1 liefern die Auswahlspannung
(Vsel) oder die Nichtauswahlspannung (Vunsel) durch die globalen
Wortleitungen GWL0 bis GWLn–1
gemäß dem Seitenlöschsignal
Seite löschen
und der Vielzahl der Auswahlsignale sel<0:n–1>.
-
3 ist
ein Blockdiagram, welches einen Wortleitungsschalter zeigt, welcher
in dem Vordecodierer gemäß der vorliegenden
Erfindung enthalten ist.
-
Gemäß 3 empfängt ein
NOR-Gate 410 das Auswahlsignal sel und das Seitenlöschsignal
Seite löschen,
welches durch einen ersten Invertierer 420 invertiert wird,
und bestimmt dann ein Ausgangssignal. Erste Verstärkungsmittel 440 geben
ein erstes Verstärkungssignal
in Abhängigkeit
von dem Aus gangssignal eines zweiten Invertierers 430 ab,
welcher das Ausgangssignal des NOR-Gates 410 invertiert.
Ein zweites Verstärkungsmittel 460 gibt
ein zweites Verstärkungssignal
in Abhängigkeit
von dem Ausgangssignal des NOR-Gates 410 ab. Ein erster
NMOS-Transistor 450 transferiert die Auswahlspannung (Vsel)
an die globalen Wortleitungen GWL gemäß dem ersten Verstärkungssignal
der ersten Verstärkungsmittel 440,
und der zweite NMOS-Transistor 470 transferiert die Nichtauswahlspannung
(Vunsel) an die globalen Wortleitungen GWL gemäß dem zweiten Verstärkungssignal
des zweiten Verstärkungsmittels 460.
Derzeit ist die Auswahlspannung (Vsel) 0V und die Nichtauswahlspannung
(Vunsel) ist eine Spannung, die höher ist, als die Energieversorgungsspannung
(Vcc). Darüber
hinaus wird, wenn eine Löschoperation
auf der Zellenblockeinheit ausgeführt wird, das Seitenlöschsignal
Seite löschen
als ein Niveau LOW eingegeben. Gleichzeitig werden die ersten und zweiten
Verstärkungsmittel 440 und 460 adaptiert,
um Spannungen zu generieren, welche jeweils höher sind, als die Auswahlspannung
(Vsel) und die Nichtauswahlspannugn (Vunsel), so dass die Auswahlspannung (Vsel)
und die Nichtauswahlspannung (Vunsel) zu den globalen Wortleitungen
GWL ohne den Verlust der Threshold-Spannung transferiert werden
können,
wenn sie hoch sind. Ein Verfahren zum Treiben des wie oben dargestellt
konstruierten Wortleitungsschalters gemäß der vorliegenden Erfindung
wird unten beschrieben.
-
A) In dem Fall eines in
einer Löschoperation
einer Zellenblockeinheit ausgewählten
Zellenblocks
-
Das
Auswahlsignal sel wird als ein Niveau HIGH angelegt und das Seitenlöschsignal
Seite löschen wird
als ein Niveau LOW angelegt. Das NOR-Gate 410 empfängt das
Auswahlsignal sel des Niveaus HIGH und das Seitenlöschsignal
Seite löschen
eines Niveaus HIGH, welches durch den ersten Invertierer 420 invertiert
wird, und gibt dann ein Signal eines Niveaus LOW aus. Das Ausgangssignal
des Niveaus LOW des Nor-Gates 410 schaltet die zweiten
Verstärkungsmittel 460 ab.
Ein Signal eines Niveaus HIGH, welches von dem Ausgangssignal des
Niveaus LOW des NOR-Gates 410 durch den zweiten Invertierer 430 invertiert
wird, aktiviert die ersten Verstärkungsmittel 440.
Daher wird der erste NMOS-Transistor 450 eingeschaltet,
und es wird die Auswahlspannung (Vsel) den globalen Wortleitungen
GWL zugeführt.
Derzeit wird die Auswahl spannung (Vsel) dem ausgewählten Zellenblock
zugeführt,
da eine Vielzahl von Übertragungstransistoren,
die mit einem ausgewählten
Zellenblock verbunden sind, angeschaltet sind.
-
B) In dem Fall einer in
einer Löschoperation
einer Zellenblockeinheit nicht ausgewählten Zelle
-
Das
Auswahlsignal sel wird als ein Niveau LOW angelegt und das Seitenlöschsignal
Seite löschen wird
als ein Niveau LOW angelegt. Das NOR-Gate 410 empfängt das
Auswahlsignal sel des Niveaus LOW und das Seitenlöschsignal
Seite löschen
eines Niveaus HIGH, welches durch das Niveau LOW durch den ersten Invertierer 420 invertiert
wird, und gibt dann ein Signal eines Niveaus LOW aus. Das Ausgangssignal
des Niveaus LOW des NOR-Gates 410 schaltet die zweiten
Verstärkungsmittel 460 aus.
Ein Signal eines Niveaus HIGH, welches von dem Ausgangssignal des
Niveaus LOW des NOR-Gates 410 durch den zweiten Invertierer 430 invertiert
wird, schaltet die ersten Verstärkungsmittel 440 ein.
Daher wird der erste NMOS-Transistor 450 eingeschaltet
und es wird die Auswahlspannung (Vsel) den globalen Wortleitungen
GWL zugeführt.
Derzeit wird die Auswahlspannung (Vsel) nicht an den nicht ausgewählten Zellenblock
angelegt, da die Übermittlungstransistoren,
die mit einem nicht ausgewählten
Zellenblock verbunden sind, abgeschaltet sind.
-
C) In dem Fall einer in
einer Löschoperation
einer Seiteneinheit ausgewählten
Seite
-
Das
Auswahlsignal sel wird als ein Niveau HIGH angelegt und das Seitenlöschsignal
Seite löschen wird
als ein Niveau HIGH angelegt. Das NOR-Gate 410 empfängt das
Signal sel des Niveaus HIGH und das Seitenlöschsignal Seite löschen eines
Niveaus LOW, welches durch das Niveau HIGH durch den ersten Invertierer 420 invertiert
wird, und gibt dann ein Signal eines Niveaus LOW aus. Das Ausgangssignal
des Niveaus LOW des NOR-Gates 410 schaltet die zweiten
Verstärkungsmittel 460 aus.
Ein Signal eines Niveaus HIGH, welches aus dem Ausgangssignal des
Niveaus LOW des NOR-Gates 410 durch den zweiten Invertierer 430 invertiert
wird, aktiviert die ersten Verstärkungsmittel 440.
Dementsprechend wird der erste NMOS-Transistor 450 eingeschaltet,
und es wird die Auswahlspannung (Vsel) den globalen Wortleitungen
GWL zugeführt.
Derzeit wird die Auswahlspannung (Vsel) dem ausgewählten Zellenblock
zugeführt,
da eine Vielzahl von Übermittlungstransistoren,
die mit einem ausgewählten
Zellenblock verbunden sind, eingeschaltet werden.
-
D) In dem Fall einer in
einer Löschoperation
einer Seiteneinheit nicht ausgewählten
Seite
-
Das
Auswahlsignal sel wird als ein Niveau LOW angelegt und das Seitenlöschsignal
Seite löschen wird
als ein Niveau HIGH angelegt. Das NOR-Gate 410 empfängt das
Auswahlsignal sel des Niveaus LOW und das Seitenlöschsignal
Seite löschen
eines Niveaus LOW, welches von dem Niveau HIGH durch den ersten Invertierer 420 invertiert
wird, und gibt dann ein Signal eines Niveaus HIGH aus. Das Ausgangssignal
des Niveaus HIGH des NOR-Gates 410 aktiviert die zweiten
Verstärkungsmittel 460.
Ein Signal eines Niveaus LOW, welches aus dem Ausgangssignal des
Niveaus HIGH des NOR-Gates 410 durch den zweiten Invertierer 430 invertiert
wird, schaltet die ersten Verstärkungsmittel 440 ab.
Dementsprechend wird der zweite NMOS-Transistor 470 eingeschaltet,
und es wird die Nichtauswahlspannung (Vunsel) den globalen Wortleitungen
GWL zugeführt.
Derzeit wird, da eine Vielzahl von Übermittlungstransistoren, die
mit einem ausgewählten
Zellenblock verbunden sind, eingeschaltet werden, die Nichtauswahlspannung
(Vunsel) an nicht ausgewählte
Seiten des ausgewählten
Zellenblocks angelegt.
-
4a bis 4c sind
Schaltungsdiagramme zum Erklären
von Zuständen
von Zellenblöcken
und Übermittlungstransistoren
in Abhängigkeit
der Löschung
des Flashspeicherbauelements vom NAND-Typ gemäß der vorliegenden Erfindung. 4a ist
ein Schaltungsdiagram, welches einen Zellenblock zeigt, der in einer
Löschoperation
der Zellenblockeinheit ausgewählt
wird. 4b ist ein Schaltungsdiagram,
welches einen Zellenblock zeigt, der in einer Löschoperation der Zellenblockeinheit
nicht ausgewählt
wird. 4c ist ein Schaltungsdiagram,
welches einen Zellenblock in einer Löschoperation der Seiteneinheit
zeigt.
-
Gemäß 4a wird
eine Auswahlspannung (Vsel) von 0V durch die globalen Wortleitungen
GWL0 bis GWLn–1
eines ausgewählten
Zellenblocks und einer Spannung von 4.5V durch die globalen Drain-Auswahlleitung
GDSL und die globale Source-Auswahlleitung GSSL angelegt. Derzeit
wird die Energieversorgungsspannung (Vcc) an die Übermittlungstransistoren
angelegt, welche somit eingeschaltet werden. Dem entsprechend wird
eine Spannung von 0V an die Wortleitungen des ausgewählten Zellenblocks
angelegt. Wenn eine Löschspannung
(VEr) an das P-Reservoi angelegt wird, dann wird in diesem Zustand
die Löschspannung (VEr)
zwischen den Wortleitungen des ausgewählten Zellenblocks und dem
P-Reservoirangelegt, so dass Löschen
gemäß einem
F-N-Tunnelphänomen ausgeführt wird.
-
Gemäß 4b wird
eine Auswahlspannung (Vsel) von 0V durch die globalen Wortleitungen
GWL0 bis GWLn–1
eines nicht ausgewählten
Zellenblocks angelegt, und es wird eine globale Drain-Auswahlleitung GDSL
und eine globale Source-Auswahlleitung GSSL in einen floatenden
Zustand versetzt. Derzeit wird eine Spannung von 0V an die Übermittlungstransistoren
angelegt, welche somit abgeschaltet werden. Dementsprechend sind
die Wortleitungen des ausgewählten
Zellenblocks nicht mit Energie versorgt. Wenn die Löschspannung
(VEr) an das P-Reservoir des nicht ausgewählten Zellenblocks angelegt
wird, während
die Spannung des P-Reservoirs auf die Löschspannung (VEr) ansteigt,
dann wird in diesem Zustand eine Spannung der Wortleitungen des
nicht ausgewählten
Zellenblocks ansteigen, aufgrund eines Kopplungseffekts aufgrund
einer Kapazität
der Wortleitungen und einer Kapazität zwischen den Wortleitungen
und dem P-Reservoir. Dementsprechend wird das Löschen für den nicht ausgewählten Zellenblock
nicht ausgeführt.
-
Gemäß 4c wird
eine Auswahlspannung (Vsel) von 0V nur an die globale Wortleitung
GWL1 angelegt, die mit einer ausgewählten Seite verbunden ist.
Eine Nichtauswahlspannung (Vunsel), die höher ist, als die Energieversorgungsspannung
(Vcc) wird an die verbleibenden globalen Wortleitungen, die Drain-Auswahlleitung
und die Source-Auswahlleitung, angelegt. Derzeit werden die Übermittlungstransistoren,
die mit der ausgewählten
Seite verbunden sind, eingeschaltet, jedoch werden die Übermittlungstransistoren,
die mit nicht ausgewählten
Seiten verbunden sind, abgeschaltet. Dementsprechend wird die Aus wahlspannung
(Vsel) an die Wortleitungen der ausgewählten Seite angelegt, jedoch
wird die Nichtauswahlspannung (Vunsel) nicht an die Wortleitungen
der ausgewählten
Seite angelegt. Wenn die Löschspannung
(VEr) an das P-Reservoir
angelegt wird, dann wird in diesem Zustand die Löschspannung (VEr) zwischen
den Wortleitungen der ausgewählten
Seite und dem P-Reservoir angelegt, so dass das Löschen gemäß dem F-N-Tunnelphänomen ausgeführt wird.
Jedoch steigt in dem Fall der nicht ausgewählten Seiten, während eine
Spannung des P-Reservoirs auf die Löschspannung (VEr) ansteigt,
eine Spannung der Wortleitungen bis auf VEr aufgrund eines Kopplungseffekts
aufgrund einer Kapazität
einer entsprechenden Wortleitung und einer Kapazität zwischen
der Wortleitung und dem P-Reservoir an. Dementsprechend wird das
Löschen
nicht ausgeführt,
da ein Unterschied in der Spannung zwischen der Wortleitung und
dem P-Reservoir klein ist. Zu diesem Zeitpunkt bleiben die Bitleitung
und die gemeinsame Source-Leitung floatend.
-
Zum
Nachschlagen zeigt Tabelle 1 Vorspannungsbedingungen für eine Leseoperation,
eine Programmieroperation, eine Löschoperation einer Zellenblockeinheit
und eine Löschoperation
einer Seiteneinheit eines Flashspeicherbauelements vom NAND-Typ
gemäß der vorliegenden
Erfindung.
-
-
Wie
oben beschrieben kann gemäß der vorliegenden
Erfindung eine Löschoperation
einer Zellenblockeinheit oder Seiteneinheit mittels Wortleitungsschaltern,
die in einem Vordecodierer enthalten sind, entsprechend einem Seitenlöschsignal
ausgeführt
werden. Wenn die Löschoperation
in der Zellenblockeinheit ausgefüht
wird, dann werden alle Wortleitungen eines Zellenblocks veranlasst,
0V zu halten. Wenn die Löschoperation
in der Seiteneinheit ausgeführt
wird, dann werden unterdessen nur Wortleitungen einer entsprechenden
Seite auf 0V gehalten, und die verbleibenden Wortleitungen werden
floatend gemacht, so dass die Löschoperation
nicht ausgeführt
wird. Dementsprechend ist die vorliegende Erfindung darin vorteilhaft,
dass sie eine Effizienz einer Datenverwaltung verbessern kann, da
eine Löschoperation
in einer Zellenblockeinheit oder einer Seiteneinheit ausgeführt wird.
-
Obwohl
die vorstehende Beschreibung mit Bezug auf die bevorzugten Ausführungsformen
vorgenommen wurde, ist klar, dass Veränderungen und Modifikationen
der vorliegenden Erfindung von dem Durchschnittsfachmann der Technik
vorgenommen werden können,
ohne von dem Geist und dem Schutzbereich der vorliegenden Erfindung
und der anhängenden
Ansprüche
abzuweichen.
