KR20140026758A - 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템 - Google Patents

비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템 Download PDF

Info

Publication number
KR20140026758A
KR20140026758A KR1020120092290A KR20120092290A KR20140026758A KR 20140026758 A KR20140026758 A KR 20140026758A KR 1020120092290 A KR1020120092290 A KR 1020120092290A KR 20120092290 A KR20120092290 A KR 20120092290A KR 20140026758 A KR20140026758 A KR 20140026758A
Authority
KR
South Korea
Prior art keywords
page
data
pages
sel
bias voltage
Prior art date
Application number
KR1020120092290A
Other languages
English (en)
Inventor
엄기표
김상식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120092290A priority Critical patent/KR20140026758A/ko
Priority to US13/799,328 priority patent/US8842474B2/en
Publication of KR20140026758A publication Critical patent/KR20140026758A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

페이지 단위로 소거 동작을 수행할 수 있는 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템에 관한 발명으로서, 다수의 페이지를 포함하는 셀 어레이와, 페이지 선택 어드레스에 따라 다수의 페이지 중 어느 하나의 페이지를 선택하기 위한 선택부와, 페이지 소거 커맨드에 따라 선택부에서 선택된 페이지에 인접한 설정된 개수의 페이지의 데이터를 리드하여 백업 데이터로서 출력한 뒤, 선택된 페이지의 데이터를 소거하고, 갱신 데이터 및 백업 데이터를 선택된 페이지 및 선택된 페이지에 인접한 설정된 개수의 페이지에 다시 프로그램하는 동작제어부, 및 백업 데이터를 저장하기 위한 데이터 저장부를 구비하는 비휘발성 메모리 장치를 제공한다.

Description

비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템{NONVOLATILE MEMORY DEVICE AND NONVOLATILE MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 페이지 단위로 소거 동작을 수행할 수 있는 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템에 관한 발명이다.
일반적으로 NAND형 플래쉬 메모리 장치는 다수의 셀 블럭을 포함하여 구성된다. 하나의 셀 블록('섹터'라고도 함)은 다수의 셀이 직렬 연결된 다수의 셀 스트링, 다수의 비트라인, 다수의 워드라인, 셀 스트링과 비트라인 사이에 접속된 드레인 선택 트랜지스터, 셀 스트링과 공통 소오스 라인 사이에 접속된 소오스 선택 트랜지스터를 포함하여 구성된다.
한편, 하나의 워드라인을 공유하는 다수의 메모리 셀은 적어도 하나 이상의 페이지를 구성하고, 모든 셀들은 P웰을 공유한다. 그리고, 셀 블럭에 소정 전압을 공급하기 위한 패스 트랜지스터를 더 포함하는데, 패스 트랜지스터는 드레인 선택용 고전압 트랜지스터, 소오스 선택용 고전압 트랜지스터 및 셀 선택용 고전압 트랜지스터를 포함하여 구성된다.
상기와 같이 구성되는 NAND형 플래쉬 메모리 장치는 메모리 셀에 데이터를 프로그램하기 위하여 먼저 소거를 실시한 후 선택된 셀에만 프로그램을 실시하게 된다. 그런데, NAND형 플래쉬 메모리 장치의 프로그램은 페이지 단위로 실시하지만, 소거는 모든 셀들이 P웰을 공유하기 때문에 셀 블럭 단위로 실시하게 되는데, 종래의 NAND형 플래쉬 메모리 장치의 소거 방법을 간략하게 설명하면 다음과 같다.
다수의 셀 블록중 어느 하나의 블록을 선택한 다음, 선택된 셀 블록과 접속된 패스 트랜지스터내의 드레인 선택용 고전압 트랜지스터, 소오스 선택용 고전압 트랜지스터 및 셀 선택용 고전압 트랜지스터 각각의 게이트 단자에 전원 전압을 인가한다. 그리고, 드레인 선택용 고전압 트랜지스터 및 소오스 선택용 고전압 트랜지스터를 통해 4.5V의 전압을 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터에 인가하고, 셀 선택용 고전압 트랜지스터를 통해 0V의 전압을 메모리 셀에 인가한다. 그리고, 선택되지 않은 셀 블록과 접속된 패스 트랜지스터내의 드레인 선택용 고전압 트랜지스터, 소오스 선택용 고전압 트랜지스터 및 셀 선택용 고전압 트랜지스터 각각의 게이트 단자에 0V의 전압을 인가한다. 그리고, 전체 셀 블럭의 P웰에 소거 전압을 인가한다. 그런데, 선택되지 않은 셀의 P웰은 소거 전압으로 상승할 때 워드라인의 캐패시턴스와 워드라인과 P웰간의 캐패시턴스로 인한 커플링 효과로 선택되지 않은 셀 블럭의 워드라인 전압이 상승하고, 그에 따라 선택되지 않은 셀 블럭은 소거가 이루어지지 않는다.
상기와 같이 셀 블럭 단위로 소거를 실시하는 종래의 NAND형 플래쉬 메모리 장치는 데이터의 업데이트에 있어서 제약이 따르게 된다. 일부의 데이터를 수정하기 위해서 동일 블럭 내의 전체 셀에 대한 데이터를 다른 곳에 옮겨 써야만 하는 과정이 필요하다. 즉, 통상적으로 64개 또는 128개의 페이지가 하나의 셀 블럭을 구성하게 되는데, 이 경우 소거 동작과 프로그램 동작의 차이에 의하여, NAND형 플래쉬 메모리를 이용한 시스템 구축시 일부데이터만 수정하려고 해도 64개 또는 128개의 페이지를 소거하고 해당 데이터를 다른 셀 블럭으로 옮기는 작업이 필요한 것이다.
따라서, 소거할 수 있는 단위를 블럭 단위보다 좀 더 세분화할 수 있다면 NAND형 플래쉬 메모리 장치의 사용에 있어 좀 더 확장성이 마련될 것이다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 소거 동작을 페이지 단위로 지원하는 비휘발성 메모리 장치를 제공하는데 그 목적이 있다.
특히, 소거 동작을 페이지 단위로 지원하되, 소거 대상 페이지에 인접한 페이지에 간섭(interference)이 발생하는 것을 방지할 수 있는 비휘발성 메모리 장치를 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 다수의 페이지를 포함하는 셀 어레이; 페이지 선택 어드레스에 따라 다수의 페이지 중 어느 하나의 페이지를 선택하기 위한 선택부; 페이지 소거 커맨드에 따라 상기 선택부에서 선택된 페이지에 인접한 설정된 개수의 페이지의 데이터를 리드하여 백업 데이터로서 출력한 뒤, 상기 선택된 페이지의 데이터를 소거하고, 갱신 데이터 및 상기 백업 데이터를 상기 선택된 페이지 및 상기 선택된 페이지에 인접한 설정된 개수의 페이지에 다시 프로그램하는 동작제어부; 및 상기 백업 데이터를 저장하기 위한 데이터 저장부를 구비하는 비휘발성 메모리 장치를 제공한다.
또한, 상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 워드라인을 공유하는 다수의 셀이 설정된 개수의 페이지를 구성하며, 다수의 워드라인을 포함하는 셀 어레이; 상기 다수의 워드라인 중 페이지 선택 어드레스에 따라 선택된 페이지가 속한 워드라인을 선택하기 위한 선택부; 페이지 소거 커맨드에 따라 상기 선택부에서 선택된 워드라인에 인접한 설정된 개수의 워드라인의 데이터를 리드하여 백업 데이터로서 출력한 뒤, 상기 선택된 워드라인의 데이터를 소거하고, 갱신 데이터 및 상기 백업 데이터를 상기 선택된 워드라인 및 상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 다시 프로그램하는 동작제어부; 및 상기 백업 데이터를 저장하기 위한 데이터 저장부를 구비하는 비휘발성 메모리 장치를 제공한다.
또한, 상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 페이지 단위로 소거 동작을 지원하며, 페이지 소거 커맨드에 응답하여 소거 대상 페이지에 인접한 설정된 개수의 페이지의 데이터를 백업 데이터로서 출력한 뒤, 상기 소거 대상 페이지의 소거 동작을 수행하고, 갱신 데이터 및 상기 백업 데이터를 상기 소거 대상 페이지 및 상기 소거 대상 페이지에 인접한 설정된 개수의 페이지에 다시 프로그램하는 비휘발성 메모리 장치; 및 상기 백업 데이터를 저장하기 위한 보조 메모리 장치를 구비하는 비휘발성 메모리 시스템을 제공한다.
전술한 본 발명은 비휘발성 메모리 장치에서 소거 동작이 블록 단위뿐만 아니라 페이지 단위로도 발생할 수 있도록 함으로써 비휘발성 메모리 장치를 사용 확장성을 크게 증대시킬 수 있는 효과가 있다.
또한, 비휘발성 메모리 장치에서 페이지 단위로 소거 동작이 발생할 때, 소거 대상 페이지에 인접한 페이지의 데이터를 별도의 저장 공간에 저장하였다가 나중에 다시 프로그램하는 방식을 사용함으로써, 소거 대상 페이지에 소거 동작이 발생함으로써 소거 대상 페이지에 인접한 페이지에 간섭(interference) 현상이 발생하는 것을 방지할 수 있으며, 이를 통해, 비휘발성 메모리 장치의 성능을 크게 개선시키는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 2는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 3은 도 1 및 도 2에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위해 도시한 순서도 및 그 동작에 따른 셀 분포의 변화를 도시한 다이어그램이다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 시스템의 구성을 도시한 블록 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치는, 다수의 페이지(B<1:L>_PG<0:N>)를 포함하는 셀 어레이(100)와, 페이지 선택 어드레스(PG_ADDR)에 따라 다수의 페이지(B<1:L>_PG<0:N>) 중 어느 하나의 페이지 - 본 발명의 제1 실시예에서는 제1 블록의 제1 페이지(B1_PG1)가 선택(SEL_PG)되는 것으로 가정함 - 를 선택하기 위한 선택부(120)와, 페이지 소거 커맨드(PG_ERASE)에 따라 선택부(120)에서 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1) - 본 발명의 제1 실시예에서는 제1 블록의 제1 페이지(B1_PG1)가 선택(SEL_PG)되는 것으로 가정하였으므로 제1 블록의 제0 페이지(B1_PG0)와 제2페이지(B1_PG2)를 의미함 - 의 데이터를 리드(read)하여 백업 데이터(BU_DATA<1:M>)로서 출력한 뒤, 선택된 페이지(SEL_PG)의 데이터를 소거(erase)하고, 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 선택된 페이지(SEL_PG) 및 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 다시 프로그램하는 동작제어부(140), 및 백업 데이터(BU_DATA<1:M>)를 저장하기 위한 데이터 저장부(160)를 구비한다.
참고로, 본 발명의 제1 실시예에서 동작제어부(140)는, 선택부(120)에서 선택된 페이지(SEL_PG)를 기준으로 앞뒤로 한 개의 페이지를 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)로 설정하였다. 하지만, 이는 어디까지나 하나의 실시예일 뿐으로서 설계자의 선택에 따라 선택부(120)에서 선택된 페이지(SEL_PG)를 기준으로 앞뒤로 두 개의 페이지 이상의 인접한 페이지를 설정된 개수의 페이지로 설정하는 것이 가능하다.
그리고, 동작제어부(140)는, 페이지 소거 커맨드(PG_ERASE)에 응답하여 선택된 페이지(SEL_PG)에 대응하는 워드라인 - 본 발명의 제1 실시예에서는 제1 블록의 제1 워드라인(B1_WL1)을 의미함 - 에 소거 바이어스 전압(VSEL<ERASE>)과 프로그램 바이어스 전압(VSEL<PROGRAM>)을 순차적으로 인가하고, 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 대응하는 설정된 개수의 워드라인 - 도면에서는 B1_WL0, B1_WL2를 의미함 - 에 리드 바이어스 전압(VSEL<READ>)과 프로그램 바이어스 전압(VSEL<PROGRAM>)을 순차적으로 인가하는 바이어스 전압 제공부(142), 및 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 리드 바이어스 전압(VSEL<READ>)이 제공되는 구간에서 페이지 단위로 리드(read)하여 백업 데이터(BU_DATA<1:M>)로서 출력하고, 선택된 페이지(SEL_PG)와 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 프로그램 바이어스 전압(VSEL<PROGRAM>)이 제공되는 구간에서 갱신 데이터(NEW_DATA<1:M>)와 백업 데이터(BU_DATA<1:M>)를 페이지 단위로 입력받아 프로그램(program)하는 페이지 버퍼링부(144<1:M>)를 구비한다.
그리고, 동작제어부(140)의 구성요소 중 바이어스 전압 제공부(142)는, 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 대응하는 설정된 개수의 워드라인(B1_WL0, B1_WL2)에 각각 리드 바이어스 전압(VSEL<READ>)을 서로 겹치지 않는 시점에서 인가한 뒤, 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL1)에 소거 바이어스 전압(VSEL<ERASE>)을 인가하고, 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL1) 및 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 대응하는 설정된 개수의 워드라인(B1_WL0, B1_WL2)에 각각 프로그램 바이어스 전압(VSEL<PROGRAM>)을 서로 겹치지 않는 시점에서 인가한다.
또한, 동작제어부(140)의 구성요소 중 페이지 버퍼링부(144<1:M>)는, 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 대응하는 설정된 개수의 워드라인(B1_WL0, B1_WL2)에 리드 바이어스 전압(VSEL<READ>)이 제공될 때마다 각 페이지(SEL_PG+1, SEL_PG-1)에 저장된 데이터들을 페이지 단위로 리드하여 백업 데이터(BU_DATA<1:M>)로서 출력하고, 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL1) 및 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 대응하는 설정된 개수의 워드라인(B1_WL0, B1_WL2)에 프로그램 바이어스 전압(VSEL<PROGRAM>)의 제공될 때마다 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 페이지 단위로 입력받아 각 페이지(SEL_PG+1, SEL_PG, SEL_PG-1)에 프로그램한다. 이때, 갱신 데이터(NEW_DATA<1:M>)는 선택된 페이지(SEL_PG)에 프로그램되고, 백업 데이터(BU_DATA<1:M>)는 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)에 저장된다.
그리고, 갱신 데이터(NEW_DATA<1:M>)는 선택된 페이지(SEL_PG)에 새롭게 프로그램될 데이터로서 외부에서 입력되는 데이터이다.
또한, 동작제어부(140)에서 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 프로그램하는 방식은 이미 공지된 여러 가지 방식을 사용하는 것이 가능하다. 예컨대, ISPP(Incremental Step Pulse Programming) 방식으로 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 각 페이지(SEL_PG+1, SEL_PG, SEL_PG-1)에 프로그램하는 것이 가능하다.
또한, 전술한 본 발명의 제1 실시예에서는 선택된 페이지(SEL_PG)만 소거되고, 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)는 소거되지 않았으므로, 선택된 페이지(SEL_PG)는 노말 프로그램 동작(Normal Program)을 통해 갱신 데이터(NEW_DATA<1:M>)를 저장하고, 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)는 노말 프로그램 동작보다는 간단한 재프로그램 동작(Re-Program)을 통해 백업 데이터(BU_DATA<1:M>)를 저장하는 방식으로 동작할 수 있다.
상기에서 예시한 ISPP(Incremental Step Pulse Programming) 방식의 프로그램 동작, 노말 프로그램 동작, 재프로그램 동작은 모두 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 한다.
그리고, 다수의 페이지(B<1:L>_PG<0:N>) 중 예정된 개수의 페이지(Bx_PG<0:N>)를 하나의 셀 블록(BLOCK<x>)으로 구분함으로써, 셀 어레이(100)에 다수의 셀 블록(BLOCK<1:L>)이 포함되도록 할 수 있다.
상기와 같이 셀 어레이(100)에 다수의 셀 블록(BLOCK<1:L>)이 포함되고, 각각의 셀 블록에 예정된 개수의 페이지(Bx_PG<0:N>)가 포함되는 구성에서, 선택부(120)는, 블록 선택 어드레스(BK_ADDR)에 따라 다수의 셀 블록(BLOCK<1:L>) 중 어느 하나의 셀 블록을 선택 - BSEL<1:L> 중 어느 하나의 신호가 활성화되고 나머지는 비활성화되는 방식으로 동작하여 선택할 수 있으며, 본 발명의 제1 실시예에서는 첫 번째 블록(BLOCK<1>)이 선택(SEL_BL)된 것으로 가정함 - 함으로써, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)를 동시에 선택할 수 있다.
이렇게, 블록 선택 어드레스(BK_ADDR)에 따라 다수의 셀 블록(BLOCK<1:L>) 중 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)를 동시에 선택하게 되면, 동작제어부(140)는, 블록 소거 커맨드(BG_ERASE)에 따라 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>) 중 선택된 페이지(SEL_PG)의 데이터를 제외한 나머지 페이지(B1_PG<0>, B1_PG<2:N>)의 데이터를 리드하여 백업 데이터(BU_DATA<1:M>)로서 출력한 뒤, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)를 동시에 소거하고, 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)에 다시 프로그램하는 방식으로 동작하게 된다. 이때, 백업 데이터(BU_DATA<1:M>)는 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>) 중에서 사용자에 의해 소거 대상으로 선택되는 페이지(SEL_PG)를 제외한 나머지 페이지(B1_PG<0>, B1_PG<2:N>)에 프로그램되고, 갱신 데이터(NEW_DATA<1:M>)는 백업 데이터(BU_DATA<1:M>)는 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>) 중에서 사용자에 의해 소거 대상으로 선택되는 페이지(SEL_PG)에 프로그램된다.
따라서, 동작제어부(140)의 구성요소 중 바이어스 전압 제공부(142)는, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)에 대응하는 워드라인(B1_WL<0:N>) 중 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL1)을 제외한 나머지 워드라인(B1_WL0, B1_WL<1:N>)에 각각 리드 바이어스 전압(VSEL<READ>)을 서로 겹치지 않는 시점에서 인가한 뒤, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)에 대응하는 워드라인(B1_WL<0:N>)에 동시에 소거 바이어스 전압(VSEL<ERASE>)을 인가하고, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)에 대응하는 워드라인(B1_WL<0:N>)에 각각 프로그램 바이어스 전압(VSEL<PROGRAM>)을 서로 겹치지 않는 시점에서 인가한다.
또한, 동작제어부(140)의 구성요소 중 페이지 버퍼링부(144<1:M>)는, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)에 대응하는 워드라인(B1_WL<0:N>) 중 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL1)을 제외한 나머지 워드라인(B1_WL0, B1_WL<1:N>)에 리드 바이어스 전압(VSEL<READ>)이 제공될 때마다 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>) 중 선택된 페이지(SEL_PG)를 제외한 나머지 페이지(B1_PG<0>, B1_PG<2:N>)에 저장된 데이터들을 페이지 단위로 리드하여 백업 데이터(BU_DATA<1:M>)로서 출력하고, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)에 대응하는 워드라인(B1_WL<0:N>)에 프로그램 바이어스 전압(VSEL<PROGRAM>)의 제공될 때마다 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 페이지 단위로 입력받아 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>)에 프로그램한다.
그리고, 데이터 저장부(160)의 상세한 구성이 직접적으로 도시되진 않았지만, 선택부(120)에서 어느 하나의 페이지를 선택하는 경우에는 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)의 데이터를 페이지 단위로 각각 저장할 수 있고, 선택부(120)에서 어느 하나의 블록을 선택하는 경우에는 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 페이지(B1_PG<0:N>) 중 선택된 페이지(SEL_PG)를 제외한 나머지 페이지(B1_PG<0>, B1_PG<2:N>)의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터 - 도면에 직접적으로 도시되지 않음 - 를 구비하는 형태가 된다.
또한, 데이터 저장부(160)는, 상기의 설명에서와 같이 다수의 레지스터를 구비하는 형태가 될 수도 있지만, 논리적인 회로 구성을 통해 임시로 데이터를 저장할 수 있는 다수의 래치 - 도면에 도시되지 않음 - 를 구비하는 형태라던가 셀 어레이(100)의 예정된 공간 - 도면에 도시되지 않음 - 에 저장되는 형태가 될 수도 있다. 이때, 셀 어레이(100)의 예정된 공간은 일반적으로 사용자에 의해 직접적인 접근이 제한되는 공간을 의미하며, 비휘발성 메모리 장치에 이와 같이 예정된 공간이 포함되는 구성은 이미 공지된 사항이므로 여기에서는 더 자세하게 설명하지 않도록 하겠다.
도 2는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
먼저, 전술한 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치에서는 다수의 워드라인(B<1:L>_WL<0:N>)과 다수의 페이지(B<1:L>_PG<0:N>)가 서로 일 대 일로 매칭되는 형태이기 때문에 페이지 단위의 동작은 곧 워드라인 단위의 동작이 될 수 있다. 즉, 페이지 단위의 동작에서 선택된 페이지(SEL_PG)와 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)는 물리적으로 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)가 된다.
하지만, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치에서는 다수의 워드라인(B<1:L>_WL<0:N>)과 다수의 페이지(B<1:L>_PGO<0:N>, B<1:L>_PGE<0:N>)가 서로 일 대 일로 매칭되지 않는 형태이다. 따라서, 페이지 단위의 동작이 수행될 때 선택된 페이지(SEL_PG)와 인접한 설정된 개수의 페이지(SEL_PG+1, SEL_PG-1)는선택된 페이지(SEL_PG)가 속한 선택된 워드라인(SEL_WL)을 기준으로 물리적으로 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)이 된다.
구체적으로, 도 2를 참조하면, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치는, 다수의 페이지(B<1:L>_PGO<0:N>, B<1:L>_PGE<0:N>)를 포함하는 셀 어레이(200)와, 다수의 워드라인(B<1:L>_WL<0:N>) 중 페이지 선택 어드레스(PG_ADDR)에 따라 선택된 워드라인 - 본 발명의 제2 실시예에서는 제1 블록의 제1 홀수 페이지(B1_PGO1)가 선택(SEL_PG)되는 것으로 가정하므로 제1 블록의 제1 워드라인(B1_WL1)이 선택된 것을 의미함 - 를 선택하기 위한 선택부(220)와, 페이지 소거 커맨드(PG_ERASE)에 따라 선택부(220)에서 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1) - 본 발명의 제2 실시예에서는 제1 블록의 제1 워드라인(B1_WL1)에 속한 제1 블록의 제1 홀수 페이지(B1_PGO1)가 선택(SEL_PG)되는 것으로 가정하였으므로 제1 블록의 제0 워드라인(B1_WL0)과 제2 워드라인(B1_WL2)을 의미함 - 의 데이터를 리드(read)하여 백업 데이터(BU_DATA<1:M>)로서 출력한 뒤, 선택된 워드라인(SEL_WL)의 데이터를 소거(erase)하고, 백업 데이터(BU_DATA<1:M>)를 선택된 워드라인(SEL_WL) 및 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 다시 프로그램하는 동작제어부(240), 및 백업 데이터(BU_DATA<1:M>)를 저장하기 위한 데이터 저장부(260)를 구비한다.
참고로, 본 발명의 제2 실시예에서 동작제어부(240)는, 선택부(220)에서 선택된 워드라인(SEL_WL)를 기준으로 앞뒤로 한 개의 워드라인을 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)으로 설정하였다. 하지만, 이는 어디까지나 하나의 실시예일 뿐으로서 설계자의 선택에 따라 선택부(220)에서 선택된 워드라인(SEL_WL)을 기준으로 앞뒤로 두 개의 워드라인 이상의 인접한 워드라인을 설정된 개수의 워드라인으로 설정하는 것이 가능하다.
또한, 본 발명의 제2 실시예에서는 하나의 워드라인에 두 개의 페이지 - 홀수 및 짝수 - 가 포함되는 것으로 예시가 되어 있는데, 이는 어디까지나 실시예일 뿐이며, 실제로는 하나의 워드라인에 두 개 이상의 페이지가 포함되는 경우도 본 발명의 실시예를 적용하는 것이 가능하다. 예컨대, 셀 어레이(200)에 포함된 각각의 셀들이 멀티 레벨 셀(Multi Level Cell : MLC)이나 트리플 레벨 셀(Triple Level Cell : TLC)이 되어 하나의 워드라인에 두 개 이상의 페이지가 포함되는 경우에도 본 발명의 실시예를 적용하는 것이 가능하다.
그리고, 동작제어부(240)는, 페이지 소거 커맨드(PG_ERASE)에 응답하여 선택된 워드라인(SEL_WL)에 소거 바이어스 전압(VSEL<ERASE>)과 프로그램 바이어스 전압(VSEL<PROGRAM>)을 순차적으로 인가하고, 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 리드 바이어스 전압(VSEL<READ>)과 프로그램 바이어스 전압(VSEL<PROGRAM>)을 순차적으로 인가하는 바이어스 전압 제공부(242), 및 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 각각 포함된 설정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO+1, SEL_PGE+1)에 리드 바이어스 전압(VSEL<READ>)이 제공되는 구간에서 페이지 단위로 리드(read)하여 백업 데이터(BU_DATA<1:M>)로서 출력하고, 선택된 워드라인(SEL_WL) 및 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 각각 포함된 설정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO, SEL_PGE, SEL_PGO+1, SEL_PGE+1)에 프로그램 바이어스 전압(VSEL<PROGRAM>)이 제공되는 구간에서 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 페이지 단위로 입력받아 프로그램(program)하는 페이지 버퍼링부(244<1:M>)를 구비한다.
그리고, 동작제어부(240)의 구성요소 중 바이어스 전압 제공부(242)는, 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 각각 리드 바이어스 전압(VSEL<READ>)을 서로 겹치지 않는 시점에서 인가한 뒤, 선택된 워드라인(SEL_WL)에 소거 바이어스 전압(VSEL<ERASE>)을 인가하고, 선택된 워드라인(SEL_WL) 및 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 각각 프로그램 바이어스 전압(VSEL<PROGRAM>)을 서로 겹치지 않는 시점에서 인가한다.
또한, 동작제어부(240)의 구성요소 중 페이지 버퍼링부(244<1:M>)는, 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 리드 바이어스 전압(VSEL<READ>)이 제공될 때마다 각 워드라인(SEL_WL-1, SEL_WL+1)에 포함된 설정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO+1, SEL_PGE+1)에 저장된 데이터들을 페이지 단위로 리드하여 백업 데이터(BU_DATA<1:M>)로서 출력하고, 선택된 워드라인(SEL_WL) 및 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 프로그램 바이어스 전압(VSEL<PROGRAM>)의 제공될 때마다 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 페이지 단위로 입력받아 각 워드라인(SEL_WL-1, SEL_WL, SEL_WL+1)에 포함된 설정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO, SEL_PGE, SEL_PGO+1, SEL_PGE+1)에 프로그램한다.
그리고, 갱신 데이터(NEW_DATA<1:M>)는 선택된 워드라인(SEL_WL)에 새롭게 프로그램될 데이터로서 외부에서 페이지 단위로 입력되는 데이터이다.
참고로, 동작제어부(240)에서 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 프로그램하는 방식은 이미 공지된 여러 가지 방식을 사용하는 것이 가능하다. 예컨대, ISPP(Incremental Step Pulse Programming) 방식으로 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 각 워드라인(SEL_WL-1, SEL_WL, SEL_WL+1)에 포함된 설정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO, SEL_PGE, SEL_PGO+1, SEL_PGE+1)에 프로그램하는 것이 가능하다.
또한, 전술한 본 발명의 제2 실시예에서는 선택된 워드라인(SEL_WL)만 소거되고, 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)은 소거되지 않았으므로, 선택된 워드라인(SEL_WL)에 포함된 설정된 개수의 페이지(SEL_PGO, SEL_PGE)는 노말 프로그램 동작(Normal Program)을 통해 갱신 데이터(NEW_DATA<1:M>)를 프로그램하고, 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 포함된 설정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO+1, SEL_PGE+1)는 노말 프로그램 동작보다는 간단한 재프로그램 동작(Re-Program)을 통해 백업 데이터(BU_DATA<1:M>)를 프로그램하는 방식으로 동작할 수 있다.
상기에서 예시한 ISPP(Incremental Step Pulse Programming) 방식의 프로그램 동작, 노말 프로그램 동작, 재프로그램 동작은 모두 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 한다.
그리고, 다수의 워드라인(B<1:L>_WL<0:N>) 중 스트링(string)으로 분리되는 예정된 개수의 워드라인(Bx_WL<0:N>)을 하나의 셀 블록(BLOCK<x>)으로 구분함으로써, 셀 어레이(200)에 다수의 셀 블록(BLOCK<1:L>)이 포함되도록 할 수 있다.
상기와 같이 셀 어레이(200)에 다수의 셀 블록(BLOCK<1:L>)이 포함되고, 각각의 셀 블록에 예정된 개수의 워드라인(Bx_WL<0:N>)이 포함되는 구성에서, 선택부(220)는, 블록 선택 어드레스(BK_ADDR)에 따라 다수의 셀 블록(BLOCK<1:L>) 중 어느 하나의 셀 블록을 선택 - BSEL<1:L> 중 어느 하나의 신호가 활성화되고 나머지는 비활성화되는 방식으로 동작하여 선택할 수 있으며, 본 발명의 제2 실시예에서는 첫 번째 블록(BLOCK<1>)이 선택(SEL_BL)된 것으로 가정함 - 함으로써, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)를 동시에 선택할 수 있다.
이렇게, 블록 선택 어드레스(BK_ADDR)에 따라 다수의 셀 블록(BLOCK<1:L>) 중 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)을 동시에 선택하게 되면, 동작제어부(240)는, 블록 소거 커맨드(BG_ERASE)에 따라 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)에 속한 각 페이지(B1_PGO<0:N>, B1_PGE<0:N>)의 데이터 중 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL<1>)을 제외한 나머지 워드라인(B1_WL<0>, B1_WL<2:N>)의 데이터를 리드하여 백업 데이터(BU_DATA<1:M>)로서 출력한 뒤, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)에 속한 각 페이지(B1_PGO<0:N>, B1_PGE<0:N>)를 동시에 소거하고, 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)에 속한 각 페이지(B1_PGO<0:N>, B1_PGE<0:N>)에 다시 프로그램하는 방식으로 동작하게 된다.
즉, 동작제어부(240)의 구성요소 중 바이어스 전압 제공부(242)는, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>) 중 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL<1>)을 제외한 나머지 워드라인(B1_WL<0>, B1_WL<2:N>)에 각각 리드 바이어스 전압(VSEL<READ>)을 서로 겹치지 않는 시점에서 인가한 뒤, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)에 동시에 소거 바이어스 전압(VSEL<ERASE>)을 인가하고, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)에 각각 프로그램 바이어스 전압(VSEL<PROGRAM>)을 서로 겹치지 않는 시점에서 인가한다.
또한, 동작제어부(240)의 구성요소 중 페이지 버퍼링부(244<1:M>)는, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>) 중 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL<1>)을 제외한 나머지 워드라인(B1_WL<0>, B1_WL<2:N>)에 리드 바이어스 전압(VSEL<READ>)이 제공될 때마다 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>) 중 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL<1>)을 제외한 나머지 워드라인(B1_WL<0>, B1_WL<2:N>)에 속한 각 페이지(B1_PGO<0>, B1_PGE<0>, B1_PGO<2:N>, B1_PGE<2:N>)에 저장된 데이터들을 페이지 단위로 리드하여 백업 데이터(BU_DATA<1:M>)로서 출력하고, 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)에 프로그램 바이어스 전압(VSEL<PROGRAM>)의 제공될 때마다 갱신 데이터(NEW_DATA<1:M>) 및 백업 데이터(BU_DATA<1:M>)를 페이지 단위로 입력받아 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>)에 속한 각 페이지(B1_PGO<0:N>, B1_PGE<0:N>)에 프로그램한다.
그리고, 데이터 저장부(260)의 상세한 구성이 직접적으로 도시되진 않았지만, 선택부(220)에서 어느 하나의 워드라인을 선택하는 경우에는 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)의 데이터를 페이지 단위로 각각 저장할 수 있고, 선택부(220)에서 어느 하나의 블록을 선택하는 경우에는 선택된 셀 블록(SEL_BL)에 포함된 예정된 개수의 워드라인(B1_WL<0:N>) 중 선택된 페이지(SEL_PG)에 대응하는 워드라인(B1_WL<1>)을 제외한 나머지 워드라인(B1_WL<0>, B1_WL<2:N>)에 속한 각 페이지(B1_PGO<0>, B1_PGE<0>, B1_PGO<2:N>, B1_PGE<2:N>)의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터 - 도면에 직접적으로 도시되지 않음 - 를 구비하는 형태가 된다.
또한, 데이터 저장부(260)는, 상기의 설명에서와 같이 다수의 레지스터를 구비하는 형태가 될 수도 있지만, 논리적인 회로 구성을 통해 임시로 데이터를 저장할 수 있는 다수의 래치 - 도면에 도시되지 않음 - 를 구비하는 형태라던가 셀 어레이(200)의 예정된 공간 - 도면에 도시되지 않음 - 에 저장되는 형태가 될 수도 있다. 이때, 셀 어레이(200)의 예정된 공간은 일반적으로 사용자에 의해 직접적인 접근이 제한되는 공간을 의미하며, 비휘발성 메모리 장치에 이와 같이 예정된 공간이 포함되는 구성은 이미 공지된 사항이므로 여기에서는 더 자세하게 설명하지 않도록 하겠다.
도 3은 도 1 및 도 2에 도시된 본 발명의 제1 및 제2 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위해 도시한 순서도 및 그 동작에 따른 셀 분포의 변화를 도시한 다이어그램이다.
도 3을 참조하면, 본 발명의 제1 및 제2 실시예에 따른 비휘발성 메모리 장치의 동작이 시작하기 전 셀 분포도(Orignal distribution)는 임의의 데이터가 쓰인 일반적인 비휘발성 메모리 장치의 셀 분포도를 나타내는 것을 알 수 있다.
따라서, 제1 실시예의 선택부(120)에서 선택된 페이지(SEL_PG) 및 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG, SEL_PG+1)도 임의의 데이터가 쓰인 일반적인 비휘발성 메모리 장치의 셀 분포도를 갖는 상태(Orignal distribution)가 될 것이다. 마찬가지로, 제2 실시예의 선택부(220)에서 선택된 워드라인(SEL_WL) 및 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 대응하는 예정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO, SEL_PGE, SEL_PGO+1, SEL_PGE+1)도 임의의 데이터가 쓰인 일반적인 비휘발성 메모리 장치의 셀 분포도를 갖는 상태(Orignal distribution)가 될 것이다.
이와 같은 상태에서, 제1 실시예에서는 페이지 소거 커맨드(PG_ERASE)가 입력되는 것에 응답하여 선택부(120)에서 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG+1)에 저장된 데이터는 데이터 저장부(160)에 백업 데이터(BU_DATA<1:M>)로서 백업된다. 마찬가지로, 제2 실시예에서는 페이지 소거 커맨드(PG_ERASE)가 입력되는 것에 응답하여 선택부(220)에서 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 대응하는 예정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO+1, SEL_PGE+1)에 저장된 데이터는 데이터 저장부(260)에 백업 데이터(BU_DATA<1:M>)로서 백업된다.
이후, 제1 실시예에서는 선택부(120)에서 선택된 페이지(SEL_PG)의 데이터를 소거하게 되어 그 셀 분포도가 초기화(Erased SEL_PG)되지만, 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG+1)의 데이터는 직접 소거되지 않음에도 불구하고 간섭(interference) 현상으로 인해 그 셀 분포도가 흔들(Damaged SEL_PG-1, SEL_PG+1)리게 된다. 마찬가지로, 제2 실시예에서는 선택부(220)에서 선택된 워드라인(SEL_WL)에 포함된 예정된 개수의 페이지(SEL_PGO, SEL_PGE)의 데이터를 소거하게 되어 그 셀 분포도가 초기화(Erased SEL_PG)되지만, 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 포함된 예정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO+1, SEL_PGE+1)의 데이터는 직접 소거되지 않음에도 불구하고 간섭(interference) 현상으로 인해 그 셀 분포도가 흔들(Damaged SEL_WL-1, SEL_WL+1)리게 된다.
이렇게, 제1 실시예에서는 선택된 페이지(SEL_PG)의 데이터가 모두 소거된 이후, 갱신 데이터(NEW_DATA<1:M>)를 입력받아서 선택된 페이지(SEL_PG)에 프로그램하고, 데이터 저장부(160)에 저장된 백업 데이터(BU_DATA<1:M>)를 입력받아서 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG+1)에 프로그램하게 된다. 이때, 순서도에 제시된 것과 같이 선택된 페이지(SEL_PG)에 갱신 데이터(NEW_DATA<1:M>)를 프로그램 동작을 수행할 때는 노말 프로그램(NORMAL-PROGRAM) 동작이 수행되도록 하고, 선택된 페이지(SEL_PG)에 인접한 페이지(SEL_PG-1, SEL_PG+1)에 백업 데이터(BU_DATA<1:M>)를 프로그램 동작을 수행할 때는 재프로그램(RE-PROGRAM) 동작이 수행되도록 한다. 따라서, 선택된 페이지(SEL_PG) 및 선택된 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG, SEL_PG+1)는 다시 임의의 데이터가 쓰인 일반적인 비휘발성 메모리 장치의 셀 분포도를 갖는 상태(Final distribution)로 돌아가게 된다.
마찬가지로, 제2 실시예에서는 선택된 워드라인(SEL_WL)의 데이터가 모두 소거된 이후, 갱신 데이터(NEW_DATA<1:M>)를 선택된 워드라인(SEL_WL)에 포함된 예정된 개수의 페이지(SEL_PGO, SEL_PGE)에 프로그램하고, 데이터 저장부(260)에 저장된 백업 데이터(BU_DATA<1:M>)를 입력받아서 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 각각 포함된 예정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO+1, SEL_PGE+1)에 프로그램하게 된다. 이때, 순서도에 제시된 것과 같이 선택된 워드라인(SEL_WL)에 포함된 예정된 개수의 페이지(SEL_PGO, SEL_PGE)에 갱신 데이터(NEW_DATA<1:M>)를 프로그램 동작을 수행할 때는 노말 프로그램(NORMAL-PROGRAM) 동작이 수행되도록 하고, 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 포함된 예정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO+1, SEL_PGE+1)에 백업 데이터(BU_DATA<1:M>)를 프로그램 동작을 수행할 때는 재프로그램(RE-PROGRAM) 동작이 수행되도록 한다. 따라서, 선택된 워드라인(SEL_WL) 및 선택된 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 대응하는 예정된 개수의 페이지(SEL_PGO-1, SEL_PGE-1, SEL_PGO, SEL_PGE, SEL_PGO+1, SEL_PGE+1)는 다시 임의의 데이터가 쓰인 일반적인 비휘발성 메모리 장치의 셀 분포도를 갖는 상태(Final distribution)로 돌아가게 된다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 시스템의 구성을 도시한 블록 다이어그램이다.
도 4를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 시스템은, 도 1 내지 도 3을 통해 설명되었던 본 발명의 제1 및 제2 실시예에 따른 비휘발성 메모리 장치의 구성요소 중 데이터 저장부(160, 260)가 비휘발성 메모리 장치 외부에 보조 메모리 장치(420)로서 구비되는 형태이다. 따라서, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 시스템에 포함된 비휘발성 메모리 장치(400<1:K>)는 도 1 내지 도 3을 통해 설명되었던 본 발명의 제1 및 제2 실시예에 따른 비휘발성 메모리 장치와 마찬가지로 페이지 단위로 소거 동작을 지원하게 된다.
구체적으로, 본 발명의 실시예에 따른 비휘발성 메모리 시스템은, 페이지 단위로 소거 동작을 지원하며, 페이지 소거 커맨드(PG_ERASE)에 응답하여 소거 대상 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG+1)의 데이터를 백업 데이터(BU_DATA1~K<1:M>)로서 출력한 뒤, 소거 대상 페이지(SEL_PG)의 소거 동작을 수행하고, 갱신 데이터(NEW_DATA1~K<1:M>) 및 백업 데이터(BU_DATA1~K<1:M>)를 소거 대상 페이지(SEL_PG) 및 소거 대상 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG+1)에 다시 프로그램하는 비휘발성 메모리 장치(400<1:K>), 및 비휘발성 메모리 장치(400<1:K>)에서 출력되는 백업 데이터(BU_DATA1~K<1:M>)를 저장하기 위한 보조 메모리 장치(420)를 구비한다.
여기서, 비휘발성 메모리 장치(400<1:K>)의 상세한 구성은 다음과 같이 두 가지 경우로 나뉠 수 있다. 즉, 본 발명의 제1 실시예에 대응하는 비휘발성 메모리 장치(400<1:K>)의 첫 번째 구성과, 본 발명의 제2 실시예에 대응하는 비휘발성 메모리 장치(400<1:K>)의 두 번째 구성을 모두 가질 수 있다.
따라서, 도 1을 참조하면 본 발명의 제1 실시예에 대응하는 비휘발성 메모리 장치(400<1:K>)의 첫 번째 구성을 알 수 있으며, 이에 대한 구체적인 설명은 상기에서 개시되었으므로 여기에서는 더 이상 설명하지 않도록 하겠다.
다만, 상기의 도 1에서 설명된 본 발명의 제1 실시예에 대응하는 비휘발성 메모리 장치(400<1:K>)에는, 데이터 저장부(160)가 포함되는 구성으로 설명되었지만, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 시스템에는 비휘발성 메모리 장치(400<1:K>)와는 별개로 보조 메모리 장치(420)가 포함되므로 비휘발성 메모리 장치(400<1:K>)내부에 데이터 저장부(160)가 포함될 필요가 없다.
즉, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 시스템에는 비휘발성 메모리 장치(400<1:K>)는, 도 1에 도시된 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 구성 중 셀 어레이(100)와, 선택부(120), 및 동작제어부(140)는 동일하게 구비하지만, 데이터 저장부(160)는 구비하지 않고, 대신 백업 데이터(BU_DATA1~K<1:M>)를 비휘발성 메모리 장치(400<1:K>) 외부로 출력해주어 보조 메모리 장치(420)에 백업 데이터(BU_DATA1~K<1:M>)를 저장하는 형태가 될 것이다.
따라서, 도 4에 도시된 보조 메모리 장치(420)는, 소거 대상 페이지(SEL_PG)에 인접한 설정된 개수의 페이지(SEL_PG-1, SEL_PG+1)의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터를 포함하는 구성이 될 것이다.
또한, 보조 메모리 장치(420)는, 빠른 데이터 입/출력 속도를 갖는 휘발성 메모리 장치를 포함하는 형태가 될 수도 있다.
마찬가지로, 도 2를 참조하면 본 발명의 제2 실시예에 대응하는 비휘발성 메모리 장치(400<1:K>)의 첫 번째 구성을 알 수 있으며, 이에 대한 구체적인 설명은 상기에서 개시되었으므로 여기에서는 더 이상 설명하지 않도록 하겠다.
다만, 상기의 도 2에서 설명된 본 발명의 제2 실시예에 대응하는 비휘발성 메모리 장치(400<1:K>)에는, 데이터 저장부(260)가 포함되는 구성으로 설명되었지만, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 시스템에는 비휘발성 메모리 장치(400<1:K>)와는 별개로 보조 메모리 장치(420)가 포함되므로 비휘발성 메모리 장치(400<1:K>)내부에 데이터 저장부(260)가 포함될 필요가 없다.
즉, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 시스템에는 비휘발성 메모리 장치(400<1:K>)는, 도 2에 도시된 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 구성 중 셀 어레이(200)와, 선택부(220), 및 동작제어부(240)는 동일하게 구비하지만, 데이터 저장부(260)는 구비하지 않고, 대신 백업 데이터(BU_DATA1~K<1:M>)를 비휘발성 메모리 장치(400<1:K>) 외부로 출력해주어 보조 메모리 장치(420)에 백업 데이터(BU_DATA1~K<1:M>)를 저장하는 형태가 될 것이다.
따라서, 도 4에 도시된 보조 메모리 장치(420)는, 소거 대상 워드라인(SEL_WL)에 인접한 설정된 개수의 워드라인(SEL_WL-1, SEL_WL+1)에 대응하는 각 페이지(SEL_PGO+1, SEL_PGE+1, SEL_PGO-1, SEL_PGE-1)의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터를 포함하는 구성이 될 것이다.
또한, 보조 메모리 장치(420)는, 빠른 데이터 입/출력 속도를 갖는 휘발성 메모리 장치를 포함하는 형태가 될 수도 있다.
그리고, 도 4에 도시된 비휘발성 메모리 장치(400<1:K>)는, 본 발명의 제1 및 제2 실시예에 따른 비휘발성 메모리 장치와 마찬가지로 페이지 단위 소거 동작뿐만 아니라 블록 단위의 소거 동작도 지원한다. 즉, 블록 소거 커맨드(BG_ERASE)에 응답하여 소거 대상 블록(SEL_BL)의 데이터 중 소거 대상 페이지(SEL_PG)를 제외한 나머지 페이지의 데이터를 백업 데이터(BU_DATA1~K<1:M>)로서 출력한 뒤, 소거 대상 블록(SEL_BL)의 소거 동작을 수행하고, 갱신 데이터(NEW_DATA1~K<1:M>) 및 백업 데이터(BU_DATA1~K<1:M>)를 소거 대상 블록(SEL_BL)에 다시 프로그램하게 된다.
또한, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 장치(400<1:K>)는 그 개수가 'K'개인 것을 알 수 있는데, 이는, 비휘발성 메모리 시스템에는 다수의 비휘발성 메모리 장치(400<1:K>)가 포함되어 병렬적으로 동작할 수 있다는 것을 예시하기 위한 것일 뿐, 각 비휘발성 메모리 장치(400<1:K>)의 동작은 본 발명의 제1 및 제2 실시예에 따른 비휘발성 메모리 장치와 동일하다.
또한, 도 4에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 시스템에는 비휘발성 메모리 장치(400<1:K>)와 보조 메모리 장치(420) 사이에 비휘발성 메모리 컨트롤러(430)가 더 구비된다. 구체적으로, 비휘발성 메모리 컨트롤러(430)는 CPU로부터 제어를 받을 수 있으며, 각각의 비휘발성 메모리 장치(400<1:K>)에 명령신호들 - 페이지 소거 커맨드(PG_ERASE), 블록 소거 커맨드(BG_ERASE) 등을 의미함 - 을 제공하여 각각의 비휘발성 메모리 장치(400<1:K>)의 동작을 제어하고, 외부에서 입력되는 갱신 데이터(NEW_DATA1~K<1:M>)를 각각의 비휘발성 메모리 장치(400<1:K>)로 전달하며, 각각의 비휘발성 메모리 장치(400<1:K>)로부터 출력되는 백업 데이터(BU_DATA1~K<1:M>)를 보조 메모리 장치(420)에 저장해주는 등의 동작을 수행하게 되며, 그 상세한 동작이나 구성은 이미 공지된 사항이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 전술한 본 발명은 비휘발성 메모리 장치에서 소거 동작이 블록 단위뿐만 아니라 페이지 단위로도 발생할 수 있도록 함으로써 비휘발성 메모리 장치를 사용 확장성을 크게 증대시킬 수 있다.
또한, 비휘발성 메모리 장치에서 페이지 단위로 소거 동작이 발생할 때, 소거 대상 페이지와 인접한 페이지를 별도의 저장 공간에 저장하였다가 나중에 다시 프로그램하는 방식을 사용함으로써, 소거 대상 페이지와 인접한 페이지에 간섭(interference) 현상이 발생하는 것을 방지할 수 있으며, 이를 통해, 비휘발성 메모리 장치의 성능을 크게 개선시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
100, 200 : 셀 어레이 120, 220 : 선택부
140, 240 : 동작제어부 160, 260 : 데이터 저장부
122, 222 : 페이지 선택 회로 124, 224 : 블록 선택 회로
126, 226 : 블록 전압 선택회로 142, 242 : 바이어스 전압 제공부
144, 244 : 페이지 버퍼 400 : 비휘발성 메모리 장치
420 : 보조 메모리 장치 430 : 비휘발성 메모리 컨트롤러

Claims (25)

  1. 다수의 페이지를 포함하는 셀 어레이;
    페이지 선택 어드레스에 따라 다수의 페이지 중 어느 하나의 페이지를 선택하기 위한 선택부;
    페이지 소거 커맨드에 따라 상기 선택부에서 선택된 페이지에 인접한 설정된 개수의 페이지의 데이터를 리드하여 백업 데이터로서 출력한 뒤, 상기 선택된 페이지의 데이터를 소거하고, 갱신 데이터 및 상기 백업 데이터를 상기 선택된 페이지 및 상기 선택된 페이지에 인접한 설정된 개수의 페이지에 다시 프로그램하는 동작제어부; 및
    상기 백업 데이터를 저장하기 위한 데이터 저장부
    를 구비하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 동작제어부는,
    상기 페이지 소거 커맨드에 응답하여 상기 선택된 페이지에 대응하는 워드라인에 소거 바이어스 전압 및 프로그램 바이어스 전압을 순차적으로 인가하고, 상기 선택된 페이지에 인접한 설정된 개수의 페이지에 대응하는 설정된 개수의 워드라인에 리드 바이어스 전압과 상기 프로그램 바이어스 전압을 순차적으로 인가하는 바이어스 전압 제공부; 및
    상기 선택된 페이지에 인접한 설정된 개수의 페이지에 상기 리드 바이어스 전압이 제공되는 구간에서 페이지 단위로 리드하여 상기 백업 데이터로서 출력하고, 상기 선택된 페이지 및 상기 선택된 페이지에 인접한 설정된 개수의 페이지에 상기 프로그램 바이어스 전압이 제공되는 구간에서 상기 갱신 데이터 및 상기 백업 데이터를 페이지 단위로 입력받아 프로그램하는 페이지 버퍼링부
    를 구비하는 비휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 바이어스 전압 제공부는,
    상기 선택된 페이지에 인접한 설정된 개수의 페이지에 대응하는 설정된 개수의 워드라인에 각각 상기 리드 바이어스 전압을 서로 겹치지 않는 시점에서 인가한 뒤,
    상기 선택된 페이지에 대응하는 워드라인에 상기 소거 바이어스 전압을 인가하고,
    상기 선택된 페이지에 대응하는 워드라인 및 상기 선택된 페이지에 인접한 설정된 개수의 페이지에 대응하는 설정된 개수의 워드라인에 각각 상기 프로그램 바이어스 전압을 서로 겹치지 않는 시점에서 인가하는 비휘발성 메모리 장치.
  4. 제3항에 있어서,
    상기 페이지 버퍼링부는,
    상기 선택된 페이지에 인접한 설정된 개수의 페이지에 대응하는 설정된 개수의 워드라인에 상기 리드 바이어스 전압이 제공될 때마다 각 페이지에 저장된 데이터들을 페이지 단위로 리드하여 상기 백업 데이터로서 출력하고,
    상기 선택된 페이지에 대응하는 워드라인 및 상기 선택된 페이지에 인접한 설정된 개수의 페이지에 대응하는 설정된 개수의 워드라인에 상기 프로그램 바이어스 전압의 제공될 때마다 상기 갱신 데이터 및 상기 백업 데이터를 페이지 단위로 입력받아 각 페이지에 프로그램하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 다수의 페이지 중 스트링으로 분리되는 예정된 개수의 페이지를 하나의 셀 블록으로 구분함으로써, 상기 셀 어레이에 다수의 셀 블록이 포함되도록 하는 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제5항에 있어서,
    상기 선택부는,
    블록 선택 어드레스에 따라 상기 다수의 셀 블록 중 어느 하나의 셀 블록을 선택함으로써, 선택된 셀 블록에 포함된 예정된 개수의 페이지를 동시에 선택하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 동작제어부는,
    블록 소거 커맨드에 따라 상기 선택된 셀 블록에 포함된 예정된 개수의 페이지 중 상기 선택된 페이지를 제외한 나머지 페이지의 데이터를 리드하여 상기 백업 데이터로서 출력한 뒤, 상기 선택된 셀 블록에 포함된 예정된 개수의 페이지를 동시에 소거하고, 상기 갱신 데이터 및 상기 백업 데이터 상기 선택된 셀 블록에 포함된 예정된 개수의 페이지에 다시 프로그램하는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 데이터 저장부는,
    상기 선택된 페이지에 인접한 설정된 개수의 페이지의 데이터 또는 상기 선택된 셀 블록에 포함된 예정된 개수의 페이지 중 상기 선택된 페이지를 제외한 나머지 페이지의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제1항에 있어서,
    상기 갱신 데이터는,
    상기 선택된 페이지에 새롭게 프로그램되기 위해 외부에서 페이지 단위로 입력되는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 설정된 개수의 페이지를 구성하는 워드라인과, 다수의 상기 워드라인을 포함하는 셀 어레이;
    상기 다수의 워드라인 중 페이지 선택 어드레스에 따라 선택된 페이지가 속한 워드라인을 선택하기 위한 선택부;
    페이지 소거 커맨드에 따라 상기 선택된 워드라인에 인접한 설정된 개수의 워드라인의 데이터를 리드하여 백업 데이터로서 출력한 뒤, 상기 선택된 워드라인의 데이터를 소거하고, 갱신 데이터 및 상기 백업 데이터를 상기 선택된 워드라인 및 상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 다시 프로그램하는 동작제어부; 및
    상기 백업 데이터를 저장하기 위한 데이터 저장부
    를 구비하는 비휘발성 메모리 장치.
  11. 제10항에 있어서,
    상기 동작제어부는,
    상기 페이지 소거 커맨드에 응답하여 상기 선택된 워드라인에 소거 바이어스 전압 및 프로그램 바이어스 전압을 순차적으로 인가하고, 상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 리드 바이어스 전압과 상기 프로그램 바이어스 전압을 순차적으로 인가하는 바이어스 전압 제공부; 및
    상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 각각 포함된 설정된 개수의 페이지에 상기 리드 바이어스 전압이 제공되는 구간에서 페이지 단위로 리드하여 상기 백업 데이터로서 출력하고, 상기 선택된 워드라인 및 상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 각각 포함된 설정된 개수의 페이지에 상기 프로그램 바이어스 전압이 제공되는 구간에서 상기 갱신 데이터 및 상기 백업 데이터를 페이지 단위로 입력받아 프로그램하는 페이지 버퍼링부
    를 구비하는 비휘발성 메모리 장치.
  12. 제11항에 있어서,
    상기 바이어스 전압 제공부는,
    상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 각각 상기 리드 바이어스 전압을 서로 겹치지 않는 시점에서 인가한 뒤,
    상기 선택된 워드라인에 상기 소거 바이어스 전압을 인가하고,
    상기 선택된 워드라인 및 상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 각각 상기 프로그램 바이어스 전압을 서로 겹치지 않는 시점에서 인가하는 비휘발성 메모리 장치.
  13. 제12항에 있어서,
    상기 페이지 버퍼링부는,
    상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 상기 리드 바이어스 전압이 제공될 때마다 각 워드라인에 포함된 설정된 개수의 페이지에 저장된 데이터들을 페이지 단위로 리드하여 상기 백업 데이터로서 출력하고,
    상기 선택된 워드라인 및 상기 선택된 워드라인에 인접한 설정된 개수의 워드라인에 상기 프로그램 바이어스 전압의 제공될 때마다 상기 갱신 데이터 및 상기 백업 데이터를 페이지 단위로 입력받아 각 워드라인에 포함된 설정된 개수의 페이지에 프로그램하는 것을 특징으로 하는 비휘발성 메모리 장치.
  14. 제10항에 있어서,
    상기 다수의 워드라인 중 스트링으로 분리되는 예정된 개수의 워드라인을 하나의 셀 블록으로 구분함으로써, 상기 셀 어레이에 다수의 셀 블록이 포함되는 것을 특징으로 하는 비휘발성 메모리 장치.
  15. 제14항에 있어서,
    상기 선택부는,
    블록 선택 어드레스에 따라 상기 다수의 셀 블록 중 어느 하나의 셀 블록을 선택함으로써, 선택된 셀 블록에 포함된 예정된 개수의 워드라인을 동시에 선택하는 것을 특징으로 하는 비휘발성 메모리 장치.
  16. 제15항에 있어서,
    상기 동작제어부는,
    블록 소거 커맨드에 따라 상기 선택된 셀 블록에 포함된 예정된 개수의 워드라인 중 상기 선택된 워드라인을 제외한 나머지 워드라인의 데이터를 리드하여 상기 백업 데이터로서 출력한 뒤, 상기 선택된 셀 블록에 포함된 예정된 개수의 워드라인을 동시에 소거하고, 상기 갱신 데이터 및 상기 백업 데이터를 상기 선택된 셀 블록에 포함된 예정된 개수의 워드라인에 다시 프로그램하는 것을 특징으로 하는 비휘발성 메모리 장치.
  17. 제16항에 있어서,
    상기 데이터 저장부는,
    상기 선택된 워드라인에 인접한 설정된 개수의 워드라인의 데이터 또는 상기 선택된 셀 블록에 포함된 예정된 개수의 워드라인 중 상기 선택된 워드라인을 제외한 나머지 워드라인의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  18. 제10항에 있어서,
    상기 갱신 데이터는,
    상기 선택된 워드라인에 새롭게 프로그램되기 위해 외부에서 페이지 단위로 입력되는 것을 특징으로 하는 비휘발성 메모리 장치.
  19. 페이지 단위로 소거 동작을 지원하며, 페이지 소거 커맨드에 응답하여 소거 대상 페이지에 인접한 설정된 개수의 페이지의 데이터를 백업 데이터로서 출력한 뒤, 상기 소거 대상 페이지의 소거 동작을 수행하고, 갱신 데이터 및 상기 백업 데이터를 상기 소거 대상 페이지 및 상기 소거 대상 페이지에 인접한 설정된 개수의 페이지에 다시 프로그램하는 비휘발성 메모리 장치; 및
    상기 백업 데이터를 저장하기 위한 보조 메모리 장치
    를 구비하는 비휘발성 메모리 시스템.
  20. 제19항에 있어서,
    상기 비휘발성 메모리 장치는,
    다수의 페이지를 포함하는 셀 어레이;
    페이지 선택 어드레스에 따라 다수의 페이지 중 어느 하나의 페이지를 상기 소거 대상 페이지로서 선택하기 위한 선택부;
    페이지 소거 커맨드에 응답하여 상기 소거 대상 페이지에 대응하는 워드라인에 소거 바이어스 전압 및 프로그램 바이어스 전압을 순차적으로 인가하고, 상기 소거 대상 페이지에 인접한 설정된 개수의 페이지에 대응하는 설정된 개수의 워드라인에 리드 바이어스 전압과 상기 프로그램 바이어스 전압을 순차적으로 인가하는 바이어스 전압 제공부; 및
    상기 소거 대상 페이지에 인접한 설정된 개수의 페이지에 상기 리드 바이어스 전압이 제공되는 구간에서 페이지 단위로 리드하여 상기 백업 데이터로서 출력하고, 상기 소거 대상 페이지 및 상기 소거 대상 페이지에 인접한 설정된 개수의 페이지에 상기 프로그램 바이어스 전압이 제공되는 구간에서 상기 갱신 데이터 및 상기 백업 데이터를 페이지 단위로 입력받아 프로그램하는 페이지 버퍼링부를 구비하는 비휘발성 메모리 시스템.
  21. 제20항에 있어서,
    상기 보조 메모리 장치는,
    상기 소거 대상 페이지에 인접한 설정된 개수의 페이지의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터를 포함하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  22. 제19항에 있어서,
    상기 비휘발성 메모리 장치는,
    워드라인을 공유하는 다수의 셀이 설정된 개수의 페이지를 구성하며, 다수의 워드라인을 포함하는 셀 어레이;
    상기 다수의 워드라인 중 페이지 선택 어드레스에 따라 선택된 상기 소거 대상 페이지가 속한 워드라인을 소거 대상 워드라인으로서 선택하기 위한 선택부;
    페이지 소거 커맨드에 응답하여 상기 소거 대상 워드라인에 소거 바이어스 전압 및 프로그램 바이어스 전압을 순차적으로 인가하고, 상기 소거 대상 워드라인에 인접한 설정된 개수의 워드라인에 리드 바이어스 전압과 상기 프로그램 바이어스 전압을 순차적으로 인가하는 바이어스 전압 제공부; 및
    상기 소거 대상 워드라인에 인접한 설정된 개수의 워드라인에 상기 리드 바이어스 전압이 제공되는 구간에서 페이지 단위로 리드하여 상기 백업 데이터로서 출력하고, 상기 소거 대상 워드라인 및 상기 소거 대상 워드라인에 인접한 설정된 개수의 워드라인에 상기 프로그램 바이어스 전압이 제공되는 구간에서 상기 갱신 데이터 및 상기 백업 데이터를 페이지 단위로 입력받아 프로그램하는 페이지 버퍼링부를 구비하는 비휘발성 메모리 시스템.
  23. 제22항에 있어서,
    상기 보조 메모리 장치는,
    상기 소거 대상 워드라인에 인접한 설정된 개수의 워드라인의 데이터를 페이지 단위로 각각 저장할 수 있는 다수의 레지스터를 포함하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  24. 제19항에 있어서,
    상기 비휘발성 메모리 장치는,
    블록 단위의 소거 동작을 지원하며, 블록 소거 커맨드에 응답하여 소거 대상 블록의 데이터 중 상기 소거 대상 페이지의 데이터를 제외한 나머지 데이터를 상기 백업 데이터로서 출력한 뒤, 상기 소거 대상 블록의 소거 동작을 수행하고, 상기 갱신 데이터 및 상기 백업 데이터를 상기 소거 대상 블록에 다시 프로그램하는 것을 특징으로 하는 비휘발성 메모리 시스템.
  25. 제19항에 있어서,
    상기 소거 대상 페이지에 새롭게 프로그램되기 위해 컨트롤러를 통해 상기 비휘발성 메모리 장치에 페이지 단위로 입력되는 것을 특징으로 하는 비휘발성 메모리 시스템.
KR1020120092290A 2012-08-23 2012-08-23 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템 KR20140026758A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120092290A KR20140026758A (ko) 2012-08-23 2012-08-23 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
US13/799,328 US8842474B2 (en) 2012-08-23 2013-03-13 Nonvolatile memory device and nonvolatile memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120092290A KR20140026758A (ko) 2012-08-23 2012-08-23 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20140026758A true KR20140026758A (ko) 2014-03-06

Family

ID=50147893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120092290A KR20140026758A (ko) 2012-08-23 2012-08-23 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템

Country Status (2)

Country Link
US (1) US8842474B2 (ko)
KR (1) KR20140026758A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131449A (ko) * 2014-05-14 2015-11-25 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3006804A1 (fr) * 2013-06-05 2014-12-12 St Microelectronics Rousset Procede d’effacement par bloc d’une memoire de type eeprom effacable par page
KR102301772B1 (ko) 2015-03-09 2021-09-16 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
US10936199B2 (en) * 2018-07-17 2021-03-02 Silicon Motion, Inc. Flash controllers, methods, and corresponding storage devices capable of rapidly/fast generating or updating contents of valid page count table

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055941A (ko) 1996-12-28 1998-09-25 김영환 플래쉬 메모리 소자의 소거 방법
KR100705221B1 (ko) 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US7978520B2 (en) * 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
KR20100076738A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 데이터 소거 방법
KR101559843B1 (ko) 2009-03-25 2015-10-15 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
WO2011094454A2 (en) * 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131449A (ko) * 2014-05-14 2015-11-25 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법

Also Published As

Publication number Publication date
US8842474B2 (en) 2014-09-23
US20140056073A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
KR101577721B1 (ko) 메모리 시스템 및 그것의 리프레쉬 방법
KR100806119B1 (ko) 플래시 메모리 장치 및 플래시 메모리 장치의 멀티-페이지프로그램 방법
US11262939B2 (en) Memory system, memory controller, and operation method
US20150228332A1 (en) Method for writing data into flash memory and associated memory device and flash memory
US20170115933A1 (en) Data storage device and data maintenance method thereof
KR20190043863A (ko) 메모리 시스템 및 그것의 동작 방법
US20210248032A1 (en) Memory system, memory controller, and method for operating memory system
KR20140026758A (ko) 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
CN113010459A (zh) 存储器系统、存储器控制器以及操作存储器系统的方法
CN105097033A (zh) 非易失性半导体存储装置与写入方法
US11474740B2 (en) Memory system and memory controller
US11544002B2 (en) Memory system, memory controller and operating method thereof
US9361983B2 (en) Semiconductor device and method of refresh thereof
US9099186B2 (en) Method for writing in an EEPROM-type memory including a memory cell refresh
US20140040538A1 (en) Method of writing data, memory, and system for writing data in memory
US20160133326A1 (en) Apparatuses and methods for non-volatile memory programming schemes
US11474726B2 (en) Memory system, memory controller, and operation method thereof
US11237767B2 (en) Memory system, memory controller and method for operating memory controller
US11182108B2 (en) Memory system, memory controller, and operation method
US10446258B2 (en) Methods and apparatus for providing redundancy in memory
US11544204B2 (en) Memory system, memory controller and method for operating memory controller
KR20110001058A (ko) 불휘발성 메모리 소자의 동작 방법
JP2011198409A (ja) 不揮発性メモリ
US20240143192A1 (en) Memory system and operating method thereof
US11709610B2 (en) Memory system, memory controller and operating method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid