KR101589349B1 - 스위칭 소자를 이용하는 부트스트랩 회로 및 이의 동작방법 - Google Patents

Abstract

부트스트랩 회로 및 이의 동작 방법이 개시된다. 부트스트랩 회로는 스위칭 동작에 따른 입력신호의 전달을 위해 LDMOS로 구성된 스위칭 트랜지스터를 가지며, 스위칭 트랜지스터는 제어신호에 의해 온/오프되거나 플로팅된다. 스위칭 트랜지스터의 동작을 제어하기 위해 스위칭 제어부가 구비되며, 출력 구동부는 입력신호를 저장하고, 풀 업 트랜지스터 또는 풀 다운 트랜지스터의 온/오프 동작을 통해 양의 전원전압 또는 로우레벨의 접지 전압을 출력신호로 형성한다.

Description

스위칭 소자를 이용하는 부트스트랩 회로 및 이의 동작방법{Bootstrap Circuitry of using Switching Device and Operating Method of using the same}

본 발명은 부트스트랩 회로에 관한 것으로, 더욱 상세하게는 고전압 구동이 가능한 부트스트랩 회로 및 이의 동작방법에 관한 것이다.

부트스트랩 회로는 인가되는 전압을 커패시터에 저장하는 동작 등의 반복을 통해 레벨이 상승된 전압을 형성하는 회로이다. 부트스트랩 동작을 수행하는 회로는 인가되는 전압에 비해 높은 레벨을 가진 전압을 사용하고자 하는 경우에 사용된다. 대표적으로는 반도체 회로 등에서 외부에서 인가되는 전원전압을 회로의 내부에서 승압하고자 할 때 사용된다.

또한, 각종 가전제품에서는 외부로부터 인가되는 전원전압을 전파 정류 또는 반파 정류를 수행하고, 직류 성분의 전원전압으로 변환하여 사용하는 경향을 가진다. 따라서, 직류 성분으로 변환된 전압은 가전제품의 내부 회로를 동작하는데 사용된다. 다만, 가전제품의 사양 및 요구조건에 따라 내부회로를 구동하는 직류 성분의 전압은 절환될 수 있다. 즉, 기 설정된 상태에 따라 직류 성분의 전압은 매우 낮은 레벨로 설정되거나 정상동작을 위한 고전압 상태를 유지할 수 있다. 이를 위해 부트스트랩 회로가 사용된다.

부트스트랩 회로에서는 입력신호의 전송을 위해 LDMOS(Laterally Duffused Metal Oxide Semiconductor)가 사용된다. 다만, LDMOS에서는 출력단으로부터 발생되는 역방향 바이어스에 의한 오동작을 방지하기 위해 입력단과 LDMOS 사이에 다이오드가 배치되는 경향이 있다. 이는 입력신호가 출력단에 전송될 때, 불필요한 전압의 강하를 유발한다.

이를 방지하기 위해 LDMOS 소자의 일측단에 다이오드를 직렬로 배치하여 일정한 레벨의 전압을 강제로 셋팅하는 방법이 있다. 미국등록특허 제5883547호에서는 LDMOS를 이용한 부트스트랩 커패시터의 충전회로가 개시된다.

상기 특허에서는 LDMOS의 소스 단자와 접지 사이에 다수개의 다이오드들을 직렬로 접속하여 LDMOS의 소스 단자에 일정한 바이어스를 설정하고 있다. 이를 통해 출력단에 일정한 바이어스를 셋팅할 수 있도록 한다.

상기 기술들은 LDMOS를 사용하고, 출력단에서 나타나는 고전압에 의한 역방향 전류를 차단하기 위해 다수의 다이오드를 직렬로 배치하거나, 출력단에 소정 레벨 범위의 전압을 인가하기 위해 다수의 다이오드들이 접지 사이에 배치되는 구성을 가진다.

특히, 역방향 전류의 차단을 위해 입력단과 LDMOS 사이에 다이오드들을 개입시키는 경우, 출력단에 대한 전압강하를 유발하며, 동작을 위해 다이오드에서의 전압강하를 보상토록 입력신호이 레벨을 추가적으로 상승시켜야 한다. 이외에 다수의 다이오드들의 형성은 반도체 제조공정 상의 부담으로 작용하며, 원가 상승의 일요인이 된다.

상술한 문제점을 해결하기 위해 본 발명이 이루고자 하는 제1 기술적 과제는 높은 레벨의 전원전압을 직접 사용할 수 있으며, 외부 부품의 채용이 최소화되는 부트스트랩 회로를 제공하는데 있다.

또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제에 따른 부트스트랩 회로의 동작 방법을 제공하는데 있다.

상기 제1 과제를 달성하기 위한 본 발명은, 입력신호를 수신하고, 상기 입력신호를 전달하기 위한 스위칭 트랜지스터를 가지는 스위칭부; 제어신호에 따라 상기 스위칭부의 온/오프 동작을 제어하고, 저장된 상기 입력신호에 대한 부트스트랩 동작을 통해 상기 스위칭부의 턴온 동작을 수행하는 스위칭 제어부; 및 상기 입력신호를 저장하고, 양의 전원전압을 출력신호로 형성하거나, 로우레벨의 전압을 출력신호로 형성하기 위한 출력 구동부를 포함하는 부트스트랩 회로를 제공한다.

또한, 상기 제2 과제를 달성하기 위한 본 발명은, 입력신호를 수신하고, 상기 입력신호를 전달하기 위한 스위칭 트랜지스터를 가지는 스위칭부, 제어신호에 따라 상기 스위칭부의 온/오프 동작을 제어하고, 저장된 상기 입력신호에 대한 부트스트랩 동작을 통해 상기 스위칭부의 턴온 동작을 수행하는 스위칭 제어부, 및 상기 입력신호를 저장하고, 양의 전원전압을 출력신호로 형성하거나, 로우레벨의 전압을 출력신호로 형성하기 위한 출력 구동부를 포함하는 부트스트랩 회로의 동작 방법에 있어서, 상기 제어신호를 하이레벨로 설정하고, 상기 스위칭 트랜지스터의 게이트 단자를 플로팅시켜, 상기 스위칭 트랜지스터의 바디 다이오드를 통해 상기 입력신호를 출력 구동부에 저장하는 프리차징 동작을 수행하는 단계; 상기 스위칭 트랜지스터를 오프시키고, 상기 양의 전원전압을 상기 출력신호로 형성하는 전원 공급 동작을 수행하는 단계; 및 상기 전원 공급 단계 이후에, 상기 스위칭 트랜지스터를 턴온시키고, 상기 입력신호를 상기 출력 구동부에 전달하고, 상기 출력 구동부는 로우레벨의 전압을 출력신호로 형성하는 전원 차단 동작을 수행하는 단계를 포함하는 부트스트랩 회로의 동작 방법을 제공한다.

상술한 본 발명에 따르면, 부트스트랩 동작에 의해 높은 레벨의 역방향 바이어스에 따른 오동작을 방지하기 위한 별도의 다이오드 구성은 요구되지 않는다. 또한, 역방향 다이오드의 구비가 생략됨에 따라 부트스트랩 회로의 구성은 간단해지며, 칩 제조공정에서의 제조원가는 절감된다. 또한, 프리차징, 전원공급 및 전원차단 동작의 수행을 통해 양의 전원전압을 출력단자에 선택적으로 원활히 공급할 수 있으며, 입력신호를 통한 부트스트랩 동작이 수행될 수 있다.

도 1은 본 발명의 바람직한 실시예에 따른 부트스트랩 회로를 도시한 회로도이다.
도 2 내지 도 4는 본 발명이 바람직한 실시예에 따라 상기 도 1의 부트스트랩 회로의 동작을 설명하기 위한 회로도들이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

실시예

도 1은 본 발명의 바람직한 실시예에 따른 부트스트랩 회로를 도시한 회로도이다.

도 1을 참조하면, 본 실시예의 부트스트랩 회로는 스위칭부(100), 스위칭 제어부(200) 및 출력 구동부(300)를 가진다.

스위칭부(100)는 스위칭 트랜지스터 QLD를 가지고, 온/오프 동작을 통해 입력신호 Vin을 출력 구동부(300)에 전달할 수 있다. 상기 스위칭부(100)를 구성하는 스위칭 트랜지스터 QLD는 높은 내압 전압을 가지는 LDMOS임이 바람직하다. 따라서, 입력신호 Vin이 높은 레벨의 값을 가지더라도 스위칭부(100)는 소자의 손상없이 온/오프 동작을 수행할 수 있다.

스위칭 제어부(200)는 제어신호 CON을 수신하고, 제어신호 CON의 양상에 따라 스위칭부(100)의 동작을 제어한다. 예컨대, 제어신호 CON이 하이레벨인 경우, 스위칭부(100)는 입력신호 Vin을 상기 출력 구동부(300)에 전달한다. 상기 동작을 위해 스위칭 제어부(200)는 스위칭 제어 트랜지스터 QP, 게이트 제어 트랜지스터 QN 및 프리차징 커패시터 Cch를 가진다. 또한, 제어신호 CON의 구동을 위한 제어 드라이버(210)가 추가될 수 있다. 상기 제어 드라이버(210)의 양의 전원은 입력신호 Vin이 되며, 음의 전원은 접지에 연결된다. 따라서, 제어 드라이버(210)는 입력신호 Vin 및 접지 사이에서 구동될 수 있다.

스위칭 제어 트랜지스터 QP는 입력신호 Vin과 제1 노드 N1 사이에 연결된다. 또한, 스위칭 제어 트랜지스터 QP의 게이트 단자는 제2 노드 N2에 연결된다. 게이트 제어 트랜지스터 QN은 제2 노드 N2 및 접지 사이에 연결되고, 게이트 제어 트랜지스터 QN의 게이트 단자에는 반전된 제어신호 /CON이 인가된다. 또한, 제1 노드 N1과 제2 노드 N2 사이에는 저항 R이 연결된다. 또한, 프리차징 커패시터 Cch는 제어 드라이버(210)와 제1 노드 N1 사이에 연결되고, 스위칭 트랜지스터 QLD의 게이트 단자는 제1 노드 N1에 연결된다. 따라서, 제1 노드 N1에는 스위칭 트랜지스터 QLD의 게이트, 스위칭 제어 트랜지스터 QP의 소스, 저항 R 및 프리차징 커패시터 Cch가 연결된다.

출력 구동부(300)는 전압 구동부(310) 및 부트 커패시터 Cbt를 가진다. 전압 구동부(310)는 풀 업 신호 PUP 또는 풀 다운 신호 PDN을 수신하여 양의 전원전압 VDD 또는 접지 레벨을 출력단에 인가한다. 또한, 부트 커패시터 Cbt는 입력신호 Vin의 차이를 저장하고, 부트스트랩 동작을 수행한다.

상기 출력 구동부(300)는 풀 업 트랜지스터 MH 및 풀 다운 트랜지스터 ML을 가진다. 풀 업 트랜지스터 MH는 양의 전원전압 VDD와 출력단에 연결되고, 풀 다운 트랜지스터 ML은 출력단과 접지 사이에 연결된다. 또한, 상기 풀 업 트랜지스터 MH의 게이트 단자에는 풀 업 신호 PUP가 인가되고, 상기 풀 다운 트랜지스터 ML의 게이트 단자에는 풀 다운 신호 PDN이 인가된다. 실시의 형태에 따라 풀 업 신호 PUP는 풀 업 드라이버(311)를 통해 풀 업 트랜지스터 MH를 구동할 수 있으며, 풀 다운 신호 PDN은 풀 다운 드라이버(312)를 통해 풀 다운 트랜지스터 ML을 구동할 수 있다.

상기 풀 업 드라이버(311)의 양의 전원단자는 스위칭 트랜지스터 QLD의 드레인 단자에 연결되고, 음의 전원단자는 출력신호 Vout에 연결된다. 또한, 풀 다운 드라이버(312)는 양의 전원단자는 풀 다운 트랜지스터 ML을 턴온시키기에 적합한 레벨을 가진 전원에 연결되고, 음의 전원단자는 접지에 연결될 수 있다.

도 2 내지 도 4는 본 발명이 바람직한 실시예에 따라 상기 도 1의 부트스트랩 회로의 동작을 설명하기 위한 회로도들이다.

상기 도 2 내지 도 4에서 실선은 입력신호 Vin, 제어신호 CON, 풀 업 신호 PUP 및 풀 다운 신호 PDN에 따라 회로가 작동하는 것을 도시하며, 점선은 각각의 소자들이 오프 상태이거나 플로팅 상태임을 나타낸다.

먼저, 도 2를 참조하면, 부트 커패시터 Cbt에 대한 프리차징 동작이 수행된다.

프리차징 동작의 개시 시점에서 제어신호 CON은 하이 레벨을 가지고, 풀 다운 트랜지스터 ML은 턴온된다. 따라서, 출력단에 연결된 출력신호 Vout은 접지레벨을 가진다.

또한, 반전된 제어신호 /CON은 로우 레벨을 가지므로 게이트 제어 트랜지스터 QN은 오프된다. 따라서, 스위칭 제어 트랜지스터 QP의 게이트 단자인 제2 노드 N2에는 바이어스가 인가되지 않는 플로팅 상태가 된다. 따라서, 스위칭 제어 트랜지스터 QP는 오프 상태가 된다. 또한, 스위칭 트랜지스터 QLD도 오프 상태가 된다. 다만, LDMOS의 구성을 가지는 스위칭 트랜지스터 QLD에는 소스 단자로부터 드레인 단자의 방향으로 형성된 바디 다이오드 D에 의해 입력 신호 Vin이 전달된다. 따라서, 부트 커패시터 Cbt의 일측 단에는 입력 신호 Vin이 인가된다.

또한, 풀 다운 트랜지스터 ML의 게이트 단자에 인가되는 풀 다운 신호 PDN에 의해 풀 다운 트랜지스터 ML은 턴온되고, 풀 업 트랜지스터 MH의 게이트 단자에 인가되는 풀 업 신호 PUP에 의해 풀 업 트랜지스터 MH는 오프된다. 따라서, 임피던스 Z와 부트 커패시터 Cbt가 연결된 출력단에는 접지 레벨이 나타난다. 따라서, 부트 커패시터 Cbt는 입력신호 Vin을 저장하고, 출력신호 Vout은 접지 레벨로 설정된다.

따라서, 프리차징 동작에서는 부트 커패시터의 양단의 전압차를 입력신호 Vin으로 설정하는 동작이 수행된다.

도 3을 참조하면, 프리차지 동작이 완료되고, 전원 공급 동작이 수행된다.

전원 공급 동작이 개시되는 시점에서 제어신호 CON은 로우 레벨로 설정되고, 풀 다운 신호 PDN은 풀 다운 트랜지스터 ML을 오프시키고, 풀 업 신호 PUP는 풀 업 트랜지스터 MH를 턴온시킨다.

제어신호 CON가 로우 레벨을 가지면 반전된 제어신호 /CON는 하이 레벨을 가진다. 따라서, 게이트 제어 트랜지스터 QN은 턴온되고, 스위칭 제어 트랜지스터 QP의 게이트 단자인 제2 노드 N2에는 로우 레벨이 인가된다. 따라서, 스위칭 제어 트랜지스터 QP는 턴온되고, 프리차징 커패시터 Cch의 일측단인 제1 노드 N1에는 입력신호 Vin이 인가된다. 프리차징 커패시터 Cch에 인가되는 입력신호 Vin은 턴온된 스위칭 제어 트랜지스터 QP에 기인한다. 따라서, 스위칭 트랜지스터 QLD의 게이트 단자에는 입력전압 Vin이 인가된다. 따라서, 스위칭 트랜지스터 QLD의 게이트 소스 사이의 전압차는 문턱 전압 이하가 되므로 스위칭 트랜지스터 QLD는 오프된다.

또한, 턴온된 스위칭 제어 트랜지스터 QP에 의해 프리차징 커패시터 Cch의 제1 노드 N1에는 입력신호 Vin이 인가되고, 로우 레벨을 가지는 제어신호 CON은 제어 드라이버(210)를 거쳐 프리차징 커패시터 Cch의 타측단에 인가된다. 따라서, 프리차징 커패시터 Cch의 양단에는 Vin의 전압차가 저장된다.

또한, 풀 업 신호 PUP에 의해 풀 업 트랜지스터 MH는 턴온되고, 풀 다운 신호 PDN에 의해 풀 다운 트랜지스터 ML은 턴오프된다. 풀 업 트랜지스터 MH가 턴온되는 시점에서 출력신호 Vout은 접지레벨로 설정된 상태이다. 또한, 상기 도 2에서 스위칭 트랜지스터 QLD의 드레인 단자에는 입력신호 Vin이 인가된 상태이다. 따라서, 풀 업 트랜지스터 MH는 턴온 동작을 개시할 수 있다. 풀 업 트랜지스터 MH의 턴온에 의해 출력신호 Vout의 레벨은 양의 전원전압 VDD를 향해 상승한다. 또한, 부트 커패시터 Cbt는 입력신호 Vin의 전압차를 저장하고 있으므로, 스위칭 트랜지스터 QLD의 드레인 단자는 양의 전원전압 VDD에 입력신호 Vin을 합친 레벨을 향해 상승한다.

따라서, 풀 업 트랜지스터 MH의 소스 단자인 출력신호 Vout이 상승하더라도 부트 커패시터 Cbt의 부트스트랩 동작에 의해 풀 업 드라이버(311)의 양의 전원단자의 전압은 출력신호 Vout에 입력신호 Vin이 합쳐진 레벨이 된다. 이는 풀 업 트랜지스터 MH의 게이트 단자의 전압이 출력신호 Vout에 입력신호 Vin이 합져진 레벨이 됨을 의미한다. 따라서, 상기 도 3의 회로에서 부트 커패시터 Cbt의 부트스트랩 동작에 의해 풀 업 트랜지스터 MH는 턴온 상태를 유지한다.

상기 양의 전원전압 VDD가 가지는 레벨은 가정용 전원이 정류된 값으로 DC 300V 이상일 수 있다. 부트 커패시터 Cbt는 Vin을 전압차가 저장되므로 스위칭 트랜지스터 QLD의 드레인 단자에는 양의 전원전압 VDD에 입력신호 Vin이 합해진 레벨이 인가된다. 따라서, 스위칭 트랜지스터 QLD는 높은 전압에서도 견딜 수 있는 LDMOS 등이 사용되어야 한다.

도 4를 참조하면, 전원 공급 동작이 수행된 이후에는 전원 차단 동작이 수행될 수 있다.

전원 차단 동작의 개시는 제어신호 CON을 하이레벨로 인가하고, 풀 다운 트랜지스터 ML의 턴온에 의해 수행될 수 있다.

제어신호 CON이 하이레벨로 설정되면, 반전된 제어신호 /CON은 로우레벨로 설정된다. 로우레벨로 설정된 반전된 제어신호 /CON에 의해 게이트 제어 트랜지스터 QN은 턴오프된다. 또한, 하이레벨의 제어신호 CON에 의해 프리차징 커패시터 Cch의 타측단에는 하이레벨이 인가된다. 따라서, 스위칭 트랜지스터 QLD의 게이트 단자인 제1 노드 N1의 전압 레벨은 부트스트랩된다. 이는 전원 공급 동작에서 프리차징 커패시터 Cch의 양단에 입력신호 Vin이 저장된 현상에 기인한다. 즉, 프리차징 커패시터 Cch의 타측단에 하이레벨의 제어신호 CON이 인가되는 경우, 프리차징 커패시터 Cch의 일측단인 스위칭 트랜지스터 QLD의 게이트 단자인 제1 노드 N1에는 입력신호 Vin에 하이레벨의 제어신호 CON이 합해진 값의 전압이 나타난다. 통상 입력신호 Vin의 레벨은 15V 내지 20V로 설정되고, 제어신호 CON은 0V에서 15V로 스윙하는 특성을 가진다. 따라서, 스위칭 트랜지스터 QLD의 게이트 단자의 전압은 입력신호 Vin에 비해 약 15V 정도의 높은 레벨을 가진다. 따라서, 스위칭 트랜지스터 QLD는 턴온된다.

또한, 스위칭 트랜지스터 QLD의 게이트 단자가 높은 레벨의 전압을 가지더라도 스위칭 제어 트랜지스터 QP는 오프된다. 이는 저항 R을 흐르는 전류 경로가 스위칭 제어 트랜지스터 QP의 게이트 단자 및 오프된 게이트 제어 트랜지스터 QN에 의해 차단됨에 기인한다. 즉, 스위칭 제어 트랜지스터 QP의 소스-드레인 사이의 전압차가 실질적으로 나타나지 않으므로 스위칭 제어 트랜지스터 QP는 오프 상태가 된다.

또한, 풀 다운 트랜지스터 ML은 풀 다운 신호 PDN에 의해 턴온되고, 풀 업 트랜지스터 MH는 풀 업 신호 PUP에 의해 턴오프된다. 따라서, 출력단자에는 로우 레벨이 나타난다. 또한, 턴온된 스위칭 트랜지스터 QLD에 의해 입력신호 Vin은 부트 커패시터 Cbt의 일측단에 인가된다. 따라서, 부트 커패시터 Cbt의 양단에는 프리차징 상태와 동일하게 입력전압 Vin의 저장동작이 지속된다.

상술한 본 발명에서 프리차징 동작에서 스위칭 트랜지스터 QLD의 게이트 단자에는 바이어스가 인가되지 않거나 로우 레벨이 인가되는 상태가 되며, 바디 다이오드 D를 통해 부트 커패시터 Cbt의 일측단에 입력신호 Vin이 인가된다. 또한, 턴온된 풀 다운 트랜지스터 ML을 통해 출력신호 Vout에는 로우 레벨이 인가된다. 따라서, 부트스트랩 회로는 로우 레벨을 출력하고, 부트 커패시터 Cbt는 입력신호 Vin을 저장한다.

또한, 전원 공급 동작에서 프리차징 커패시터 Cch는 입력신호 Vin을 저장하고, 스위칭 트랜지스터 QLD의 게이트 단자에 바이어스를 인가하여 스위칭 트랜지스터 QLD를 오프시킨다. 또한, 턴온된 풀 업 트랜지스터 MH에 의해 양의 전원전압 VDD는 출력신호 Vout에 인가된다. 또한, 오프 상태인 스위칭 트랜지스터 QLD의 드레인 단자에는 프리차징 동작에 의해 저장된 입력신호 Vin의 값에 양의 전원전압 VDD의 레벨이 합해진 고전압이 인가된다.

이후의 전원 차단 동작에서는 스위칭 트랜지스터 QLD는 턴온되고, 풀 다운 트랜지스터 ML도 턴온된다. 따라서, 부트 커패시터 Cbt는 입력신호 Vin을 저장하고, 출력신호 Vout에는 로우 레벨의 전압이 인가된다.

전원 차단 동작이 수행된 이후에는 다시 전원을 인가하기 위한 전원 공급 동작 또는 프리차징 동작이 수행될 수 있다.

상술한 본 발명의 회로 구성과 동작에서 스위칭 트랜지스터 QLD의 턴온동작시 스위칭 트랜지스터 QLD는 트라이오드 영역에서 동작한다. 따라서, 소스-드레인 사이의 전압차는 미미한 수준이 되며, 부트 커패시터 Cbt에 저장되는 전압은 Vin으로 설정된다. 이는 입력신호 Vin의 손실이 최소화된 상태에서 부트스트랩 동작이 수행됨을 의미한다.

또한, 스위칭 트랜지스터에 직렬로 연결된 별도의 다이오드 구성들이 생략되므로 칩 면적의 감소가 이루어질 수 있다.

100 : 스위칭부 200 : 스위칭 제어부
300 : 출력 구동부

Claims (10)

1. 입력신호를 수신하고, 상기 입력신호를 전달하기 위한 스위칭 트랜지스터를 가지는 스위칭부;
   제어신호에 따라 상기 스위칭부의 온/오프 동작을 제어하고, 저장된 상기 입력신호에 대한 부트스트랩 동작을 통해 상기 스위칭부의 턴온 동작을 수행하는 스위칭 제어부; 및
   상기 입력신호를 저장하고, 양의 전원전압을 출력신호로 형성하거나, 로우레벨의 전압을 출력신호로 형성하기 위한 출력 구동부를 포함하고,
   상기 스위칭 제어부는,
   상기 제어신호와 상기 스위칭 트랜지스터의 게이트 단자인 제1 노드 사이에 연결된 프리차징 커패시터;
   상기 제어신호가 반전된 형태를 가지는 반전된 제어신호에 따른 온/오프 동작을 수행하고, 접지와 제2 노드 사이에 연결된 게이트 제어 트랜지스터; 및
   상기 입력신호와 상기 제1 노드 사이에 연결되고, 상기 제2 노드에 인가되는 전압에 따른 온/오프 동작을 수행하기 위한 스위칭 제어 트랜지스터를 포함하는 것을 특징으로 하는 부트스트랩 회로.
2. 삭제
3. 제1항에 있어서, 상기 스위칭 제어부는 상기 제1 노드와 상기 제2 노드 사이에 연결된 저항을 더 포함하는 것을 특징으로 하는 부트스트랩 회로.
4. 제1항에 있어서, 상기 출력 구동부는,
   상기 스위칭 트랜지스터 및 상기 출력신호 사이에 연결되고, 상기 입력신호의 레벨을 저장하기 위한 부트 커패시터; 및
   온/오프 동작을 통해 상기 양의 전원 전압 또는 상기 로우레벨의 전압을 상기 출력신호로 형성하기 위한 전압 구동부를 포함하는 것을 특징으로 하는 부트스트랩 회로.
5. 제4항에 있어서, 상기 전압 구동부는,
   상기 양의 전원전압과 상기 출력신호 사이에 연결되고, 풀 업 신호에 따라 온/오프 동작을 수행하기 위한 풀 업 트랜지스터; 및
   상기 출력신호와 접지 사이에 연결되고, 풀 다운 신호에 따라 온/오프 동작을 수행하기 위한 풀 다운 트랜지스터를 포함하는 것을 특징으로 하는 부트스트랩 회로.
6. 제5항에 있어서, 상기 제어신호가 하이레벨인 경우, 상기 풀 다운 트랜지스터는 턴온되고, 풀 업 트랜지스터는 턴오프되는 것을 특징으로 하는 부트스트랩 회로.
7. 제6항에 있어서, 프리차징 동작이 수행되는 경우, 상기 스위칭 트랜지스터의 게이트 단자는 플로팅되고, 상기 스위칭 트랜지스터에 형성된 바디 다이오드에 의해 상기 입력신호가 상기 부트 커패시터에 저장되는 것을 특징으로 하는 부트스트랩 회로.
8. 제6항에 있어서, 전원 차단 동작이 수행되는 경우, 상기 스위칭 트랜지스터는 턴온되고, 상기 입력신호가 상기 부트 커패시터에 저장되는 것을 특징으로 하는 부트스트랩 회로.
9. 제5항에 있어서, 상기 제어신호가 로우레벨인 경우, 상기 스위칭 트랜지스터는 턴오프되며, 상기 풀 다운 트랜지스터는 턴오프되고, 상기 풀 업 트랜지스터는 턴온되는 것을 특징으로 하는 부트스트랩 회로.
10. 입력신호를 수신하고, 상기 입력신호를 전달하기 위한 스위칭 트랜지스터를 가지는 스위칭부, 제어신호에 따라 상기 스위칭부의 온/오프 동작을 제어하고, 저장된 상기 입력신호에 대한 부트스트랩 동작을 통해 상기 스위칭부의 턴온 동작을 수행하는 스위칭 제어부, 및 상기 입력신호를 저장하고, 양의 전원전압을 출력신호로 형성하거나, 로우레벨의 전압을 출력신호로 형성하기 위한 출력 구동부를 포함하는 부트스트랩 회로의 동작 방법에 있어서,
    상기 제어신호를 하이레벨로 설정하고, 상기 스위칭 트랜지스터의 게이트 단자를 플로팅시켜, 상기 스위칭 트랜지스터의 바디 다이오드를 통해 상기 입력신호를 출력 구동부에 저장하는 프리차징 동작을 수행하는 단계;
    상기 스위칭 트랜지스터를 오프시키고, 상기 양의 전원전압을 상기 출력신호로 형성하는 전원 공급 동작을 수행하는 단계; 및
    상기 전원 공급 단계 이후에, 상기 스위칭 트랜지스터를 턴온시키고, 상기 입력신호를 상기 출력 구동부에 전달하고, 상기 출력 구동부는 로우레벨의 전압을 출력신호로 형성하는 전원 차단 동작을 수행하는 단계를 포함하는 부트스트랩 회로의 동작 방법.

Images