CN109412395B - 电源启动调节电路和供电电路 - Google Patents

Abstract

本申请涉及一种电源启动调节电路和供电电路。其中，电源启动调节电路中，驱动电压提供单元用于接收降压单元的输出电压；开关晶体管耦接在理想电流源的第一端与地之间；理想电流源的第二端与降压单元的输出端连接，理想电流源的第三端分别通过第一电阻连接第一P型晶体管的漏极、通过第二电阻连接第一P型晶体管的源极和连接第二P型晶体管的栅极；第一P型晶体管的源极与第二P型晶体管的源极连接；第二P型晶体管的源极用于接收输入电压，漏极用于连接后端设备；降压单元将输入电压降压后输出至升压单元，升压单元输出电压供给给第二P型晶体管的源极和第一P型晶体管的栅极，可防止开机供电时的凸波产生。

Description

电源启动调节电路和供电电路

技术领域

本发明涉及供电技术领域，特别是涉及一种电源启动调节电路和供电电路。

背景技术

在显示技术领域，常采用具有多种电压输出功能的电源来提供显示器显示所需的各种工作电压。在一个示例性技术汇总，采用如图1所述的电源电路提供不同的工作电压。该电源电路主要包括一个升压单元和一个降压单元，降压单元用来产生整个数字系统的逻辑电源VDD，而升压单元用来产生给液晶单元充电的电压VAA，升压单元外围还需要搭配一些特定元器件，最终使外部输出电压经过电感L1的充电，二极管D1，最终通过PMOS管P2进行输出。

但发明人在实施过程中发现，在刚开始上电时，输入电压Vin缓慢爬升，逻辑电源VDD还没开始动作，但是由于升压单元输出的电压VAA的通路已经打通，所以升压单元输出的电压VAA会产生异型凸波。异型凸波的产生对于显示面板等供电对象来说，可能会对其中的逻辑器件产生损坏，严重的会导致烧毁。

发明内容

基于此，有必要针对示例性技术中的电源电路会导致异常凸波产生，从而导致后端逻辑器件损坏的问题，提供一种电源启动调节电路和供电电路。

本发明实施例提供了一种电源启动调节电路，包括：第一P型晶体管、第二P型晶体管、第一电阻、第二电阻、理想电流源、驱动电压提供单元和开关晶体管；

驱动电压提供单元用于接收降压单元的输出电压，且用于根据接收到的输出电压为开关晶体管提供驱动电压；

开关晶体管耦接在理想电流源的第一端与地之间，用于在接收到的驱动电压大于第一阈值时导通；

理想电流源的第二端与降压单元的输出端连接，理想电流源的第三端分别通过第一电阻连接第一P型晶体管的漏极、通过第二电阻连接第一P型晶体管的源极和连接第二P型晶体管的栅极；

第一P型晶体管的源极与第二P型晶体管的源极连接；第一P型晶体管的栅极均用于连接升压单元的输出端；

第二P型晶体管的源极用于接收输入电压，还用于连接升压单元的输出端，第二P型晶体管的漏极用于连接后端设备。

在其中一个实施例中，开关晶体管为N型晶体管，开关晶体管的漏极与理想电流源连接，源极接地，栅极与驱动电压提供单元连接。

在其中一个实施例中，驱动电压提供单元包括第三电阻和第四电阻；

第三电阻的一端接地，另一端分别连接开关晶体管的栅极和第四电阻的一端；

第四电阻的另一端用于接收降压单元的输出电压。

在其中一个实施例中，驱动电压提供单元包括第五电阻和电容；

第五电阻的一端用于接收降压单元的输出电压，另一端分别连接开关晶体管的栅极和电容的一端；

电容的另一端接地。

在其中一个实施例中，电源启动调节电路还包括电感，电感的一端用于接入输入电压，电感的另一端连接第二P型晶体管的源极。

在其中一个实施例中，电源启动调节电路还包括稳压二极管，稳压二极管正向串接在电感和第二P型晶体管的源极之间。

在其中一个实施例中，第一P型晶体管为增强型PMOS管。

在其中一个实施例中，第二P型晶体管为增强型PMOS管。

在其中一个实施例中，开关晶体管为增强型NMOS管。

一种供电电路，包括：降压单元、升压单元和上述电源启动调节电路，降压单元的输入端接入输入电压，降压单元的输出端还连接升压单元的输入端。

本发明提供的一个或多个实施例至少具有以下有益效果：本发明实施例提供的电源启动调节电路，通过在理想电流源处增加一个由开关晶体管和驱动电压提供单元组成的控制电路，使得在刚开机供电时，即降压单元的输出电压未建立时，开关晶体管处于关断状态，从而使得与理想电流源连接的第一P型晶体管和第二晶体管均处于关断状态，此时没有电信号能够通过第二P型晶体管传输至后端设备，即不会产生异型凸波。在降压单元的输出电压逐渐建立以后，在驱动电压提供单元作用下，开关晶体管逐渐打开，此时在升压单元输出的作用下，第一P型晶体管也打开，理想电流源开始抽电流，第二P型晶体管逐渐打开，输出符合要求的电流至后端设备。本发明实施例提供的电源启动调节电路，可以软启动电源供电，且可以防止在刚开始开机供电时输出异常凸波至后端设备，以提高供电稳定性和可靠性，保护后端设备不受损害。

附图说明

图1为一个示例性技术中电源启动调节电路的结构示意图；

图2为一个示例性技术中电源启动调节电路的工作时序图；

图3为一个实施例中电源启动调节电路的结构示意图；

图4为一个实施例中电源启动调节电路的工作时序图；

图5为另一个实施例中电源启动调节电路的结构示意图；

图6为又一个实施例中电源启动调节电路的结构示意图；

图7为一个实施例中供电电路的结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在一个示例性技术中，可以采用如图1所示的电路进行电压供给实现。具体的，降压单元接收输入电压，进行降压后分别输出至升压单元和电流源。降压单元用来产生整个数字系统的逻辑电源VDD，而升压单元用来产生给液晶单元充电的VAA，升压单元外围还需要搭配一些特定元器件，最终使输入电压Vin 经过电感L1的充电，二极管D1，最终通过PMOS管P2进行输出。其中PMOS 管P1，电阻R1和电流源为VAA的控制输出电路，目的在于使VAA缓慢上升，避免开机出现过大的浪涌电流。

但发明人在实施过程中发现，在系统刚上电时，即输入电压Vin刚开始爬升时，由于此时降压单元VDD还没开始工作，此时受VDD控制的升压单元就没有开始工作，即控制PMOS管P1的栅极信号为悬空状态，P1截止，由于电流源也受VDD的控制，且电流源接地，PMOS管P2的栅极引脚电位VG＝0，而由于输入电压Vin的作用，P2的源极引脚电位VG_I>0，P2的VGS＝VG-VG_I ＜0，P2导通，输入电压Vin则会通过电感L1，二极管D1和P2输出至后端设备。即开机时刻，便会有输出电压输出至后端设备。

结合图2，易知，当输入电压为Vin时，由于开机初期，降压单元未动作，此时升压单元未能够提供正常的输出电压VAA给后端设备，但是输入电压Vin 会通过电感L1，二极管D1和P2直接输出至后端设备，产生凸波。而对于逻辑集成电路来说，必须是基础的逻辑电压正常之后，才能保证后续处理动作的正常进行，而这种凸波对应的异常时序可能会对后端设备产生损坏，严重的会导致烧毁。

为了解决示例性技术中存在的凸波的问题，如图3所示，本发明实施例提供了一种电源启动调节电路，包括：第一P型晶体管P1'、第二P型晶体管P2'、第一电阻R1'、第二电阻R2'、理想电流源10、驱动电压提供单元20和开关晶体管N1'；驱动电压提供单元20用于接收降压单元30的输出电压VDD'，且用于根据接收到的输出电压为开关晶体管N1'提供驱动电压；开关晶体管N1'耦接在理想电流源10的第一端与地之间，用于在接收到的驱动电压大于第一阈值时导通；理想电流源10的第二端与降压单元30的输出端连接，理想电流源10的第三端分别通过第一电阻R1'连接第一P型晶体管P1'的漏极、通过第二电阻R2' 连接第一P型晶体管P1'的源极和连接第二P型晶体管P2'的栅极；第一P型晶体管P1'的源极与第二P型晶体管P2'的源极连接；第一P型晶体管P1'的栅极用于连接升压单元40的输出端；第二P型晶体管P2'的源极用于接收输入电压，还用于连接升压单元40的输出端，第二P型晶体管的漏极用于连接后端设备50。

其中，降压单元30是指为供电电路提供逻辑电源的单元，单元内部结构可以是本领域技术人员易想到的降压实现均属于本发明实施例中的一种实现方式。升压单元40是指能够产生后端设备50所需的工作电压的单元，单元的内部构成可以是本领域技术人员常用的方式。开关晶体管N1'可以是能够根据降压单元30输出至驱动电压提供单元20的电压高低导通或截止的。第二P型晶体管P2'可以是在开关晶体管N1'和第一P型晶体管P1'导通后，在栅-源电压高于其开启电压时导通，并将升压单元40输出的电压传输至后端设备50，为后端设备50提供工作电压。后端设备50可以是逻辑集成电路等。例如，可以是显示面板上的移位寄存器等。

具体的，如图3所示的电路，当刚开机上电时，此时降压单元30的输出电压VDD'还未建立，所以降压单元30输出至驱动电压提供单元20的电压为零，所以驱动电压提供单元20供给给开关晶体管N1'的驱动电压也为零，不满足导通条件，开关晶体管N1'关断，此时，由连接关系易知，升压单元40的电压也未建立，第一P型晶体管P1'的VGS＝0，所以第一P型晶体管P1'关断，此时，如图3所示的引脚G_I和引脚G便只通过第二电阻R2'连接在一起，VG＝VG_I，所以第二P型晶体管P2'的栅-源电压为零，第二P型晶体管P2'关断，无电压能够通过第二P型晶体管P2'输出至后端设备50，无法产生凸波。

然后当降压单元30的输出电压VDD'正常建立后，降压单元30的输出电压 VDD'经过驱动电压提供单元20，使开关晶体管N1'的栅-源电压VGS＞0，开关晶体管N1'导通，此时第一P型晶体管P1'也导通。开关晶体管N1'和第一P型晶体管P1'均导通后，那么当电流源开始抽电流时，电流将由图3中的引脚G_I分为两路，一路经过第一P型晶体管P1'和第一电阻R1'，另一路经过第二电阻R2' 汇流于理想电流源10，最后经开关晶体管N1'引到地，此时引脚G_I和引脚G 两端就会产生电压差，此时对于第二P型晶体管P2'来说，其栅-源电压VGS＜0，第二P型晶体管P2'开始导通，VAA’开始缓慢的正常输出。至此就完成了整个的控制过程。如图4所示，是本发明实施例提供的方案的时序图，可以避免输出至后端设备50的电压VAA’突然启动造成的浪涌电流。

其中，在实际实施过程中，可以根据实际需求调整驱动电压提供单元20和开关晶体管N1'的参数，以控制输出至后端设备50的电压VAA’相对降压单元30 的输出电压VDD'的延迟时间，也可以通过控制开关晶体管N1'打开的速度，实现不同的输出电压VAA’上升速率。需要说明的是，第一P型晶体管P1'和第二 P型晶体管P2'均可以是增强型PMOS管，也可以是与增强型PMOS管的开关特性一致的其他晶体管，例如可以是PNP晶体管，若第二P型晶体管P2'为PNP 晶体管时，第二P型晶体管P2'的栅极相当于PNP晶体管的基极，第二P型晶体管P2'的漏极相当于PNP晶体管的集电极；第二P型晶体管P2'的源极相当于 PNP晶体管的发射极。同理，对于第一P型晶体管P1'而言，栅、源、漏极也是相同的道理。

在其中一个实施例中，如图3和图5所示，开关晶体管N1'为N型晶体管，开关晶体管N1'的漏极与理想电流源10连接，源极接地，栅极与驱动电压提供单元20连接。

其中，N型晶体管可以是增强型NMOS管或者其他在驱动电压提供单元20 的充电电压达到一定值时导通的晶体管。例如还可以是NPN晶体管。具体的，开机时，降压单元30的输出电压未建立，所以加载在驱动电压提供单元20上的电压为零，N型晶体管的栅极电压为零，不符合导通条件，所以开关晶体管 N1'截止。开关晶体管N1'无法为理想电流源10提供接地通路，此时，由于降压单元30的输出电压VDD'还未建立，所以升压单元40的输出电压也未建立，第一P型晶体管P1'也未导通。第二P型晶体管P2'的栅-源电压VGS＝0，第二P型晶体管P2'截止，输出电压VAA’无法输出至后端设备50。只有当VDD’逐渐建立起来后，开关晶体管N1'慢慢打开，第一P型晶体管P1'也慢慢打开，然后理想电流源10开始抽电流，第二P型晶体管P2'的栅-源电压慢慢达到其开启电压，第二P型晶体管P2'缓慢打开，此时升压单元40的输出电压也逐渐建立起来，可以通过第二P型晶体管P2'向后端设备50提供满足逻辑集成电路运行需求的稳定的电压。

需要说明是，类似于上述对第一P型晶体管P1'、第二P型晶体管P2'的解释，对于N型晶体管来说，若N型晶体管为NPN晶体管，则N型晶体管的栅极相当于NPN晶体管基极；漏极相当于NPN晶体管的集电极；源极相当于NPN 晶体管N1’的发射极。

在其中一个实施例中，如图5所示，驱动电压提供单元20包括第三电阻R3' 和第四电阻R4'；第三电阻R3'的一端接地，另一端分别连接开关晶体管N1'的栅极和第四电阻R4'的一端；第四电阻R4'的另一端用于接收降压单元30的输出电压VDD'。

具体的，降压单元30的输出端依次通过第四电阻R4'和第三电阻R3'接地，形成充电电流，第三电阻R3'和第四电阻R4'串联分压，为开关晶体管N1'提供栅极电压，随着降压单元30的输出电压VDD'的逐渐建立，为开关晶体管N1'提供的栅极电压逐渐增大，直至增大至开关晶体换的开启电压，驱动开关晶体管N1' 导通。在此之前，降压单元30的输出电压VDD'还未建立或者刚刚建立时，由于为开关晶体管N1'提供的栅极电压过小，不能达到开关晶体管N1'的开启条件，开关晶体管N1'处于关断状态，保证在开机供电的初始时间内，保持第二P型晶体管P2'关断，以避免异型凸波输出至后端设备50，造成设备损坏。

在其中一个实施例中，如图6所示，驱动电压提供单元20包括第五电阻R5' 和电容C1'；第五电阻R5'的一端用于接收降压单元30的输出电压VDD'，另一端分别连接开关晶体管N1'的栅极和电容C1'的一端；电容C1'的另一端接地。

驱动电压提供单元20还可以是包括第五电阻R5'和电容C1'，降压单元30 的输出端依次通过第五电阻R5'和电容C1'接地，降压单元30的输出电压VDD' 与地之间形成供电通路，降压单元30的输出电压VDD'逐渐建立时，为电容C1' 充电，直至为电容C1'的充电电压超过开关晶体管N1'的开启电压时，开关晶体管N1'导通，当第一P型晶体管P1'也导通后，理想电流源10开始抽电流，随后，第二P型晶体管P2'逐渐打开，将升压单元40逐渐建立的稳定的输出电压输出至后端设备50。在降压单元30的输出电压VDD'还未建立时，开关晶体管N1' 关断，第一晶体管关断，第二P型晶体管P2'关断，无法输出电压VAA’至后端设备50，以保证在电压未稳定建立时输出凸波电压至后端设备50。

在其中一个实施例中，如图5、图6所示，电源启动调节电路还包括电感 L1'，电感L1'的一端用于接入输入电压，电感L1'的另一端连接第二P型晶体管 P2'的源极。在输入电压和第二P型晶体管P2'的源极之间串接一电感L1'，在输入电压加载时，起到平滑电流的作用。

在其中一个实施例中，如图5、图6所示，电源启动调节电路还包括稳压二极管D1'，稳压二极管D1'正向串接在电感L1'和第二P型晶体管P2'的源极之间。稳压二极管D1'的阳极分别连接电感L1'和升压单元40的一端，阴极连接第二P 型晶体管P2'的源极，用于控制电流流向，避免后端的电信号对升压单元40等造成干扰。

在其中一个实施例中，第一P型晶体管P1'为增强型PMOS管。

在其中一个实施例中，第二P型晶体管P2'为增强型PMOS管。

在其中一个实施例中，开关晶体管N1'为增强型NMOS管。需要说明的是， N型晶体管可以是增强型NMOS管，也可以是其他在驱动电压提供单元20的充电电压达到一定值时导通的晶体管。例如还可以是NPN晶体管。具体工作过程类似于上述实施例中描述，本领域技术人员在上述实施例描述下和本领域公知常识能够得到具体的工作过程，在此不做赘述。

一种供电电路，如图7所示，包括：降压单元30、升压单元40和上述电源启动调节电路100，降压单元30的输入端接入输入电压，降压单元30的输出端还连接升压单元40的输入端。

其中，电源启动调节电路100中的各个组成部分与上述实施例中的释义相同，在此不做赘述。降压单元30、升压单元40等的释义也与上述实施例中相同。具体的，输入电压Vin分两路，分别向降压单元30和第二P型晶体管P2'两条支路输出，降压单元30将接收到的输入电压Vin进行降压处理后分别输出至驱动电压提供单元20和升压单元40。输入电压Vin刚开始输入供电时，由于降压单元30的输出电压VDD'还未建立，所以开关晶体管N1'关断，而且升压单元 40的输出电压也未建立，第一P型晶体管P1'关断，第二P型晶体管P2'的栅- 源电压为零，第二P型晶体管P2'也关断，向后端设备50无电压输出，即不会在开始供电时，出现凸波。随着降压单元30的输出电压VDD'的逐渐建立，开关晶体管N1'慢慢打开，此时由于升压单元40的输出电压的逐渐建立，第一P 型晶体换也逐渐打开，理想电流源10开始抽电流，在抽电流作用下，第二P型晶体管P2'的栅-源电压逐渐达到开启电压，第二P型晶体管P2'逐渐打开，当第二P型晶体管P2'完全打开后，升压单元40输出稳定的电压给后端设备50，为后端设备50提供工作电源。本发明实施例提供的供电电路，不仅可以实现开机时软启动，还可以避免发生凸波，保证供电可靠性，保护后端设备50不受损坏。

需要说明的是，电源启动调节电路100的结构与上述实施例中的结构一致，上述电源启动调节电路100的实施例均适用于本申请提供的供电电路，结合上述电源启动调节电路的工作过程描述，本领域技术人员可以得到供电电路的多种实施例，在此不做赘述。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种电源启动调节电路，其特征在于，包括：第一P型晶体管、第二P型晶体管、第一电阻、第二电阻、理想电流源、驱动电压提供单元和开关晶体管；

所述驱动电压提供单元用于接收降压单元的输出电压，且用于根据接收到的所述输出电压为所述开关晶体管提供驱动电压；

所述开关晶体管耦接在所述理想电流源的第一端与地之间，用于在接收到的所述驱动电压大于第一阈值时导通；

所述理想电流源的第二端与所述降压单元的输出端连接，所述理想电流源的第三端通过所述第一电阻连接所述第一P型晶体管的漏极、所述理想电流源的第三端通过所述第二电阻分别连接所述第一P型晶体管的源极和所述第二P型晶体管的栅极；

所述第一P型晶体管的源极与所述第二P型晶体管的源极连接；所述第一P型晶体管的栅极用于连接升压单元的输出端；

所述第二P型晶体管的源极用于接收输入电压，还用于连接所述升压单元的输出端，所述第二P型晶体管的漏极用于连接后端设备。

2.根据权利要求1所述的电源启动调节电路，其特征在于，所述开关晶体管为N型晶体管，所述开关晶体管的漏极与所述理想电流源连接，源极接地，栅极与驱动电压提供单元连接。

3.根据权利要求2所述的电源启动调节电路，其特征在于，所述驱动电压提供单元包括第三电阻和第四电阻；

所述第三电阻的一端接地，另一端分别连接所述开关晶体管的栅极和所述第四电阻的一端；

所述第四电阻的另一端用于接收所述降压单元的输出电压。

4.根据权利要求2所述的电源启动调节电路，其特征在于，所述驱动电压提供单元包括第五电阻和电容；

所述第五电阻的一端用于接收所述降压单元的输出电压，另一端分别连接所述开关晶体管的栅极和所述电容的一端；

所述电容的另一端接地。

5.根据权利要求1-4中任一项所述的电源启动调节电路，其特征在于，还包括电感，电感的一端用于接入所述输入电压，所述电感的另一端连接所述第二P型晶体管的源极。

6.根据权利要求5所述的电源启动调节电路，其特征在于，还包括稳压二极管，所述稳压二极管正向串接在所述电感和所述第二P型晶体管的源极之间。

7.根据权利要求1或2或3或4或6所述的电源启动调节电路，其特征在于，所述第一P型晶体管为增强型PMOS管。

8.根据权利要求7所述的电源启动调节电路，其特征在于，所述第二P型晶体管为增强型PMOS管。

9.根据权利要求8所述的电源启动调节电路，其特征在于，所述开关晶体管为增强型NMOS管。

10.一种供电电路，其特征在于，包括：降压单元、升压单元和权利要求1-9中任一项所述的电源启动调节电路；所述降压单元的输入端接入所述输入电压，所述降压单元的输出端还连接所述升压单元的输入端。

Images