KR20130135702A - 반도체 집적회로 및 그의 구동 방법 - Google Patents

반도체 집적회로 및 그의 구동 방법 Download PDF

Info

Publication number
KR20130135702A
KR20130135702A KR1020120095801A KR20120095801A KR20130135702A KR 20130135702 A KR20130135702 A KR 20130135702A KR 1020120095801 A KR1020120095801 A KR 1020120095801A KR 20120095801 A KR20120095801 A KR 20120095801A KR 20130135702 A KR20130135702 A KR 20130135702A
Authority
KR
South Korea
Prior art keywords
voltage
unit
control signal
internal
driving
Prior art date
Application number
KR1020120095801A
Other languages
English (en)
Inventor
김동균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20130135702A publication Critical patent/KR20130135702A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내부전압을 생성하기 위한 내부전압 발생기를 포함하는 반도체 집적회로에 관한 것으로, 내부전압을 예정된 분배비로 분배하여 피드백전압으로써 출력하기 위한 분배부와, 기준전압과 피드백전압을 비교하기 위한 비교부와, 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부와, 내부전압을 사용하는 내부회로의 동작시점보다 예정된 시간 이전에 활성화되는 제어신호에 응답하여 상기 비교부의 출력신호의 전압레벨을 조절하기 위한 전압레벨 조절부를 포함하는 반도체 집적회로가 제공된다.

Description

반도체 집적회로 및 그의 구동 방법{SEMICONDUCTOR INTERGRATED CIRCUIT AND OPERATING METHOD THEREOF}
본 발명의 반도체 설계 기술에 관한 것으로, 특히 반도체 집적회로의 내부전압 발생 회로에 관한 것이다.
일반적으로, 디램(DRAM)과 같은 반도체 메모리 장치는 고속화, 저전력화, 공정기술 미세화되는 추세에 있으며, 동작 전압 또한 더욱 낮아지고 있다. 대부분의 반도체 메모리 장치는 외부로부터 공급되는 전원전압(VDD, VSS 등)을 사용하여 내부전압을 발생시키기 위한 내부전압 발생기를 내부에 구비하여 각종 내부회로의 동작에 필요한 내부전압을 자체적으로 공급하고 있다. 이러한 내부전압 발생기를 설계함에 있어서 주된 이슈는 원하는 레벨의 내부전압을 일정하게 유지하는 것이다.
내부전압으로는 메모리 셀 어레이를 포함하는 코어영역에 공급되는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙 시에 사용되는 고전압(VPP), 코어영역의 NMOS 트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB), 메모리 셀 커패시터의 플레이트 전압으로 사용되는 셀플레이트 전압(VCP), 그리고 비트라인을 프리차지하기 위해 사용되는 비트라인 프리차지 전압(VBLP) 등이 있다. 이하에서는 코어전압(VCORE)를 생성하기 위한 코어전압 발생기를 예로 들어 설명한다.
도 1에는 반도체 메모리 장치에 포함된 코어전압 발생기를 개념적으로 설명하기 위한 블록 구성도가 도시되어 있고, 도 2에는 도 1에 도시된 코어전압 발생기의 상세 회로도가 도시되어 있다.
도 1 및 도 2를 참조하면, 코어전압 발생기는 코어전압(VCORE)단을 구동하기 위한 구동부(110)와, 기준전압(VREFC) 대비 코어전압(VCORE)단의 전압레벨을 감지하여 구동부(110)의 동작구간을 정의하기 위한 동작구간 정의부(120)를 포함한다.
여기서, 구동부(110)는, 코어전압(VCORE)단을 풀업 구동하기 위한 풀업 구동부로, 동작구간 정의부(120)의 출력신호(VGS_PASS)를 게이트 입력으로 하고 전원전압(VDD)단과 코어전압(VCORE)단 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터로 구성된다.
그리고, 동작구간 정의부(120)는 내부전압을 예정된 분배비로 분배하기 위한 분배부(122)와, 기준전압(VREFC)과 분배부(122)에 의해 패드백되는 분배전압(VFBK)을 비교하여 비교신호(VGS_PASS)를 최종적으로 출력하기 위한 비교부(124)와, 코어전압(VCORE)단에 접속되며 코어전압(VCORE)의 전압레벨이 과도하게 증가하였을 때 코어전압(VCORE)의 전압레벨을 낮춰주기 위한 싱킹부(126)와, 비교부(124)의 출력(VGS_PASS)단을 프리차지하기 위한 프리차지부(128)를 포함한다. 여기서, 분배부(122)는 분배전압(VFBK)의 출력단을 기준으로 코어전압(VCORE)단과 접지전압(VSS)단 사이에 각각 적어도 하나 이상의 저항소자를 포함하여 구성된다. 통상적으로, 분배부(122)는 양단의 같은 전압 차를 가지도록 저항소자들이 구비되기 때문에, 분배전압(VFBK)은 코어전압(VCORE)과 접지전압(VSS)의 중간 전압인 하프 코어전압(VFBK)에 대응된다. 그리고, 비교부(124)는 전류 미러형(Current Mirror) 차동 증폭기로 구성되며, 더욱 자세하게는 NMOS 타입으로 구성될 수 있다.
이하, 상기와 같은 구성을 가지는 코어전압 발생기의 구동방법을 도 3을 참조하여 설명한다.
도 3에는 종래기술에 따른 코어전압 발생기의 구동방법을 설명하기 위한 타이밍도가 도시되어 있다.
도 3을 참조하면, 일단 분배부(122)는 코어전압(VCORE)에 대응하는 피드백전압(VFBK)을 생성하고, 비교부(124)는 피드백전압(VFBK)과 기준전압(VREFC)을 지속적으로 비교한다.
이때, 코어전압(VCORE)을 이용하는 내부회로(도면에 미도시)가 동작됨에 따라 로드 전류(IL)가 발생하면, 코어전압(VCORE)단의 전압레벨이 떨어지게 된다. 이에 따라, 분배부(122)로부터 출력되는 피드백전압(VFBK)피드백전압(VFBK)이 함께 떨어지며, 비교부(124)로부터 출력되는 비교신호(VGS_PASS)에 따라 구동부(110)가 동작하게 된다. 구동부(110)가 동작함에 따라 코어전압(VCORE)단의 전압레벨은 타겟 레벨까지 상승하게 되며, 이후 분배부(122) 및 비교부(124)에 의해 구동부(110)의 동작이 중단된다.
한편, 구동부(110)의 동작으로 인해 코어전압(VCORE)단의 전압레벨이 과도하게 상승하게 되면, 싱킹부(126)에 의해 코어전압(VCORE)단의 전압레벨이 타겟 레벨로 조절된다. 그리고, 프리차지부(128)는 프리차지 구간에 비교부(124)의 출력(VGS_PASS)단을 프리차지시켜 구동부(110)의 동작을 제한하게 된다.
그러나, 상기와 같은 코어전압 발생기는 다음과 같은 문제점이 있다.
도 2에 도시된 바와 같이, 내부회로에 의해 로드 전류(IL)가 과도하게 발생하면, 코어전압(VCORE)의 공급 초기 구간에서 코어전압(VCORE)의 과도한 전압 드롭 현상이 발생하는 것을 알 수 있다. 이러한 경우, 코어전압(VCORE)이 타겟 레벨에 도달하기까지 그에 대응하는 만큼의 시간이 소요되어야 한다. 다시 말해, 코어전압(VCORE)의 변화량(ΔV)이 크면 클수록 코어전압(VCORE)단의 전압레벨이 다시 타겟 레벨로 도달하기까지의 회복 시간이 많이 소요되는 것이다. 따라서, 코어전압(VCORE)에 과도한 전압 드롭(drop) 현상이 발생하는 경우 회복 시간이 오래 걸림에 따라 코어전압(VCORE) 레벨의 불안정한 상태가 지속되며, 불안정한 코어전압(VCORE)으로 인해 내부회로가 오동작되는 문제점이 있다.
본 발명은 전압 드롭(drop) 현상이 발생한 내부전압의 회복 시간이 최소화된 반도체 집적회로 및 그의 구동방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 내부전압단을 구동하기 위한 구동부; 내부전압을 사용하는 내부회로의 동작시점보다 예정된 시간 이전에 활성화되는 제어신호에 응답하여 구동부의 제1 동작구간을 정의하기 위한 제1 동작구간 정의부; 및 기준전압 대비 내부전압의 전압레벨상태에 따라 구동부의 제2 동작구간을 정의하기 위한 제2 동작구간 정의부를 구비하는 반도체 집적회로가 제공된다.
본 발명의 다른 측면에 따르면, 기준전압과 피드백 전압을 비교하기 위한 비교부; 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부; 및 내부전압을 사용하는 내부회로의 동작시점보다 예정된 시간 이전에 활성화되는 제어신호에 응답하여 비교부의 출력신호의 전압레벨을 조절하기 위한 전압레벨 조절부를 구비하는 반도체 집적회로가 제공된다.
본 발명의 또 다른 측면에 따르면, 본 발명은 내부전압단의 전압레벨상태에 따라 상기 내부전압단을 예정된 전압으로 구동하는 반도체 집적회로의 구동 방법에 있어서, 액티브 커맨드가 활성화되면, 내부전압단을 구동하기 위한 구동부를 예정된 동작시점보다 미리 동작시키는 단계; 구동부가 동작되고 있는 상태에서, 예정된 동작시점을 기준으로 내부전압을 이용한 예정된 동작이 수행되는 단계; 및 예정된 동작에 따라 전압 드롭(drop) 현상이 발생한 내부전압단의 전압레벨이 구동부의 지속적인 동작으로 인해 타겟 레벨에 도달하면, 구동부의 동작을 중단하는 단계를 포함하는 반도체 집적회로의 구동 방법이 제공된다.
내부전압을 사용하는 내부회로의 동작시점보다 미리 내부전압단을 구동함으로써 내부전압단의 과도한 전압 드롭(drop) 현상이 방지된다. 따라서, 내부전압단의 전압레벨이 타겟 레벨에 도달하는 시간이 줄어들기 때문에, 소모 전류를 최소화할 수 있으면서도 향상된 응답속도로 인해 내부회로의 오동작을 방지할 수 있다.
도 1은 종래기술에 따른 반도체 집적회로의 블록 구성도이다.
도 2는 도 1에 도시된 반도체 집적회로의 상세 회로도이다.
도 3은 종래기술에 따른 반도체 집적회로의 구동방법을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 집적회로의 블록 구성도이다.
도 5는 도 4에 도시된 구동부와, 제1 및 제2 동작구간 정의부를 포함하는 상세 회로도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 집적회로의 구동방법을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 일 실시예에 따른 반도체 집적회로는 반도체 메모리 장치를 예로 들어 설명하며, 반도체 메모리 장치에서도 코어전압 발생기를 예로 들어 설명한다.
도 4에는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 코어전압 발생기가 블록 구성도로 도시되어 있다.
도 4를 참조하면, 코어전압 발생기는 코어전압(VCORE)단을 구동하기 위한 구동부(210)와, 코어전압(VCORE)을 사용하는 내부회로(도면에 미도시)의 동작시점보다 예정된 시간 이전에 활성화되는 제1 제어신호(VIN3)에 응답하여 구동부(210)의 제1 동작구간을 정의하기 위한 제1 동작구간 정의부(220)와, 기준전압(VREFC) 대비 코어전압(VCORE)의 전압레벨상태에 따라 구동부(210)의 제2 동작구간을 정의하기 위한 제2 동작구간 정의부(230)와, 액티브 커맨드(ACT)에 응답하여 제1 제어신호(VIN3)를 생성하기 위한 제어신호 생성부(240)를 포함한다. 여기서, 제1 및 제2 동작구간 정의부(220, 230)는 공통 출력단을 가진다.
먼저, 구동부(210)와, 제1 및 제2 동작구간 정의부(220, 230)는 도 5를 참조하여 더욱 자세하게 설명한다.
도 5에는 구동부(210)와, 제1 및 제2 동작구간 정의부(220, 230)를 포함하는 상세 회로도가 도시되어 있다.
도 5를 참조하면, 일단 구동부(210)는 제1 및 제2 동작구간 정의부(220, 230)의 출력신호(이하 "비교신호"라 칭함)(VGS_PASS)를 게이트 입력으로 하며 전원전압(VDD)단과 코어전압(VCORE)단 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 구비한다.
그리고, 제1 동작구간 정의부(220)는 제1 제어신호(VIN3)에 응답하여 비교신호(VGS_PASS)의 출력단과 접지전압(VSS)단을 선택적으로 연결하기 위한 스위칭부(222)와, 스위칭부(222)와 비교신호(VGS_PASS)의 출력단 사이에 저항부(224)를 포함하여 구성된다. 여기서, 저항부(224)는 설계에 따라 적절한 저항값을 가지는 것이 좋으며, 설계에 따라서는 반드시 구성될 필요는 없다. 이와 같은 구성을 가지는 제1 동작구간 정의부(220)는 제1 제어신호(VIN3)에 응답하여 비교신호(VGS_PASS)의 출력단의 전압레벨을 조절하기 위한 기능을 수행한다. 이하에서는 제1 동작구간 정의부(220)를 전압레벨 조절부라 칭하여 설명한다.
또한, 제2 동작구간 정의부(230)는 코어전압(VCORE)을 예정된 분배비로 분배하기 위한 분배부(232)와, 기준전압(VREFC)과 분배부(232)에 의해 패드백되는 분배전압(VFBK)을 비교하여 비교신호(VGS_PASS)를 출력하기 위한 비교부(234)를 포함한다. 여기서, 분배부(232)는 분배전압(VFBK)의 출력단을 기준으로 코어전압(VCORE)단과 접지전압(VSS)단 사이에 각각 적어도 하나 이상의 저항소자를 포함하여 구성된다. 통상적으로, 분배부(232)는 양단의 같은 전압 차를 가지도록 저항소자들이 구비되기 때문에, 분배전압(VFBK)은 코어전압(VCORE)과 접지전압(VSS)의 중간 전압인 하프 코어전압(VFBK)에 대응된다. 그리고, 비교부(234)는 전류 미러형(Current Mirror) 차동 증폭기로 구성되며, 더욱 자세하게는 NMOS 타입으로 구성될 수 있다. 한편, 제2 동작구간 정의부(230)는 코어전압(VCORE)단에 접속되며 코어전압(VCORE)의 전압레벨이 과도하게 증가하였을 때 코어전압(VCORE)의 전압레벨을 낮춰주기 위한 싱킹부(236)와, 비교부(234)의 출력(VGS_PASS)단을 프리차지하기 위한 프리차지부(238)를 더 포함할 수 있다.
다시 도 4를 참조하면, 제어신호 생성부(240)는 액티브 커맨드(ACT)를 일정 구간만큼 지연시켜 제1 제어신호(VIN3)를 출력하기 위한 지연부를 포함하여 구성될 수 있다. 또는, 제어신호 생성부(240)는 액티브 커맨드(ACT)를 일정 구간만큼 지연시키기 위한 지연부와, 지연부로부터 출력되는 지연된 액티브 커맨드의 펄스 폭을 조절하여 제1 제어신호(VIN3)를 출력하기 위한 펄스 폭 조절부를 포함하여 구성될 수도 있다. 이때, 펄스 폭은 구동부(210)의 제2 동작구간을 더욱 세밀하게 제어하기 위해 조절되는 것이며, 펄스 폭 조절부는 도면에 미도시되고 있지만, 통상의 펄스 제너레이터(pulse generator)를 사용하여 구현할 수 있다.
한편, 도면에는 도시되지 않았지만, 반도체 메모리 장치에 포함되며 코어전압(VCORE)을 사용하여 예정된 동작을 수행하는 내부회로가 구비된다. 예컨대, 내부회로는 비트라인 감지 증폭기(Bit Line Sense Amplifier : BLSA)를 말한다. 비트라인 감지 증폭기(BLSA)는 액티브 커맨드(ACT)에서 파생된 제2 제어신호에 의해 동작하게 된다. 이때, 상기한 제1 제어신호(VIN3)는 제2 제어신호보다 이전에 활성화되며 그 활성화 구간은 일부 겹칠 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 코어전압 발생기의 구동방법을 도 6을 참조하여 설명한다.
도 6에는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 코어전압 발생기의 구동방법을 설명하기 위한 타이밍도가 도시되어 있다.
도 6을 참조하면, 일단 코어전압(VCORE)이 타겟 레벨을 유지하고 있다면, 비교신호(VGS_PASS)의 전압레벨도 일정하게 유지된다.
이러한 상태에서, 액티브 커맨드(ACT)가 활성화됨에 따라 제1 제어신호(VIN3)가 제1 동작구간 동안 활성화되면, 전압레벨 조절부(220)는 비교신호(VGS_PASS)의 전압레벨을 조절하게 된다. 즉, 전압레벨 조절부(220)는 코어전압(VCORE)단을 전원전압(VDD)으로 구동하기 위한 구동부(210)를 예정된 동작시점보다 미리 동작시키게 되는 것이다. 이에 따라, 코어전압(VCORE)단은 타겟 레벨보다 예정된 전압레벨만큼 상승하게 된다.
이때, 액티브 커맨드(ACT)에서 파생되는 제2 제어신호가 제2 동작구간 동안 활성화되면, 내부회로 - 코어전압(VCORE)을 사용하여 예정된 동작을 수행함 - 가 동작됨에 따라 코어전압(VCORE)단에 과도한 로드 전류(IL)가 발생하게 되며, 그로 인해 예정된 전압레벨만큼 상승된 코어전압(VCORE)이 다시 타겟 레벨 이하로 떨어지는 전압 드롭(drop) 현상이 발생한다.
그러면, 분배부(232)로부터 출력되는 피드백전압(VFBK)의 전압레벨이 감소되고, 이렇게 감소된 피드백전압(VFBK)이 기준전압(VREFC) 이하로 떨어짐에 따라 비교부(234)로부터 출력되는 비교신호(VGS_PASS)가 구동부(210)를 구동하기 위한 전압레벨을 지속적으로 유지하게 된다.
이후, 코어전압(VCORE)의 전압레벨이 타겟 레벨에 도달하면, 비교부(234)에 의해 구동부(210)의 동작이 중단된다. 이때, 코어전압(VCORE)의 전압레베이 타겟 레벨에 도달하는 시간, 즉 회복 시간은 종래에 비해 향상된다. 이는, 전압 드롭 현상이 발생한 코어전압(VCORE)은 이전에 이미 상승된 전압레벨만큼 보상되기 때문에 종래에 비해 코어전압(VCORE)의 변화량(ΔV)이 작아지기 때문이다. 통상적으로 과도한 전압 드롭 현상에 의해 코어전압(VCORE)의 변화량(ΔV)이 크면 클수록 타겟 레벨로 회복되는 시간이 오래 걸리게 되는 것은 자명한 사실이다. 그런데, 과도한 전압 드롭 현상이 발생하더라도 코어전압(VCORE)의 변화량(ΔV)을 최소화시킬 수 있다면, 회복 시간도 그만큼 빨라지게 되는 것이다.
이와 같은 본 실시예에 따르면, 내부회로가 동작됨에 따라 과도한 로드 전류가 발생하더라도 코어전압의 변화량을 최소화함으로써, 코어전압의 회복 시간을 최소화할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
210 : 구동부
220 : 제1 동작구간 정의부
222 : 스위칭부
224 : 저항부
230 : 제2 동작구간 정의부(전압레벨 조절부)
236 : 싱킹부
238 : 프리차지부
240 : 제어신호 생성부

Claims (20)

  1. 내부전압단을 구동하기 위한 구동부;
    내부전압을 사용하는 내부회로의 동작시점보다 예정된 시간 이전에 활성화되는 제어신호에 응답하여 상기 구동부의 제1 동작구간을 정의하기 위한 제1 동작구간 정의부; 및
    기준전압 대비 상기 내부전압의 전압레벨상태에 따라 상기 구동부의 제2 동작구간을 정의하기 위한 제2 동작구간 정의부
    를 구비하는 반도체 집적회로.
  2. 제1항에 있어서,
    상기 제1 및 제2 동작구간 정의부는 출력단을 공유하는 반도체 집적회로.
  3. 제1항에 있어서,
    상기 제1 및 제2 동작구간은 연속적으로 정의되는 반도체 집적회로.
  4. 제1항에 있어서,
    상기 제1 및 제2 동작구간은 일부 구간이 서로 겹치는 반도체 집적회로.
  5. 제1항에 있어서,
    액티브 커맨드에 응답하여 상기 제어신호를 생성하기 위한 제어신호 생성부를 더 구비하는 반도체 집적회로.
  6. 기준전압과 피드백 전압을 비교하기 위한 비교부;
    상기 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부; 및
    내부전압을 사용하는 내부회로의 동작시점보다 예정된 시간 이전에 활성화되는 제1 제어신호에 응답하여 상기 비교부의 출력신호의 전압레벨을 조절하기 위한 전압레벨 조절부
    를 구비하는 반도체 집적회로.
  7. 제6항에 있어서,
    액티브 커맨드에 응답하여 상기 제1 제어신호를 생성하기 위한 제어신호 생성부를 더 구비하는 반도체 집적회로.
  8. 제7항에 있어서,
    상기 제어신호 생성부는 상기 액티브 커맨드를 지연시키기 위한 지연부를 구비하는 반도체 집적회로.
  9. 제8항에 있어서,
    상기 제어신호 생성부는 상기 지연부로부터 출력되는 지연된 액티브 커맨드의 펄스 폭을 조절하기 위한 펄스 폭 조절부를 더 구비하는 반도체 집적회로.
  10. 제7항에 있어서,
    상기 내부회로는 상기 액티브 커맨드에서 파생된 제2 제어신호에 응답하여 동작하는 반도체 집적회로.
  11. 제10항에 있어서,
    상기 제1 제어신호는 상기 제2 제어신호보다 상기 예정된 시간 이전에 활성화되는 반도체 집적회로.
  12. 제11항에 있어서,
    상기 제1 및 제2 제어신호는 일부 활성화 구간이 서로 겹치는 반도체 집적회로.
  13. 제6항에 있어서,
    상기 내부전압단과 접지전압단 사이에 접속되며 상기 내부전압을 예정된 분배비로 분배하여 상기 피드백전압을 출력하기 위한 분배부를 더 구비하는 반도체 집적회로.
  14. 제6항에 있어서,
    상기 비교부는 전류 미러형(Current Mirror) 차동 증폭기를 구비하는 반도체 집적회로.
  15. 제6항에 있어서,
    상기 내부전압단과 접지전압단 사이에 싱킹부를 더 구비하는 반도체 집적회로.
  16. 제6항에 있어서,
    상기 비교부의 출력단을 프리차지하기 위한 프리차지부를 더 구비하는 반도체 집적회로.
  17. 제6항에 있어서,
    상기 전압레벨 조절부는 상기 제1 제어신호에 응답하여 상기 비교부의 출력단과 접지전압단을 선택적으로 연결하기 위한 스위칭부를 구비하는 반도체 집적회로.
  18. 제17항에 있어서,
    상기 전압레벨 조절부는 상기 스위칭부와 상기 비교부의 출력단 사이에 저항부를 더 구비하는 반도체 집적회로.
  19. 내부전압단의 전압레벨상태에 따라 상기 내부전압단을 예정된 전압으로 구동하는 반도체 집적회로의 구동 방법에 있어서,
    액티브 커맨드가 활성화되면, 상기 내부전압단을 구동하기 위한 구동부를 예정된 동작시점보다 미리 동작시키는 단계;
    상기 구동부가 동작되고 있는 상태에서, 상기 예정된 동작시점을 기준으로 내부전압을 이용한 예정된 동작이 수행되는 단계; 및
    상기 예정된 동작에 따라 전압 드롭(drop) 현상이 발생한 상기 내부전압단의 전압레벨이 상기 구동부의 지속적인 동작으로 인해 타겟 레벨에 도달하면, 상기 구동부의 동작을 중단하는 단계
    를 포함하는 반도체 집적회로의 구동방법.
  20. 제19항에 있어서,
    상기 구동부의 동작을 중단하는 단계는,
    상기 내부전압을 예정된 분배비로 분배하여 분배전압을 생성하는 단계; 및
    상기 분배전압과 기 설정된 기준전압을 비교하고, 그 비교결과 상기 분배전압이 기준전압을 초과하는 경우에 상기 구동부의 동작을 중단하는 단계를 포함하는 반도체 집적회로의 구동방법.
KR1020120095801A 2012-06-01 2012-08-30 반도체 집적회로 및 그의 구동 방법 KR20130135702A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/486,837 US8629697B2 (en) 2012-06-01 2012-06-01 Semiconductor integrated circuit and method of operating the same
US13/486,837 2012-06-01

Publications (1)

Publication Number Publication Date
KR20130135702A true KR20130135702A (ko) 2013-12-11

Family

ID=49669454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095801A KR20130135702A (ko) 2012-06-01 2012-08-30 반도체 집적회로 및 그의 구동 방법

Country Status (2)

Country Link
US (1) US8629697B2 (ko)
KR (1) KR20130135702A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928367B2 (en) * 2013-02-28 2015-01-06 Sandisk Technologies Inc. Pre-charge circuit with reduced process dependence
US8981750B1 (en) 2013-08-21 2015-03-17 Sandisk Technologies Inc. Active regulator wake-up time improvement by capacitive regulation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960013859B1 (ko) * 1994-02-07 1996-10-10 현대전자산업 주식회사 반도체 소자의 데이타 출력버퍼
US5966030A (en) * 1997-08-05 1999-10-12 Lsi Logic Corporation Output buffer with regulated voltage biasing for driving voltages greater than transistor tolerance
US6118303A (en) * 1998-04-17 2000-09-12 Lsi Logic Corporation Integrated circuit I/O buffer having pass gate protection with RC delay
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage
WO2011145707A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8513937B2 (en) * 2011-09-09 2013-08-20 Micrel, Inc. Switching regulator with optimized switch node rise time

Also Published As

Publication number Publication date
US8629697B2 (en) 2014-01-14
US20130321033A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
KR100455376B1 (ko) 반도체 메모리 장치의 네거티브 전압 발생기
US8040177B2 (en) Internal voltage generating circuit of semiconductor device
US7646652B2 (en) Internal voltage generator for use in semiconductor memory device
KR100956776B1 (ko) 네거티브 전압 생성 장치
US7567469B2 (en) Over driving pulse generator
US7362167B2 (en) Voltage generator
US8194476B2 (en) Semiconductor memory device and method for operating the same
US7468928B2 (en) Internal voltage generation circuit of semiconductor memory device
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
KR20060110045A (ko) 전압 강하 회로
KR20140016535A (ko) 내부 전압 생성 회로
JP5727211B2 (ja) 半導体装置
US7764112B2 (en) Internal voltage discharge circuit and its control method
US9659629B2 (en) Sense amplifier driving device
US9299413B1 (en) Semiconductor systems
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR100668869B1 (ko) 반도체 메모리 장치의 프리차지 제어 회로
US7619946B2 (en) Active driver for use in semiconductor device
US20090262586A1 (en) Semiconductor memory device voltage generating circuit for avoiding leakage currents of parasitic diodes
KR100996192B1 (ko) 파워 업 신호 생성회로
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR20090066039A (ko) 내부전압 발생 회로
KR100706834B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application