KR20050101687A - 고전압 발생 회로 - Google Patents

고전압 발생 회로 Download PDF

Info

Publication number
KR20050101687A
KR20050101687A KR1020040026768A KR20040026768A KR20050101687A KR 20050101687 A KR20050101687 A KR 20050101687A KR 1020040026768 A KR1020040026768 A KR 1020040026768A KR 20040026768 A KR20040026768 A KR 20040026768A KR 20050101687 A KR20050101687 A KR 20050101687A
Authority
KR
South Korea
Prior art keywords
signal
oscillation
high voltage
circuit
refresh
Prior art date
Application number
KR1020040026768A
Other languages
English (en)
Other versions
KR100576922B1 (ko
Inventor
박문필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040026768A priority Critical patent/KR100576922B1/ko
Priority to US10/907,876 priority patent/US7315195B2/en
Publication of KR20050101687A publication Critical patent/KR20050101687A/ko
Application granted granted Critical
Publication of KR100576922B1 publication Critical patent/KR100576922B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N2/00—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles
    • B60N2/02—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable
    • B60N2/22—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable the back-rest being adjustable
    • B60N2/23—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable the back-rest being adjustable by linear actuators, e.g. linear screw mechanisms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Abstract

본 발명은 고전압 발생 회로에 관한 것으로, 동작 명령을 수행하기 위한 제어 신호를 발생시키는 동시에 리프레쉬 동작에 따른 리프레쉬 신호를 발생시키기 위한 제어 회로와, 인에이블 신호에 따라 구동되며, 상기 리프레쉬 신호에 따라 주기가 조절되는 발진 신호를 출력하기 위한 발진 회로와, 상기 발진 신호에 따라 전원 전압을 이용하여 고전압을 생성하되, 상기 발진 신호의 주기 변화에 따라 상기 고전압의 상승 속도가 조절되는 차지 펌프 회로와, 상기 고전압과 기준 전압을 비교하여 상기 고전압이 목표값에 도달하는지 검출한 후 그 결과에 따라 상기 발진 회로의 동작을 제어하기 위한 레벨 검출 회로를 포함하여 리프레쉬 동작에서의 발진 회로의 발진 주기를 노멀 동작에서의 발진 주기에 비해 감소시켜 차지 펌프 회로의 펌핑 속도를 빠르게 함으로써 올 뱅크 액티브에 따른 고전압의 저하를 방지하여 DRAM의 안정적 동작 및 특성을 향상시킬 수 있는 고전압 발생 회로가 제시된다.

Description

고전압 발생 회로{High voltage generation circuit}
본 발명은 고전압 발생 회로(high voltage generation circuit)에 관한 것으로, 특히 DRAM의 동작에 따라 발진 주기를 변화시켜 칩 내부의 전압 레벨을 안정되게 함으로써 DRAM의 동작 특성을 향상시킬 수 있는 전압 발생 회로에 관한 것이다.
일반적으로, DRAM은 하나의 트랜지스터와 하나의 캐패시터로 구성된 메모리 셀에 데이터를 쓰거나 메모리 셀에 씌여진 데이터를 읽을 수 있는 랜덤 억세스 메모리(random access memory)로서, 로우 어드레스 스트로브 신호(Row Address Strobe)가 액티브되면, 이때 입력된 로우 어드레스를 디코딩하여 선택된 워드라인을 구동시키게 된다. 그런데, DRAM은 메모리 셀을 구성하는 하나의 셀 트랜지스터로 NMOS 트랜지스터를 사용하므로 문턱 전압(Vtn)에 의한 전압 손실을 고려하여 전원 전압(Vcc) + 문턱 전압(Vtn) + ΔV의 고전압(Vpp)을 발생하는 고전압 발생 회로를 필요로 한다.
이러한 고전압 발생 회로는 기본적으로 발진 회로(oscillator), 차지 펌프 회로 및 레벨 검출 회로로 구성되는데, 발진 회로는 인에이블 신호에 따라 동작되어 일정한 주기의 발진 신호를 발생시키고, 차지 펌프 회로는 발진 신호에 따라 외부 전원인 전원 전압(Vcc)을 이용한 펌핑 동작으로 고전압(Vpp)을 생성한다. 그리고, 레벨 검출 회로는 기준 전압과 고전압(Vpp)을 비교하여 고전압(Vpp)이 목표값에 도달하는지를 검출하고, 그 결과에 따라 발진 회로의 동작을 제어하여 고전압(Vpp)이 일정한 전위를 유지하도록 한다.
그런데, 일반적으로 DRAM의 노멀 동작이나 리프레쉬 동작에서 동일한 발진 주기로 고전압(Vpp)를 생성하고, 동일한 메커니즘으로 전원 전압(Vcc)를 이용하여 고전압(Vpp)을 생성한다. 그러나, 리프레쉬 동작(올 뱅크 액티브)에서는 한번에 많은 양의 고전압(Vpp)를 사용하기 때문에 고전압(Vpp)의 전위가 낮아질 수 있으며, 이로 인해 DRAM 동작 특성의 저하를 초래시킬 수 있다.
본 발명의 목적은 DRAM의 동작에 따라 발진 주기를 변화시켜 칩 내부의 전압 레벨을 안정되게 함으로써 DRAM의 동작 특성을 향상시킬 수 있는 전압 발생 회로를 제공하는데 있다.
본 발명의 다른 목적은 차지 펌프 회로의 펌핑 주기를 결정하는 발진 회로에 리프레쉬 정보를 인가하여 리프레쉬 동작시 차지 펌프 회로의 고전압 레벨로의 상승을 빠르게 함으로써 고전압의 펌핑 양을 늘려 고전압 레벨의 저하를 방지할 수 있는 고전압 발생 회로를 제공하는데 있다.
본 발명에 따른 고전압 발생 회로는 동작 명령을 수행하기 위한 제어 신호를 발생시키는 동시에 리프레쉬 동작에 따른 리프레쉬 신호를 발생시키기 위한 제어 회로와, 인에이블 신호에 따라 구동되며, 상기 리프레쉬 신호에 따라 주기가 조절되는 발진 신호를 출력하기 위한 발진 회로와, 상기 발진 신호에 따라 전원 전압을 이용하여 고전압을 생성하되, 상기 발진 신호의 주기 변화에 따라 상기 고전압의 상승 속도가 조절되는 차지 펌프 회로와, 상기 고전압과 기준 전압을 비교하여 상기 고전압이 목표값에 도달하는지 검출한 후 그 결과에 따라 상기 발진 회로의 동작을 제어하기 위한 레벨 검출 회로를 포함한다.
상기 발진 회로는 상기 리프레쉬 동작에 따른 상기 리프레쉬 신호의 레벨에 따라 상기 발진 신호의 주기를 감소시키고, 노멀 동작에 따른 상기 리프레쉬 신호의 레벨에 따라 상기 발진 신호의 주기를 증가시킨다.
상기 발진 회로는 상기 인에이블 신호에 따라 상기 발진 신호를 출력하기 위한 논리부와, 상기 논리부를 통해 출력되는 상기 발진 신호를 지연시키기 위한 지연부와, 상기 리프레쉬 신호에 따라 상기 지연부를 통한 상기 발진 신호의 지연 경로를 설정하여 주기를 조절하기 위한 다수의 스위칭부를 포함한다.
상기 논리부는 상기 인에이블 신호에 따라 상기 제 1 또는 제 2 전달 게이트를 통해 전달된 신호를 반전시켜 출력하기 위한 NAND 게이트를 포함한다.
상기 지연부는 상기 논리부를 통해 출력되는 상기 발진 신호를 지연시키기 위한 제 1 지연 수단과, 상기 제 1 지연 수단의 출력 신호를 지연시키기 위한 제 2 지연 수단을 포함한다.
상기 스위칭부는 상기 리프레쉬 신호에 따라 상기 제 1 지연 수단을 통해 지연된 신호를 전달하기 위한 제 1 전달 게이트와, 상기 리프레쉬 신호에 따라 상기 제 1 전달 게이트와 상보적으로 동작되어 상기 제 1 및 제 2 지연 수단을 통해 지연된 신호를 전달하기 위한 제 2 전달 게이트를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 고전압 발생 회로의 구성도이다.
제어 회로(10)는 외부 칩셋으로부터 노멀 동작 또는 리프레쉬 동작에 따른 명령이 인가되면 이들 명령을 수행하기 위한 액티브 신호 또는 프리차지 신호를 발생하여 뱅크 및 셀이 해당 동작을 수행하도록 한다. 또한, 본 발명에 따른 제어 회로(10)는 리프레쉬 동작에 따른 리프레쉬 신호(refresh)를 발생하여 발진 회로(20)에 인가하는데, 리프레쉬 신호(refresh)는 리프레쉬 동작을 수행하는 경우에는 하이 레벨로 인가되고, 노멀 동작을 수행하는 경우에는 로우 레벨로 인가된다.
발진 회로(oscillator)(20)는 인에이블 신호(VPP_EN) 및 리프레쉬 신호(refresh)에 따라 동작되어 발진 신호(OSC)를 발생시키는데, 리프레쉬 동작에 따라 리프레쉬 신호(refresh)가 하이 레벨로 인가되면 발진 신호(OSC)의 발진 주기를 감소시키고, 노멀 동작에 따라 리프레쉬 신호(refresh)가 로우 레벨로 인가되면 발진 신호(OSC)의 발진 주기를 증가시킨다.
차지 펌프 회로(30)는 발진 회로(20)로부터의 발진 신호(OSC)에 따라 외부 전원인 전원 전압(Vcc)을 이용하여 고전압(Vpp)을 생성한다. 그런데, 리프레쉬 동작에 따라 발진 신호(OSC)의 주기가 감소하여 인가되면 고전압(Vpp) 레벨로의 상승이 빨라지고, 노멀 동작에 따라 발진 신호(OSC)의 주기가 증가하여 인가되면 고전압(Vpp) 레벨로의 상승이 상대적으로 느려진다.
레벨 검출 회로(40)는 기준 전압과 차지 펌프 회로(30)로부터의 고전압(Vpp)을 비교하여 고전압(Vpp)이 목표값에 도달하는지를 검출한다. 검출 결과에 따라 제어 신호(PUMP_EN)를 발진 회로(20)에 입력하여 발진 회로(20)의 동작을 제어한다.
상기와 같은 본 발명에 따른 고전압 발생 회로는 외부 칩셋으로부터의 동작 명령에 따른 제어 회로(10)로부터의 리프레쉬 신호(refresh)의 레벨에 따라 발진 회로(20)의 발진 주기가 조절되고, 그에 따라 차지 펌프 회로(30)의 고전압(Vpp) 펌핑 속도가 조절된다. 즉, 외부 칩셋으로부터 노멀 동작 명령이 입력되면 제어 회로(10)는 로우 레벨의 리프레쉬 신호(refresh)를 출력하고, 로우 레벨의 리프레쉬 신호(refresh)를 입력한 발진 회로(20)는 발진 신호(OSC)의 주기를 증가시켜 출력하며, 증가된 주기의 발진 신호(OSC)에 의해 차지 펌프 회로(30)의 고전압(Vpp) 레벨로의 상승 속도가 느려진다. 그러나, 외부 칩셋으로부터 리프레쉬 동작 명령이 입력되면 제어 회로(10)는 하이 레벨의 리프레쉬 신호(refresh)를 출력하고, 하이 레벨의 리프레쉬 신호(refresh)를 입력한 발진 회로(20)는 발진 신호(OSC)의 주기를 감소시켜 출력하며, 감소된 주기의 발진 신호(OSC)에 의해 차지 펌프 회로(30)의 고전압(Vpp) 레벨로의 상승 속도가 빠르게 된다. 한편, 레벨 검출 회로(40)는 기준 전압과 차지 펌프 회로(30)로부터 생성된 고전압(Vpp)을 비교하여 고전압(Vpp)이 기준 전압 이상으로 올라가면 제어 신호(PUMP_EN)에 의해 발진 회로(20)의 동작을 멈추게 하여 차지 펌프 회로(30)의 펌핑 동작을 멈추게 하고, 고전압(Vpp)이 기준 전압 이하로 떨어지면 제어 신호(PUMP_EN)에 의해 발진 회로(20)를 다시 동작시켜 차지 펌프 회로(30)의 펌핑 동작을 수행하도록 하는 동작으로 고전압(Vpp)이 일정 전위를 유지하도록 한다.
도 2는 본 발명에 따른 고전압 발생 회로를 구성하는 리프레쉬 신호에 따라 발진 주기가 조절되는 발진 회로의 회로도이다.
NAND 게이트(21)는 인에이블 신호(VPP_EN)에 따라 제 1 노드(Q21)의 전위를 반전시켜 출력한다. 제 1 및 제 2 인버터(I21 및 I22)는 NAND 게이트(21)의 출력 신호를 안정화시킨다. 제 1 지연부(22)는 제 2 인버터(I22)의 출력 신호를 지연시키고, 제 2 지연부(23)는 제 1 지연부(22)를 통해 지연된 신호를 다시한번 지연시킨다. 그런데, 제 1 및 제 2 지연부(22 및 23)를 통한 지연 경로는 제 1 및 제 2 전달 게이트(T21 및 T22)에 의해 결정되는데, 리프레쉬 신호(refresh) 및 리프레쉬 신호(refresh)가 제 3 인버터(I23)를 통해 반전된 신호에 따라 구동되는 제 1 전달 게이트(T21)를 통해 제 1 지연부(22)에 의해 지연된 신호가 제 1 노드(Q21)로 전달된다. 그리고, 리프레쉬 신호(refresh)의 반전 신호인 리프레쉬 바 신호(refreshz) 및 리프레쉬 바 신호(refreshz)가 제 4 인버터(I24)를 통해 반전된 신호에 따라 구동되는 제 2 전달 게이트(T22)를 통해 제 1 및 제 2 지연부(22 및 23)를 통해 지연된 신호가 제 1 노드(Q21)로 전달된다. 제 1 노드(Q21)의 전위는 제 5 인버터(I25)를 통해 반전되어 발진 신호(OSC)로서 출력된다.
상기와 같이 구성되는 본 발명에 따른 고전압 발생 회로를 구성하는 발진 회로의 구동 방법을 설명하면 다음과 같다.
인에이블 신호(VPP_EN)가 하이 레벨로 인가되면 NAND 게이트(21)는 제 1 노드(Q21)의 전위를 반전시켜 출력한다. 제 1 및 제 2 인버터(I21 및 I22)는 NAND 게이트(21)의 출력 신호를 안정화시키고, 제 1 및 제 2 지연부(22 및 23)는 제 2 인버터(I22)의 출력 신호를 지연시킨다. 그런데, 노멀 동작으로 리프레쉬 신호(refresh)가 로우 레벨로 인가되면 리프레쉬 바 신호(refreshz)는 하이 레벨로 인가되어 제 1 전달 게이트(T21)는 턴오프되고, 제 2 전달 게이트(T22)는 턴온된다. 따라서, 제 1 및 제 2 지연부(22 및 23)를 통해 지연된 신호가 제 2 전달 게이트(T22)를 통해 제 1 노드(Q21)로 전달되고, 제 1 노드(Q21)의 전위는 제 5 인버터(I25)를 통해 반전되어 발진 신호(OSC)로서 출력된다. 반면, 리프레쉬 동작으로 리프레쉬 신호(refresh)가 하이 레벨로 인가되면 리프레쉬 바 신호(refreshz)는 로우 레벨로 인가되어 제 1 전달 게이트(T21)는 턴온되고, 제 2 전달 게이트(T22)는 턴오프된다. 따라서, 제 1 지연부(22)를 통해 지연된 신호가 제 1 전달 게이트(T21)를 통해 제 1 노드(Q21)로 전달되고, 제 1 노드(Q21)의 전위는 제 5 인버터(I25)를 통해 반전되어 발진 신호(OSC)로서 출력된다.
상기한 바와 같이 노멀 동작에 따라 리프레쉬 신호(refresh)가 로우 레벨로 인가되면 제 1 및 제 2 지연부(22 및 23)를 통해 지연 경로가 설정되어 발진 신호(OSC)의 주기가 증가되어 출력되고, 리프레쉬 동작에 따라 리프레쉬 신호(refresh)가 하이 레벨로 인가되면 제 1 지연부(22)를 통해 지연 경로가 설정되어 노멀 동작일 때보다 발진 신호(OSC)의 주기가 감소되어 출력된다.
도 3은 본 발명에 따른 고전압 발생 회로를 구성하는 차지 펌프 회로의 회로도이다.
전원 단자(Vcc)와 제 1 노드(Q31) 사이에 게이트 단자가 전원 단자(Vcc)에 접속된 제 1 NMOS 트랜지스터(N31)가 접속되고, 전원 단자(Vcc)와 제 2 노드(Q32) 사이에 게이트 단자가 전원 단자(Vcc)에 접속된 제 2 NMOS 트랜지스터(N32)가 접속된다. 제 1 노드(Q31)와 제 2 노드(Q32) 사이에 제 1 노드(Q31)의 전위에 따라 구동되는 제 3 NMOS 트랜지스터(N33)가 접속된다. 제 1 노드(Q31)와 발진 신호(OSC) 입력 단자 사이에 제 1 캐패시터(C31)가 접속되고, 제 2 노드(Q32)와 접지 단자(Vss) 사이에 제 2 캐패시터(C32)가 접속된다. 여기서, 제 2 노드(Q32)의 전위를 고전압(Vpp) 전위로서 취하게 된다.
상기와 같이 구성되는 본 발명에 따른 고전압 발생 회로를 구성하는 차지 펌프 회로는 발진 신호(OSC)의 주기에 따라 고전압(Vpp) 레벨로의 상승 속도가 달라지는데, 그 구동 방법을 도 4(a) 및 도 4(b)의 파형도를 이용하여 설명하면 다음과 같다.
도 4(a)는 노멀 동작에 따라 증가된 주기의 발진 신호(OSC)에 따른 차지 펌프 회로의 출력을 나타낸 파형도이다. 발진 신호(OSC)가 인가되기 이전에 제 1 노드(Q31)는 전원 전압(Vcc)에서 제 1 NMOS 트랜지스터(N31)의 문턱 전압(Vtn)을 뺀 Vcc-Vtn의 전위를 유지하고, 제 2 노드(Q32)는 전원 전압(Vcc)에서 제 2 NMOS 트랜지스터(N32)의 문턱 전압(Vtn)을 뺀 Vcc-Vtn의 전위를 유지한다. 이 상태에서 발진 신호(OSC)가 αVcc의 전위를 유지하는 하이 레벨로 인가되어 제 1 캐패시터(C31)가 충전되면 제 1 노드(Q31)는 Vcc-Vtn의 전위에서 (1+α)Vcc-Vtn의 전위로 상승하게 되지만, 소정 시간 후 제 1 노드(Q31)의 전위는 전원 전압(Vcc)보다 높은 δ+Vtn의 전위를 유지하게 된다. 이때 제 2 노드(Q32)의 전위는 제 1 노드(Q32)의 전위에서 제 3 NMOS 트랜지스터(N33)의 문턱 전압(Vtn)을 뺀 δ의 전위를 유지하게 된다. 이후 발진 신호(OSC)가 로우 레벨로 인가되면 제 1 노드(Q31)의 전위는 발진 신호(OSC)가 인가된 직후 Vcc-Vtn보다 작은 전위를 유지하다가 서서히 상승하여 Vcc-Vtn의 전위를 유지하게 된다. 그러나, 이 전위는 제 2 노드(Q32)의 δ 전위보다 낮기 때문에 제 2 노드(Q32)는 δ를 유지하게 된다.
발진 신호(OSC)가 다시 하이 레벨로 인가되면 제 1 노드(Q31)는 δ보다 높은 δ'+Vtn의 전위를 유지하게 되고, 이로 인해 제 2 노드(Q32)는 δ'의 전위를 유지하게 된다. 이후 발진 신호(OSC)가 로우 레벨로 인가되면 제 1 노드(Q31)는 VCC-Vtn의 전위를 유지하게 되고, 제 2 노드(Q32)는 δ'의 전위를 유지하게 된다.
이렇게 반복적인 발진 신호(OSC)의 인가에 따라 제 2 노드(Q32)의 전위는 계속해서 상승하게 되고, 제 2 노드(Q32)의 전위를 고전압(Vpp)으로 취하게 된다.
도 4(b)는 노멀 동작보다 감소된 주기로 출력되는 프리차지 동작에서의 발진 신호(OSC)에 따른 차지 펌프 회로의 출력을 나타낸 파형도로서, 도 4(a)를 이용하여 설명된 방법과 동일한 방법으로 고전압(Vpp)이 생성되지만, 고전압(Vpp)이 노멀 동작에 비해 빠르게 상승됨을 알 수 있다.
상술한 바와 같이 본 발명에 의하면 리프레쉬 동작에서의 발진 회로의 발진 주기를 노멀 동작에서의 발진 주기에 비해 감소시켜 차지 펌프 회로의 펌핑 속도를 빠르게 함으로써 올 뱅크 액티브에 따른 고전압의 저하를 방지하여 DRAM의 안정적 동작 및 특성을 향상시킬 수 있다.
도 1은 본 발명에 따른 고전압 발생 회로의 구성도.
도 2는 본 발명에 따른 고전압 발생 회로를 구성하는 발진 회로도.
도 3은 본 발명에 따른 고전압 발생 회로를 구성하는 차지 펌프 회로도.
도 4는 본 발명에 따른 차지 펌프 회로의 출력 파형도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제어 회로 20 : 발진 회로
30 : 차지 펌프 회로 40 : 레벨 검출 회로

Claims (6)

  1. 동작 명령을 수행하기 위한 제어 신호를 발생시키는 동시에 리프레쉬 동작에 따른 리프레쉬 신호를 발생시키기 위한 제어 회로;
    인에이블 신호에 따라 구동되며, 상기 리프레쉬 신호에 따라 주기가 조절되는 발진 신호를 출력하기 위한 발진 회로;
    상기 발진 신호에 따라 전원 전압을 이용하여 고전압을 생성하되, 상기 발진 신호의 주기 변화에 따라 상기 고전압의 상승 속도가 조절되는 차지 펌프 회로; 및
    상기 고전압과 기준 전압을 비교하여 상기 고전압이 목표값에 도달하는지 검출한 후 그 결과에 따라 상기 발진 회로의 동작을 제어하기 위한 레벨 검출 회로를 포함하는 고전압 발생 회로.
  2. 제 1 항에 있어서, 상기 발진 회로는 상기 리프레쉬 동작에 따른 상기 리프레쉬 신호의 레벨에 따라 상기 발진 신호의 주기를 감소시키고, 노멀 동작에 따른 상기 리프레쉬 신호의 레벨에 따라 상기 발진 신호의 주기를 증가시키는 고전압 발생 회로.
  3. 제 1 항에 있어서, 상기 발진 회로는 상기 인에이블 신호에 따라 상기 발진 신호를 출력하기 위한 논리부;
    상기 논리부를 통해 출력되는 상기 발진 신호를 지연시키기 위한 지연부; 및
    상기 리프레쉬 신호에 따라 상기 지연부를 통한 상기 발진 신호의 지연 경로를 설정하여 주기를 조절하기 위한 다수의 스위칭부를 포함하는 고전압 발생 회로.
  4. 제 3 항에 있어서, 상기 논리부는 상기 인에이블 신호에 따라 상기 제 1 또는 제 2 전달 게이트를 통해 전달된 신호를 반전시켜 출력하기 위한 NAND 게이트를 포함하는 고전압 발생 회로.
  5. 제 3 항에 있어서, 상기 지연부는 상기 논리부를 통해 출력되는 상기 발진 신호를 지연시키기 위한 제 1 지연 수단; 및
    상기 제 1 지연 수단의 출력 신호를 지연시키기 위한 제 2 지연 수단을 포함하는 고전압 발생 회로.
  6. 제 3 항에 있어서, 상기 스위칭부는 상기 리프레쉬 신호에 따라 상기 제 1 지연 수단을 통해 지연된 신호를 전달하기 위한 제 1 전달 게이트; 및
    상기 리프레쉬 신호에 따라 상기 제 1 전달 게이트와 상보적으로 동작되어 상기 제 1 및 제 2 지연 수단을 통해 지연된 신호를 전달하기 위한 제 2 전달 게이트를 포함하는 고전압 발생 회로.
KR1020040026768A 2004-04-19 2004-04-19 고전압 발생 회로 KR100576922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040026768A KR100576922B1 (ko) 2004-04-19 2004-04-19 고전압 발생 회로
US10/907,876 US7315195B2 (en) 2004-04-19 2005-04-19 High voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026768A KR100576922B1 (ko) 2004-04-19 2004-04-19 고전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20050101687A true KR20050101687A (ko) 2005-10-25
KR100576922B1 KR100576922B1 (ko) 2006-05-03

Family

ID=35095692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026768A KR100576922B1 (ko) 2004-04-19 2004-04-19 고전압 발생 회로

Country Status (2)

Country Link
US (1) US7315195B2 (ko)
KR (1) KR100576922B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699872B1 (ko) * 2005-11-02 2007-03-28 삼성전자주식회사 전압 펌프의 수를 조절할 수 있는 상 변화 메모리 장치 및기입 구동 전압 발생 방법
KR100835761B1 (ko) * 2006-12-27 2008-06-05 주식회사 하이닉스반도체 고전압 발생기 제어 장치
KR100885491B1 (ko) * 2007-03-31 2009-02-24 주식회사 하이닉스반도체 고전위전압 공급장치를 포함하는 반도체메모리소자
CN107707115A (zh) * 2016-08-08 2018-02-16 中芯国际集成电路制造（天津）有限公司 电压控制电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
KR100847315B1 (ko) * 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
KR100870424B1 (ko) * 2007-10-12 2008-11-26 주식회사 하이닉스반도체 내부 전압 생성 회로
TWI362647B (en) * 2007-11-13 2012-04-21 Novatek Microelectronics Corp Source follower
KR20100026728A (ko) * 2008-09-01 2010-03-10 주식회사 하이닉스반도체 내부전압 생성회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372790A (ja) 1991-06-21 1992-12-25 Sharp Corp 半導体記憶装置
JP2856598B2 (ja) 1992-06-04 1999-02-10 三菱電機株式会社 ダイナミックランダムアクセスメモリ装置
JP2606669B2 (ja) 1994-09-22 1997-05-07 日本電気株式会社 半導体記憶装置
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
JPH10255469A (ja) * 1997-03-07 1998-09-25 Mitsubishi Electric Corp 半導体集積回路
KR100273210B1 (ko) * 1997-04-22 2000-12-15 김영환 데이터 입출력 감지형 기판전압 발생회로
KR100307525B1 (ko) * 1998-11-26 2001-11-15 김영환 기판전압감지제어회로
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
KR100390900B1 (ko) 2000-12-27 2003-07-10 주식회사 하이닉스반도체 전하 펌프 오실레이터
KR100401521B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 고전압 동작용 승압 회로
KR100455393B1 (ko) 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
KR100732756B1 (ko) * 2005-04-08 2007-06-27 주식회사 하이닉스반도체 전압 펌핑장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699872B1 (ko) * 2005-11-02 2007-03-28 삼성전자주식회사 전압 펌프의 수를 조절할 수 있는 상 변화 메모리 장치 및기입 구동 전압 발생 방법
KR100835761B1 (ko) * 2006-12-27 2008-06-05 주식회사 하이닉스반도체 고전압 발생기 제어 장치
KR100885491B1 (ko) * 2007-03-31 2009-02-24 주식회사 하이닉스반도체 고전위전압 공급장치를 포함하는 반도체메모리소자
US7688647B2 (en) 2007-03-31 2010-03-30 Hynix Semiconductor, Inc. Semiconductor memory device with high voltage generator
CN107707115A (zh) * 2016-08-08 2018-02-16 中芯国际集成电路制造（天津）有限公司 电压控制电路
CN107707115B (zh) * 2016-08-08 2020-03-13 中芯国际集成电路制造（天津）有限公司 电压控制电路

Also Published As

Publication number Publication date
US7315195B2 (en) 2008-01-01
KR100576922B1 (ko) 2006-05-03
US20050231267A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US7564728B2 (en) Semiconductor memory device and its driving method
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
US7227794B2 (en) Internal voltage generation control circuit and internal voltage generation circuit using the same
US7315195B2 (en) High voltage generation circuit
US20190172503A1 (en) Driving circuit, semiconductor device including the same, and control method of the driving circuit
US7230466B2 (en) Data strobe signal generating circuit and data strobe signal generating method
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
US20080002501A1 (en) Over driving pulse generator
US20090279373A1 (en) Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus
KR100616199B1 (ko) 반도체 메모리 장치의 전압 발생 제어회로 및 방법
KR100576924B1 (ko) 고전압 발생 회로
US7149131B2 (en) Semiconductor memory device and internal voltage generating method thereof
KR100906647B1 (ko) 전력 소비를 줄일 수 있는 반도체 메모리 장치
KR100761371B1 (ko) 액티브 드라이버
KR100695512B1 (ko) 반도체 메모리 장치
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR20090027106A (ko) 내부 전압 생성 회로
US20080159016A1 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR100991384B1 (ko) 반도체 메모리 소자와 그의 동작 방법
KR100799103B1 (ko) 반도체 소자
KR100903388B1 (ko) 내부전압 제어회로 및 그 제어방법
KR100939169B1 (ko) 전압 발생 장치
KR100892648B1 (ko) 내부 전압 생성 회로
KR100706833B1 (ko) 반도체 메모리의 데이터 라이팅 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee