KR20060087009A - 지연고정루프회로의 클럭트리 회로 - Google Patents

지연고정루프회로의 클럭트리 회로 Download PDF

Info

Publication number
KR20060087009A
KR20060087009A KR1020050007662A KR20050007662A KR20060087009A KR 20060087009 A KR20060087009 A KR 20060087009A KR 1020050007662 A KR1020050007662 A KR 1020050007662A KR 20050007662 A KR20050007662 A KR 20050007662A KR 20060087009 A KR20060087009 A KR 20060087009A
Authority
KR
South Korea
Prior art keywords
signal
clock
dll
enable signal
output
Prior art date
Application number
KR1020050007662A
Other languages
English (en)
Other versions
KR101026378B1 (ko
Inventor
유민영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050007662A priority Critical patent/KR101026378B1/ko
Publication of KR20060087009A publication Critical patent/KR20060087009A/ko
Application granted granted Critical
Publication of KR101026378B1 publication Critical patent/KR101026378B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING 
    • B63B35/00—Vessels or similar floating structures specially adapted for specific purposes and not otherwise provided for
    • B63B35/34—Pontoons
    • B63B35/38—Rigidly-interconnected pontoons
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING 
    • B63B22/00—Buoys
    • B63B22/02—Buoys specially adapted for mooring a vessel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING 
    • B63B2221/00—Methods and means for joining members or elements
    • B63B2221/08—Methods and means for joining members or elements by means of threaded members, e.g. screws, threaded bolts or nuts
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D15/00—Movable or portable bridges; Floating bridges
    • E01D15/14—Floating bridges, e.g. pontoon bridges
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/06—Moles; Piers; Quays; Quay walls; Groynes; Breakwaters ; Wave dissipating walls; Quay equipment
    • E02B3/068—Landing stages for vessels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 커맨드 버퍼(command buffer)로부터 입력되어 리프레쉬(refresh) 명령에 따라 레벨 천이되는 제 1신호와, 로우(row) 활성화 명령과 로우 비활성화 명령에 따라 레벨 천이되는 제 2신호에 응답하여 클럭트리를 온/오프시키는 클럭트리 제어신호를 발생시키는 DLL 클럭 제어부와; 상기 클럭트리 제어신호 및 출력 인에이블 신호에 응답하여 DLL 클럭 인에이블 신호를 발생시키는 DLL 클럭 인에이블 신호 발생부와; 상기 DLL클럭 인에이블 신호에 응답하여 내부 클럭을 발생시키는 클럭 드라이버를 포함하여 구성되되, 상기 DLL 클럭 제어부는 로우 활성화 상태라 하더라도 리프레쉬 동작 중인 경우에는 상기 클럭 드라이버를 턴-오프시키기 위하여 상기 클럭트리 제어신호를 디스에이블시키는 지연고정루프회로의 클럭트리 회로에 관한 것이다.
지연고정 루프회로, 클럭드라이버, DLL 클럭 트리

Description

지연고정루프회로의 클럭트리 회로{Clock-tree Circuit of Delay Locked Loop Circuit}
도 1은 본 발명의 일실시예에 따른 지연고정루프회로의 클럭트리 회로의 구성을 도시한 것이다.
도 2는 본 발명의 일실시예에 따른 지연고정루프회로의 클럭트리 회로의 동작을 설명하기 위한 파형도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : DLL 클럭 제어부 110 : 제 1 논리부
120 ; 제 2 논리부 111 : 지연부
200 : DLL 클럭 인에이블 신호 발생부
300 : 클럭 드라이버 310 : DLL 클럭 발생기
본 발명은 지연고정루프회로의 클럭트리 회로에 관한 것으로, 더욱 구체적으로는 반도체 장치에서 라이트 동작 모드와 리프레쉬 동작모드에서 클럭 드라이버를 디스에이블시켜 전류의 소모를 줄이는 한편, 리드 동작 중 리프레쉬 명령이 입력되는 경우에는 리드 동작이 완료된 후 클럭 드라이버를 디스에이블시킴으로써 데이터의 출력 동작이 정상적으로 완료될 수 있도록 하는 지연고정 루프회로의 클럭 트리 회로에 관한 것이다.
통상적으로, 시스템이나 회로에서 클럭은 동작 타이밍을 맞추기 위한 기준 신호로 사용되고 있으며, 에러(error) 없이 보다 빠른 동작을 보장하기 위해서 사용되기도 한다. 외부로부터 입력되는 클럭이 내부에서 사용될 때 내부 회로에 의한 시간 지연(클럭 스큐(clock skew))이 발생하게 되는데, 이러한 시간 지연을 보상하여 내부 클럭이 외부 클럭과 동일한 위상을 갖도록 하기 위해 위상고정루프(phase locked loop, PLL), 지연고정루프(delay locked loop, DLL) 등이 사용되고 있다.
기존에는 PLL이 널리 사용되어 왔으나, PLL에 비해 잡음(noise)의 영향을 덜 받는 DLL의 장점 때문에 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 동기식 반도체 메모리에서는 DLL이 널리 사용되고 있다.
한편, 대표적인 반도체 메모리인 DRAM의 경우, 고속 동작을 위해 동작 주파수가 높아짐에 따라 소모 전류의 감소 문제가 이슈로 대두되고 있으며, 최근에는 DRAM이 컴퓨터의 주기억장치로서의 용도 외에도 휴대용 기기 등에도 적용이 확대되고 있어 전류 소모의 감소는 DRAM 설계시 필연적인 요구 사항이 되고 있다.
그러나, 종래 지연 고정루프를 채용하고 있는 반도체 장치에서는, 로우(row) 활성화 상태에서 리프레쉬 동작이 수행될 경우 지연고정 루프의 클럭 드라이버는 상기 리프레쉬 동작과는 아무런 상관이 없음에도 불구하고, 단지 리프레쉬가 로우 활성화 상태에서의 동작이라는 이유만으로 상기 클럭 드라이버를 턴-온시켜 불필요하게 전류를 소모케 하는 문제점이 있었다. 또한, 전류 소모 감소를 위해 클럭 드라이버를 턴-온시킴에 있어서 데이터 출력 동작시 출력 데이터를 보장할 수 없다는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 장치에서 라이트 동작 모드와 리프레쉬 동작모드에서 클럭 드라이버를 디스에이블시켜 전류의 소모를 줄이는 한편, 리드 동작 중 리프레쉬 명령이 입력되는 경우에는 리드 동작이 완료된 후 클럭 드라이버를 디스에이블시킴으로써 데이터의 출력 동작이 정상적으로 완료될 수 있도록 하는 지연고정 루프회로의 클럭 트리 회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 커맨드 버퍼(command buffer)로부터 입력되어 리프레쉬(refresh) 명령에 따라 레벨 천이되는 제 1신호와, 로우(row) 활성화 명령과 로우 비활성화 명령에 따라 레벨 천이되는 제 2신호에 응답하여 클럭트리를 온/오프시키는 클럭트리 제어신호를 발생시키는 DLL 클럭 제어부와; 상기 클럭트리 제어신호 및 출력 인에이블 신호에 응답하여 DLL 클럭 인에이블 신호를 발생시키는 DLL 클럭 인에이블 신호 발생부와; 상기 DLL클럭 인에이블 신호에 응답하여 내부 클럭을 발생시키는 클럭 드라이버를 포함하여 구성되되, 상기 DLL 클럭 제어부는 로우 활성화 상태라 하더라도 리프레쉬 동작 중인 경우에는 상기 클럭 드라이버를 턴-오프시키기 위하여 상기 클럭트리 제어신호를 디스에이블시키는 지연고정루프회로의 클럭트리 회로를 제공한다.
본 발명에서, 상기 DLL 클럭 인에이블신호 발생부는 상기 출력 인에이블 신호가 인에이블된 상태에서 리프레쉬 명령이 입력되면, 상기 출력 인에이블 신호가 인에이블 상태인 동안에는 상기 클럭 드라이버를 동작시키기 위하여 상기 DLL 클럭 인에이블 신호의 인에이블 상태를 유지시키고, 상기 출력 인에이블 신호가 디스에이블되면 상기 DLL 클럭 인에이블 신호를 디스에이블시키는 것을 특징으로 한다.
본 발명에서, 상기 DLL 클럭 인에이블 신호 발생부는 상기 클럭트리 제어신호와 출력인에에이블 신호를 논리곱 연산하여 출력하는 것을 특징으로 한다.
본 발명에서, 상기 제 1 신호는 리프레쉬 명령시 인에이블되는 신호이고, 상기 제 2 신호는 로우 비활성화 명령시 활성화되어 하이 레벨로 천이되는 라스 아이들(rasidle) 신호인 것을 특징으로 한다.
본 발명에서, 상기 DLL 클럭 제어부는 라이트 동작 수행을 위한 라이트 준비신호를 더 입력받되, 상기 라이트 준비신호가 인에이블되면 상기 클럭트리 제어신호를 디스에이블시키는 것을 특징으로 한다.
본 발명에서, 상기 DLL 클럭 제어부는 상기 제 1 신호와 제 2 신호을 입력 받아, 리프레쉬 상태이면서 로우 활성 상태인 경우에만 하이 레벨의 제 3 신호를 출력하는 제 1 논리부와; 상기 제 3 신호 및 상기 라이트 준비신호를 논리연산하여 상기 클럭트리 제어신호를 출력하는 제 2 논리부를 포함하여 구성되는 것을 특징으로 한다.
본 발명에서, 상기 제 2 논리부는 상기 제 3 신호 및 라이트 준비신호를 논리합 연산하여 출력하는 것을 특징으로 한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 지연고정루프회로의 클럭트리 회로의 구성을 도시한 것이고, 도 2는 본 발명의 일실시예에 따른 지연고정루프회로의 클럭트리 회로의 동작을 설명하기 위한 파형도로서, 이를 참조하여 본 발명을 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 본 발명에 의한 일실시예에 따른 지연고정루프회로의 클럭트리 회로는 커맨드 버퍼(미도시)로부터 입력되어 리프레쉬 명령에 따라 레벨 천이되는 제 1신호(REFB)와, 로우 활성화 명령과 로우 비활성화 명령에 따라 레벨 천이되는 제 2신호(IDL)에 응답하여 클럭트리를 온/오프시키는 클럭트리 제어신호(PWDAD)를 발생시키는 DLL 클럭 제어부(100)와; 상기 클럭트리 제어신호 (PWDAD) 및 출력 인에이블 신호(OESB)에 응답하여 DLL 클럭 인에이블 신호(PWDADOE)를 발생시키는 DLL 클럭 인에이블 신호 발생부(200)와; DLL클럭 인에이블 신호(PWDADOE)에 응답하여 내부 클럭(DLL CLK)을 발생시키는 클럭 드라이버(300)를 포함하여 구성된다. 이 때, 상기 DLL 클럭 제어부(100)는 로우 활성화 상태라 하더라도 리프레쉬 동작 중인 경우에는 상기 클럭 드라이버(300)를 턴-오프시키기 위하여 상기 클럭트리 제어신호(PWDAD)를 디스에이블시켜 출력한다.
상기에서, DLL 클럭 인에이블신호 발생부(200)는 상기 출력 인에이블 신호(OESB)가 인에이블된 상태에서 리프레쉬 명령이 입력되면, 상기 출력 인에이블 신호(OESB)가 인에이블 상태인 동안에는 상기 클럭 드라이버(300)를 동작시키기 위하여 DLL 클럭 인에이블 신호(PWDADOE)의 인에이블 상태를 유지시키고, 출력 인에이블 신호(OESB)가 디스에이블되면 DLL 클럭 인에이블 신호(PWDADOE)를 디스에이블시킨다. DLL 클럭 인에이블 신호 발생부(200)는 클럭트리 제어신호(PWDAD)와 출력인에에이블 신호(OESB)를 논리곱 연산하여 출력한다.
상기에서, 제 1 신호(REFB)는 리프레쉬 명령시 인에이블되는 신호이고, 제 2 신호(IDL)는 로우 비활성화 명령시 활성화되어 하이 레벨로 천이되는 라스 아이들(rasidle) 신호이다.
상기에서, DLL 클럭 제어부(100)는 라이트 동작 수행을 위한 라이트 준비신호(WTSTBY)를 더 입력받되, 상기 라이트 준비신호(WTSTBY)가 인에이블되면 상기 클럭트리 제어신호(PWDAD)를 디스에이블시키는 것을 특징으로 한다. 여기서, DLL 클럭 제어부(100)는 제 1 신호(REFB)와 제 2 신호(IDL)을 입력 받아, 리프레쉬 상태 이면서 로우 활성 상태인 경우에만 하이 레벨의 제 3 신호(R_I)를 출력하는 제 1 논리부(110)와; 제 3 신호(R_I) 및 라이트 준비신호(WTSTBY)를 논리합연산하여 상기 클럭트리 제어신호(PWDAD)를 출력하는 제 2 논리부(120)를 포함하여 구성된다.
이와 같이 구성된 본 실시예의 동작을 구체적으로 설명하면 다음과 같다.
먼저, 도 2에 도시된 바와 같이, 로우(row) 활성화 상태인 구간 A에서는 클럭 트리는 턴-온 상태로서 클럭 드라이버(300)는 내부클럭(DLL CLK)를 생성한다. 이를 자세히 살펴 보면, 이 구간에서는 라이트 명령이 입력되어 데이터가 입력되는 구간인 구간 B가 되기 전까지는 이전 상태를 유지하므로, 구간 A에서는 데이터가 입력될 수 있도록 하는 신호인 라이트 준비신호(WTSTBY)는 로우 상태를 유지한다. 그리고, 커맨드 버퍼(미도시)로부터 입력되고, 리프레쉬 명령이 있을 때 하이레벨에서 로우레벨로 천이되고 리프레쉬 동작이 완료되면 다시 하이레벨로 천이되는 신호인 제 1신호(REFB)는 구간 A에서는 하이레벨의 상태를 유지한다. 로우 활성화 명령과 로우 비활성화 명령에 따라 레벨 천이되는 신호로서, 라스(RAS) 스탠바이 상태, 즉 로우 비활성화 명령시 활성화되어 로우레벨에서 하이레벨로 천이되는 신호인 제 2 신호(IDL)는 로우(row) 활성화 상태인 구간 A에서는 로우레벨을 유지한다.
따라서, 구간 A에서는, 제 1 신호(REFB)는 하이레벨이고 제 2 신호(IDL)는 로우레벨이므로, 노어게이트(NR10)는 로우레벨의 신호를 출력하고, 인버터(IV10)와 지연부(111) 및 인버터(IV20)으로부터 출력되는 제 3 신호(R_I)는 로우레벨이 된다. 따라서, 노어게이트(NR20)에는 로우레벨인 제 3 신호(R_I)와 로우레벨인 라이 트 준비신호(WTSTBY)가 입력되므로, DLL 클럭 제어부(100)로부터 출력되는 클럭트리 제어신호(PWDAD)는 로우레벨로 인에이블된다.
이어서, 클럭트리 제어신호(PWDAD)는 출력 인에이블 신호(OESB)와 함께 DLL 클럭 인에이블 신호 발생부(200)로 입력된다. 여기서, 출력 인에이블 신호(OESB)는 리드 명령이 입력되면 이에 동기하여 하이레벨에서 로우레벨로 인에이블되는 신호를 의미하며, 구간 A에서 출력 인에이블 신호(OESB)는 하이레벨의 상태에 있다. 따라서, DLL 클럭 인에이블 신호 발생부(200)는 로우 레벨인 클럭트리 제어신호(PWDAD)와 하이레벨인 출력 인에이블 신호(OESB)를 입력받아 로우레벨로 인에이블된 DLL 클럭 인에이블신호(PWDADOE)를 출력한다.
다음으로, DLL 클럭 인에이블신호(PWDADOE)는 신호(LCKE) 및 신호(IDLCLB)와 함께 클럭 드라이버(300)에 입력된다. 여기서, 신호(LCKE)는 내부클럭 인에이블신호로서 하이레벨의 상태를 유지하며, 신호(IDLCLB)는 로우(row) 활성화 상태에서 하이레벨의 상태를 유지하는 신호이다. 따라서, 구간 A에서 신호(LCKE)와 신호(IDLCLB)는 모두 하이레벨이므로 낸드게이트(ND20)로부터 출력되는 신호는 로우레벨이고, DLL 클럭 인에이블신호(PWDADOE)도 로우레벨이므로, 노어게이트(NR30)로부터 출력되는 신호는 하이레벨이 되어 DLL 클럭 발생기(310)를 동작시켜서 내부클럭(DLL CLK)이 발생되도록 한다. 결국, 구간 A에서는 클럭 드라이버(300)는 내부클럭(DLL CLK)을 생성한다.
다음으로, 도 2에 도시된 바와 같이, 라이트 명령(WT)의 입력에 응답하여 라 이트 준비신호(WTSTBY)가 인에이블되는 구간 B에서의 동작에 대해서 살펴본다. 구간 B에서도 제 1신호(REFB)는 하이레벨의 상태를 유지하고 제 2 신호(IDL)는 로우 레벨의 상태를 유지한다.
따라서, 구간 B에서도 노어게이트(NR10)는 로우레벨의 신호를 출력하고, 인버터(IV10)와 지연부(111) 및 인버터(IV20)으로부터 출력되는 제 3 신호(R_I)는 로우레벨의 상태에 있다. 한편, 구간 B에서는 라이트 준비신호(WTSTBY)가 로우레벨에서 하이레벨로 인에이블되므로, 노어게이트(NR20)에는 로우레벨인 제 3 신호(R_I)와 하이레벨인 라이트 준비신호(WTSTBY)가 입력되어 DLL 클럭 제어부(100)로부터 출력되는 클럭트리 제어신호(PWDAD)는 하이레벨로 디스에이블된다.
이어서, 클럭트리 제어신호(PWDAD)는 출력 인에이블 신호(OESB)와 함께 DLL 클럭 인에이블 신호 발생부(200)로 입력된다. 구간 B에서 출력 인에이블 신호(OESB)는 여전히 하이레벨의 상태에 있다. 따라서, DLL 클럭 인에이블 신호 발생부(200)는 하이레벨인 클럭트리 제어신호(PWDAD)와 하이 레벨인 출력 인에이블 신호(OESB)를 입력받아 하이레벨로 디스에이블된 DLL 클럭 인에이블신호(PWDADOE)를 출력한다.
다음으로, DLL 클럭 인에이블신호(PWDADOE)는 신호(LCKE) 및 신호(IDLCLB)와 함께 클럭 드라이버(300)에 입력된다. 이 때, 신호(LCKE)와 신호(IDLCLB)는 모두 하이레벨이므로 낸드게이트(ND20)로부터 출력되는 신호는 로우레벨이고, DLL 클럭 인에이블신호(PWDADOE)는 하이레벨이므로, 노어게이트(NR30)로부터 출력되는 신호는 로우레벨이 된다. 따라서, DLL 클럭 발생기(310)는 로우레벨의 신호를 입력받아 내부클럭(DLL CLK) 발생 동작을 중단한다.
결국, 구간 B에서는 클럭 드라이버(300)는 내부클럭(DLL CLK)을 생성하지 않는다. 따라서, 본 실시예에 따르면, 데이터의 입력동작이 진행 중일 경우에는 내부클럭(DLL CLK)의 생성 동작을 중지함으로써, 전류 소모를 감소시킬 수 있다.
이어서, 도 2에 도시된 바와 같이, 데이터 입력 동작이 완료되어 라이트 준비신호(WTSTBY)가 디스에이블되는 구간 C에서의 동작에 대해서 살펴본다. 구간 C에서도 제 1신호(REFB)는 하이레벨의 상태를 유지하고 제 2 신호(IDL)는 로우 상태를 유지한다.
따라서, 구간 C에서도 노어게이트(NR10)는 로우레벨의 신호를 출력하고, 제 3 신호(R_I)는 로우레벨의 상태에 있다. 한편, 구간 C에서는 라이트 준비신호(WTSTBY)가 하이레벨에서 로우레벨로 디스에이블되므로, 노어게이트(NR20)에는 로우레벨인 제 3 신호(R_I)와 로우레벨인 라이트 준비신호(WTSTBY)가 입력되어 DLL 클럭 제어부(100)로부터 출력되는 클럭트리 제어신호(PWDAD)는 로우레벨로 인에이블된다.
이어서, 상기 구간 A에서와 동일한 동작에 의하여 DLL 클럭 인에이블 신호 발생부(200)는 로우레벨로 인에이블된 DLL 클럭 인에이블신호(PWDADOE)를 출력하고, 클럭 드라이버(300)는 내부클럭(DLL CLK)을 생성한다. 즉, 구간 C에서는 구간 A에서와 마찬가지로 내부클럭(DLL CLK)이 생성된다.
다음으로, 도 2에 도시된 바와 같이, 리드 명령(RDwA)의 입력에 응답하여 출력 인에이블 신호(OESB)가 로우 레벨로 인에이블되는 구간 D에서의 동작에 대해서 살펴본다. 구간 D에서도 제 1신호(REFB)는 하이레벨의 상태를 유지하고 제 2 신호(IDL)는 로우 상태를 유지한다.
따라서, 구간 D에서도 노어게이트(NR10)는 로우레벨의 신호를 출력하고, 제 3 신호(R_I)는 로우레벨의 상태에 있다. 한편, 구간 D에서 라이트 준비신호(WTSTBY)는 로우레벨이므로, 노어게이트(NR20)에는 로우레벨인 제 3 신호(R_I)와 로우레벨인 라이트 준비신호(WTSTBY)가 입력되어 DLL 클럭 제어부(100)로부터 출력되는 클럭트리 제어신호(PWDAD)는 로우레벨로 인에이블된다.
이어서, 클럭트리 제어신호(PWDAD)는 출력 인에이블 신호(OESB)와 함께 DLL 클럭 인에이블 신호 발생부(200)로 입력된다. 구간 D에서 출력 인에이블 신호(OESB)는 하이레벨에서 로우레벨로 천이된다. 따라서, DLL 클럭 인에이블 신호 발생부(200)는 로우레벨인 클럭트리 제어신호(PWDAD)와 로우 레벨인 출력 인에이블 신호(OESB)를 입력받아 로우레벨의 DLL 클럭 인에이블신호(PWDADOE)를 출력한다.
다음으로, DLL 클럭 인에이블신호(PWDADOE)는 신호(LCKE) 및 신호(IDLCLB)와 함께 클럭 드라이버(300)에 입력된다. 이 때, 신호(LCKE)와 신호(IDLCLB)는 모두 하이레벨이므로 낸드게이트(ND20)로부터 출력되는 신호는 로우레벨이고, DLL 클럭 인에이블신호(PWDADOE)는 로우레벨이므로, 노어게이트(NR30)로부터 출력되는 신호는 하이레벨이 된다. 따라서, DLL 클럭 발생기(310)는 하이레벨의 신호를 입력받아 내부클럭(DLL CLK)을 계속하여 발생시킨다.
결국, 구간 D에서 클럭 드라이버(300)는 내부클럭(DLL CLK)을 계속 생성한다.
다음으로, 도 2에 도시된 바와 같이, 리프레쉬 명령(REF)의 입력에 응답하여 제 1신호(REFB)가 로우레벨로 천이되되, 아직 데이터 출력 동작이 완료되기 전의 구간인 구간 E에서의 동작에 대해 설명한다. 구간 E에서 제 1신호(REFB)는 로우레벨로 천이되고, 제 2 신호(IDL)는 로우 상태를 유지한다.
따라서, 구간 E에서 제 1 신호(REFB)와 제 2 신호(IDL)는 로우레벨이므로, 노어게이트(NR10)는 하이레벨의 신호를 출력하고, 인버터(IV10)와 지연부(111) 및 인버터(IV20)를 통하여 출력되는 제 3 신호(R_I)는 하이레벨이 된다. 한편, 구간 E에서 라이트 준비신호(WTSTBY)는 로우레벨이므로, DLL 클럭 제어부(100)로부터 출력되는 클럭트리 제어신호(PWDAD)는 하이레벨로 디스에이블된다.
이어서, 클럭트리 제어신호(PWDAD)는 출력 인에이블 신호(OESB)와 함께 DLL 클럭 인에이블 신호 발생부(200)로 입력된다. 구간 E에서는 아직 데이터의 출력 동작이 완료되지 않았기 때문에, 출력 인에이블 신호(OESB)는 로우레벨의 상태를 계속 유지한다. 따라서, DLL 클럭 인에이블 신호 발생부(200)는 하이레벨인 클럭트리 제어신호(PWDAD)와 로우 레벨인 출력 인에이블 신호(OESB)를 입력받아 로우레벨인 DLL 클럭 인에이블신호(PWDADOE)를 출력한다.
다음으로, DLL 클럭 인에이블신호(PWDADOE)는 신호(LCKE) 및 신호(IDLCLB)와 함께 클럭 드라이버(300)에 입력된다. 이 때, 신호(LCKE)와 신호(IDLCLB)는 모두 하이레벨이므로 낸드게이트(ND20)로부터 출력되는 신호는 로우레벨이고, DLL 클럭 인에이블신호(PWDADOE)도 로우레벨이므로, 노어게이트(NR30)로부터 출력되는 신호는 하이레벨이다. 따라서, DLL 클럭 발생기(310)는 하이레벨의 신호를 입력받아 내부클럭(DLL CLK)을 계속하여 발생시킨다.
따라서, 본 실시예에 따르면, 구간 E와 같이 데이터 출력 동작 중에 리프레쉬 명령이 입력될 경우, 내부클럭(DLL CLK)을 일정시간 동안 계속 발생시킴으로써 데이터 출력 동작이 정상적으로 완료될 수 있도록 하여 데이터 출력 오류가 발생되지 않도록 한다.
마지막으로, 도 2에 도시된 바와 같이, 리프레쉬 명령(REF)의 입력 후 데이터 출력 동작이 완료되는 구간인 구간 F에서의 동작에 대해 설명한다. 구간 F에서 제 1신호(REFB)는 로우레벨의 상태에 있고, 제 2 신호(IDL)도 로우 상태를 유지한다.
따라서, 구간 E에서와 마찬가지로, 구간 F에서도 DLL 클럭 제어부(100)로부터 출력되는 클럭트리 제어신호(PWDAD)는 하이레벨의 상태를 유지한다.
이어서, 클럭트리 제어신호(PWDAD)는 출력 인에이블 신호(OESB)와 함께 DLL 클럭 인에이블 신호 발생부(200)로 입력된다. 구간 F에서는 데이터의 출력 동작이 완료되었기 때문에, 출력 인에이블 신호(OESB)는 하이레벨로 천이된다. 따라서, DLL 클럭 인에이블 신호 발생부(200)는 하이레벨인 클럭트리 제어신호(PWDAD)와 출력 인에이블 신호(OESB)를 입력받아 하이레벨인 DLL 클럭 인에이블신호(PWDADOE)를 출력한다.
다음으로, DLL 클럭 인에이블신호(PWDADOE)는 신호(LCKE) 및 신호(IDLCLB)와 함께 클럭 드라이버(300)에 입력된다. 이 때, 신호(LCKE)와 신호(IDLCLB)는 모두 하이레벨이므로 낸드게이트(ND20)로부터 출력되는 신호는 로우레벨이고, DLL 클럭 인에이블신호(PWDADOE)는 하이레벨이므로, 노어게이트(NR30)로부터 출력되는 신호는 로우레벨이 된다. 따라서, DLL 클럭 발생기(310)는 로우레벨의 신호를 입력받아 내부클럭(DLL CLK) 발생 동작을 중단하다. 즉, 리프레쉬 명령의 입력 후 데이터의 출력 동작이 완료되면, 클럭 드라이버(300)는 내부클럭(DLL CLK)의 생성동작 중단시킴으로써 리프레쉬 동작 모드에서의 전류 소모를 감소시킨다.
따라서, 본 실시예에 따르면, 데이터 출력 동작 중에 리프레쉬 명령이 입력될 경우, 데이터의 출력 동작이 완료되기 전까지는 내부클럭(DLL CLK)을 일정시간 동안 계속 발생시킴으로써 데이터 출력 동작이 정상적으로 완료될 수 있도록 하여 데이터 출력 오류가 발생되지 않도록 함과 아울러, 이후 데이터의 출력 동작이 완료되면 내부클럭(DLL CLK)의 생성동작을 중단시킴으로써 리프레쉬 동작 모드에서 불필요하게 전류가 소모되는 것을 방지할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 지연고정루프회로의 클럭트리 회로는 반도체 장치에서 라이트 동작 모드와 리프레쉬 동작모드에서 클럭 드라이버를 디스에이블시켜 전류의 소모를 줄이는 한편, 데이터 출력 동작 중 리프레쉬 명령이 입력되는 경우에는 데이터 출력 동작이 완료된 후 클럭 드라이버를 디스에이블시킴으로써 데이터의 출력 동작이 정상적으로 완료되도록 할 수 있다.

Claims (7)

  1. 커맨드 버퍼(command buffer)로부터 입력되어 리프레쉬(refresh) 명령에 따라 레벨 천이되는 제 1신호와, 로우(row) 활성화 명령과 로우 비활성화 명령에 따라 레벨 천이되는 제 2신호에 응답하여 클럭트리를 온/오프시키는 클럭트리 제어신호를 발생시키는 DLL 클럭 제어부와;
    상기 클럭트리 제어신호 및 출력 인에이블 신호에 응답하여 DLL 클럭 인에이블 신호를 발생시키는 DLL 클럭 인에이블 신호 발생부와;
    상기 DLL클럭 인에이블 신호에 응답하여 내부 클럭을 발생시키는 클럭 드라이버를 포함하여 구성되되,
    상기 DLL 클럭 제어부는 로우 활성화 상태라 하더라도 리프레쉬 동작 중인 경우에는 상기 클럭 드라이버를 턴-오프시키기 위하여 상기 클럭트리 제어신호를 디스에이블시키는 지연고정루프회로의 클럭트리 회로.
  2. 제 1항에 있어서,
    상기 DLL 클럭 인에이블신호 발생부는 상기 출력 인에이블 신호가 인에이블된 상태에서 리프레쉬 명령이 입력되면, 상기 출력 인에이블 신호가 인에이블 상태인 동안에는 상기 클럭 드라이버를 동작시키기 위하여 상기 DLL 클럭 인에이블 신호의 인에이블 상태를 유지시키고, 상기 출력 인에이블 신호가 디스에이블되면 상 기 DLL 클럭 인에이블 신호를 디스에이블시키는 지연 고정 루프회로의 클럭트리 회로.
  3. 제 2항에 있어서,
    상기 DLL 클럭 인에이블 신호 발생부는 상기 클럭트리 제어신호와 출력인에에이블 신호를 논리곱 연산하여 출력하는 것을 특징으로 하는 지연 고정 루프회로의 클럭트리 회로.
  4. 제 1항에 있어서,
    상기 제 1 신호는 리프레쉬 명령시 인에이블되는 신호이고, 상기 제 2 신호는 로우 비활성화 명령시 활성화되어 하이 레벨로 천이되는 라스 아이들(rasidle) 신호인 지연고정루프회로의 클럭트리 회로.
  5. 제 1항에 있어서,
    상기 DLL 클럭 제어부는 라이트 동작 수행을 위한 라이트 준비신호를 더 입력받되, 상기 라이트 준비신호가 인에이블되면 상기 클럭트리 제어신호를 디스에이블시키는 지연고정루프회로의 클럭트리 회로.
  6. 제 5항에 있어서,
    상기 DLL 클럭 제어부는
    상기 제 1 신호와 제 2 신호을 입력 받아, 리프레쉬 상태이면서 로우 활성 상태인 경우에만 하이 레벨의 제 3 신호를 출력하는 제 1 논리부와;
    상기 제 3 신호 및 상기 라이트 준비신호를 논리연산하여 상기 클럭트리 제어신호를 출력하는 제 2 논리부를 포함하여 구성되는 지연고정루프회로의 클럭트리 회로.
  7. 제 6항에 있어서,
    상기 제 2 논리부는 상기 제 3 신호 및 라이트 준비신호를 논리합 연산하여 출력하는 것을 특징으로 하는 지연고정루프회로의 클럭트리 회로.
KR1020050007662A 2005-01-27 2005-01-27 지연고정루프회로의 클럭트리 회로 KR101026378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007662A KR101026378B1 (ko) 2005-01-27 2005-01-27 지연고정루프회로의 클럭트리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007662A KR101026378B1 (ko) 2005-01-27 2005-01-27 지연고정루프회로의 클럭트리 회로

Publications (2)

Publication Number Publication Date
KR20060087009A true KR20060087009A (ko) 2006-08-02
KR101026378B1 KR101026378B1 (ko) 2011-04-07

Family

ID=37176010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007662A KR101026378B1 (ko) 2005-01-27 2005-01-27 지연고정루프회로의 클럭트리 회로

Country Status (1)

Country Link
KR (1) KR101026378B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892678B1 (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
US7990801B2 (en) 2008-12-30 2011-08-02 Hynix Semiconductor Inc. Internal write/read pulse generating circuit of a semiconductor memory apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637098B1 (ko) * 2004-12-28 2006-10-23 주식회사 하이닉스반도체 데이터 스트로브 신호 생성 회로 및 데이터 스트로브 신호생성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892678B1 (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
US7817493B2 (en) 2007-10-10 2010-10-19 Hynix Semiconductor Inc. Semiconductor memory apparatus and method of driving the same
US7990801B2 (en) 2008-12-30 2011-08-02 Hynix Semiconductor Inc. Internal write/read pulse generating circuit of a semiconductor memory apparatus

Also Published As

Publication number Publication date
KR101026378B1 (ko) 2011-04-07

Similar Documents

Publication Publication Date Title
KR100422572B1 (ko) 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
JP4178225B2 (ja) 集積回路装置
US7414447B2 (en) Semiconductor memory device including delay-locked-loop control circuit and control method for effective current consumption management
KR100815185B1 (ko) 동기식 반도체 메모리 소자의 지연고정루프 및 그 구동방법
KR20070035943A (ko) 반도체 메모리 장치
US9196349B2 (en) Semiconductor device
US7948289B2 (en) Delay locked loop circuit and semiconductor memory device using the same
JP4574967B2 (ja) 部分的に制御される遅延同期ループを備える半導体メモリ装置
KR101026378B1 (ko) 지연고정루프회로의 클럭트리 회로
KR100507874B1 (ko) 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로
KR100550633B1 (ko) 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법
KR100632611B1 (ko) 반도체 메모리 장치의 명령 디코더
KR101007986B1 (ko) 지연고정루프회로의 클럭트리 회로
US8653866B2 (en) Semiconductor device and operating method thereof
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
US7990193B2 (en) Semiconductor integrated circuit and method of controlling the same
KR20110045394A (ko) 반도체 메모리 장치 및 그 구동 방법
KR101016965B1 (ko) 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자
KR100333701B1 (ko) 동기식 디램의 데이터 스트로브 버퍼
JP2000100159A (ja) 集積回路装置
KR20100076766A (ko) 지연고정루프회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee