KR101016965B1 - 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자 - Google Patents

쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자 Download PDF

Info

Publication number
KR101016965B1
KR101016965B1 KR1020040048703A KR20040048703A KR101016965B1 KR 101016965 B1 KR101016965 B1 KR 101016965B1 KR 1020040048703 A KR1020040048703 A KR 1020040048703A KR 20040048703 A KR20040048703 A KR 20040048703A KR 101016965 B1 KR101016965 B1 KR 101016965B1
Authority
KR
South Korea
Prior art keywords
control signal
output
idle
write operation
signal
Prior art date
Application number
KR1020040048703A
Other languages
English (en)
Other versions
KR20050123003A (ko
Inventor
김경남
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040048703A priority Critical patent/KR101016965B1/ko
Publication of KR20050123003A publication Critical patent/KR20050123003A/ko
Application granted granted Critical
Publication of KR101016965B1 publication Critical patent/KR101016965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 쓰기동작 수행 동안에 소모되는 전류를 줄일 수 있는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 발명으로 내부클럭을 외부클럭과 동기시키기 위한 지연고정루프; 및 아이들상태 또는 쓰기동작을 감지하여 상기 지연고정루프의 내부클럭이 출력되지 않도록 제어하는 지연고정루프 출력제어수단을 구비하는 반도체메모리소자를 제공한다.
Figure R1020040048703
라스아이들, 쓰기동작, 저전력, 마스킹, 제어신호

Description

쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE HAVING LOW POWER CONSUMPTION ON WRITE OPERATION}
도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도.
도 2는 도 1의 아이들제어신호 생성부의 내부 회로도.
도 3은 도 1의 구동제어신호 생성부의 내부 회로도.
도 4는 도 2의 동작파형도.
도 5는 본 발명의 일 실시예에 따른 반도체메모리소자의 블록 구성도.
도 6는 도 4의 구동제어신호 생성부의 내부 회로도.
* 도면의 주요 부분에 대한 부호의 설명
220 : 아이들 제어신호호 생성부
240 : 구동제어신호 생성부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자에 관한 것이다.
최근 그린 라운드(Green Round)의 흐름에 따라 반도체 메모리소자들도 전력 절감형 기능들을 탑재하는 흐름이 일반화 되었다. 동기식 디램에서도 그런 경향을 반영하여 다양한 전력 절감모드를 수행하도록 스펙들이 정해졌으며, 그 중의 하나가 파워다운모드(Power Down Mode)이다.
파워다운모드는 반도체 메모리 소자의 스탠드바이 상태(Standby State)에서 진입할 수 있으며, 또한 액티브상태(Active State)에서도 진입할 수 있다. 이와같이 파워다운모드는 DRAM을 사용하지 않는 대기상태를 말하며, 이때 전류소모를 최소화시켜 컴퓨터의 파워 소모를 최대한 줄일 수 있다.
또한, 일반 노말모드에서도 전력소모를 줄이기 위한 방법으로, 소자 내 실질적 동작 수행이 없는 아이들상태의 경우 DLL(Delay Locked Loop)을 턴오프시키므로 소모되는 전류를 줄인다.
도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 내부클럭(int_clk)을 외부클럭(Ext_clk)과 동기시키기 위한 DLL(10)과, 아이들감지신호(rasidle)에 응답하여 DLL(10)의 내부클럭(int_clk)의 출력 여부를 제어하기 위한 제어신호를 생성하기 위한 DLL 출력제어부(20)를 구비한다.
그리고 DLL 출력제어부(20)는 아이들감지신호(rasidle)에 응답하여 지연고정루프(10)의 내부클럭(int_clk)의 출력여부를 제어하기 위한 아이들제어신호(chipact)를 생성하는 아이들제어신호 생성부(22)와, 아이들제어신호(chipact)를 구동제어신호(en)로 전달하기 위한 구동제어신호 생성부(24)를 구비한다.
또한, DLL 출력제어부(20)는 출력제어신호(en)를 통해 DLL(10) 내 출력드라이버(12)를 턴온/턴오프하여 내부클럭(int_clk)의 출력여부를 제어한다.
도 2는 도 1의 아이들감지신호 생성부(22)의 내부 회로도이다.
도 2를 참조하면, 아이들감지신호 생성부(22)는 아이들감지신호(rasidle)를 지연시키기 위한 인버터(I1, I2)와, 인버터(I2)의 출력신호를 소정시간 지연시키기 위한 시작지연부(22a) 및 종료지연부(22b)와, 인버터(I2)와 시작지연부(22)의 출력신호를 입력으로 갖는 노어게이트(NR1)와, 노어게이트(NR1)의 출력신호를 반전시키기 위한 인버터(I3)와, 인버터(I3)의 출력신호와 종료지연부(24)의 출력신호를 입력으로 가져 아이들제어신호를 출력하기 위한 낸드게이트(ND1)를 구비한다.
도 3은 구동제어신호 생성부(24)의 내부회로도이다.
도 3를 참조하면, 구동제어신호 생성부(24)는 아이들제어신호(chipact)를 지연시켜 구동제어신호(en)로 출력하기 위해 복수의 인버터(I4, I5)를 구비하는 인버터 체인으로 구현된다.
도 4는 도 2의 동작파형도로서, 이를 참조하여 종래기술에 따른 반도체메모리소자의 동작을 살펴보도록 한다.
먼저, 아이들상태에서는 아이들감지신호(rasidle)가 활성화되며, 아이들제어신호 생성부(22)가 이에 응답하여 아이들제어신호(chipact)를 비활성화시킨다. 이 어, 구동제어신호 생성부(24)가 이에 응답하여 구동제어신호(en)를 비활성화시키므로, DLL(10)의 내부클럭(int_clk)이 공급되지 않도록 한다.
또한, 액티브 커맨드(ACT)가 인가되어 아이들감지신호(rasidle)가 비활성화되면, 아이들제어신호 생성부(22)가 이에 응답하여 아이들제어신호(rasidle)를 활성화시킨다. 이어, 구동제어신호 생성부(24)가 이에 응답하여 구동제어신호(en)를 활성화시키켜, DLL(10)의 내부클럭(int_clk)이 공급되도록 한다. 한편, 구동제어신호(en)는 시작지연부(22) 및 구동제어신호 생성부(24) 내 인버터(I4, I5) 체인에 의해 지연되어 활성화된다.
이후, 프리차지커맨드(PCG)가 인가되어 아이들감지신호(rasidle)가 활성화되면, DLL 출력제어부(20)가 구동제어신호(en)를 비활성화시키되 종료지연부(24)가 갖는 지연시간 이후 비활성화되도록 하여, DLL(10)의 내부클럭(int_clk)이 공급되지 않도록 한다.
참고적으로, 시작지연부(22)가 갖는 지연시간에 비해 종료지연부(24)가 갖는 지연시간이 긴데, 이는 프리차지커맨드(PCG)로 인해 아이들감지신호(rasidle)가 활성화되더라도 읽기동작에 의한 데이터가 외부로 완전히 출력될 때까지 DLL(10)이 구동되도록 하기 위해 종료지연부(24)의 지연시간을 충분히 보장해 주는 것이다.
이와같이, 전술한 본 발명은 반도체메모리소자 내 실질적인 동작이 없는 아이들 상태를 감지하여 DLL을 오프시키므로, 불필요한 전류소모를 줄인다.
한편, 이러한 종래기술에 따른 반도체메모리소자를 이용하여 쓰기동작을 수행하는 경우, 쓰기동작과는 관계없는 DLL이 구동되어 이로인해 불필요한 전류가 소 모된다. 즉, DLL은 DRAM 내부의 회로에 의해 지연된 위상을 보상하여 내부에서 외부로 나가는 데이터의 위상이 클럭과 위상차가 나지 않도록 하기 위한 것으로, 읽기동작과 같이 외부로 데이터가 출력되는 경우에는 DLL의 구동이 필요하나, 쓰기동작과 같이 데이터가 외부로 출력되지 않는 경우에는 DLL의 구동이 불필요하게 된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 쓰기동작 수행 동안에 소모되는 전류를 줄일 수 있는 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체메모리소자는 내부클럭을 외부클럭과 동기시키기 위한 지연고정루프; 및 아이들상태 또는 쓰기동작을 감지하여 상기 지연고정루프의 내부클럭이 출력되지 않도록 제어하는 지연고정루프 출력제어수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 반도체메모리소자의 블록 구성도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체메모리소자는 내부클럭(int_clk)을 외부클럭(Ext_clk)과 동기시키기 위한 DLL(100)과, 아이들감지신호(rasidle)와 쓰기동작신호(WT12bWEN)에 응답하여 DLL의 내부클럭이 출력되지 않도록 제어하는 DLL 출력제어부(200)를 구비한다.
그리고 DLL 출력제어부(200)는 아이들감지신호(rasidle)에 응답하여 DLL(100)의 내부클럭(int_clk)의 출력 여부를 제어하기 위한 아이들제어신호(chipact)를 생성하기 위한 아이들제어신호 생성부(220)와, 쓰기동작신호(WT12bWEN)의 활성화 시 구동제어신호(en)를 활성화시키고, 쓰기동작신호(WT12bWEN)의 비활성화 시에는 아이들제어신호(chipact)를 구동제어신호(en)로 전달하는 구동제어신호 생성부(240)를 구비한다.
참고적으로, 쓰기동작신호(WT12bWEN)는 외부에서 쓰기커맨드가 인가되면 활성화되며, 이외의 경우에는 비활성화되는 신호이다.
도 5는 도 4의 구동제어신호 생성부(240)의 내부 회로도이다.
도 5를 참조하면, 구동제어신호 생성부(240)는 쓰기동작신호(WT12bWEN)를 반전시키기 위한 인버터(I6)와, 아이들제어신호(chipact)와 인버터(I6)의 출력신호를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호를 반전시켜 구동제어신호(en)로 출력하기 위한 인버터(I7)를 구비한다.
간략히 동작을 살펴보면, 외부에서 쓰기커맨드가 인가된 경우에는 아이들감지신호(rasidle)가 비활성화되며, 쓰기동작신호(WT12bWEN)가 활성화된다. 따라서, 구동제어신호 생성부(240)는 아이들제어신호 생성부(220)의 아이들제어신호(chipact)의 논리레벨과는 관계없이 구동제어신호(en)를 비활성화시켜 DLL(100)의 내부클럭(int_clk)이 출력되지 않도록 한다.
또한, 소자의 실질적 동작이 없는 아이들상태에서는 아이들감지신호(rasidle)가 활성화되고, 쓰기동작신호(WT12bWEN)가 비활성화된다. 따라서, 아이들제어신호 생성부(220)가 아이들제어신호(chipact)를 비활성화시키며, 구동제어신호 생성부(240)가 이를 구동제어신호(en)로 전달하여 DLL(100)의 내부클럭(int_clk)이 공급되지 않도록 한다.
그러므로, 전술한 본 발명에 따른 반도체메모리소자는 아이들상태 뿐만아니라, 쓰기동작을 수행하는 동안에도 DLL 출력드라이버를 오프시켜 쓰기동작을 수행하는 동안 소모되는 전류를 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 쓰기 동작을 감지하여 쓰기동작을 수행하는 동안 DLL의 구동을 오프시키므로, 쓰기동작에 의해 소모되는 전류를 줄일 수 있다.

Claims (4)

  1. 삭제
  2. 내부클럭을 외부클럭과 동기시키기 위한 지연고정루프; 및
    아이들상태 또는 쓰기동작을 감지하여 상기 지연고정루프의 내부클럭이 출력되지 않도록 제어하는 지연고정루프 출력제어수단을 구비하며,
    상기 지연고정루프 출력제어수단은,
    아이들감지신호에 응답하여 상기 지연고정루프의 내부클럭의 출력여부를 제어하기 위한 아이들제어신호 생성하는 아이들제어신호 생성부와,
    쓰기동작신호의 활성화 시에는 상기 아이들제어신호의 레벨과 상관없이 상기 지연고정루프의 내부클럭이 출력되지 않도록 제어하는 구동제어신호를 활성화시키고, 상기 쓰기동작신호의 비활성화 시에는 상기 아이들제어신호를 상기 구동제어신호로 전달하는 구동제어신호 생성부를 구비하는 반도체메모리소자.
  3. 제2항에 있어서,
    상기 구동제어신호 생성부는
    상기 쓰기동작신호를 반전시키기 위한 제1 인버터와, 상기 아이들제어신호와 제1 인버터의 출력신호를 입력으로 갖는 제1 낸드게이트와, 제1 낸드게이트의 출력신호를 반전시켜 상기 지연고정루프의 내부클럭의 출력을 제어하기 위한 구동제어신호를 출력하기 위한 제2 인버터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
  4. 제2항에 있어서,
    상기 아이들제어신호 생성부는,
    상기 아이들감지신호를 지연시키기 위한 제1 및 제2 인버터와, 상기 제2 인버터의 출력신호를 소정시간 지연시키기 위한 제1 지연부 및 제2 지연부와, 상기 제2 인버터와 제1 시작지연부의 출력신호를 입력으로 갖는 노어게이트와, 상기 노어게이트의 출력신호를 반전시키기 위한 제3 인버터와, 상기 제3 인버터의 출력신호와 상기 제2 지연부의 출력신호를 입력으로 갖는 낸드게이트와, 상기 낸드게이트의 출력신호를 지연시켜 상기 아이들제어신호를 출력하기 위한 제4 및 제5 인버터
    를 구비하는 것을 특징으로 하는 반도체메모리소자.
KR1020040048703A 2004-06-26 2004-06-26 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자 KR101016965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040048703A KR101016965B1 (ko) 2004-06-26 2004-06-26 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048703A KR101016965B1 (ko) 2004-06-26 2004-06-26 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20050123003A KR20050123003A (ko) 2005-12-29
KR101016965B1 true KR101016965B1 (ko) 2011-02-25

Family

ID=37294747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048703A KR101016965B1 (ko) 2004-06-26 2004-06-26 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자

Country Status (1)

Country Link
KR (1) KR101016965B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101092995B1 (ko) 2009-04-30 2011-12-12 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
US9047237B2 (en) * 2012-08-03 2015-06-02 Cypress Semiconductor Corporation Power savings apparatus and method for memory device using delay locked loop

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293429A (ja) * 1999-04-01 2000-10-20 Nec Corp クロック位相制御回路及びそれを用いた装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293429A (ja) * 1999-04-01 2000-10-20 Nec Corp クロック位相制御回路及びそれを用いた装置

Also Published As

Publication number Publication date
KR20050123003A (ko) 2005-12-29

Similar Documents

Publication Publication Date Title
JP4178225B2 (ja) 集積回路装置
KR100826649B1 (ko) 딥 파워다운 모드 제어 회로
JP2008198356A (ja) プリアンブル機能を有する半導体メモリ装置
JP2010273313A (ja) 遅延固定ループ回路およびこれを利用した半導体メモリ装置
KR20050088863A (ko) 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자
US20130138990A1 (en) Digital component power savings in a host device and method
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
KR101016965B1 (ko) 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자
JP3846000B2 (ja) 同期型半導体装置の内部クロック発生回路
KR100507874B1 (ko) 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로
US8446793B2 (en) Semiconductor memory device including clock control circuit and method for operating the same
US8134405B2 (en) Semiconductor device and timing control method for the same
KR101026378B1 (ko) 지연고정루프회로의 클럭트리 회로
JP3880206B2 (ja) 集積回路装置
US8653866B2 (en) Semiconductor device and operating method thereof
JP2006350930A (ja) 制御回路及び情報処理装置
US7830201B2 (en) Internal voltage control device capable of reducing current consumption and semiconductor memory device using the same
KR20110035749A (ko) 반도체 메모리 장치
US20210349494A1 (en) Electronic devices for controlling clock generation
KR100668516B1 (ko) 지연고정루프를 구비하는 반도체메모리소자
KR100554984B1 (ko) 반도체 메모리 소자의 액티브 전압 발생장치
KR20110109804A (ko) 클럭제어회로를 포함하는 반도체 메모리 장치 및 구동 방법
JP2003234649A (ja) 入出力バッファ回路
KR20040093804A (ko) 반도체 메모리 소자의 초기화 신호 발생 회로
KR100893770B1 (ko) 반도체 메모리 장치의 구동 방법, 반도체 메모리 장치 및이를 포함하는 휴대용 미디어 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee