KR20070050113A - 반도체 집적 회로의 파워 업 신호 공급 장치 - Google Patents

반도체 집적 회로의 파워 업 신호 공급 장치 Download PDF

Info

Publication number
KR20070050113A
KR20070050113A KR1020050107279A KR20050107279A KR20070050113A KR 20070050113 A KR20070050113 A KR 20070050113A KR 1020050107279 A KR1020050107279 A KR 1020050107279A KR 20050107279 A KR20050107279 A KR 20050107279A KR 20070050113 A KR20070050113 A KR 20070050113A
Authority
KR
South Korea
Prior art keywords
power
signal
internal
register
semiconductor integrated
Prior art date
Application number
KR1020050107279A
Other languages
English (en)
Other versions
KR100728555B1 (ko
Inventor
장채규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050107279A priority Critical patent/KR100728555B1/ko
Publication of KR20070050113A publication Critical patent/KR20070050113A/ko
Application granted granted Critical
Publication of KR100728555B1 publication Critical patent/KR100728555B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 레지스터 블록과 내부 블록에 파워 업 신호를 분리하여 공급하는 반도체 집적 회로의 파워 업 신호 공급 장치를 제시한다.
본 발명의 반도체 집적 회로의 파워 업 신호 공급 장치는 외부 전압으로부터 레지스터 파워 업 신호를 생성하여 레지스터 블록에 공급하는 레지스터 파워 업 신호 공급 수단 및 상기 외부 전압 및 내부 전압을 감지하여 그 결과에 따라 내부 파워 업 신호를 생성하여 내부 블록에 공급하는 내부 파워 업 신호 공급 수단을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 반도체 집적 회로의 딥 파워 다운 모드시 전력 소모는 감소되면서 레지스터 블록의 데이터는 유지되는 이점이 있다.
반도체 집적 회로, 딥 파워 다운, 파워 업 신호

Description

반도체 집적 회로의 파워 업 신호 공급 장치{Apparatus for Supplying Power-up Signal in Semiconductor Integrated Circuit}
도 1은 종래의 기술에 따른 파워 업 신호 공급 장치의 블록도,
도 2는 본 발명에 따른 반도체 집적 회로의 파워 업 신호 공급 장치 파워 업 신호 공급 장치의 블록도,
도 3은 본 발명의 일 실시예에 따른 반도체 집적 회로의 파워 업 신호 공급 장치의 구성도,
도 4는 본 발명의 다른 실시예에 따른 레지스터 파워 업 신호 공급 수단의 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
2/210/312 : 외부 전압 감지 2/302 : 외부 전압 드라이버
10/310 : 전압 감지부 14/314 : 주변 전압 감지기
16/316 : 코어 전압 감지기 20/320 : 파워 업 신호 생성부
200/201 : 레지스터 파워 업 신호 공급 수단
220 : 지연기 300 : 내부 파워 업 신호 공급 수단
본 발명은 반도체 집적 회로의 파워 업 신호 공급 장치에 관한 것으로, 보다 상세하게는 레지스터 블록과 내부 블록에 파워 업 신호를 분리하여 공급하는 반도체 집적 회로의 파워 업 신호 공급 장치에 관한 것이다.
일반적으로 반도체 메모리 장치는 액티브(Active) 상태와 대기(Stand-by) 상태로 구분되어 동작한다. 반도체 메모리 장치가 액티브 상태일 때에는 칩 내부의 회로들이 필요한 정보를 외부로 출력하거나 내부로 입력하는 동작을 수행한다. 반면, 반도체 메모리 장치가 대기 상태일 때에는 칩 내부에서 소모되는 전력을 최소화하기 위하여 액티브 상태로 진입할 수 있는 최소의 회로만을 남겨두고 모든 전류 경로를 차단한다. 그러나 반도체 메모리 장치가 장시간 대기 상태를 유지하게 되면 액티브 상태로 진입하기 위해서 인에이블 되고 있는 회로에 의해 지속적으로 전류가 소모되기 때문에 불필요한 전력이 소모되는 결과가 초래된다. 따라서 종래의 기술에서는 대기 상태의 전류 소모를 줄이기 위해 칩의 대부분의 전류 경로를 차단하여 대기 전류를 최소화하는 딥 파워 다운(Deep Power Down) 모드에 진입하도록 하는 방법을 사용하였다. 또한 딥 파워 다운 모드시에는 칩 내부의 내부 회로에 남아 있는 전원에 의한 불필요한 동작을 방지하기 위하여 내부 회로의 모든 전원을 그라운드 전압(VSS)으로 싱크시키는 방법을 사용하였다.
파워 업 신호는 반도체 집적 회로 내의 전원 공급을 지시하는 신호이다. 반도체 집적 회로의 동작 초기에는 주변회로 동작전압(Vperi, 이하 주변 전압), 코어회로 동작전압(Vcore 이하 코어 전압) 및 고전위 전압(VPP) 등의 내부 전압들이 생 성 단계에 있으므로 원하는 레벨에 도달하지 못한 상태에 있게 된다. 이 때 상기 내부 전압들을 회로의 동작에 사용하게 되면 오동작이 발생할 우려가 있다. 따라서 일반적인 반도체 집적 회로는 상기 파워 업 신호의 인에이블 이후에 상기 내부 전압들을 사용하여 안정적인 전원을 확보한다.
이하, 종래의 기술에 따른 파워 업 신호 공급 장치를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 파워 업 신호 공급 장치의 블록도로서, 내부 전압으로 주변 전압(Vperi)과 코어 전압(Vcore)이 사용되는 예를 나타낸 것이다.
도시한 바와 같이, 종래의 기술에 따른 파워 업 신호 공급 장치는 입력되는 딥 파워 다운 신호(DPD)가 디스에이블 될 때에만 외부 전압(Vext)을 구동하는 외부 전압 드라이버(2), 상기 외부 전압(Vext), 주변 전압(Vperi) 및 코어 전압(Vcore)을 감지하여 그 결과를 레벨 신호로 출력하는 전압 감지부(10) 및 상기 전압 감지부(10)의 출력 신호를 입력 받아 파워 업 신호(pwrup)를 생성 및 출력하는 파워 업 신호 생성부(20)로 구성된다.
이 때 상기 전압 감지부(10)는, 상기 외부 전압 드라이버(2)에서 구동된 전압을 감지하여 그 결과를 레벨 신호로 출력하는 외부 전압 감지기(12), 상기 주변 전압(Vperi)을 감지하여 그 결과를 레벨 신호로 출력하는 주변 전압 감지기(14) 및 상기 코어 전압(Vcore)을 감지하여 그 결과를 레벨 신호로 출력하는 코어 전압 감지기(16)로 구성된다.
또한 상기 파워 업 신호 생성부(20)는 상기 전압 감지부(10)의 상기 외부 전압 감지기(12), 상기 주변 전압 감지기(14) 및 상기 코어 전압 감지기(16)로부터 출력된 각각의 레벨 신호를 입력으로 하여 상기 세 신호가 모두 하이(high) 레벨일 때에만 로우(low) 레벨의 신호를 출력하고 이외의 경우에는 하이 레벨의 신호를 출력하는 낸드 게이트(22) 및 상기 낸드 게이트(22)로부터 입력되는 신호의 레벨을 반전시켜 파워 업 신호(pwrup)로 출력하는 인버터(24)로 구성된다.
이와 같이 구성된 파워 업 신호 공급 장치의 동작을 살펴보면 다음과 같다. 여기에서 외부 전압(Vext)은 외부 공급전원(VDD) 등으로 구현 가능하며 반도체 집적 회로의 외부에서 인가되는 전원 중 어느 하나에 한정되지 않는다는 의미로 설정한 전압이다.
상기 전압 감지부(10)의 상기 주변 전압 감지기(14)는 일정값 이상의 상기 주변 전압(Vperi)이 입력되면 하이 레벨의 신호를 출력한다. 마찬가지로 상기 코어 전압 감지기(16)는 일정값 이상의 상기 코어 전압(Vcore)이 입력되면 하이 레벨의 신호를 출력한다. 그리고 상기 외부 전압 드라이버(2)는 상기 딥 파워 다운 신호(DPD)가 디스에이블 되면 상기 외부 전압(Vext)을 구동하여 상기 외부 전압 감지기(12)에 전달한다. 이후 상기 외부 전압 감지기(12)는 상기 외부 전압 드라이버(2)로부터 입력되는 전압이 일정값 이상이면 하이 레벨의 신호를 출력한다.
이렇게 되면 상기 파워 업 신호 생성부(20)의 상기 낸드 게이트(22)의 세 입력 단자에는 모두 하이 레벨의 신호가 입력된다. 그러면 상기 낸드 게이트(22)는 로우 레벨의 신호를 출력하게 된다. 이후 상기 인버터(24)는 상기 로우 레벨의 신 호를 반전시켜 하이 레벨의 파워 업 신호(pwrup)를 출력한다.
상기 파워 업 신호(pwrup)가 하이 레벨이라는 것은 상기 파워 업 신호 공급 장치가 속하는 반도체 집적 회로 내에 전원이 공급된다는 의미를 갖는다. 즉 상기 주변 전압(Vperi)과 상기 코어 전압(Vcore)이 초기 상태를 벗어나 일정값 이상을 갖게 되었으므로 상기 파워 업 신호(pwrup)가 인에이블 된 것이고 그로 인해 상기 반도체 집적 회로가 동작 상태에 이르게 되는 것이다.
이 때 반도체 집적 회로가 딥 파워 다운 모드에 이르러 상기 외부 전압 드라이버(2)에 딥 파워 다운 신호(DPD)가 인에이블 되어 입력되면 상기 외부 전압 드라이버(2)는 상기 외부 전압(Vext)을 차단한다. 따라서 상기 외부 전압 감지기(12)는 로우 레벨의 신호를 출력하게 되고 상기 파워 업 신호 생성부(20)에서 출력되는 파워 업 신호(pwrup)는 디스에이블 된다.
즉 상기 반도체 집적 회로가 전력 소모를 최소화하기 위한 딥 파워 다운 모드로 진입하게 되면 상기 파워 업 신호 공급 장치가 상기 파워 업 신호(pwrup)를 디스에이블 되게 함으로써 상기 반도체 집적 회로 내부에서 이루어지는 전원 공급을 중단하게 하는 것이다.
이와 같이 종래에는 딥 파워 다운 모드시 반도체 집적 회로 내의 모든 전류 경로를 차단하였다. 따라서 반도체 집적 회로가 딥 파워 다운 모드로 진입하면 모드 레지스터 셋트 등의 상기 반도체 집적 회로 칩의 초기 데이터를 저장하는 레지스터 블록에 저장되는 데이터도 모두 잃어버리게 되었다. 그러나 상기 모드 레지스터 셋트(MRS) 등의 레지스터 블록의 데이터는 유지되어야 한다. 종래의 기술에 의 하면 이와 같이 레지스터블록의 데이터를 유지시키기 위해서는 딥 파워 다운 모드를 사용할 수 없고, 반도체 집적 회로의 전력 소모를 방지하기 위해서는 레지스터의 데이터를 유지할 수 없다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 딥 파워 다운 모드에서도 레지스터의 데이터를 유지할 수 있도록 하는 반도체 집적 회로의 파워 업 신호 공급 장치를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 반도체 집적 회로의 파워 업 신호 공급 장치는, 외부 전압으로부터 레지스터 파워 업 신호를 생성하여 레지스터 블록에 공급하는 레지스터 파워 업 신호 공급 수단; 및 상기 외부 전압 및 내부 전압을 감지하여 그 결과에 따라 내부 파워 업 신호를 생성하여 내부 블록에 공급하는 내부 파워 업 신호 공급 수단;을 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 집적 회로의 파워 업 신호 공급 장치의 블록도이다.
본 발명의 반도체 집적 회로의 파워 업 신호 공급 장치는 외부 전압으로부터 레지스터 파워 업 신호(pwrup_r)를 생성하여 레지스터 블록에 공급하는 레지스터 파워 업 신호 공급 수단(200) 및 상기 외부 전압 및 내부 전압을 감지하여 그 결과에 따라 내부 파워 업 신호(pwrup_i)를 생성하여 내부 블록에 공급하는 내부 파워 업 신호 공급 수단(300)으로 구성된다.
상기 레지스터 파워 업 신호 공급 수단(200)은 딥 파워 다운 모드의 진입 또는 탈출에 무관하게 상기 레지스터 파워 업 신호(pwrup_r)를 생성하여 상기 레지스터 블록에 공급한다. 그러나 상기 내부 파워 업 신호 공급 수단(300)은 딥 파워 다운 모드에 진입하면 상기 내부 파워 업 신호(pwrup_i)를 디스에이블 시키고 딥 파워 다운 모드에서 탈출하면 상기 내부 파워 업 신호(pwrup_i)를 인에이블 시켜 상기 내부 블록에 공급한다.
이 때 상기 레지스터 블록은 모드 레지스터 셋트(MRS)를 비롯하여 상기 반도체 집적 회로 칩의 초기 데이터를 저장하는 적어도 하나 이상의 레지스터를 의미한다.
도 3은 본 발명의 일 실시예에 따른 반도체 집적 회로의 파워 업 신호 공급 장치의 구성도로서, 내부 전압으로 주변 전압(Vperi)과 코어 전압(Vcore)이 사용되는 예를 나타낸 것이다. 상기 내부 전압은 도시한 대로 주변 전압(Vperi)과 코어 전압(Vcore)에만 한정되지 않으며 고전위 전압(VPP) 등이 사용될 수도 있으나 설명의 편의상 상기 주변 전압(Vperi)과 코어 전압(Vcore)만을 도시하였다. 또한 종래 기술에서와 같이 외부 전압(Vext)은 외부 공급전원(VDD) 등으로 구현 가능하나 반도체 외부에서 인가되는 임의의 전압으로 구현 가능하다는 점을 밝혀둔다.
본 발명의 파워 업 신호 공급 장치는 외부 전압(Vext)으로부터 레지스터 파 워 업 신호(pwrup_r)를 생성하여 레지스터 블록에 공급하는 레지스터 파워 업 신호 공급 수단(200) 및 상기 외부 전압(Vext), 상기 주변 전압(Vperi) 및 상기 코어 전압(Vcore)을 감지하여 그 결과에 따라 내부 파워 업 신호(pwrup_i)를 생성하여 내부 블록에 공급하는 내부 파워 업 신호 공급 수단(300)으로 구성된다.
여기에서 상기 레지스터 파워 업 신호 공급 수단(200)은 상기 외부 전압(Vext)을 감지하여 레지스터 파워 업 신호(pwrup_r)를 생성하여 레지스터 블록에 전달하는 외부 전압 감지기(210)를 포함한다.
또한 상기 내부 파워 업 신호 공급 수단(300)은 입력되는 딥 파워 다운(DPD) 신호가 디스에이블 될 때에만 상기 외부 전압(Vext)을 구동하는 외부 전압 드라이버(302), 상기 외부 전압(Vext), 상기 주변 전압(Vperi) 및 상기 코어 전압(Vcore)을 감지하여 그 결과를 레벨 신호로 출력하는 전압 감지부(310) 및 상기 전압 감지부(310)의 출력 신호를 입력 받아 내부 파워 업 신호(pwrup_i)를 생성 및 출력하는 파워 업 신호 생성부(320)로 구성된다.
그리고 상기 전압 감지부(310)는 상기 외부 전압 드라이버(302)에서 구동된 전압을 감지하여 그 결과를 레벨 신호로 출력하는 외부 전압 감지기(312), 상기 주변 전압(Vperi)을 감지하여 그 결과를 레벨 신호로 출력하는 주변 전압 감지기(314) 및 상기 코어 전압(Vcore)을 감지하여 그 결과를 레벨 신호로 출력하는 코어 전압 감지기(316)로 구성된다.
또한 상기 파워 업 신호 생성부(320)는 상기 전압 감지부(310)의 상기 외부 전압 감지기(312), 상기 주변 전압 감지기(314) 및 상기 코어 전압 감지기(316)로 부터 출력된 각각의 레벨 신호를 입력으로 하여 상기 세 신호가 모두 하이 레벨일 때에만 로우 레벨의 신호를 출력하고 이외의 경우에는 하이 레벨의 신호를 출력하는 낸드 게이트(322) 및 상기 낸드 게이트(322)로부터 입력되는 신호의 레벨을 반전시켜 내부 파워 업 신호(pwrup_i)로 출력하는 인버터(324)로 구성된다.
이와 같이 구성된 파워 업 신호 공급 장치의 동작을 살펴보면 다음과 같다.
상기 레지스터 파워 업 신호 공급 수단(200)의 상기 외부 전압 감지기(210)는 일정값 이상의 상기 외부 전압(Vext)이 입력되면 하이 레벨의 레지스터 파워 업 신호(pwrup_r)를 출력하여 레지스터 블록에 전달한다. 이렇게 레지스터 블록에 전달되는 레지스터 파워 업 신호(pwrup_r)는 상기 파워 업 신호 공급 장치가 속한 반도체 집적 회로가 처한 상태, 즉 액티브 모드나 대기 모드 또는 딥 파워 다운 모드에 관계 없이 일정하게 신호를 공급한다. 따라서 상기 외부 전압(Vext)이 상기 파워 업 신호 공급 장치에 인가되는 한 상기 레지스터 블록에는 데이터가 유지된다.
그러나 상기 내부 파워 업 신호 공급 수단(300)은 딥 파워 다운 신호(DPD)의 영향을 받는다. 상기 전압 감지부(310)의 상기 주변 전압 감지기(314)는 일정값 이상의 상기 주변 전압(Vperi)이 입력되면 하이 레벨의 신호를 출력한다. 마찬가지로 상기 코어 전압 감지기(316)는 일정값 이상의 상기 코어 전압(Vcore)이 입력되면 하이 레벨의 신호를 출력한다. 그리고 상기 외부 전압 드라이버(302)는 상기 딥 파워 다운 신호(DPD)가 디스에이블 되면 상기 외부 전압(Vext)을 구동하여 상기 외부 전압 감지기(312)에 전달한다. 이후 상기 외부 전압 감지기(312)는 상기 외부 전압 드라이버(302)로부터 입력되는 전압이 일정값 이상이면 하이 레벨의 신호를 출력한 다.
이렇게 되면 상기 파워 업 신호 생성부(320)의 상기 낸드 게이트(322)의 세 입력 단자에는 모두 하이 레벨의 신호가 입력된다. 그러면 상기 낸드 게이트(322)는 로우 레벨의 신호를 출력하게 된다. 이후 상기 인버터(324)는 상기 로우 레벨의 신호를 반전시켜 하이 레벨의 내부 파워 업 신호(pwrup_i)를 출력하여 내부 블록에 전달한다.
그러나 반도체 집적 회로가 딥 파워 다운 모드에 이르러 상기 외부 전압 드라이버(302)에 딥 파워 다운 신호(DPD)가 인에이블 되어 입력되면 상기 외부 전압 드라이버(302)는 상기 외부 전압(Vext)을 차단한다. 따라서 상기 외부 전압 감지기(312)는 로우 레벨의 신호를 출력하게 되고 상기 파워 업 신호 생성부(320)에서 출력되는 내부 파워 업 신호(pwrup_i)는 디스에이블 된다.
이와 같이 상기 반도체 집적 회로가 전력 소모를 최소화하기 위한 딥 파워 다운 모드로 진입하게 되면 상기 내부 파워 업 신호 공급 수단(300)은 상기 내부 파워 업 신호(pwrup_i)를 디스에이블 되게 함으로써 상기 반도체 집적 회로의 내부 블록에서 이루어지는 전원 공급을 중단하게 하여 상기 반도체 집적 회로의 전력 소모를 감소시킨다. 그러나 상기 레지스터 파워 업 신호 공급 수단(200)은 상기 반도체 집적 회로의 딥 파워 다운 모드 진입 여부와 관계 없이 상기 레지스터 블록에 상기 레지스터 파워 업 신호(pwrup_r)를 공급함으로써 상기 레지스터 블록의 데이터가 유지되게 하는 것이다.
도 4는 본 발명의 다른 실시예에 따른 레지스터 파워 업 신호 공급 수단의 구성도이다.
도시한 레지스터 파워 업 신호 공급 수단(201)은 도 2에 도시하고 설명한 외부 전압 감지기(210)로부터 출력되는 레지스터 파워 업 신호(pwrup_r)를 일정 시간 지연시키는 지연기(220)를 추가하여 구성된다.
도 2의 상기 레지스터 파워 업 신호 공급 수단(200)의 회로 구성이 상기 내부 파워 업 신호 공급 수단(300)보다 간단하기 때문에 상기 레지스터 파워 업 신호(pwrup_r)가 상기 레지스터 블록에 입력되는 시간이 상기 내부 파워 업 신호(pwrup_i)가 내부 블록에 입력되는 시간보다 더 빠를 수 있고 그로 인해 회로 동작이 정상적으로 이루어지지 않게 될 수도 있다. 이와 같이 상기 레지스터 파워 업 신호(pwrup_r)의 인에이블 타임이 상기 내부 파워 업 신호(pwrup_i)의 인에이블 타임보다 빠를 경우에는 도시한 바와 같이 상기 레지스터 파워 업 신호(pwrup_r)가 상기 레지스터 블록에 전달되기 전에 상기 지연기(200)가 상기 레지스터 파워 업 신호(pwrup_r)를 일정 시간 지연시킴으로써 상기 레지스터 파워 업 신호(pwrup_r)와 상기 내부 파워 업 신호(pwrup_i)를 동기화시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명의 반도체 집적 회로의 파워 업 신호 공급 장치는 레지스터 블록에 파워 업 신호를 공급하는 수단과 내부 블록에 파워 업 신호를 공급하는 수단을 각각 구비함으로써 딥 파워 다운 모드시 전력 소모는 감소시키면서 레지스터 블록의 데이터는 유지되도록 하는 효과가 있다.

Claims (10)

  1. 외부 전압으로부터 레지스터 파워 업 신호를 생성하여 레지스터 블록에 공급하는 레지스터 파워 업 신호 공급 수단; 및
    상기 외부 전압 및 내부 전압을 감지하여 그 결과에 따라 내부 파워 업 신호를 생성하여 내부 블록에 공급하는 내부 파워 업 신호 공급 수단;
    을 포함하는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  2. 제 1 항에 있어서,
    상기 레지스터 파워 업 신호 공급 수단은,
    상기 외부 전압을 감지하여 레지스터 파워 업 신호를 생성하여 출력하는 외부 전압 감지기;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  3. 제 1 항에 있어서,
    상기 내부 전압은 주변 전압(Vperi), 코어 전압(Vcore) 및 고전위 전압(VPP)중 적어도 하나 이상인 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 레지스터 파워 업 신호 공급 수단은,
    상기 외부 전압 감지기로부터 출력되는 레지스터 파워 업 신호를 일정 시간 지연시키는 지연기;
    를 추가로 포함하는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  5. 외부 전압을 이용하여 레지스터 파워 업 신호를 생성하여 레지스터 블록에 공급하는 레지스터 파워 업 신호 공급 수단; 및
    상기 외부 전압 및 내부 전압을 감지하여 그 결과에 따라 내부 파워 업 신호를 생성하여 내부 블록에 공급하는 내부 파워 업 신호 공급 수단;
    을 구비하고, 딥 파워 다운 모드의 진입 또는 탈출에 무관하게 상기 외부 전압이 공급되면 상기 레지스터 파워 업 신호 공급 수단으로부터 출력되는 레지스터 파워 업 신호는 항상 인에이블 되는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 내부 파워 업 신호 공급 수단은 딥 파워 다운 모드에 진입하면 디스에이블 된 내부 파워 업 신호를 생성하여 출력하고, 상기 딥 파워 다운 모드에서 탈 출하면 인에이블 된 내부 파워 업 신호를 생성하여 출력하는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  7. 제 5 항에 있어서,
    상기 레지스터 파워 업 신호 공급 수단은,
    상기 외부 전압을 감지하여 레지스터 파워 업 신호를 생성하여 출력하는 외부 전압 감지기;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  8. 제 5 항 또는 제 7 항에 있어서,
    상기 레지스터 파워 업 신호 공급 수단은,
    상기 외부 전압 감지기로부터 출력되는 레지스터 파워 업 신호를 일정 시간 지연시키는 지연기;
    를 추가로 포함하는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
  9. 제 1 항 또는 제 5 항에 있어서,
    상기 레지스터 블록은 상기 반도체 집적 회로의 초기 데이터를 저장하는 적어도 하나 이상의 레지스터를 포함하는 것을 특징으로 하는 반도체 집적 회로의 파 워 업 신호 공급 장치.
  10. 제 1 항 또는 제 5 항에 있어서,
    상기 레지스터 블록은 모드 레지스터 셋트(MRS)를 포함하는 것을 특징으로 하는 반도체 집적 회로의 파워 업 신호 공급 장치.
KR1020050107279A 2005-11-10 2005-11-10 반도체 집적 회로의 파워 업 신호 공급 장치 KR100728555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050107279A KR100728555B1 (ko) 2005-11-10 2005-11-10 반도체 집적 회로의 파워 업 신호 공급 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050107279A KR100728555B1 (ko) 2005-11-10 2005-11-10 반도체 집적 회로의 파워 업 신호 공급 장치

Publications (2)

Publication Number Publication Date
KR20070050113A true KR20070050113A (ko) 2007-05-15
KR100728555B1 KR100728555B1 (ko) 2007-06-15

Family

ID=38273782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107279A KR100728555B1 (ko) 2005-11-10 2005-11-10 반도체 집적 회로의 파워 업 신호 공급 장치

Country Status (1)

Country Link
KR (1) KR100728555B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9507361B2 (en) 2013-12-19 2016-11-29 SK Hynix Inc. Initialization signal generation circuits and semiconductor devices including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0125079Y1 (ko) * 1994-08-01 1999-02-18 김주용 칩 내부소자에 안정된 전원전압을 공급하기 위한 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9507361B2 (en) 2013-12-19 2016-11-29 SK Hynix Inc. Initialization signal generation circuits and semiconductor devices including the same

Also Published As

Publication number Publication date
KR100728555B1 (ko) 2007-06-15

Similar Documents

Publication Publication Date Title
KR100816403B1 (ko) 저소비 전력형 다이내믹 랜덤 액세스 메모리
US7251170B2 (en) Peripheral voltage generator
US6996023B2 (en) Semiconductor memory device capable of reducing current consumption in active mode
KR970023372A (ko) 반도체 기억장치
US6791894B2 (en) DRAM power-source controller that reduces current consumption during standby
US7184354B2 (en) Memory device reduced power consumption in power down mode
KR100790444B1 (ko) 메모리 장치
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
US20110215845A1 (en) Power-up signal generator for use in semiconductor device
KR20150001945A (ko) 반도체 장치
KR100728555B1 (ko) 반도체 집적 회로의 파워 업 신호 공급 장치
KR100784890B1 (ko) 반도체 메모리 장치의 내부 전압 제어 회로 및 방법
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
KR101053526B1 (ko) 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
KR100608373B1 (ko) 메모리 장치의 내부전압 제어 방법
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
TWI477958B (zh) 用於管理計算系統中的功率之計算系統、設備、處理器及方法
KR20110002283A (ko) 반도체 장치
JP4240863B2 (ja) 半導体集積回路
KR0154662B1 (ko) 동기형 디램의 클럭 인에이블 버퍼
KR100762240B1 (ko) 전원 제어회로
KR20080099623A (ko) 반도체 집적 회로
KR20060012788A (ko) 듀얼 파워 다운 모드들을 지원하는 반도체 메모리 장치
KR20040006933A (ko) 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee