KR20040006933A - 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법 - Google Patents

반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법 Download PDF

Info

Publication number
KR20040006933A
KR20040006933A KR1020020041539A KR20020041539A KR20040006933A KR 20040006933 A KR20040006933 A KR 20040006933A KR 1020020041539 A KR1020020041539 A KR 1020020041539A KR 20020041539 A KR20020041539 A KR 20020041539A KR 20040006933 A KR20040006933 A KR 20040006933A
Authority
KR
South Korea
Prior art keywords
voltage
word line
line precharge
precharge voltage
signal
Prior art date
Application number
KR1020020041539A
Other languages
English (en)
Inventor
강영구
최중용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020041539A priority Critical patent/KR20040006933A/ko
Publication of KR20040006933A publication Critical patent/KR20040006933A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 네가티브 워드라인 프리차아지 전압을 사용하는 반도체 메모리장치에서 특정모드 진입 시 워드라인 프리차아지 전압레벨을 변환하는 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로 및 그 방법에 관한 것이다.
이를 위한 본 발명의 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로는, 특정 모드 진입 시 신호를 발생하는 신호 발생부와, 상기 신호발생부로부터 발생된 신호에 의해 디세이블되어 어레이벌크 전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하기 위한 파워디세이블 신호를 출력하는 전압검출기와, 상기 전압검출기로부터 출력된 파워공급 디세이블신호에 의해 상기 어레이 벌크전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하는 파워공급부와, 상기 신호 발생부로부터 발생된 신호에 의해 스위칭 온되어 접지전압(VSS)을 워드라인 프리차아지 전압(VBB2)으로 공급하는 스위칭부를 포함한다

Description

반도체 메모리장치의 워드라인 프리차아지 전압 변환회로 및 그 방법{CIRCUIT AND METHOD FOR CHANGING WORD LINE PRECHARGE VOLTAGE OF SEMICONDUCTOR MEMORY DEVICE THEREOF}
본 발명은 워드라인 프리차아지 전압 변환회로 및 그 방법에 관한 것으로, 특히 네가티브 워드라인 프리차아지 전압을 사용하는 반도체 메모리장치에서 특정모드 진입(웨이퍼 번인 테스트) 시 워드라인 프리차아지 전압레벨을 변환하는 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로 및 그 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 SRAM(Static Random Access Memory)과 DRAM(Dynamic Random Access Memory)으로 나누어지는데, DRAM의 단위 메모리 셀이 SRAM의 단위 메모리 셀보다 간단한 구조로 형성될 수 있기 때문에 고집적화에 유리한 면을 가지고 있다. 데이타 읽기/쓰기 동작의 속도를 증가시키기 위해서, DRAM이 탑재되는 컴퓨터 시스템 등의 시스템 클럭에 동기하여 DRAM의 동작이 이루어지도록 할 수 있다.
DRAM에 있어서 특정 워드 라인을 인에이블시키는 로우 액티브 명령과 인에이블되어있는 워드라인을 디세이블시키는 정상프리차아지(Normal Precharge) 명령이 있다. 특히 동기식(Synchronus) 디램에는 상기 정상 프리차아지 명령 이외에 자동프리차아지(Auto-Precharge) 명령이 있고, 상기 정상 프리차아지 명령은 데이터의 리드/라이트 동작이 완료된 후 외부로부터 입력되어 실행되는 반면, 상기 자동 프리차아지 명령은 데이터의 리드/라이트 명령이 입력될 때 특정 어드레스를 논리 하이로 셋팅하여 함께 입력되어 버스트 리드/라이트가 끝난 후 다음 클럭 싸이클에서 자동으로 워드 라인을 디세이블한다.
도 1은 반도체 메모리 장치의 스탠바이 시 워드라인 프리차아지 전압 공급회로도이다.
워드라인 프리차아지 전압검출기(10)는 스탠바이 시 워드라인 프리차아지 전압을 검출하여 설정전압 보다 낮을 경우 하이 인에이블 신호를 출력하고, 설정전압보다 높거나 같을 때 로우신호를 출력한다. 상기 워드라인 프리차아지 전압 검출기(10)로부터 출력된 하이 인에이블신호는 N모오스 트랜지스터(12)의 게이트로 인가되어 상기 N모오스 트랜지스터(12)를 턴온시켜 어레이 벌크전압(VBB1)이 워드라인 프리차아지 전압으로 공급된다. 그러나 상기 워드라인 프리차아지 전압 검출기(10)로부터 출력된 로우 인에이블신호는 N모오스 트랜지스터(12)의 게이트로 인가되어 상기 N모오스 트랜지스터(12)를 턴오프하여 어레이 벌크전압(VBB1)이 워드라인 프리차아지 전압으로 공급되는 것을 차단한다.
상기 도 1과 같은 종래의 워드라인 전압공급회로는 워드라인 프리차아지 전압을 일정하게 유지하기 위해서 N모오스 트랜지스터(12)를 통해 어레이 벌크전압(VBB1)을 공급하므로, 어레이 벌크전압(VBB1)을 공급하기 위해서 도시하지 않은 펌핑회로 등을 구동시키게 되어 전류소모가 많아지는 문제가 있었다.
도 2는 일반적인 워드라인 선택회로의 구성도이다.
웨이퍼 번인 테스트 시 워드라인 인에이블 신호가 N모오스 트랜지스터(20)의 게이트로 인가되면 N모오스 트랜지스터(20)가 턴온된다. 상기 N모오스 트랜지스터(20)가 턴온되면 N모오스 트랜지스터(22)의 게이트에 고전압(VPP)가 인가되어 N모오스 트랜지스터(22)가 턴온된다. 그리고 N모오스 트랜지스터(22)의 드레인과 N모오스 트랜지스터(24)의 게이트로 고전압(VPP)이 인가되므로 N모오스 트랜지스터(24)가 턴온된다. 상기 N모오스 트랜지스터(24)가 턴온되면 고전압(VPP)이워드라인 선택신호로 인가된다. 이때 N모오스 트랜지스터(26)의 게이트에는 VSS(0V)가 인가되어 소스에 워드라인 프리차아지 전압(VBB2=-0.4V)이 인가된다. 따라서 N모오스 트랜지스터(26)는 활성화 상태가 되어 워드라인 선택전압(VPP)이 워드라인 프리차아지 전압(VBB2)으로 공급되어 워드라인 프리차아지 전압(VBB2)이 상승된다.
상기 도 2와 같은 종래의 워드라인 선택회로는 웨이퍼 번인 테스트 시 워드라인 선택전압이 워드라인 프리차아지 전압으로 누설전류가 발생되어 워드라인 프리차아지 전압이 낮아지게 되고, 어레이 벌크전압을 워드라인 프리차아지 전압으로 공급하여 어레이 벌크전압이 낮아지게 되므로 어레이 벌크전압을 일정하게 유지하기 위해 도시하지 않은 펌핑회로 등을 구동시키게 되어 전류소모가 많아지는 문제가 있었다.
따라서 본 발명의 목적은 네가티브 프리차아지 전압을 사용하는 반도체 메모리장치에서 특정 모드로 진입할 시 워드라인 프리차아지 전압을 변환하여 전류소모를 방지하는 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로 및 그 방법을 제공함에 있다.
본 발명의 다른 목적은 스탠바이 시 셀어레이로 인가되는 벌크전압이 워드라인 프리차아지 전압레벨로 누설되는 것을 방지하는 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로 및 그 방법을 제공함에 있다.
본 발명의 또 다른 목적은 웨이퍼 번인 테스트 시 워드라인 선택전압이 워드라인 프리차아지 전압으로 누설되는 것을 방지하는 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로 및 그 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로는, 특정 모드 진입 시 신호를 발생하는 신호 발생부와, 상기 신호발생부로부터 발생된 신호에 의해 디세이블되어 어레이벌크 전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하기 위한 파워디세이블 신호를 출력하는 전압검출기와, 상기 전압검출기로부터 출력된 파워공급 디세이블신호에 의해 상기 어레이 벌크전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하는 파워공급부와, 상기 신호 발생부로부터 발생된 신호에 의해 스위칭 온되어 접지전압(VSS)을 워드라인 프리차아지 전압(VBB2)으로 공급하는 스위칭부를 포함함을 특징으로 한다.
상기 스위치부는 N모오스 트랜지스터로 구성함이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치의 워드라인 프리차아지 전압 변환방법은,
특정 모드 진입 시 소정의 신호를 발생하고, 상기 발생된 소정의 신호에 의해 어레이벌크 전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하고,
상기 발생된 신호에 의해 접지전압(VSS)을 워드라인 프리차아지 전압(VBB2)으로 공급함을 특징으로 한다.
도 1은 반도체 메모리 장치의 스탠바이 시 워드라인 프리차아지 전압 공급회로도
도 2는 일반적인 워드라인 선택회로의 구성도
도 3은 본 발명의 실시 예에 따른 워드라인 프리차아지 전압 변환회로의 구성도
도 4는 본 발명의 실시 예에 따른 도 3의 상세 회로도
* 도면의 주요부분에 대한 부호의 설명 *
30: 신호발생부 32: 전압 검출기
34: 파워공급부 36: 스위칭부
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 3은 본 발명의 실시 예에 따른 워드라인 프리차아지 전압 변환회로의 구성도이다.
특정 모드 진입 시 신호를 발생하는 신호 발생부(30)와,
스탠바이 모드 시 상기 신호 발생부(30)로부터 발생된 신호에 의해 인에이블 되어 워드라인 프리차아지 전압 레벨을 설정되어 있는 기준전압과 비교하여 어레이벌크 전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되도록 하고, 특정모드 진입 시 상기 신호발생부(30)로부터 발생된 신호에 의해 디세이블되어 어레이 벌크 전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하기 위한 파워디세이블 신호를 출력하는 전압검출기(32)와,
상기 전압검출기(32)로부터 출력된 파워공급 디세이블신호에 의해 상기 어레이 벌크전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하는 파워공급부(34)와,
상기 신호 발생부(30)로부터 발생된 신호에 의해 스위칭 온되어 접지전압(VSS)을 워드라인 프리차아지 전압(VBB2)으로 공급하는 스위칭부(36)로 구성되어 있다.
도 4는 본 발명의 실시 예에 따른 도 3의 상세 회로도이다
신호 발생부(30)는 특정 모드 진입 시 신호를 발생한다. 전압검출기(32)는 저항(R1, R2)으로 구성되어 동작전압을 받아 미리 설정된 기준전압을 생성하는 기준전압 생성부(52)와, 스탠바이 시 신호발생부(30)로부터 출력되는 신호에 의해 동작전압을 공급하기 위한 P모오스 트랜지스터(40, 42)와, 상기 기준전압 생성부(52)로부터 출력되는 기준전압과 워드라인 프리차아지 전압(VBB2)을 비교하여 프리차아지 전압(VBB2)이 기준전압보다 낮을 시 파워공급 인에이블 신호를 출력하는 차동증폭기(56)로 구성되어 있다.
상기 차동증폭기(56)는 P모오스 트랜지스터(44, 46, 48, 50) 및 저항(R3, R4)으로 구성되어 있다.
파워공급부(34)는 상기 전압검출기(32)로부터 출력되는 파워공급 인에이블신호에 의해 어레이 벌크전압(VBB1)을 워드라인 프리차아지 전압(VBB2)로 공급하는 트랜지스터(54)로 구성되어 있다.
스위칭부(36)는 신호발생부(30)로부터 특정모드 진입 시 발생되는 신호에 의해 스위칭 온되어 접지전압(VVS)을 워드라인 프리차아지 전압(VBB2)로 공급하기 위한 N모오스 트랜지스터(56)로 구성되어 있다.
상술한 도 3 및 도 4를 참조하여 본 발명의 바람직한 실시 예에 따른 특정 모드 진입 시 워드라인 프리차아지 전압레벨을 변환하기 위한 동작을 상세히 설명한다.
먼저 스탠바이 모드시의 동작을 살펴보면, 신호발생부(30)는 신호가 발생되지 않으므로 로우신호가 출력된다. 상기 신호발생부(30)로부터 로우신호가 출력되면 P모오스 트랜지스터(40, 40)가 턴온되어 동작전압이 차동증폭기(56)로 공급된다. 이때 차동증폭기(56)는 기준전압 생성부(52)로부터 생성된 기준전압(VREF)와 워드라인 프리차아지 전압(VBB2)를 각각 입력한다. 이때 차동증폭기(56)는 상기 기준전압 생성부(52)로부터 생성된 기준전압(VREF)와 워드라인 프리차아지 전압(VBB2)을 비교하여 워드라인 프리차아지 전압(VBB2)이 기준전압(VREF)보다 낮으면 P모오스 트랜지스터(46)이 턴온되고 P모오스 트랜지스터(44)는 턴오프되어 P모오스 트랜지스터(46)의 소스단으로 로우신호를 출력한다. 그러나 기준전압(VREF)보다 워드라인 프리차아지 전압(VBB2)이 높으면 P모오스 트랜지스터(46)가 턴오프되고 P모오스 트랜지스터(44)는 턴온되어 P모오스 트랜지스터(46)의 소스단으로 하이신호를 출력한다. 워드라인 프리차아지 전압(VBB2)이 기준전압(VREF)보다 낮아 P모오스 트랜지스터(46)의 소스단으로 로우신호가 출력되면 P모오스 트랜지스터(54)는 턴오프되어 워드라인 프리차아지 전압(VBB2)을 상승시키지 않는다. 그러나 워드라인 프리차아지 전압(VBB2)이 기준전압(VREF)보다 높아 P모오스 트랜지스터(46)의 소스단으로 하이신호가 출력되면 P모오스 트랜지스터(54)는 턴온되어 워드라인 프리차아지 전압(VBB2)을 어레이 벌크전압(VBB1)레벨로 낮추어 준다.
그리고 상기 신호발생부(30)에서 로우신호가 인가되면 N모오스 트랜지스터(56)는 턴오프되어 워드라인 프리차아지 전압(VBB2)을 접지전압(VSS)으로 변환하지 않는다.
두 번째로 특정모드로 진입한 상태의 동작을 살펴보면, 신호발생부(30)는 특정모드로 진입하게 되면 하이신호를 발생하여 출력한다. 상기 신호발생부(30)로부터 하이신호가 출력되면 P모오스 트랜지스터(40, 40)가 턴오드되어 동작전압이 차동증폭기(56)로 공급되지 않는다. 이때 차동증폭기(56)는 동작전압이 공급되지 않으므로 동작을 하지 않게 된다. 따라서 전압검출기(32)는 파워전압 디세이블 신호인 로우신호를 출력하게 되며, 이 출력된 로우신호는 N모오스 트랜지스터(54)의 게이트로 인가되어 N모오스 트랜지스터(54)를 턴오프시킨다. N모오스 트랜지스터(54)가 턴오프되면 어레이 벌크전압(VBB1)이 워드라인 프리차아지 전압(VBB2)으로 공급되지 않도록 한다. 이때 N모오스 트랜지스터(56)는 신호발생부(56)로부터 하이신호를 게이트로 인가되므로 턴온된다. 상기 N모오스 트랜지스터(56)가 턴온되면 접지전압(VSS)이 워드라인 프리차아지 전압(VBB2)으로 공급되도록 하여 워드라인 프리차아지 전압(VBB2)을 접지레벨로 변환시킨다.
상술한 바와 같이 본 발명은, 네가티브 워드라인 프리차아지 전압을 사용하는 반도체 메모리장치에서 특정모드 진입 시 어레이 벌크전압이 워드라인 프리차아지 전압으로 공급되는 라인을 차단하고 워드라인 프리차아지 전압(VBB2)을 접지레벨로 변환하여 동작 누설전류를 방지할 수 있으며, 안정된 동작 특성을 얻을 수 있는 효과가 있다.

Claims (4)

  1. 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로에 있어서,
    특정 모드 진입 시 신호를 발생하는 신호 발생부와,
    상기 신호발생부로부터 발생된 신호에 의해 디세이블되어 어레이벌크 전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하기 위한 파워디세이블 신호를 출력하는 전압검출기와,
    상기 전압검출기로부터 출력된 파워공급 디세이블신호에 의해 상기 어레이 벌크전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하는 파워공급부와,
    상기 신호 발생부로부터 발생된 신호에 의해 스위칭 온되어 접지전압(VSS)을 워드라인 프리차아지 전압(VBB2)으로 공급하는 스위칭부를 포함함을 특징으로 하는 반도체 메모리 장치의 워드라인 프리차아지 전압변환회로.
  2. 제1항에 있어서,
    상기 스위치부는 N모오스 트랜지스터로 이루어짐을 특징으로 하는 반도체 메모리 장치의 워드라인 프리차아지 전압 변환회로.
  3. 반도체 메모리장치의 워드라인 프리차아지 전압 변환방법에 있어서,
    특정 모드 진입 시 소정의 신호를 발생하고, 상기 발생된 소정의 신호에 의해 어레이벌크 전압(VBB1)을 워드라인 프리차아지 전압(VBB2)으로 공급되는 것을 차단하고,
    상기 발생된 신호에 의해 접지전압(VSS)을 워드라인 프리차아지 전압(VBB2)으로 공급함을 특징으로 하는 반도체 메모리 장치의 워드라인 프리차아지 전압변환방법.
  4. 제3항에 있어서,
    상기 접지전압은 0V임을 특징으로 하는 반도체 메모리 장치의 워드라인 프리차아지 전압변환방법.
KR1020020041539A 2002-07-16 2002-07-16 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법 KR20040006933A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020041539A KR20040006933A (ko) 2002-07-16 2002-07-16 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020041539A KR20040006933A (ko) 2002-07-16 2002-07-16 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법

Publications (1)

Publication Number Publication Date
KR20040006933A true KR20040006933A (ko) 2004-01-24

Family

ID=37316781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020041539A KR20040006933A (ko) 2002-07-16 2002-07-16 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법

Country Status (1)

Country Link
KR (1) KR20040006933A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656434B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 누설 전류 감소 회로
KR100694972B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 센싱 노드용 프리차지 전압을 선택적으로 변경하는 기능을가지는 플래시 메모리 장치 및 그 독출 동작 방법
KR100845106B1 (ko) * 2007-09-07 2008-07-09 주식회사 동부하이텍 전압레벨 변경회로
US12002518B2 (en) 2021-08-18 2024-06-04 Samsung Electronics Co., Ltd. Memory device performing temperature compensation and operating method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656434B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 누설 전류 감소 회로
KR100694972B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 센싱 노드용 프리차지 전압을 선택적으로 변경하는 기능을가지는 플래시 메모리 장치 및 그 독출 동작 방법
US7379337B2 (en) 2006-03-27 2008-05-27 Hynix Semiconductor Inc. Flash memory device and read operation method thereof
KR100845106B1 (ko) * 2007-09-07 2008-07-09 주식회사 동부하이텍 전압레벨 변경회로
US12002518B2 (en) 2021-08-18 2024-06-04 Samsung Electronics Co., Ltd. Memory device performing temperature compensation and operating method thereof

Similar Documents

Publication Publication Date Title
US6377508B1 (en) Dynamic semiconductor memory device having excellent charge retention characteristics
JP4152094B2 (ja) 半導体記憶装置の制御方法及び半導体記憶装置
KR100236816B1 (ko) 누설 전류가 저감된 반도체 기억 장치
US7394714B2 (en) Circuit implementation of a dynamic power supply for SRAM core array
US7031219B2 (en) Internal power management scheme for a memory chip in deep power down mode
US20030081461A1 (en) Semiconductor device
KR100222749B1 (ko) 반도체 기억회로의 데이터 유지시간 연장장치 및 연장방법
JP2942202B2 (ja) 複数の内部電源電圧を用いる半導体メモリ装置
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
KR20020008078A (ko) 저소비 전력형 다이내믹 랜덤 액세스 메모리
KR100266117B1 (ko) 반도체 기억장치
JPH10199244A (ja) 複合モード型基板電圧発生回路
KR20050044627A (ko) 온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조
KR100468718B1 (ko) 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법
US7804326B1 (en) Voltage level shifter
US5774405A (en) Dynamic random access memory having an internal circuit using a boosted potential
US5754075A (en) Integrated circuits including power supply boosters and methods of operating same
JPH08147973A (ja) 半導体装置
US20060274595A1 (en) Apparatus for supplying internal voltage
US7692992B2 (en) Semiconductor storage device in which inactive word line potential is set
US5912571A (en) Using the internal supply voltage ramp rate to prevent premature enabling of a device during power-up
KR20170113249A (ko) 집적 회로를 위한 리텐션 전압
KR20040006933A (ko) 반도체 메모리장치의 워드라인 프리차아지 전압 변환회로및 그 방법
KR0142972B1 (ko) 복수의 접지전원을 갖는 반도체 메모리장치
KR20030093035A (ko) 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination