KR20050044627A - 온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조 - Google Patents

온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조 Download PDF

Info

Publication number
KR20050044627A
KR20050044627A KR1020047008348A KR20047008348A KR20050044627A KR 20050044627 A KR20050044627 A KR 20050044627A KR 1020047008348 A KR1020047008348 A KR 1020047008348A KR 20047008348 A KR20047008348 A KR 20047008348A KR 20050044627 A KR20050044627 A KR 20050044627A
Authority
KR
South Korea
Prior art keywords
monitor cell
cell
refresh
monitor
control signal
Prior art date
Application number
KR1020047008348A
Other languages
English (en)
Inventor
티모시 이 피스커스
Original Assignee
사이프레스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이프레스 세미컨덕터 코포레이션 filed Critical 사이프레스 세미컨덕터 코포레이션
Publication of KR20050044627A publication Critical patent/KR20050044627A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

본 발명의 장치는 메모리 셀 어레이, 리프레시 회로, 제1 모니터 셀, 제2 모니터 셀, 및 제어 회로를 포함한다. 리프레시 회로는 리프레시 제어 신호에 응답하여 메모리 셀의 어레이를 리프레시하도록 구성될 수 있다. 제1 모니터 셀은 메모리 셀과 유사한 충전 누설을 갖도록 구성될 수 있다. 제2 모니터 셀은 메모리 셀과 유사한 방전 누설을 갖도록 구성될 수 있다. 제어 회로는 제1 소정의 임계 레벨을 넘어 상승하는 제1 모니터 셀의 전압 레벨 또는 제2 소정의 임계 레벨보다 아래로 떨어지는 제2 모니터 셀의 전압 레벨 중 어느 한 레벨에 응답하여 리프레시 제어 신호를 발생시키도록 구성될 수 있는데, 상기 제1 및 제2 임계 레벨은 서로 상이하다.

Description

온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조{METHOD AND ARCHITECTURE FOR REFRESHING A 1T MEMORY PROPORTIONAL TO TEMPERATURE}
본 발명은 일반적으로, 메모리를 리프레시(refresh)하는 방법 및/또는 구조에 관한 것이며, 특히 온도에 비례하는 1T 메모리를 리프레시하는 방법 및/또는 구조에 관한 것이다.
데이터(예를 들어, "1" 또는 "0")는 전압 레벨로서 1T 메모리 셀에 저장된다. "1"은 누설로 인해 감소될 수 있는 고 전압 레벨로서 저장된다. "0"은 누설로 인해 증가될 수 있는 0 볼트의 전압 레벨로서 저장된다. 1T 메모리 셀은 셀 내에 저장된 전압 레벨을 유지하기 위하여 주기적인 리프레시를 요구한다. 많은 응용에서, 메모리 칩은 링 발진기를 사용하여, 리프레시가 발생될 때를 제어한다. 전형적인 링 발진기에 의해 발생된 신호의 주파수는 CMOS 장치 특성으로 인한 온도 증가에 따라서 감소된다. 그러나, 메모리 셀 누설은 온도에 따라서 증가한다. 온도가 증가할 때, 종래의 발진기를 사용하면 메모리 셀 내에 저장된 전압 레벨을 유지시키는데 필요한 것 보다 덜 빈번하게 리프레시가 발생될 수 있다. 따라서, 발진기는 보다 많은 전류를 희생하여 고온 리프레시 율을 지원하도록 설계될 필요가 있다.
보다 빈번한 리프레싱을 제공하는 한 가지 방법은 온도에 비례하는 전압 또는 전류를 사용하여 리프레시 발진기의 주파수를 제어하는 것이다. 온도가 증가할 때, 전압이 증가되어 발진기의 주파수를 증가시켜 리프레시를 보다 자주 발생시킨다. 예를 들어, 절대 온도(PTAT)에 비례하는 기준 전압은 전류 제어 인버터 링 발진기(current starved inverter ring oscillator)를 제어하여 온도에 비례하는 클럭을 발생시키는데 사용될 수 있다.
PTAT 기준 전압을 사용하는 한 가지 문제는, 저 전원 전압(예를 들어, <1.8V)에 대해서, 전형적인 PTAT 발생기가 동작하지 않는다는 것이다. 따라서, 이 설계는 보다 복잡한 저 기준 전압 발생기를 사용하여야만 한다. 상기 방식을 사용하는 또 다른 부정적인 면은, 리프레시 율이 셀 누설을 토대로 하고 양호하게 정합될 수 없는 리프레시 율은 단지 PTAT 발생기에 의해서 만 근사화된다는 것이다. 메모리 셀의 누설에 응답하여 제어되는 메모리 리프레시 동작은 바람직하게 된다.
도1은 본 발명의 바람직한 실시예의 블록도.
도2는 본 발명의 바람직한 실시예의 보다 상세한 블록도.
도3은 본 발명의 일예의 동작을 도시한 타이밍 도.
도4는 본 발명의 바람직한 실시예의 보다 상세한 블록도.
도5는 도3의 각종 신호를 도시한 타이밍 도.
도6은 본 발명의 또 다른 바람직한 실시예의 블록도.
본 발명은 메모리 셀 어레이, 리프레시 회로, 제1 모니터 셀, 제2 모니터 셀, 및 제어 회로를 포함하는 장치에 관한 것이다. 이 리프레시 회로는 리프레시 제어 신호에 응답하여 메모리 셀의 어레이를 리프레시하도록 구성될 수 있다. 제1 모니터 셀은 메모리 셀과 유사한 충전 누설(charge leakage)을 갖도록 구성될 수 있다. 이 제2 모니터 셀은 메모리 셀과 유사한 방전 누설(discharge leakage)을 갖도록 구성될 수 있다. 이 제어 회로는 제1 소정의 임계 레벨을 넘어 상승하는 제1 모니터 셀의 전압 레벨 또는 제2 소정 임계 레벨 보다 아래로 떨어지는 제2 모니터 셀의 전압 레벨중 어느 한 레벨에 응답하여 리프레시 제어 신호를 발생시키도록 구성될 수 있는데, 여기서 상기 제1 및 제2 임계 레벨은 서로 상이하다.
본 발명의 목적, 특징 및 장점은, (i) 리프레시가 발생될 때를 결정하기 위하여 메모리 셀 쌍을 사용할 수 있으며; (ii) "1"을 저장하고 어떤 방전 누설을 모니터하는 하나의 메모리 셀을 사용할 수 있으며; (iii) "0"을 저장하고 어떠한 방전 누설을 모니터하는 하나의 메모리 셀을 사용할 수 있으며; (iv) 리프레시가 메모리 용장성(memory redundancy) 및 약한 셀(weaker cells)에 대해 발생될 때를 모니터하기 위하여 메모리 셀 어레이를 사용할 수 있으며; 및/또는 (v) 1.8V 보다 아래의 전원 전압으로 동작할 수 있는; 온도에 비례하는 메모리를 리프레시하는 방법 및/또는 구조를 제공하는 것을 포함한다.
본 발명의 이들 및 그외 다른 목적, 특징 및 장점이 이하의 상세한 설명 및 첨부한 도면으로부터 명백하게 될 것이다.
도1에는 본 발명의 일실시예를 따른 회로(100)가 블록도로서 도시되어 있다. 회로(100)는 메모리 장치(102)의 리프레시 제어 회로로서 구현될 수 있다. 회로(100)는 메모리 장치(102)의 리프레시 동작을 초기화하는데 사용될 수 있는 신호(예를 들어, RFFNOW)를 발생시키도록 구성될 수 있다. 신호(REFNOW)는 회로(104)에 제공될 수 있다. 회로(104)는 어레이 제어 및 리프레시 회로로서 구현될 수 있다. 회로(104)는 신호(REFNOW)에 응답하여 메모리 어레이(106)의 리프레시를 스케쥴링하도록 구성될 수 있다. 예를 들어, 메모리 어레이(106)가 액세스될 때, 리프레시는 액세스가 종료될 때까지 지연될 수 있다. 회로(104)는 메모리 어레이(106)가 리프레시될 때를 추적하도록 구성될 수 있고, 일반적으로, 신호(REFNOW)가 단정(assert)되고 메모리 어레이(106)가 이용가능할 때 리프레시 사이클을 시작할 것이다. 회로(104)는 또한, 다수의 제어 신호(예를 들어, CSL, SETN, SETP, EQLP, WL, 등)를 발생시키도록 구성될 수 있다. 신호(CSL, SETN, SETP, EQLP, WL, 등)는 메모리 어레이(106) 및 회로(100)의 동작을 제어하도록 사용될 수 있다.
회로(100)는 회로(110), 회로(112), 및 회로(114)를 포함할 수 있다. 회로(110)는 충전 누설 검출기로서 구현될 수 있다. 회로(112)는 방전 누설 검출기로서 구현될 수 있다. 회로(114)는 비교기 회로로서 구현될 수 있다. 회로(110)는 신호(CSL, SETN, SETP, EQLP, WL)를 수신할 수 있는 입력 및 신호(에를 들어, V0)를 제공할 수 있는 출력을 가질 수 있다. 회로(112)는 신호(CSL, SETN, SETP, EQLP, WL)를 수신할 수 있는 입력 및 신호(예를 들어, V1)를 제공할 수 있는 출력을 가질 수 있다. 신호(V0 및 V1)는 메모리 어레이(106) 내의 메모리 셀의 저장 노드 전압을 나타낼 수 있다. 예를 들어, 신호(V0)는 제1의 2진 값(예를 들어, 2진 "0")으로 프로그램되는 메모리 셀의 저장 노드 전압을 나타낼 수 있다. 신호(V1)는 제2의 2진 값(예를 들어, 2진 "1")으로 프로그램되는 메모리 셀의 저장 노드 전압을 나타낼 수 있다. 회로(114)는 제1 기준 전압(예를 들어, VLO)을 수신 할 수 있는 입력(116), 신호(V0)를 수신할 수 있는 입력(118), 제2 기준 전압(예를 들어, VHI)을 수신할 수 있는 입력(120), 신호(V1)를 수신할 수 있는 입력(122) 및 신호(REFNOW)를 제공할 수 있는 출력(124)을 가질 수 있다. 회로(114)는 신호(V0, VLO, V1, 및 VHI)에 응답하여 신호(REFNOW)를 발생시키도록 구성될 수 있다.
도2에는 회로(100)의 보다 상세한 블록도가 도시되어 있다. 회로(100)는 모니터 셀로서 구현될 수 있다. 모니터 셀(110)은 자체내에 저장된 2진 데이터에 응답하여 신호(V0)를 발생시키도록 구성될 수 있다. 신호(V0)는 메모리 셀(110)의 저장 노드의 전압 레벨을 나타낼 수 있다. 모니터 셀(110)은 메모리 어레이(106)의 메모리 셀과 동일한 수행성능을 갖도록 구성될 수 있다.
회로(112)는 모니터 셀로서 구현될 수 있다. 모니터 셀(112)은 셀 내에 저장된 2진 데이터에 응답하여 신호(V1)를 발생시키도록 구성될 수 있다. 신호(V1)는 모니터 셀(112)의 저장 노드의 전압 레벨을 나타낼 수 있다. 모니터 셀(112)은 메모리 어레이(106)의 메모리 셀과 유사하게 수행하도록 구성될 수 있다.
회로(114)는 회로(130), 회로(132) 및 회로(134)를 포함할 수 있다. 회로(130 및 132)는 비교기 회로로서 구현될 수 있다. 회로(134)는 일예로서, 논리 회로로서 구현될 수 있다. 신호(V0)는 비교기(130)의 제1 입력에 제공될 수 있다. 기준 전압(VLO)은 비교기(130)의 제2 입력에 제공될 수 있다. 비교기(130)는 신호(V0 및 VLO)에 응답하여 신호(예를 들어, LEAKLO)를 발생시키도록 구성될 수 있다. 신호(V1)는 비교기(132)의 제1 입력에 제공될 수 있다. 신호(VHI)는 비교기(132)의 제2 입력에 제공될 수 있다. 비교기(132)는 신호(VHI 및 VI)에 응답하여 신호(예를 들어, LEAKHI)를 발생시키도록 구성될 수 있다. 신호(LEAKLO)는 신호(V0)가 기준 레벨(VLO)보다 작을 때 제1 상태(예를 들어, 비단정) 및 신호(V0)가 기준 레벨(VLO) 보다 클때 제2 상태(예를 들어, 단정)를 가질 수 있다. 신호(LEAKHI)는 신호(VI)가 기준 레벨(VHI) 보다 클때 제1 상태(예를 들어, 비단정) 및 신호(V1)가 기준 레벨(VHI)보다 작을 때 제2 상태(예를 들어, 단정)를 가질 수 있다. 일 예에서, 기준 전압(VLO 및 VHI)은 약 20mV 내지 100mV일 수 있다. 그러나, 다른 값은 특정 응용 설계에 부합하도록 선택될 수 있다.
회로(134)는 신호(LEAKLO)를 수신할 수 있는 제1 입력, 신호(LEAKHI)를 수신할 수 있는 제2 입력 및 신호(REFNOW)를 제공할 수 있는 출력을 가질 수 있다. 회로(134)는 신호(LEAKLO 및 LEAKHI)에 응답하여 신호(REFNOW)를 발생시키도록 구성될 수 있다. 일 예에서, 이 회로(134)는 소정 펄스폭을 지닌 신호(REFNOW)를 발생시키도록 구성될 수 있다. 펄스폭은 특정 응용의 설계 기준에 부합하도록 선택될 수 있다.
회로(134)는 일 예에서, 논리 게이트(140) 및 원-샷 회로(one-shot circuit)(142)를 포함할 수 있다. 대안적으로, 다수 회로(100)가 구현될 때(도6과 관련하여 보다 상세하게 서술된다), 원-샷 회로(142)는 생략될 수 있다. 게이트(140)는 일 예에서, 2-입력 NOR 게이트로서 구현될 수 있다. 그러나, 다른 유형의 논리 게이트가 특정 응용의 설계 기준에 부합하도록 구현될 수 있다. 신호(LEAKLO)는 게이트(140)의 제1 입력에 제공될 수 있다. 신호(LEAKHI)는 게이트(140)의 제2 입력에 제공될 수 있다. 게이트(140)의 출력은 회로(142)의 입력에 제공될 수 있다. 회로(142)는 신호(RFENOW)를 제공할 수 있는 출력을 가질 수 있다. 회로(142)는 게이트(140)의 출력에 응답하여 신호(REFNOW)를 발생시키도록 구성될 수 있다. 회로(142)는 소정의 펄스폭을 지닌 신호(REFNOW)를 발생시키도록 구성될 수 있다.
도3에는 도2의 회로(100)의 일 예의 동작을 예시하는 타이밍 도가 도시되어 있다. 모니터 셀(110)은 전원 접지(예를 들어, VSS)와 거의 동일한 전압 레벨로 표시될 수 있는 2진 "0"으로 프로그램될 수 있다. 모니터 셀(112)은 비트라인 고 전원 전압(예를 들어, VBLH)과 거의 동일한 전압 레벨로 표시되는 2진 "1"로 프로그램될 수 있다. 시간이 경과함에 따라서, 모니터 셀(100) 및 모니터 셀(112)의 저장 노드의 전압 레벨은 누설로 인해 변경될 수 있다(예를 들어, 트레이스(150 및 152)각각). 모니터 셀 전압은 신호(V0 및 V1)중 하나 또는 둘 다가 각 기준 레벨(VLO 및 VHI)을 초과하는 트립 포인트(trip point)(예를 들어, 포인트(154))에 도달될 때까지 계속해서 변경될 수 있다. 트립 포인트(154)에서, 신호(LEAKLO) 및/또는 신호(LEAKHI)는 제1 논리 상태에서 제2 논리 상태로 스위치하여, 상응하는 모니터 셀(110 및 112)의 전압 레벨이 각 기준 전압(VLO 및 VHI)을 초과하는지를 나타낸다.
도4에는 본 발명의 바람직한 실시예의 보다 상세한 블록도가 도시되어 있다. 모니터 셀(110 및 112)은 1T 메모리 셀로서 구현될 수 있다. 이 모니터 셀은 메모리 어레이(16)의 메모리 셀과 구조적으로 유사하게 구현될 수 있다. 모니터 셀(110 및 112)은 모니터 셀의 환경이 메모리 어레이(106)와 유사하게 되도록 구성될 수 있다. 일부 예들은: (i) 모니터 셀의 커패시터 저장 노드가 모니터될 수 있으며; (ii) 모니터 셀의 비트라인이 모니터링 동안 메모리 어레이(106)의 메모리 셀과 유사하게 등화될 수 있으며; (iii) 모니터 셀에 접속된 워드 라인 및 칼럼 다중화기가 오프되고 프리챠지(precharge)될 수 있는 것을 포함할 수 있다. 일 예에서, 모니터 셀(110 및 112)은 메모리 어레이(106)의 부분으로서 구현될 수 있다.
모니터 셀(110 및 112)은 트랜지스터(150) 및 커패시터(152)를 포함할 수 있다. 트랜지스터(150)의 제1 소스/드레인은 비트라인 신호(예를 들어, BLL 또는 BLH)를 수신하도록 구성될 수 있다. 트랜지스터(150)의 게이트는 워드 라인 신호(예를 들어, WLL 또는 WLH)를 수신하도록 구성될 수 있다. 트랜지스터(150)의 제2 소스/드레인은 커패시터(152)의 제1 단자에 접속될 수 있다. 커패시터(152)의 제2 단자는 접지 전위(VSS)에 접속될 수 있다. 신호(V0 및 V1)는 각 모니터 셀(110 및 112)의 트랜지스터(150) 및 커패시터(152)간의 접속에 의해 형성된 노드에 제공될 수 있다.
비트라인 신호(BLL 및 BLH)는 회로(154)에 의해 발생될 수 있다. 회로(154)는 감지 증폭기로서 구현될 수 있다. 회로(154)는 제1 칼럼 선택 신호(예를 들어, CSLL), 제2 칼럼 선택 신호(예를 들어, CSLH), 제어 신호(예를 들어, SETP), 제2 제어 신호(예를 들어, SETN), 제3 제어 신호(예를 들어, EQLP) 및 등화 전원 전압(예를 들어, VBLEQ)를 수신하도록 구성될 수 있다. 회로(154)는 비트라인 신호(BLL 및 BLH)를 모니터 셀(110 및 112)에 제공하도록 구성될 수 있다. 회로(154)는 신호(SETP 및 SETN)에 응답하여 메모리 셀(110 및 112)을 2진 "0" 및 2진 "1" 각각으로 설정하도록 구성될 수 있다.
도5에는 도4의 각종 예의 신호를 예시한 타이밍 도가 도시되어 있다. 일반적으로, 신호(CSLL, WLL, WLH, 및 SETP)가 일 예에서, 논리 하이 상태로 설정되고 신호(SETN 및 EQLN)가 일 예에서, 논리 로우 상태로 설정될 때, 모니터 셀(110 및 112)은 일반적으로 각각의 2진 값 "0" 및 "1"로 프로그램된다. 모니터 셀(110 및 112)은 예를 들어, 파워-업에 따라서 그리고 리프레시에 응답하여 프로그램될 수 있다. 시간이 경과함에 따라서, 모니터 셀(110 및 112)상의 전압 레벨은 누설로 인해 변경될 수 있다. 모니터 셀(110) 및/또는 모니터 셀(112)의 전압 레벨이 각 기준 전압(VL0 및 VHI)을 초과할 때, 신호(RFENOW)는 일반적으로 발생된다(예를 들어, 화살표(160)). 회로(100)는 신호(REFNOW)(예를 들어, 화살표 (162))에 응답하여 모니터 셀(110 및 112)이 내용을 리프레시하도록 구성될 수 있다. 모니터 셀(110 및 112)이 리프레시될 때, 신호(V0 및 V1)의 모니터링이 또 다시 시작될 수 있다.
도6에는 본 발명의 또 다른 바람직한 실시예를 예시한 블록도가 도시되어 있다. 메모리 회로(102)는 다수의 회로(100a-100n)로 구현될 수 있다. 각 회로(100a-100n)는 회로(100)와 유사하게 구현될 수 있다. 각 회로(100a-100n)의 출력은 신호(예를 들어, REFNOWo-REFNOWn)를 일 예에서, 논리 게이트(170)의 입력에 제공할 수 있다. 논리 게이트(170)는 일 예에서, N-입력 NOR 게이트로서 구현될 수 있다. 그러나, 다른 유형의 게이트는 특정 응용의 설계 기준에 부합하도록 구현될 수 있다. 논리 게이트(170)는 신호(REFNOWo-REFNOWn)에 응답하여 신호(REFNOW)를 발생시키도록 구성될 수 있다. 원-샷 회로(172)는 게이트(170)의 출력을 수신하여 소정 펄스폭을 지닌 신호(REFNOW)를 발생시키도록 구성될 수 있다.
본 발명은 어느 모니터 셀의 전압이 각 기준 전압을 초과할 때, 메모리의 상보적인 프로그래밍 및 리프레시에 의해 모니터 셀 쌍에서 누설을 모니터함으로써 메모리 장치를 리프레시하는 방법을 제공할 수 있다. 셀이 업(충전) 또는 다운(방전)시에 누설될 수 있기 때문에, "0"이 저장된 모니터 셀 및 "1"이 저장된 모니터 셀이 일반적으로 구현된다. 일반적으로 "0"으로 설정된 메모리 전압(V0)은 비교기에 의해 기준 전압 레벨(VLO)와 비교될 수 있다. 전압(V0)이 VLO을 넘어 상승될 때, 신호(LEAKLO)는 일반적으로, 리프레시 동작을 활성화시킨다. 일반적으로 "1"로 설정된 메모리 전압(V1)은 비교기에 의해 제2 기준 전압과 비교될 수 있다. 전압(V1)이 기준 전압(VH1) 보다 아래로 떨어질 때, 신호(LEAKHI)는 일반적으로, 리프레시 동작을 활성화시킨다. 신호(REFNOW)가 제공된 후, 모니터 셀은 일반적으로, 각각의 값 "0" 및 "1"을 저장하도록 재설정되고 모니터링이 시작된다. 2개의 서로 다른 기준을 구현하면은, 비대칭 및 대칭적인 충전/방전 누설 둘다를 검출할 수 있다.
본 발명은 "0" 및 "1"을 모니터 셀에 저장하도록 상기 방식을 항상 설정하는 감지 증폭기를 구현할 수 있다. 신호(CSLL, CSLH, WLL 및 WLH)를 단정함으로써(예를 들어, 하이) 그리고 감지 증폭기를 설정함으로써(예를 들어, 신호(SETP)를 하이로 그리고 신호(SETN)을 로우로 단정), "0"은 V0로 기록되고 "1"은 V1로 기록될 수 있다. 신호(WLL 및 WLH)의 펄스폭은 메모리 어레이(106)의 정규 타이밍(normal timing)을 토대로하여, 전체 신호를 모니터 셀에 기록한다. 전체 신호가 모니터 셀에 기록되면, 신호(WLL 및 WLH)는 턴오프(비단정)될 수 있으며, 모니터 셀 전압은 모니터될 수 있다. 신호(WLL 및 WLH)가 비단정되고 감지 증폭기(154) 설정 신호가 오프된 후, 비트라인은 비트라인 등화 전압(예를 들어, VBLEQ)에 결합될 수 있다. 모니터 셀중 어느 하나가 각 트립 포인트를 넘어서 누설될 때, 신호(REFNOW)는 일반적으로, 칩 내에서 리프레시를 활성화시키고 사이클은 시작된다.
기준 전압(VLO 및 VHI)은 일반적으로, 리프레시들 간에 최대 간격을 제공하는 것과 리프레시가 발생되는 포인트 및 데이터가 손실될 수 있는 포인트 간에 마진(margin)을 제공하는 것 간의 균형을 맞추도록 선택된다. 이 마진은 메모리 어레이(106)의 감지 증폭기가 최악의 조건하에서 검출될 수 있는 신호 레벨을 토대로 결정될 수 있다. 일 예에서, 기준 전압(VLO 및 VHI)은 약 20mV로부터 약 100mV까지 일 수 있다. 그러나, 특정 응용 설계에 부합하도록 다른 값이 선택될 수 있다.
모니터 셀 결함 및 모니터 셀 신호 보유(retention)를 보상하기 위하여, 일반적으로, 용장성이 있는 것이 바람직하다. 이 용장성은 모니터 셀 장애 복구를 위하여 제공될 수 있고 약한 메모리 셀을 발견할 보다 양호한 기회를 제공할 수 있다. 모니터 셀의 어레이가 구현될 수 있고, 출력은 논리적으로 결합될 수 있다.
본 발명은 (i) 독립적인 근사화 대신에 셀 누설에 의해 설정된 리프레시 율 및/또는 (ii) 1.8V 보다 아래의 전압 전압으로의 동작을 포함하는 장점을 제공할 수 있다. 본 발명은 발진기를 사용하여 메모리 셀들의 리프레시간의 시간 간격을 제어하는 어떤 메모리에 적용될 수 있다. 셀의 누설이 온도 증가에 따라서 증가되기 때문에, 셀 누설은 온도가 증가될 때 보다 빈번하게 셀을 리프레시하도록 사용될 수 있다. 셀 누설 전류에 비례하여 리프레시하면, 보유 시간이 보다 양호할 때 동작 전류를 낮춘다. 본 발명은 온도 리프레시에 비례하는 1T PSRAM을 제공하도록 구현될 수 있다.
본 발명의 각종 신호는 일반적으로, "온"(예를 들어, 디지털 하이, 또는 1) 또는 "오프" (예를 들어, 디지털 로우, 또는 0)이 된다. 그러나, 신호의 온(예를 들어, 단정) 및 오프(예를 들어, 비단정) 상태의 특정한 극성은 특정 구현의 설계 기준에 부합하도록 조정될 수 있다. 게다가, 인버터가 부가되어, 신호의 특정 극성을 변경시킨다.
본 발명이 바람직한 실시예와 관련하여 특정하게 도시되고 설명되었지만, 당업자는 본 발명의 원리 및 영역을 벗어남이 없이 각종 변경을 행할 수 있다는 것을 이해할 것이다.

Claims (20)

  1. 메모리 셀 어레이;
    리프레시 제어 신호에 응답하여 상기 어레이를 리프레시하도록 구성된 리프레시 회로;
    상기 메모리 셀과 유사한 충전 누설을 갖도록 구성된 제1 모니터 셀;
    상기 메모리 셀과 유사한 방전 누설을 갖도록 구성된 제2 모니터 셀;
    제1 소정의 임계 레벨을 넘어 상승하는 상기 제1 모니터 셀 또는 제2 소정의 임계 레벨 보다 아래로 떨어지는 상기 제2 모니터 셀의 전압 레벨 중 어느 한 레벨에 응답하여 상기 리프레시 제어 신호를 발생시키도록 구성된 제어 회로를 포함하는데, 상기 제1 및 제2 임계 레벨은 서로 상이한 장치.
  2. 제1항에 있어서, 상기 제어 회로는:
    상기 제1 소정의 임계 레벨을 넘어 상승하는 상기 제1 모니터 셀의 상기 전압 레벨에 응답하여 제1 제어 신호를 발생시키도록 구성된 제1 비교기 회로;
    상기 제2 소정의 임계 레벨을 넘어 상승하는 상기 제2 모니터 셀의 상기 전압 레벨에 응답하여 제2 제어 신호를 발생시키도록 구성된 제2 비교기 회로; 및,
    상기 제1 및 상기 제2 제어 신호에 응답하여 상기 리프레시 제어 신호를 발생시키도록 구성된 논리 회로를 포함하는 장치.
  3. 제2항에 있어서, 상기 논리 회로는 소정의 펄스폭을 갖는 상기 리프레시 제어 신호를 발생시키도록 구성된 원-샷 회로를 포함하는 장치.
  4. 제1항에 있어서, 상기 제어 회로는 대칭 및 비대칭 충전 및 방전 누설로 동작하도록 구성되는 장치.
  5. 제1항에 있어서, 상기 제1 모니터 셀 및 상기 제2 모니터 셀은 상기 어레이의 메모리 셀과 구조적으로 유사한 메모리 셀을 포함하는 장치.
  6. 제5항에 있어서, 상기 모니터 셀은 상기 어레이의 상기 메모리 셀과 유사한 환경을 갖도록 구성되는 장치.
  7. 제6항에 있어서, 상기 제1 모니터 셀의 비트라인 및 상기 제2 모니터 셀의 비트라인은 모니터링 동작 동안 상기 어레이의 등화 전위로 설정되는 장치.
  8. 제1항에 있어서,
    상기 메모리 셀과 유사한 충전 누설을 갖도록 구성된 다수의 모니터 셀;
    상기 메모리 셀과 유사한 방전 누설을 갖도록 구성된 다수의 모니터 셀을 더 포함하는데, 상기 제어 회로는 또한 상기 제1 소정의 임계 레벨 또는 상기 제2 소정의 임계 레벨중 각각 한 레벨을 초과하는 임의의 상기 모니터 셀에 응답하여 상기 리프레시 제어 신호를 발생시키도록 구성되는 장치.
  9. 제1항에 있어서, 상기 제1 모니터 셀 및 상기 제2 모니터 셀은 상기 어레이의 메모리 셀을 포함하는 장치.
  10. 제1항에 있어서, 상기 메모리 셀의 어레이는 1T 메모리 셀을 포함하는 장치.
  11. 제1항에 있어서, 상기 리프레시 제어 신호에 응답하여 제1의 2진값으로 상기 제1 모니터 셀 및 제2의 2진값으로 상기 제2 모니터 셀을 프로그램하도록 구성된 감지 증폭기를 더 포함하는 장치.
  12. 메모리 어레이의 리프레시를 제어하는 장치로서,
    메모리 셀 어레이의 충전 누설을 모니터하는 수단;
    메모리 셀 어레이의 방전 누설을 모니터하는 수단; 및,
    제1 소정의 임계 레벨을 넘어 상승하는 상기 제1 모니터링 수단의 전압 레벨 또는 제2 소정의 임계 레벨 보다 아래로 떨어지는 상기 제2 모니터링 수단의 전압 레벨중 어느 한 레벨에 응답하여 리프레시 제어 신호를 발생시키는 수단을 포함하며, 상기 제1 및 제2 임계 레벨은 서로 상이한 메모리 어레이의 리프레시를 제어하는 장치.
  13. 메모리 어레이의 리프레시 동작을 제어하는 방법으로서,
    제1 모니터 셀의 충전 누설을 모니터하는 단계;
    제2 모니터 셀의 방전 누설을 모니터하는 단계; 및,
    제1 소정의 임계 레벨을 넘어 상승하는 상기 제1 모니터 셀의 전압 레벨 또는 제2 소정의 임계 레벨 보다 아래로 떨어지는 상기 제2 모니터의 전압 레벨중 어느 한 레벨에 응답하여 리프레시 제어 신호를 발생시키는 단계를 포함하며, 상기 제1 및 제2 임계 레벨은 서로 상이한 메모리 어레이의 리프레시 동작을 제어하는 방법.
  14. 제13항에 있어서,
    상기 제1 모니터 셀을 제1의 2진값으로 프로그램하는 단계; 및,
    상기 제2 모니터 셀을 상보적인 상기 제1의 2진값으로 프로그램하는 단계를 더 포함하는 메모리 어레이의 리프레시 동작을 제어하는 방법.
  15. 제13항에 있어서,
    상기 제1 모니터 셀의 비트라인 전압 레벨 및 상기 제2 모니터 셀의 비트라인 전압 레벨을 상기 메모리 어레이의 비트라인 등화 전압 레벨과 등화시키는 단계를 더 포함하는 메모리 어레이의 리프레시 동작을 제어하는 방법.
  16. 제13항에 있어서,
    상기 제1 모니터 셀의 전압 레벨과 상기 제1 소정의 임계 레벨과의 비교에 응답하여 제1 제어 신호를 발생시키는 단계; 및,
    상기 제2 모니터 셀의 전압 레벨과 상기 제2 소정의 임계 레벨과의 비교에 응답하여 제2 제어 신호를 발생시키는 단계를 더 포함하는 메모리 어레이의 리프레시 동작을 제어하는 방법.
  17. 제13항에 있어서,
    소정의 펄스폭을 갖는 상기 리프레시 제어 신호를 발생시키는 단계를 더 포함하는 메모리 어레이의 리프레시 동작을 제어하는 방법.
  18. 제13항에 있어서,
    리프레시 동작 및 보유 손실간의 마진을 제공하기 위하여 상기 제1 및 상기 제2 소정의 임계 레벨을 선택하는 단계를 더 포함하는 메모리 어레이의 리프레시 동작을 제어하는 방법.
  19. 제18항에 있어서, 상기 제1 및 제2 소정 임계는 리프레시 동작들간의 기간을 최대화하는 것과 상기 마진을 제공하는 것과의 균형을 맞추도록 선택되는 메모리 어레이의 리프레시 동작을 제어하는 방법.
  20. 제13항에 있어서,
    상기 리프레시 제어 신호에 응답하여 상기 제1 모니터 셀의 제1 저장값 및 상기 제2 모니터 셀의 제2 저장값을 리프레시하는 단계를 더 포함하는 메모리 어레이의 리프레시 동작을 제어하는 방법.
KR1020047008348A 2001-11-30 2002-11-26 온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조 KR20050044627A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/998,094 US6714473B1 (en) 2001-11-30 2001-11-30 Method and architecture for refreshing a 1T memory proportional to temperature
US09/998,094 2001-11-30

Publications (1)

Publication Number Publication Date
KR20050044627A true KR20050044627A (ko) 2005-05-12

Family

ID=25544747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008348A KR20050044627A (ko) 2001-11-30 2002-11-26 온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조

Country Status (6)

Country Link
US (1) US6714473B1 (ko)
JP (1) JP2005512260A (ko)
KR (1) KR20050044627A (ko)
CN (1) CN100419900C (ko)
AU (1) AU2002352947A1 (ko)
WO (1) WO2003049118A2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302292B3 (de) * 2003-01-22 2004-04-29 Infineon Technologies Ag Verfahren und Regelschaltung zum Auffrischen von dynamischen Speicherzellen
US7272065B2 (en) * 2003-12-03 2007-09-18 Simon Lovett Compensated refresh oscillator
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7177220B2 (en) * 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
US7135909B1 (en) 2005-05-17 2006-11-14 Sigmatel, Inc. Temperature sensor circuit and system
CN100390750C (zh) * 2006-04-04 2008-05-28 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
US7397261B2 (en) 2006-04-27 2008-07-08 International Business Machines Corporation Monitoring system for detecting and characterizing classes of leakage in CMOS devices
US8068376B1 (en) * 2006-08-02 2011-11-29 Hiep Van Tran Low leakage high stability memory array system
KR100827695B1 (ko) * 2006-11-03 2008-05-07 삼성전자주식회사 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치
US20090190409A1 (en) * 2008-01-28 2009-07-30 Rok Dittrich Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module
JP5116588B2 (ja) * 2008-07-14 2013-01-09 ルネサスエレクトロニクス株式会社 ダイナミック型半導体記憶装置
JP4374064B1 (ja) * 2008-08-27 2009-12-02 学校法人 芝浦工業大学 電源遮断制御回路および電源遮断制御方法
JP6084318B1 (ja) * 2016-02-22 2017-02-22 力晶科技股▲ふん▼有限公司 揮発性半導体記憶装置のリフレッシュ制御回路及び方法、並びに揮発性半導体記憶装置
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US10199114B2 (en) 2017-05-26 2019-02-05 Qualcomm Incorporated Stress detection in a flash memory device
CN107038988B (zh) 2017-06-19 2019-11-05 京东方科技集团股份有限公司 控制电路、显示屏、显示屏的驱动方法及显示装置
TWI682402B (zh) * 2017-09-11 2020-01-11 湯朝景 應用於動態隨機存取記憶體的主動更新方法以及電路
US11416666B1 (en) 2021-03-04 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and method for forming the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150287A (ja) 1984-08-20 1986-03-12 Toshiba Corp ダイナミツクメモリの自動リフレツシユ制御回路
JPS63121197A (ja) * 1986-11-07 1988-05-25 Fujitsu Ltd 半導体記憶装置
US5272676A (en) 1990-11-20 1993-12-21 Hitachi, Ltd. Semiconductor integrated circuit device
KR950010624B1 (ko) 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
US5539690A (en) 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
TW301750B (ko) 1995-02-08 1997-04-01 Matsushita Electric Ind Co Ltd
KR0172234B1 (ko) 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
JP3535963B2 (ja) 1997-02-17 2004-06-07 シャープ株式会社 半導体記憶装置
US5852582A (en) * 1997-02-18 1998-12-22 Advanced Micro Devices, Inc. Non-volatile storage device refresh time detector
JP4353546B2 (ja) 1997-06-30 2009-10-28 富士通マイクロエレクトロニクス株式会社 ダイナミック型半導体記憶装置
JPH1188127A (ja) 1997-09-04 1999-03-30 Texas Instr Japan Ltd 発振回路
US6069381A (en) * 1997-09-15 2000-05-30 International Business Machines Corporation Ferroelectric memory transistor with resistively coupled floating gate
FR2775382B1 (fr) 1998-02-25 2001-10-05 St Microelectronics Sa Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant
US6281760B1 (en) 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
KR100363103B1 (ko) 1998-10-20 2003-02-19 주식회사 하이닉스반도체 셀프 리프레쉬 발진기
KR100363105B1 (ko) * 1998-12-23 2003-02-19 주식회사 하이닉스반도체 셀 리키지 커런트 보상용 셀프 리프레쉬 장치
US6269039B1 (en) 2000-04-04 2001-07-31 International Business Machines Corp. System and method for refreshing memory devices
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring

Also Published As

Publication number Publication date
CN1610947A (zh) 2005-04-27
US6714473B1 (en) 2004-03-30
WO2003049118A9 (en) 2003-12-18
CN100419900C (zh) 2008-09-17
JP2005512260A (ja) 2005-04-28
WO2003049118A2 (en) 2003-06-12
WO2003049118A3 (en) 2003-11-20
AU2002352947A1 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
KR100236816B1 (ko) 누설 전류가 저감된 반도체 기억 장치
EP0173980B1 (en) Semiconductor integrated circuit device
US6804158B2 (en) Semiconductor circuit device with improved special mode
US6434076B1 (en) Refresh control circuit for low-power SRAM applications
KR0165755B1 (ko) 펄스신호 발생회로 및 그것을 구비한 반도체 기억장치와 동적 기억장치의 동작방법
US6714473B1 (en) Method and architecture for refreshing a 1T memory proportional to temperature
KR100377421B1 (ko) 반도체 기억 장치
US5065091A (en) Semiconductor integrated circuit device testing
US5734604A (en) Static random access memory capable of both reducing power consumption and retaining data at standby-time
US8111574B2 (en) Circuit and method for controlling self-refresh cycle
US7046565B1 (en) Bi-mode sense amplifier with dual utilization of the reference cells and dual precharge scheme for improving data retention
US6975532B1 (en) Quasi-static random access memory
KR0140175B1 (ko) 반도체 메모리 장치의 센스앰프 회로
JPH04344387A (ja) 素子温度に応じたリフレッシュ動作を実行するためのリフレッシュ要請信号発生装置を用いた半導体メモリー装置
US6038187A (en) Process for controlling a memory-plane refresh of a dynamic random-access memory and corresponding random-access memory device
KR100282383B1 (ko) 디스터브 테스트 모드 및 셀프 리프레쉬 모드에서 기판 전압의절대값을 낮게 할 수 있는 반도체 기억 장치
US6088820A (en) Static semiconductor memory device having test mode
EP0073677B1 (en) A mis transistor circuit including a voltage holding circuit
KR100224959B1 (ko) 다이나믹 랜덤 액세스 메모리
KR100215535B1 (ko) 반도체 기억 장치
KR100438237B1 (ko) 테스트 회로를 갖는 반도체 집적 회로
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
KR100387720B1 (ko) 반도체 메모리 소자의 셀프 리프레쉬 장치 및 방법
KR20000020963A (ko) 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로
KR100745072B1 (ko) 내부전압 방전회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application