CN113223603B - 存储器刷新控制方法、装置、控制电路及存储器件 - Google Patents

Abstract

本发明公开了一种存储器刷新控制方法、装置、控制电路以及存储器件，复用了每个存储区域的ECC模块产生的报错信号，分别针对每个存储区域，基于ECC模块输出的报错信息，周期性地检测存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制该存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将该存储区域的刷新频率恢复到初始刷新频率，其中，设定刷新频率小于初始刷新频率。这样能够减少不必要的刷新操作，从而减少无用刷新带来的芯片功耗。

Description

存储器刷新控制方法、装置、控制电路及存储器件

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储器刷新控制方法、装置、控制电路以及存储器件。

背景技术

DRAM(Dynamic Random Access Memory，动态随机存储器)的存储单元电荷泄露是不可避免的问题，需要周期性刷新以确保存储单元中的数据信息不丢失。存储阵列中数据保持能力较弱的存储单元更易失效，及时刷新可以一定程度降低失效风险。

然而，刷新操作会带来额外的芯片功耗。更高频率的刷新可以改善DRAM存储数据保持能力，但也会带来更大的功耗。尤其是3D封装的DRAM，片内更多的互联线，更多层的堆叠芯片导致复杂的片内热分布与热特性，使得散热问题成为3D封装的典型问题。片内多颗DRAM刷新会带来更大的功耗，更大的功耗会使得片内的温度进一步变高，再因为散热问题导致芯片内部温度持续升高。而DRAM单元的电荷保持时间与温度是强相关的，漏电流在高温下更易导致失效，在低温环境下，电荷保持时间更长，更不易出现失效。因此，多颗DRAM刷新带来的高能耗和高温，又会反向导致DRAM电荷保持能力降低。

发明内容

本申请实施例提供了一种存储器刷新控制方法、装置、控制电路以及存储器件，能够减少不必要的刷新操作，有利于降低芯片刷新功耗。

第一方面，本申请实施例提供了一种存储器刷新控制方法，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块。所述方法包括：

分别获取每个存储区域的ECC模块输出的报错信息；

针对所述每个存储区域，基于所述报错信息，周期性地检测所述存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制所述存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将所述存储区域的刷新频率恢复到初始刷新频率，其中，所述设定刷新频率小于初始刷新频率。

可选地，所述方法还包括：若在预设时间周期内未检测到数据错误，则增大所述存储区域的可靠性等级。所述控制所述存储区域按照设定刷新频率进行刷新，包括：

若所述可靠性等级大于第一预设阈值且小于第二预设阈值，则控制所述存储区域按照第一设定刷新频率进行刷新；

若所述可靠性等级大于或等于第二预设阈值，则控制所述存储区域按照第二设定刷新频率进行刷新，其中，所述第一设定刷新频率小于所述初始刷新频率，所述第二设定刷新频率小于所述第一设定刷新频率。

可选地，所述方法还包括：基于所述可靠性等级以及所述预设时间周期，得到所述存储区域的电荷保持时间。

可选地，所述控制所述存储区域按照设定刷新频率进行刷新之后，所述方法还包括：对所述存储区域的物理层信息进行上报。

可选地，所述动态随机存储器为3D封装的动态随机存储器。

第二方面，本申请实施例还提供了一种存储器刷新控制装置，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块。所述装置包括：

获取模块，用于分别获取每个存储区域的ECC模块输出的报错信息；

控制模块，用于针对所述每个存储区域，基于所述报错信息，周期性地检测所述存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制所述存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将所述存储区域的刷新频率恢复到初始刷新频率，其中，所述设定刷新频率小于所述初始刷新频率。

第三方面，本申请实施例还提供了一种刷新控制电路，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，每个所述存储区域分别对应设置有ECC模块。所述刷新控制电路包括：可靠性统计模块、仲裁模块以及刷新控制模块，其中：

所述可靠性统计模块，与所述存储区域的ECC模块连接，用于分别接收每个存储区域的ECC模块输出的报错信息，并针对所述每个存储区域，基于所述报错信息，周期性地检测所述存储区域是否出现数据错误；

仲裁模块，与所述可靠性统计模块以及刷新控制模块连接，用于若在预设时间周期内未检测到数据错误，则发送第一刷新调整指令到所述刷新控制模块，并在后续检测到数据错误时，发送第二刷新调整指令到所述刷新控制模块；

所述刷新控制模块，用于在接收到所述第一刷新调整指令时，控制相应存储区域按照设定刷新频率进行刷新，在接收到所述第二刷新调整指令时，控制相应存储区域的刷新频率恢复到初始刷新频率，其中，所述设定刷新频率小于所述初始刷新频率。

可选地，上述刷新控制电路还包括：监控模块，所述监控模块与所述可靠性统计模块连接。所述可靠性统计模块，还用于统计每个存储区域的可靠性等级，并在预设时间周期内未检测到数据错误时，增大相应存储区域的可靠性等级；所述监控模块，用于从所述可靠性统计模块获取每个存储区域的可靠性等级，并基于所述可靠性等级以及所述预设时间周期，得到所述存储区域的电荷保持时间。

可选地，上述刷新控制电路还包括：监控模块，所述监控模块与所述仲裁模块连接。所述仲裁模块还用于在控制所述存储区域按照设定刷新频率进行刷新之后，发送携带有该存储区域的物理层信息的信号到所述监控模块；所述监控模块用于对接收到的信号中携带的物理层信息进行统计，并上报统计结果。

第四方面，本申请实施例还提供了一种动态随机存储器件。包括：M个存储区域，每个存储区域分别对应设置有ECC模块，其中，M为大于或等于1的整数；以及上述第三方面提供的刷新控制电路，所述刷新控制电路分别与所述每个存储区域对应的ECC模块连接。

本申请实施例提供的存储器刷新控制方法、装置、控制电路以及存储器件，通过复用每个存储区域的ECC模块产生的报错信号，分别针对每个存储区域，基于报错信息，周期性地检测存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制该存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将该存储区域的刷新频率恢复到初始刷新频率，其中，设定刷新频率小于初始刷新频率。通过周期性地错误检测以及控制预设时间周期内持续未检测到数据错误的存储区域工作在低效刷新模式下，能够对于体质较好，不易出错的存储区域，针对性地进行监测并降低刷新工作效率，减少不必要的刷新操作，从而减少无用刷新带来的芯片功耗。并且，通过实际ECC模块在相应存储区域检测到的报错信息进行数据错误的检测，能够如实地获知各DRAM芯片的真实工作状况，保证检测结果真实可靠，从而提高低效刷新模式控制的可靠性。

另外，在所应用的动态随机存储器包括多个存储区域时，能够实现全局监测以及灵活的局部刷新调整，相比于各存储区域同时降低刷新效率，更为精准，有利于节约刷新功耗。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了本申请实施例第一方面提供的存储器刷新控制方法的流程图；

图2示出了本申请实施例第二方面提供的存储器刷新控制装置的模块框图；

图3示出了本申请实施例第三方面提供的刷新控制电路的一种示例性结构示意图；

图4示出了本申请实施例第三方面提供的刷新控制电路的另一种示例性结构示意图；

图5示出了本申请实施例第四方面提供的一种动态随机存储器件的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本申请实施例提供的存储器刷新控制方法、装置以及控制电路，可以应用于动态随机存储器(Dynamic Random Access Memory，DRAM)。为了方便说明，本文中可以将应用本申请实施例提供的刷新控制方法的DRAM称为目标DRAM。

具体来讲，目标DRAM包括M个存储区域，M为大于或等于1的整数。也就是说，目标DRAM可以包括一个存储区域，也可以用于包括多个存储区域。其中，存储区域可以按照实际需要划分，每个存储区域至少包括一个DRAM阵列，DRAM阵列包括多个呈阵列排布的DRAM存储单元。举例来讲，可以将一个DRAM存储阵列划分为一个存储区域，如具体实现时，存储区域可以是3D封装的DRAM中一个DRAM阵列die。当然，在本申请其他实施例中，也可以采用其他划分方式。

需要说明的是，目标DRAM的封装方式可以是平面封装，也可以是3D封装。本实施例主要以3D封装为例，可以是多个DRAM die堆叠封装的DRAM。当然，在本发明其他实施例中，目标DRAM也可以是平面封装的DRAM。

另外，目标DRAM中每个存储区域分别对应设置有ECC(Error Checking andCorrecting，错误检查与纠正)模块，ECC模块可以集成于相应存储区域所在的DRAM die内，或者，也可以设置于相应存储区域所在的DRAM die外部，用于检测并纠正相应存储区域中的数据错误，并产生报错信号。需要说明的是，产生报错信号不影响ECC自身纠错工作的进行。

可以理解的是，每一次数据写入内存的时候，ECC模块使用特定算法对数据进行计算，其结果称为校验位(check bits)。然后将所有校验位加在一起的和是“校验和”(checksum)，校验和与数据一起存放。然后，在这些数据从内存中读出时，采用同一算法再次计算校验和，并和前面的计算结果相比较，如果结果相同，说明数据是正确的，反之说明有错误，ECC可以从逻辑上分离错误并通知系统，并可以把一些可修复错误改正过来不影响系统运行。

下面对本申请实施例提供的具体实现方案进行详细介绍。

第一方面，本申请实施例提供了一种存储器刷新控制方法，如图1所示，该方法至少可以包括以下步骤S101至步骤S102。

步骤S101，分别获取每个存储区域的ECC模块输出的报错信息。

本实施例中，每个存储区域各自对应的ECC模块对相应存储区域进行错误检查和纠正，在每次检查到错误时，会产生相应的报错信号，报错信号中携带有ECC报错信息。可以理解的是，ECC是通用的算法，报错信息反应真实发生错误的类型和错误程度，例如，具体可以分为：无错误、可修复单位错误类型、可修复多位错误类型以及不可修复错误类型。

举例来讲，某目标DRAM包括n个DRAM die，每个DRAM die分别对应设置ECC模块，进而，分别对每个DRAM die各自进行错误收集，就可以得到n个错误收集结果，这些错误收集结果各自反应了相应DRAM die的数据是否存在失效风险。若检测到某个DRAM die存在数据错误，则表示该DRAM die存在失效风险。

具体来讲，接收到ECC模块下发的报错信号时，可以从中解析出报错信息。在一种实施方式中，可以基于报错信息确定该ECC模块在相应存储区域中检测到的错误类型，错误类型可以包括无错误和有错误两种类型。需要说明的是，具体实施时，可以将可修复单位错误类型、可修复多位错误类型以及不可修复错误类型均归类为有错误类型；或者，也可以将无错误、可修复单位错误类型以及可修复多位错误类型归类为无错误类型，将不可修复错误类型归类为有错误类型；又或者，可以将无错误，可修复单位错误类型归类为无错误，将可修复多位错误类型以及不可修复错误类型均归类为有错误类型，具体根据实际需要设置，此处不作限制。

步骤S102，针对每个存储区域，基于报错信息，周期性地检测存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将存储区域的刷新频率恢复到初始刷新频率，其中，设定刷新频率小于初始刷新频率。

对于任意一个存储区域，若在预设时间周期内未检测到数据错误，则触发低效刷新模式，控制该存储区域按照设定刷新频率进行刷新。而对于其他检测到数据错误的存储区域，则保持初始刷新频率进行刷新。举例来讲，目标DRAM包括四个存储区域，分别为DRAMdie0、DRAM die1、DRAM die2和DRAM die3，假设DRAM die1在预设时间周期内未检测到数据错误，其他die检测到数据错误，则表示DRAM die1具有较好的数据保持能力，控制DRAMdie1按照设定刷新频率进行刷新，而其他die则保持初始刷新频率，并分别从检测到数据错误的时刻开始，停止当前检测周期，重新开启新的检测周期，进行周期性地错误检测。

本实施例中，预设时间周期可以根据实际经验设置。在一种实施方式中，可以将预设时间周期可以基于目标DRAM的刷新周期设置，例如，可以设置为64ms或128ms。其中，刷新周期为正常刷新模式下，对DRAM的所有存储单元恢复一次原状态的时间间隔，是根据DRAM的数据保持时间以及容量确定的。

目标DRAM的初始刷新频率为目标DRAM上电时采用的默认刷新频率。在DRAM系统中，内存控制器会周期性的向DRAM发送刷新指令，控制DRAM进行刷新操作。举例来讲，在正常温度下，刷新指令的时间间隔可以为7.8us，在高温下，刷新指令的时间间隔可以为3.9us。默认刷新频率即为在进行低效刷新控制之前，DRAM正常工作时的刷新频率。设定刷新频率小于初始刷新频率。按照初始刷新频率进行刷新时，每接收到一个外部刷新指令，则控制目标DRAM执行一次操作操作，即目标DRAM工作在正常刷新模式，而若目标DRAM某个存储区域按照设定刷新频率进行刷新时，则会根据设定选择性地忽略外部刷新指令，使得该存储区域工作在低效刷新模式。

具体实施时，可以在目标存储器上电后，启动预设的计时器，并根据计时器的计时以及预设时间周期，分别针对每个存储区域，进行周期性地错误检测。若在预设时间周期内未检测到数据错误，则控制相应存储区域按照设定刷新频率进行刷新，即触发低效刷新模式，并进入下一周期的错误检测。若下一周期内仍未检测到该存储区域出现数据错误，则保持低效刷新模式，继续进入再下一周期的错误检测，以此类推。另外，在触发低效刷新模式之后，若在任意时刻检测到该存储区域出现数据错误，则在检测到错误时，将该存储区域的刷新模式从低效刷新模式恢复到正常刷新模式，即将刷新频率恢复到初始刷新频率，并停止当前检测周期，重新开启新的检测周期，重复执行上述周期性地错误检测过程。

通过设定周期性错误检测机制，针对性地控制长时间不出现错误的存储区域工作在低效刷新模式，能够减少不必要的刷新操作，在避免发生失效的同时，降低芯片刷新功耗。并且，无需对CPU进行设计调整即可兼容。

在一种可选的实施方式中，本申请实施例提供了的存储器刷新控制方法还可以包括：若在预设时间周期内未检测到数据错误，则增大存储区域的可靠性等级。可靠性等级能够用于反应相应存储区域的电荷保持能力，可靠性等级越高，则相应存储区域的电荷保持能力越强，反之，则越弱。举例来讲，可以在上电后，将每个存储区域的可靠性等级进行初始化如初始化值可以为零，在低效刷新模式被触发后，对相应存储区域的可靠性能级进行更新，如在上述周期性错误检测中，每持续一个预设时间周期未检测到错误，则将相应存储区域的可靠性等级加1。

在此基础上，作为一种可选的实施方式，上述控制存储区域按照设定刷新频率进行刷新的过程，可以包括：若可靠性等级大于第一预设阈值且小于第二预设阈值，则控制存储区域按照第一设定刷新频率进行刷新，即进入一级低效刷新模式；若可靠性等级大于或等于第二预设阈值，则控制存储区域按照第二设定刷新频率进行刷新，即进入二级低效刷新模式。其中，第一设定刷新频率小于初始刷新频率，第二设定刷新频率小于第一设定刷新频率。这样能够根据每个存储区域的电荷保持能力，多层级灵活调整低效工作模式采用的刷新频率，有利于进一步降低芯片的刷新功耗。

具体实施时，第一预设阈值、第二预设阈值、第一设定刷新频率以及第二设定刷新频率均可以根据实际应用场景的需要如考虑目标DRAM的制造工艺的影响以及多次试验设置。例如，当可靠性等级的初始化值为0，增大步长为1时，第一预设阈值可以设置为0，第二预设阈值可以设置为2。此时，对于任意一个存储区域，可以在第一轮预设时间周期内未检测到数据错误时，将可靠性等级从0增加到1，此时，可靠性等级满足大于零且小于2的条件，则控制存储区域按照第一设定刷新频率进行刷新，若在下一轮预设时间周期内仍未检测到数据错误，则将可靠性等级从1增加到2，此时可靠性等级达到2，则控制存储区域按照第二设定刷新频率进行刷新。

举例来讲，第一设定刷新频率可以设置为初始刷新频率的1/2倍，即采用低功耗刷新模式1，每接收到两个外部刷新指令，执行一次刷新操作。第二设定刷新频率可以设置为初始刷新频率的1/4倍，即采用低功耗刷新模式2，每接收到四个外部刷新指令，执行一次刷新操作。需要说明的是，在本申请其他实施例中，也可以根据可靠性等级大小设置更多级的设定刷新频率调整，此处不作限制。

另外，作为一种可选的实施方式，本申请实施例提供了的存储器刷新控制方法还可以包括：针对每个存储区域，基于可靠性等级以及预设时间周期，得到存储区域的电荷保持时间。具体实施时，可以将可靠性等级与预设时间周期的乘积，作为相应存储区域的电荷保持时间，并且，在可靠性等级发生更新时，将更新后得到的备选电荷保持时间与当前电荷保持时间进行比较，若备选电荷保持时间大于当前电荷保持时间，则用备选电荷保持时间对当前电荷保持时间进行更新，反之，则舍弃该备选电荷保持时间。举例来讲，可以将各存储区域的电荷保持时间分别存储在预先设置的寄存器中，在某个存储区域的可靠性等级发生更新时，若更新后可靠性等级与预设时间周期的乘积，大于该存储区域对应存储在寄存器中的电荷保持时间，则用更新后可靠性等级与预设时间周期的乘积覆盖原本存储的电荷保持时间。

这样可以不借助机台资源，在系统工作时，通过采集存储区域的可靠性等级，确定存储区域的电荷保持时间，从而得到DRAM存取保持能力，协助产品优劣筛选。对于3D封装的DRMA来讲，可以获取片内各DRAM的真实电荷保持时间特性，监控3D封装DRMA各芯片的电荷保持能力，给DRAM性能及工艺分析提供数据。

进一步地，为了便于测试人员了解DRAM的体质情况，还可以对低效刷新模式的触发情况进行监控。具体来讲，本申请实施例提供的存储器刷新控制方法还可以包括：在执行控制存储区域按照设定刷新频率进行刷新的步骤时或之后，对该存储区域的物理层信息进行上报。举例来讲，若在上述示例中，DRAM die1在预设时间周期内未检测到数据错误，则触发DRAM die1进入低效刷新模式后，上报DRAM die1的物理层信息。

可以理解的是，存储区域的物理层信息包括存储区域在DRAM中的位置信息，例如，DRAM为3D封装，物理层信息可以包括存储区域在DRAM中层级位置。这样对于3D封装的DRAM，就可以得到DRAM中不同层die的低效刷新模式触发次数，从而用于评估分析内部各层die的特性差异，分析片内DRAM体质，有利于协助3D封装工艺的分析和改进。例如，可以认为低效刷新模式触发次数越多的die，电荷保持能力越好，即体质越好。

具体来讲，可以针对每个存储区域，在触发低效刷新模式后，发送携带有相应存储区域的物理层信息的信号到预设的监控模块。由监控模块对接收到的信号中携带的物理层信息进行统计，得到统计结果并进行上报。统计结果可以包括各个存储区域的低效刷新模式触发次数。

统计结果的上报方式可以有多种。例如，可以将统计结果存储在预先设置的寄存器中，以便在需要时通过下发数据读取指令从该寄存器中读出统计结果。或者，也可以定时输出统计结果，以便测试人员分析。

综上所述，本申请实施例提供的存储器刷新控制方法，通过设置周期性地错误检测机制，控制预设时间周期内持续未检测到数据错误的存储区域工作在低效刷新模式下，能够对于体质较好，不易出错的存储区域，针对性地进行监测并降低刷新工作效率，减少不必要的刷新操作，从而减少无用刷新带来的芯片功耗。并且，通过实际ECC模块在相应存储区域检测到的报错信息进行数据错误的检测，能够如实地获知各DRAM芯片的真实工作状况，保证检测结果真实可靠，从而提高低效刷新模式控制的可靠性。并且，无需CPU设计调整即可兼容。

另外，在所应用的动态随机存储器包括多个存储区域时，针对每个存储区域，都分别执行上述的：基于报错信息，周期性地检测存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将存储区域的刷新频率恢复到初始刷新频率的过程，能够实现全局监测以及灵活的局部刷新调整，相比于各存储区域采用统一刷新频率，控制更为精准，有利于适当地降低不必要的刷新功耗。

第二方面，本申请实施例还提供了一种存储器刷新控制装置，应用于目标DRAM。如图2所示，该存储器刷新控制装置20包括：

获取模块201，用于分别获取每个存储区域的ECC模块输出的报错信息；

控制模块202，用于针对所述每个存储区域，基于所述报错信息，周期性地检测所述存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制所述存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将所述存储区域的刷新频率恢复到初始刷新频率，其中，所述设定刷新频率小于所述初始刷新频率。

具体实现时，上述控制模块202还可以用于：若在预设时间周期内未检测到数据错误，则增大所述存储区域的可靠性等级。此时，上述控制所述存储区域按照设定刷新频率进行刷新的过程可以包括：若所述可靠性等级大于第一预设阈值小于第二预设阈值，则控制所述存储区域按照第一设定刷新频率进行刷新；若所述可靠性等级大于或等于第二预设阈值，则控制所述存储区域按照第二设定刷新频率进行刷新，其中，所述第一设定刷新频率小于所述初始刷新频率，所述第二设定刷新频率小于所述第一设定刷新频率。

具体实现时，上述存储器刷新控制装置20还可以包括第一监控模块，用于基于所述可靠性等级以及所述预设时间周期，得到所述存储区域的电荷保持时间。

具体实现时，上述存储器刷新控制装置20还可以包括第二监控模块，用于，在控制所述存储区域按照设定刷新频率进行刷新之后，即监测到存储区域触发低效刷新模式后，对所述存储区域的物理层信息进行上报。

需要说明的是，以上各模块可以是由软件代码实现，也可以由硬件例如集成电路芯片实现。

还需要说明的是，以上各模块实现各自功能的具体过程以及产生的技术效果，请参见上述第一方面提供的方法实施例中描述的具体内容，此处不再赘述。

第三方面，本申请实施例还提供了一种刷新控制电路，应用于目标DRAM。如图3所示，目标DRAM包括M个存储区域100(图3中仅示出了一个)。其中，M为大于或等于1的整数。每个存储区域100均包括DRAM阵列101，DRAM阵列包括多个呈阵列排布的DRAM存储单元。每个存储区域100分别对应设置有ECC模块102。如图3所示，该刷新控制电路30包括：可靠性统计模块301、仲裁模块302以及刷新控制模块303。

其中，可靠性统计模块301，与存储区域的ECC模块102连接。存储区域100的ECC模块102在对该存储区域100进行错误检查与纠正过程中，产生报错信号，并发送给可靠性统计模块301。可靠性统计模块301用于分别接收每个存储区域100的ECC模块102输出的报错信息，并针对每个存储区域100，基于报错信息，周期性地检测存储区域100是否出现数据错误。具体实施过程中，可以另外设置计时器304，在目标DRAM上电后，启动该计时器304，并可靠性统计模块301基于计时器304的计时以及预设时间周期，分别针对每个存储区域100，进行周期性地错误检测。

仲裁模块302，分别与可靠性统计模块301以及刷新控制模块303连接，用于若在预设时间周期内未检测到数据错误，则发送第一刷新调整指令到刷新控制模块303，并在后续检测到数据错误时，发送第二刷新调整指令到刷新控制模块303。

可以理解的是，刷新控制模块303与存储区域100的刷新驱动器连接，用于根据接收到内存控制器发送的刷新指令，发送刷新控制信号到刷新驱动器，控制存储区域100进行刷新。本实施例中，刷新控制模块303还用于在接收到第一刷新调整指令时，控制相应存储区域按照设定刷新频率进行刷新，在接收到第二刷新调整指令时，控制相应存储区域的刷新频率恢复到初始刷新频率，其中，设定刷新频率小于始刷新频率。

也就是说，刷新控制模块303在接收到外部刷新指令时，需要根据当前配置的刷新频率控制相应存储区域进行刷新，若当前配置的刷新频率为初始刷新频率，则根据接收到外部刷新指令以及初始刷新频率进行相应存储区域的刷新控制，若当前配置的刷新频率为设定刷新频率，则根据接收到外部刷新指令以及设定刷新频率进行相应存储区域的刷新控制。

具体实施过程以及技术效果可以参照上述第一方面提供的方法实施例中相应内容。

具体实现时，本申请实施例提供的刷新控制电路30还可以包括：监控模块305，监控模块305与可靠性统计模块301连接。此时，可靠性统计模块301，还用于统计每个存储区域100的可靠性等级，并在预设时间周期内未检测到数据错误时，增大相应存储区域的可靠性等级。监控模块305，用于从所述可靠性统计模块301获取每个存储区域的可靠性等级，并基于所述可靠性等级以及所述预设时间周期，得到存储区域的电荷保持时间。具体实施过程以及技术效果可以参照上述第一方面提供的方法实施例中相应内容。

进一步地，上述监控模块305还可以与仲裁模块302连接。此时，仲裁模块还可以用于在控制存储区域按照设定刷新频率进行刷新之后即触发低效刷新模式后，发送携带有该存储区域的物理层信息的信号到所述监控模块305。监控模块305还用于对接收到的信号中携带的物理层信息进行统计，并上报统计结果。具体实施过程以及技术效果可以参照上述第一方面提供的方法实施例中相应内容。

需要说明的是，上述可靠性统计模块301、仲裁模块302以及刷新控制模块303以及监控模块305均采用集成电路实现，具体电路可以根据各自要执行的操作设计，实现此处不做详述。

具体实现时，刷新控制电路中可以针对每个存储区域分别设置相互独立的可靠性统计模块、相互独立的仲裁模块以及相互独立的刷新控制模块。也就是说，可以设置M个可靠性统计模块、M个仲裁模块以及M个刷新控制模块。

举例来讲，图4示出了本申请实施例的一种示例性实施架构示意图。为了便于区分，图4中计时器与每个可靠性统计模块的连接关系用虚线表示。如图4所示，假设将一个DRAM阵列die划分为一个存储区域，某目标DRAM包括四个存储区域，分别为DRAM die0、DRAMdie1、DRAM die2和DRAM die3，DRAM die0、DRAM die1、DRAM die2和DRAM die3中各自集成有ECC模块。

DRAM die0对应设置有可靠性统计模块301a、仲裁模块302a和刷新控制模块303a，DRAM die1对应设置有可靠性统计模块301b、仲裁模块302b和刷新控制模块303b，DRAMdie2对应设置有可靠性统计模块301c、仲裁模块302c和刷新控制模块303c，DRAM die3对应设置有可靠性统计模块301d、仲裁模块302d和刷新控制模块303d。

下面以DRAM die0为例，对存储区域的一种示例性刷新控制过程进行说明。

DRAM die0中的ECC模块检查DRAM die0中的错误并对一些可修复错误进行纠正，同时发送ECC报错信号到可靠性统计模块301a。可靠性统计模块301a基于报错信号中携带的报错信息周期性地检测DRAM die0中是否出现数据错误。若在预设时间周期内未检测到数据错误，则将DRAM die0的可靠性等级加1，若在下一周期内仍未检测到数据错误，则将DRAM die0的可靠性等级再加1，以此类推，直至在某个时刻检测到数据错误，则将DRAMdie0的可靠性等级进行清零，并将DRAM die0对应的计时清零，重新开启对DRAM die0的下一轮的周期性检测过程。另外，可靠性统计模块301a在可靠性等级发生更新时，还会将更新后的可靠性等级发送给监控模块305，以便监控模块305基于DRAM die0的可靠性等级以及预设时间周期，监测DRAM die0的电荷保持时间。

DRAM die0处于正常刷新模式时，仲裁模块302a在检测到DRAM die0的可靠性等级小于或等于第一预设阈值时，则等待下一次可靠性仲裁，此时DRAM die0保持正常刷新模式。在检测到DRAM die0的可靠性等级大于第一预设阈值且小于第二预设阈值时，发送第一刷新调整指令到刷新控制模块303d，触发DRAM die0进入一级低效刷新模式，使得刷新控制模块303d在接收到外部刷新指令时，控制DRAM die0按照第一设定刷新频率如上述低功耗刷新模式1进行刷新。并将DRAM die0的物理层信息发送给监控模块305，以便进行统计以及上报。在此基础上，检测到DRAM die0的可靠性等级大于或等于第二预设阈值时，则再次发送第一刷新调整指令到刷新控制模块303d，触发DRAM die0进入二级低效刷新模式，控制DRAM die0按照第二设定刷新频率如上述低功耗刷新模式2进行刷新。在此基础上，检测到DRAM die0的可靠性等级恢复到小于或等于第一预设阈值时，则发送第二刷新调整指令到刷新控制模块303d，控制DRAM die0的刷新频率恢复到初始刷新频率，使得DRAM die0恢复到正常刷新模式。

图4中，其他DRAM die的刷新控制过程与DRAM die0的刷新控制过程类似，此处就不再详述。

需要说明的是，本申请实施例所提供的刷新控制电路30，其具体实现及产生的技术效果和前述第一方面提供的方法实施例相同，为简要描述，本实施例部分未提及之处，可参考前述第一方面提供的方法实施例中相应内容。

第四方面，本申请实施例还提供了一种动态随机存储器件，如图5所示，该动态随机存储器件50可以包括：

M个存储区域501(图5中仅示出了一个)，每个存储区域501分别对应设置有ECC模块，其中，M为大于或等于1的整数；

刷新控制电路502，刷新控制电路502分别与每个存储区域501对应的ECC模块连接。需要说明的是，刷新控制电路502的具体结构可以参照上述第三方面提供的实施例，此处不再赘述。

还需要说明的是，该动态随机存储器件50可以包括一个存储区域，也可以包括多个存储区域。具体实现时，存储区域可以按照实际需要划分，每个存储区域至少包括一个DRAM阵列，DRAM阵列包括多个呈阵列排布的存储单元。举例来讲，可以将一个DRAM存储阵列划分为一个存储区域，如具体实现时可以将3D封装的DRAM中的一个DRAM阵列die划分为一个存储区域。当然，在本申请其他实施例中，也可以采用其他划分方式。

具体实现时，该动态随机存储器件50可以是3D封装的动态随机存储器件，包括多个堆叠的DRAM阵列die。当然，也可以采用平面封装方式，此处不作限制。

由于本发明实施例所介绍的动态随机存储器件50包括的刷新控制电路502在前述已经进行说明，故而基于本发明实施例所介绍的刷新控制电路502，本领域所属人员能够了解该动态随机存储器件50的具体结构及效果原理，故而在此不再赘述。凡是包括本发明实施例的刷新控制电路502的动态随机存储器件都属于本发明所欲保护的范围。

还需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本说明书是参照根据本申请实施例的方法、系统、设备以及计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“多个”表示两个以上，包括两个或大于两个的情况。

尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。

显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (10)

1.一种存储器刷新控制方法，其特征在于，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块，所述方法包括：

分别获取每个存储区域的ECC模块输出的报错信息；

针对所述每个存储区域，基于所述报错信息，周期性地检测所述存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制所述存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将所述存储区域的刷新频率恢复到初始刷新频率，其中，所述设定刷新频率小于初始刷新频率；

若在预设时间周期内未检测到数据错误，则增大所述存储区域的可靠性等级。

2.根据权利要求1所述的方法，其特征在于，

所述控制所述存储区域按照设定刷新频率进行刷新，包括：

若所述可靠性等级大于第一预设阈值且小于第二预设阈值，则控制所述存储区域按照第一设定刷新频率进行刷新；

若所述可靠性等级大于或等于第二预设阈值，则控制所述存储区域按照第二设定刷新频率进行刷新，其中，所述第一设定刷新频率小于所述初始刷新频率，所述第二设定刷新频率小于所述第一设定刷新频率。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

基于所述可靠性等级以及所述预设时间周期，得到所述存储区域的电荷保持时间。

4.根据权利要求2所述的方法，其特征在于，所述控制所述存储区域按照设定刷新频率进行刷新之后，所述方法还包括：

对所述存储区域的物理层信息进行上报。

5.根据权利要求1所述的方法，其特征在于，所述动态随机存储器为3D封装的动态随机存储器。

6.一种存储器刷新控制装置，其特征在于，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块，所述装置包括：

获取模块，用于分别获取每个存储区域的ECC模块输出的报错信息；

控制模块，用于针对所述每个存储区域，基于所述报错信息，周期性地检测所述存储区域是否出现数据错误，若在预设时间周期内未检测到数据错误，则控制所述存储区域按照设定刷新频率进行刷新，并进入下一周期的错误检测，直至检测到数据错误时，将所述存储区域的刷新频率恢复到初始刷新频率，其中，所述设定刷新频率小于所述初始刷新频率；

控制模块还可以用于，若在预设时间周期内未检测到数据错误，则增大所述存储区域的可靠性等级。

7.一种刷新控制电路，其特征在于，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，每个所述存储区域分别对应设置有ECC模块，所述刷新控制电路包括：可靠性统计模块、仲裁模块以及刷新控制模块，其中：

所述可靠性统计模块，与所述存储区域的ECC模块连接，用于分别接收每个存储区域的ECC模块输出的报错信息，并针对所述每个存储区域，基于所述报错信息，周期性地检测所述存储区域是否出现数据错误；

仲裁模块，与所述可靠性统计模块以及刷新控制模块连接，用于若在预设时间周期内未检测到数据错误，则发送第一刷新调整指令到所述刷新控制模块，并在后续检测到数据错误时，发送第二刷新调整指令到所述刷新控制模块；

所述刷新控制模块，用于在接收到所述第一刷新调整指令时，控制相应存储区域按照设定刷新频率进行刷新，在接收到所述第二刷新调整指令时，控制相应存储区域的刷新频率恢复到初始刷新频率，其中，所述设定刷新频率小于所述初始刷新频率；

可靠性统计模块，还用于统计每个存储区域的可靠性等级，并在预设时间周期内未检测到数据错误时，增大相应存储区域的可靠性等级。

8.根据权利要求7所述的刷新控制电路，其特征在于，还包括：监控模块，所述监控模块与所述可靠性统计模块连接，

所述监控模块，用于从所述可靠性统计模块获取每个存储区域的可靠性等级，并基于所述可靠性等级以及所述预设时间周期，得到所述存储区域的电荷保持时间。

9.根据权利要求7所述的刷新控制电路，其特征在于，还包括：监控模块，所述监控模块与所述仲裁模块连接，

所述仲裁模块还用于在控制所述存储区域按照设定刷新频率进行刷新之后，发送携带有该存储区域的物理层信息的信号到所述监控模块；

所述监控模块用于对接收到的信号中携带的物理层信息进行统计，并上报统计结果。

10.一种动态随机存储器件，其特征在于，包括：

M个存储区域，每个存储区域分别对应设置有ECC模块，其中，M为大于或等于1的整数；以及

权利要求7-9中任一项所述的刷新控制电路，所述刷新控制电路分别与所述每个存储区域对应的ECC模块连接。

Images