CN109754832B - 半导体存储器件、存储器系统及其刷新方法 - Google Patents

半导体存储器件、存储器系统及其刷新方法 Download PDF

Info

Publication number
CN109754832B
CN109754832B CN201811218388.7A CN201811218388A CN109754832B CN 109754832 B CN109754832 B CN 109754832B CN 201811218388 A CN201811218388 A CN 201811218388A CN 109754832 B CN109754832 B CN 109754832B
Authority
CN
China
Prior art keywords
refresh
dram
time
access
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811218388.7A
Other languages
English (en)
Other versions
CN109754832A (zh
Inventor
张敏洙
徐恩圣
裴升浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109754832A publication Critical patent/CN109754832A/zh
Application granted granted Critical
Publication of CN109754832B publication Critical patent/CN109754832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

一种半导体存储器件包括：单元阵列，其包括用于存储数据的多个DRAM单元；以及刷新控制逻辑器件，其根据从外部提供的访问场景信息来刷新多个DRAM单元。刷新控制逻辑器件参考访问场景信息和多个DRAM单元的保留特性来确定多个DRAM单元的刷新时间，并根据所确定的刷新时间来刷新多个DRAM单元。

Description

半导体存储器件、存储器系统及其刷新方法
相关申请的交叉引用
本申请要求于2017年11月6日在韩国知识产权局递交的韩国专利申请No.10-2017-0146808的优先权，其全部内容通过引用合并于此。
技术领域
本文公开的本发明构思的实施例涉及半导体存储器件、半导体存储器件的操作、包括半导体存储器件的存储器系统及其刷新方法。
背景技术
用于各种电子系统中的半导体存储器件的容量和速度正响应于用户对高性能的需求而增加。针对诸如动态随机存取存储器(DRAM)之类的易失性存储器件，以存储在存储单元电容器中的电荷的形式对数据进行存储。由于存储在存储单元电容器中的电荷随着时间的推移而泄漏，所以DRAM具有有限的数据保留特性。
为了解决这种有限的数据保留特性，DRAM执行刷新操作以保留存储在存储单元电容器中的数据。访问DRAM的存储器控制器(诸如DRAM控制器)可以例如通过以下方式管理和控制DRAM：允许DRAM以由DRAM确定的时序执行其刷新操作、或者以由DRAM控制器确定的时序提供刷新指令。DRAM可以根据从主机提供的刷新命令在给定的时段刷新其存储单元。然而，为了控制刷新操作，主机的系统复杂性可能增加。为了对外部命令进行解码和执行刷新操作的目的，DRAM还可以包括诸如命令解码器、定时器等的组件。
在一些系统中，基于给定的场景或特定使用，在预设的时间从DRAM读取数据以及将数据写入DRAM。因此，对DRAM的这种访问可能不是典型的随机访问。例如，在DRAM被用作临时存储图像数据的帧缓冲器的情况下，图像处理处理器基于特定场景定期访问DRAM，而不是随机地访问DRAM。
当基于特定场景访问DRAM时，DRAM可以在没有额外的外部刷新命令的情况下在可能时执行刷新操作。在基于场景被访问的DRAM的情况下，可以提高刷新操作的效率，从而使得可以实现系统的简化和低功率。
发明内容
本发明构思的实施例提供了一种半导体存储器件、系统和刷新方法，其能够基于特定场景提高正在被访问的半导体存储器件的刷新操作的效率。
根据示例性实施例，半导体存储器件包括：单元阵列，其包括用于存储数据的多个DRAM单元；以及刷新控制逻辑器件，其根据从外部源提供的访问场景信息来刷新多个DRAM单元。刷新控制逻辑器件被配置为参考访问场景信息和多个DRAM单元的保留特性来确定多个DRAM单元的刷新时间，并且被配置为根据所确定的刷新时间刷新多个DRAM单元。
根据示例性实施例，存储器系统包括主机和DRAM，主机根据访问场景在数据保留时间期间在缓冲器中记录数据和读取数据。DRAM作为主机的缓冲器被提供，并被配置为根据从主机接收的访问场景的时间信息进行操作。DRAM被配置为对记录有数据的存储区域执行自刷新操作。这种自刷新操作可以限于在数据保留时间期间不允许主机对数据的访问的非操作时段。DRAM的自刷新操作可以使用时间信息并且可以通过外部刷新启用信号来发起。
根据示例性实施例，基于场景在其中写入数据和读取数据的半导体存储器件的刷新方法包括：从外部设备接收取决于访问场景的数据保留时间和包括在数据保留时间中的非操作时段的长度，通过使用非操作时段的长度和存储单元的特性参数来计算写入数据的存储区域的刷新时间，以及在非操作时段期间以取决于计算的刷新时间的时序刷新存储区域。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他目的以及特征将变得显而易见。
图1是示出了根据本发明构思的实施例的存储器系统的框图
图2是示出了主机基于场景访问DRAM的方式的视图
图3是示出了图1的主机的示例的框图
图4是示出了根据本发明构思的实施例的执行基于场景的刷新操作的DRAM的框图
图5是示出了图4的刷新控制逻辑器件的示例性配置的框图
图6A和图6B是示出了图5中所示出的刷新模式寄存器的示例性配置的表格
图7是示出了图4的刷新控制逻辑器件的操作的流程图
图8是示出了本发明构思的存储器系统中的主机和DRAM之间的交互的视图
图9是示出了根据本发明构思的另一实施例的执行基于场景的刷新操作的DRAM的框图
图10是示出了图9的刷新控制逻辑器件的实施例的框图
图11是示出了图9的刷新控制逻辑器件的另一实施例的框图
图12是示出了图9的刷新控制逻辑器件的另一实施例的框图
图13是示出了根据本发明构思的另一实施例的存储器系统的框图
图14是示出了图13的DRAM的示例的框图
图15是示出了图14的刷新控制逻辑器件的操作的流程图
图16是示出了根据本发明构思的实施例的包括半导体存储器件的便携式终端的框图。
具体实施方式
应该理解，下面的详细描述作为示例被提供。在附图和说明书中使用相同的附图标记来指示所引用的结构可以与在别处公开的结构相同。
在下文中，使用同步DRAM(SDRAM)作为半导体器件的示例来描述本发明构思的特征和功能。然而，应该理解，本发明适用于其他类型的存储器。图1是示出了根据本发明构思的实施例的存储器系统的框图，包括主机10和DRAM 100。DRAM 100可以形成为单个半导体芯片(其与形成主机10的一个或多个半导体芯片分离)中的集成电路(IC)。然而，DRAM 100可以形成为形成主机10的全部或一部分的相同的半导体芯片内的集成电路。应该明白，虽然针对单个DRAM 100对本公开进行了描述，但是可以如本文中针对单个DRAM 100所描述的那样，在具有主机10的系统中使用若干DRAM 100(可以使用若干DRAM半导体芯片来缓冲数据块，诸如由主机10提供的帧图像数据)。
主机10可以使用DRAM 100作为缓冲器、工作存储器或主存储器。主机10可以基于场景访问DRAM 100。例如，主机10可以以写入固定容量的数据的方式访问DRAM 100，并且仅将所存储的数据保留给定的预设时间。主机10可以使用DRAM 100作为基于场景的缓冲存储器。可以根据基于场景的访问控制在诸如移动电话、用于数字电视(TV)的应用处理器(AP)、用于帧速率控制(FRC)的没备等的系统中使用的帧缓冲器。
主机10可以在内部配置为包括用于访问DRAM 100的固定的DRAM访问场景15。可以遵循DRAM访问场景15的规则来进行主机10对DRAM 100的访问。主机10可以基于DRAM访问场景15将访问场景信息ASI发送到DRAM 100。可以以各种方式提供访问场景信息ASI。在该示例中，访问场景信息ASI作为模式寄存器写入(MRW)的一部分(例如，用写入DRAM 100的(例如，模式寄存器集合(MRS)的)模式寄存器的命令提供的)被发送到DRAM 100。
DRAM 100可以根据从主机10提供的访问场景信息ASI来执行单元阵列110的刷新操作。刷新控制逻辑器件170参考其中写入有访问场景信息ASI的DRAM 100的模式寄存器(未示出)，计算用于刷新单元阵列110的最佳刷新时间。刷新时间可以是刷新DRAM 100的各行存储单元的时序。刷新控制逻辑器件170可以响应于计算的最佳刷新时间对存储单元执行刷新操作。
图2是示出了主机基于场景访问DRAM的方式的视图。参考图2，主机10可以在DRAM100中写入数据直到时间T2，然后可以读取写入的数据直到时间T3。当DRAM 100被用作图像处理设备的帧缓冲器时，可以根据特定的访问场景输入和输出数据。
例如，可以根据下面的访问场景读取视频图像的每个帧以及将视频图像的每个帧写入DRAM 100。首先，主机10在DRAM 100中写入数据直到时间T2。例如，可以在时间T2期间将感测的图像数据(例如，可以是视频图像的帧)写入DRAM 100中。从图2可以理解，写入操作中的DRAM 100的带宽BW2大于读取操作中的DRAM 100的带宽BW1。如果写入操作完成，则诸如图像信号处理器(ISP)的设备为了处理图像数据的目的，可以读取写入DRAM 100中的数据直到时间T3。因此，在时间T0和时间T2之间写入DRAM 100中的数据应该保留直到时间T3。这可以意味着在缓冲写入的数据(例如，图像数据的帧)的时间段T0至T3期间执行DRAM刷新操作。写入的数据应该保留在DRAM 100中的该时间段T0至T3在本文中被称为“数据保留时间”并标记为“tRETN”。数据保留时间tRETN可以大于DRAM 100可以在没有刷新操作的情况下存储数据的时间，例如n x tREFmax，其中tREFmax是DRAM的正常单元的最大刷新时段，并且n是等于2或更大的整数。在数据保留时间tRETN在时间T3处到期之后，不再需要保留DRAM中的数据并且可以终止刷新操作以避免对数据的刷新操作，从而避免对存储这种数据的存储器的行的随后的刷新操作(例如，从而使在不将数据写回DRAM中的情况下不能从DR AM中恢复该数据)，直到根据访问场景将下一个数据块存储在DRAM中为止。
在图2的底部详细示出了在时段T0至T1期间(写入时段T0至T2的一部分)，主机10在DRAM 100中写入数据的示例。在写入时段子区间T0至t1中，可以将数据连续地提供给DRAM 100，并且DRAM 100可以将该接收的数据存储在。在写入时段子区间T0至t1之后，提供非操作时段(NOP)t1，在此期间主机10可以执行除DRAM 100的访问操作之外的操作。主机10可以在写入时段子区间t2至t3中在DRAM 100中写入数据。当在非操作时段(NOP)t3至t4期间暂停写入数据之后，在另一个随后的写入时段子区间中的时间点t4处重新开始写入数据。可以在写入时段T0至T2内连续地执行与非操作时段(NOP)交错的该写入时段子区间序列，以根据预定场景完成数据的写入(例如，完成图像数据的帧的写入)。
写入时段子区间(在其期间将数据写入DRAM 100中)的长度ΔTW和非操作时段的长度ΔTN可以是固定的值。也就是说，在每个写入时段子区间期间在均匀时段(即，具有相同的持续时间)内，以及在每个写入时段子区间之间在均匀时段内暂停数据的写入(即，每个写入时段子区间之间的NOP时段可以具有相同的持续时间)。尽管没有详细示出，但是如针对在T0和T2之间的写入时段期间的写入操作所描述的，也可以在T2和T3之间的读取时段内提供非操作时段NOP，并且在读取时段期间，这种非操作时段NOP可以具有相同的持续时间和频率。
主机10具有一个数据单元(例如，一个图像帧或一个数据块)在被写入DRAM 100中之后应该被保留的数据保留时间tRETN的持续时间值。此外，主机10可以具有暂停写入操作或读取操作的非操作时段N0P的持续时间值。该信息可以作为访问场景信息ASI提供给DRAM100。DRAM 100可以通过使用访问场景信息ASI来确定以下内容：是否应该在数据保留时间tRETN、刷新时间等内执行刷新操作。
图3是示出了图1的主机的示例的框图。参考图3，可以用对图像进行感测和处理的图像处理系统来实现主机10。主机10可以包括图像传感器16、图像信号处理器(ISP)17和DRAM控制器18。
图像传感器16可以包括有源像素传感器(APS)阵列11、行解码器12、相关双采样器(CDS)电路13、模数转换器14和时序控制器15。时序控制器15可以具体实现DRAM访问场景15的全部或一部分，例如被配置(诸如通过软件或固件)为提供在(诸如通过在配置时序控制器15的软件中阐述的规则确定的)预定时间根据预定序列获得和存储数据块的时序。DRAM访问场景15还可以以不同的方式来具体实现，例如通过图像信号处理器17的类似配置。有源像素传感器阵列11可以包括二维布置的多个像素。像素中的每一个包括将光转换为电信号的光电检测器(例如，光电二极管)。有源像素传感器阵列11响应于时序信号，通过多个列线向相关双采样器电路13提供来自相应像素的电信号。行解码器12可以在时序控制器15的控制下选择有源像素传感器阵列11中的任何一行。相关双采样器电路13可以在时序控制器15的控制下将采样的列中的每一个的参考信号REF和/或图像信号IMG以多个列为单位发送到模数转换器14。模数转换器14可以将与从相关双采样器电路13输出的与每列相关联的相关双采样信号REF/IMG转换为数字信号。例如，图像传感器16可以是CMOS图像传感器或电荷耦合设备(CCD)图像传感器。
图像信号处理器17对由图像传感器16生成的图像数据进行处理。图像信号处理器17对从图像传感器16输出的原始数据形式的图像数据进行处理。图像信号处理器17可以执行对光学系统(诸如透镜)的纠正处理或基于像素的处理，诸如对由于图像传感器的偏差而产生的缺陷的纠正。可以以形成为图像传感器16中的逻辑电路的知识产权(IP)核的形式来实现图像信号处理器17。例如，图像传感器16可以形成为相同的半导体芯片的一部分。
DRAM控制器18将从图像传感器16输出的图像数据写入DRAM 100中以在DRAM 100中缓冲图像数据。DRAM控制器18读取存储在DRAM 100中的数据，并将读取的数据输出到图像信号处理器17。例如，在将图像数据的帧存储在DRAM 100中之后，DRAM控制器18可以将该图像数据的帧发送到图像信号处理器17。如参考图2所述，基于预定场景执行存储和读取图像数据的操作。也就是说，在预定时间期间和/或以预定时间间隔(例如，在与将图像数据的一帧缓冲在DRAM 100中和/或对图像数据的一帧进行图像处理相关联的预定时间内以预定时间间隔)执行与图像数据的一帧相关联的写入操作和读取操作。
DRAM控制器18将访问场景信息ASI提供给DRAM 100以用于基于场景的访问。DRAM100可以根据访问场景信息ASI执行刷新操作。访问场景信息ASI可以作为模式寄存器写入(MRW)信息提供给DRAM控制器18。DRAM控制器18可以向DRAM 100提供刷新启用信号Ref_EN，以发起DRAM100的刷新操作。可以例如在不存在对DRAM 100的数据的外部访问的非操作时段NOP中，由主机10来激活刷新启用信号Ref_EN。
图4是示出了根据本发明构思的实施例的执行基于场景的刷新操作的DRAM的框图。参考图4，DRAM 100可以包括单元阵列110、行解码器120、地址缓冲器130、列解码器140、读出放大器150、数据缓冲器160、刷新控制逻辑器件170、命令解码器180和模式寄存器集合190。
单元阵列110包括多个存储单元MC，多个存储单元MC与字线WL和位线BL连接并且沿行方向和列方向布置。存储单元中的每一个可以包括单元电容器和存取晶体管。在每个存储单元中，存取晶体管的栅极连接到沿行方向布置的字线WL中的对应的一个。存取晶体管的第一端连接到沿列方向延伸的对应的位线BL。存取晶体管的第二端连接到存储单元MC的存储单元电容器。
行解码器120响应于输入到行解码器120的地址ADD，选择字线以选择要访问的存储单元的行。行解码器120对输入的地址ADD进行解码，并启用与解码后的地址相对应的字线。此外，在自刷新操作模式中，行解码器120可以对从刷新控制逻辑器件170的地址计数器(其输出与要刷新的行的地址相对应的刷新地址REF_ADDR)(未示出)生成的行地址进行解码，并且可以启用与解码后的地址相对应的字线。在自刷新模式中，由刷新控制逻辑器件的地址计数器生成的行地址可以通过本文中描述的刷新时钟Ref_CLK而递增。列解码器140选择一个或多个位线以将我们的输出数据输入到与所选择的(启用的)字线相对应的存储单元的行的一部分。
地址缓冲器130临时存储从外部设备输入(例如，从DRAM控制器18输入)的地址ADDR。地址缓冲器130将所存储的地址提供给行解码器120(例如，行地址)和/或列解码器140(例如，列地址)。可以通过地址缓冲器130修改由DRAM 100接收到的地址ADD的时序和格式。
读出放大器150写入数据或感测与所选择的字线相连的相应存储单元的先前写入的数据。读出放大器150可以通过位线感测并输出存储在存储单元中的数据。此外，读出放大器150可以锁存输入数据，该输入数据随后存储在对应的存储单元中。在刷新操作中，读出放大器150可以感测存储在对应的存储单元中的数据，并且在这样做时，对存储单元的存储单元电容器再充电(例如，再充电到表示逻辑值“0”或“1”的完全充电状态)。读出放大器150可以在刷新控制逻辑器件170的控制下对所选择的存储单元(例如，与所选择的字线相对应的存储单元的行)执行刷新操作。在刷新操作期间，所选择的存储单元可以通过存储单元晶体管将其存储单元电容器连接到位线BL，从而使存储单元电容器的电荷(表示存储单元数据)改变位线BL的电位(例如，增大或减小位线BL的电位)。连接到该位线BL的读出放大器150可以感测并锁存对应的选择的存储单元的数据，从而通过该锁存操作将位线BL拉到高电位或低电位。在这样做时，读出放大器通过位线BL向所选择的存储单元提供高电位或低电位，由此刷新存储单元。尽管未在图4中示出，对于刷新操作，读出放大器150可以包括对位线BL和BLB的低电位位线放电的N型读出放大器NSA和对位线BL和BLB的高电位位线充电的P型读出放大器PSA。尽管以上描述与连接到单个的所选择的字线WL的单个读出放大器和单个存储单元有关，但是应明白，单元阵列110包括连接到可以同时访问所选择的存储单元的行(连接到多个字线WL中的所选择的一个的存储单元的行)的多个相应位线的多个读出放大器。因此，块150将被理解为一般地指代读出放大器阵列，其包括多个读出放大器(其可以规则地分布在存储单元阵列110中)。
刷新控制逻辑器件170可以是通过使用从主机10提供的访问场景信息ASI来执行单元阵列110的刷新操作的逻辑电路。刷新控制逻辑器件170可以在DRAM 100的自刷新模式下执行DRAM 100的刷新操作，其中在自刷新模式下，在没有命令解码器180的控制的情况下，以由刷新控制逻辑器件170确定的时序来调度DRAM 100的每个刷新操作。例如，当DRAM100处于自刷新模式下和/或执行自刷新操作时，DRAM 100的刷新操作不是由从外部设备(例如，从DRAM控制器18)接收的刷新命令导致的。可以响应于从DRAM控制器18接收的进入自刷新命令，而将DRAM 100设置为处于自刷新模式下。刷新控制逻辑器件170可以从访问场景信息ASI获得在主机10的访问场景中定义的数据保留时间tRETN。刷新控制逻辑器件170可以从访问场景信息ASI获得存在于数据保留时间tRETN内的非操作时段NOP的持续时间和数量，并且可以计算数据保留时间内的全部非操作时段的总持续时间。因此，可以确定每个字线的刷新时间tRC，以基于数据保留时间内的全部非操作时段的总持续时间来刷新字线。刷新时间tRC可以对应于激活到激活内部刷新命令时段，并且表示连续执行的刷新操作的开始时间之间的最小时间(或发起针对连续执行的刷新操作的内部刷新命令之间的最小时间)。例如，tRC可以是在单元阵列110的存储单元的相同的存储体内，激活由相同的行解码器(诸如行解码器120)驱动的字线之间的最小时间。可以使用所确定的刷新时间tRC来确定和设置刷新时钟Ref_CLK的频率。
在一些示例中，刷新控制逻辑器件170可以基于要刷新的行的数量和存储单元的一个或多个单元特性来确定连续刷新操作之间的最佳刷新时间tRC_opt。刷新控制逻辑器件170可以在非操作时段内，以由所确定的最佳刷新时间tRC_opt确定的时序来执行刷新操作。例如，刷新控制逻辑器件170可以在刷新启用信号Ref_EN被激活的时段(例如，对应于非操作时段)期间，以取决于所确定的最佳刷新时间tRC_opt的时序对存储单元执行刷新操作。如本文中所述，最佳刷新时间tRC_opt可以对应于刷新时间tRC的调整值(以及由刷新时钟控制器173、输出的Ref_CLK的调整频率)。如果从主机10提供的访问场景信息ASI提供了不足以刷新全部必要的行的刷新可能时间，则刷新控制逻辑器件170可以例如以模式寄存器读取(MRR)的方式向外部通知执行所需刷新操作的时间不足。
命令解码器180参考从外部源(诸如从DRAM控制器18)接收的信号/RAS、/CAS和/WE来确定输入的外部命令。命令解码器180可以响应于适当的外部命令，在单元阵列110中写入数据或从单元阵列110读取数据。此外，命令解码器180可以响应于从外部源接收的外部模式寄存器写入命令和地址而在模式寄存器集合190中写入数据。命令解码器180可以对自动刷新命令进行解码并发起刷新操作。通常，可以通过控制信号/RAS、/CAS和/WE的组合来输入自动刷新操作。在这种情况下，刷新操作的时序响应于命令解码器180接收的自动刷新命令，并且由命令解码器180将内部刷新命令提供给刷新控制逻辑器件170。如上所述，本发明构思的DRAM 100可以通过使用从外部源接收的访问场景信息ASI来确定用于刷新存储器阵列110的相应行或存储器阵列110的所选择的存储区域的刷新时间tRC。DRAM 100可以根据所确定的刷新时间，在外部提供的刷新启用信号Ref_EN被激活的非操作时段期间执行刷新操作。在激活刷新启用信号Ref_EN的任何一个连续的时段期间，可以顺序地并以等于tRC的规则的间隔执行根据Ref_CLK的时序而发起的多个刷新操作。
图5是示出了图4的刷新控制逻辑器件的示例性配置的框图。参考图5，刷新控制逻辑器件170可以包括刷新时钟控制器173和产生内部时钟Ref_Osc的振荡器175。
图5示出了刷新时钟控制器173有权访问构成模式寄存器集合190的各种模式寄存器的刷新模式寄存器191，刷新模式寄存器191包括刷新时间寄存器192、失效位模式寄存器194和标志寄存器196。刷新时间寄存器192存储包括在访问场景信息ASI中的总刷新时间tREF_tot，并且总刷新时间tREF_tot可以是在数据保留时间tRETN期间可以执行自刷新操作时的总持续时间。例如，在数据保留时间tRETN内发生的全部非操作时段的持续时间之和可以是总刷新时间tREF_tot。刷新时间寄存器192还可以存储数据保留时间tRETN，数据保留时间tRETN指示DRAM 100应该存储一个数据单元(例如，图像数据的帧)的持续时间。
失效位模式寄存器194是用于根据允许失效位的数量nFB提供单元和/或存储单元的行(例如，连接到字线的存储单元的行)的刷新时段tREF的寄存器。失效位模式寄存器可以编程有来自主机10的值(例如，通过MRW操作)，以根据可接受的误码率级别提供针对每行的刷新时段tREF。刷新时段tREF可以应用于单元阵列110的存储单元的全部行(或者正常存储单元的全部行)。误码率级别可以取决于设置在DRAM 100内的纠错电路(ECC)的纠错能力和每个存储单元的刷新操作的频率(例如，存储单元的行或字线的刷新操作的频率)。如果纠错能力相对大，则可以允许增加针对每行的刷新时段。因此，如果允许失效位的数量nFB增加，则可以降低对相应行执行的刷新操作的频率和数量。刷新时段tREF可以是存储单元的同一行的连续的刷新操作之间的时段。在一些示例中，DRAM 100可以包括弱存储单元和正常存储单元，其中弱存储单元已经在制造测试过程期间被确定为需要或者另外受益于比正常存储单元更高的刷新速率。在这种情况下，刷新时段tREF可以是针对不包括这种弱存储单元的行中的每一行(例如，连接到相同的字线的全部是正常存储单元的存储单元的行)的存储单元的同一行的连续的刷新操作之间的时段。
标志寄存器196是用于存储从刷新时钟控制器173输入的标志以经由MRR操作将标志传输到外部设备的寄存器。
振荡器175可以选择性地将内部时钟提供给刷新时钟控制器173。内部时钟Ref_Osc可以包括响应于刷新启用信号Ref_EN具有启用状态(即，激活)的规则振荡信号(例如，在逻辑低和逻辑高状态之间规则地交替)，以及可以包括响应于刷新启用信号Ref_EN不具有启用状态(例如，禁用状态)的固定的状态(例如，逻辑低或逻辑高)。例如，振荡器175可以包括触发器，诸如计数型触发器(toggle flip flop)，当触发器通过刷新启用信号Ref_EN被启用时，该触发器基于来自内部时钟的输入进行切换(toggle)，该内部时钟具有大约50％的占空比。当未被肩用时，可以禁用触发器的切换。还可以为振荡器175实现各种其他电路，例如分别响应于刷新启用信号Ref_EN具有启用状态或禁用状态，选通(通过)或不选通接收的内部时钟。
刷新时钟控制器173可以参考从刷新模式寄存器191提供的总刷新时间tREF_tot和失效位的数量nFB来确定刷新时间tRC。刷新时钟控制器173可以根据所确定的刷新时间tRC来调整刷新时钟Ref_CLK的频率。例如，刷新时钟控制器173可以于每隔一个时间段tRC产生刷新时钟Ref_CLK(例如，作为脉冲、或从高到低和/或从低到高的时钟转变)。例如，刷新时钟控制器173的定时器可以由以下各项形成：接收Ref_Osc作为递增输入的计数器、存储刷新时间tRC值的寄存器和将寄存器的刷新时间tRC值与计数器进行比较的比较器。在检测到计数器的值等于刷新时间tRC值的值时，比较器可以输出逻辑高，其被输入到计数器的复位输入端，以使计数器的计数值复位为零。因此，比较器可以检测到计数器的值不等于寄存器中的刷新时间tRC值的值，并且转变到逻辑低。由计数器根据该序列输出的脉冲可以对应于刷新时钟Ref_CLK。刷新时钟Ref_CLK的产生和/或转变可以对应于使内部刷新操作执行的内部刷新命令，并且还可以使地址计数器(其输出与要刷新的行的地址相对应的刷新地址REF_ADDR)(未示出)递增。因此，刷新时钟Ref_CLK可以在振荡器175被启用的时段期间，每隔与tRC相等的时段顺序地逐个刷新单元阵列110的行。应该明白，由刷新时钟Ref_CLK提供的内部刷新命令可以用于除连接到所选择的字线的存储单元的行之外的存储单元的集合。例如，可以由地址计数器选择字线组，并且刷新时钟Ref_CLK可以在振荡器175被启用的时段期间，每隔与tRC相等的时段顺序地逐个字线组地刷新单元阵列110的行。在一些示例中，例如当字线中的每一个位于单元阵列110的不同的独立操作的存储体中时，可以同时刷新字线组，或者刷新字线组可以是在由参考时钟Ref_CLK的产生或转变而导致的突发刷新操作中顺序刷新的一组顺序寻址的字线。
图6A和图6B是示出了图5中所示出的刷新模式寄存器的示例性配置的表格。图6A表示刷新时间寄存器192，图6B表示失效位模式寄存器194。
参考图6A，与从主机10提供的总刷新时间tREF_tot相对应的寄存器值被存储在刷新时间寄存器172中。例如，在与非操作时段NOP的总长度相对应的总刷新时间tREF_tot是8ms或更多并且比256ms更短的情况下，主机10可以在刷新时间寄存器172中写入“00”。在与非操作时段NOP的总长度相对应的总刷新时间tREF_tot是4ms或更多并且比8ms更短的情况下，主机10可以在刷新时间寄存器172中写入“01”。在与非操作时段NOP的总长度相对应的总刷新时间tREF_tot是2ms或更多并且比4ms更短的情况下，主机10可以在刷新时间寄存器172中写入“10”。然而，在与非操作时段NOP的总长度相对应的总刷新时间tREF_tot小于2ms的情况下，主机10可以不在刷新时间寄存器172中写入数据或者可以写入值“11”。在后一种情况下，可以执行其他的或修改的刷新操作方案。如本文中所指出的，刷新时间寄存器192还可以存储表示场景的总数据保留时间tRETN的值。
图6B涉及失效位模式寄存器174。失效位模式寄存器174可以被设置为表示刷新时段tREF。刷新时段tREF可以是在对相同的存储单元的顺序刷新操作之间不应该超过的最大时间段(例如，刷新存储单元的同一行的周期)。可以根据可以针对主机10执行的特定操作(例如，如本文中所述处理从图像传感器16获得的视频图像的帧)可接受的失效位的数量nFB来设置刷新时段tREF。在不应该产生失效位的情况下，可能需要32ms的单元的刷新时段tREF，并且主机10可以在失效位模式寄存器174中写入“00”以将tREF设置为32ms。在可允许十(10)位或更少的失效位的数量的情况下，可以接受128ms的刷新时段tREF，并且主机10可以在失效位模式寄存器174中写入“01”以将刷新时段tREF设置为128ms。当失效位的数量可以多于十一(11)位但应该小于或等于一百(100)位时，可能需要256ms的刷新时段tREF，并且主机10可以在失效位模式寄存器174中写入“10”以将刷新时段tREF设置为256ms。当可允许失效位的数量可以大于一百(100)位时，可以将刷新时段tREF设置为256ms或更多，并且主机10可以在失效位模式寄存器174中写入“11”以将刷新时段设置为tREF。根据数据保留时间tRE TN和设置的刷新时段tREF，在数据保留时间tRETN期间可能需要自刷新操作以满足设置的刷新时段tREF。另外，使用针对所存储的数据的纠错码(ECC)和ECC电路(可以是DRAM 100的一部分或在DRAM的外部，诸如DRAM控制器18的一部分)来检测和纠正错误的数据比特可以经由对失效位模式寄存器174进行编程来实现并且取决于设置了哪个刷新时段tREF。
图7是示出了图4的刷新控制逻辑器件的操作的流程图。参考图7，刷新控制逻辑器件170可以通过使用从主机10提供的访问场景信息ASI来计算用于自刷新操作的刷新时间tRC。
在操作S110中，刷新控制逻辑器件170监测是否从主机10发送了访问场景信息ASI。监测访问场景信息ASI的操作可以在引导DRAM 100时或在引导或发起存储器系统(例如，作为发起使用DRAM 100的系统的可编程的引导序列的一部分)时开始。如果确定没有从主机10接收到访间场景信息ASI(否)，则刷新控制逻辑器件170可以继续与访问场景信息ASI相关联的监测操作。如果确定从主机10接收到访问场景信息ASI(是)，则过程进行到操作S120。
在操作S120中，刷新控制逻辑器件170可以使用从主机10提供的访问场景信息ASI来计算用于自刷新操作的刷新时间tRC。例如，可以通过将从访问场景信息ASI获得的总刷新时间tREF_tot除以行的数量来计算刷新操作之间(例如，在发起刷新操作之间(诸如在生成内部刷新命令之间))的刷新时间tRC。在一些示例中，可以通过将总刷新时间tREF_tot中的在每个刷新窗口tREFW(在长度上对应于刷新时段tREF)内可用的部分除以行的数量来计算刷新时间tRC。总刷新时间tREF_tot中的在每个刷新窗口tREFW内可用的部分可以通过将可用的总刷新时间tREF_tot除以来确定，该数量可以等于场景的总数据保留时间tRETN/tREF(由于刷新窗口tREFW是应该刷新要刷新的全部行的间隔，所以刷新窗口tREFW的持续时间对应于刷新时段tREF的持续时间)。刷新时段tREF可以是由失效位模式寄存器194设置的刷新时段tREF。因此，tRC可以被计算为tREF_tot/(tRETN/tREF)/行的数量。行的数量可以是整个单元阵列110的行的数量，或者可以是形成单元阵列110的行的子集的行的数量，主机将形成该单元阵列110的行的子集的行用于场景(如本文中其他地方所述)。
在操作S130中，将计算的刷新时间tRC与参考时间进行比较。刷新时间tRC比参考时间长(是)的情况意味着可以使用计算的刷新时间tRC在DRAM 100中执行自刷新操作。因此，过程进行到操作S140以进行刷新操作。计算的刷新时间tRC比参考时间短或等于参考时间(否)的情况意味着当被限制于仅在非操作时段NOP期间执行自刷新时，要刷新的行的数量超过自刷新能力。因此，过程进行到操作S170，以为了向DRAM 100的外部通知不可能在场景的总刷新时间tREF_tot内刷新全部行的目的。
在操作S140中，刷新控制逻辑器件170可以设置刷新操作参数，使得根据确定的刷新时间tRC生成刷新时钟。例如，刷新时钟控制器173的寄存器(如上所述)可以存储有计算的刷新时间tRC(例如，作为等于计算的刷新时间tRC的Ref_Osc的多个不间断周期)。
在操作S150中，刷新控制逻辑器件170监测来自主机10的刷新启用信号Ref_EN。例如，可以在非操作时段NOP中激活刷新启用信号Ref_EN。如果未激活刷新启用信号Ref_EN，则刷新控制逻辑器件170可以继续监测刷新启用信号Ref_EN的激活。如果检测到刷新启用信号Ref_EN被激活，则过程进行到操作S160。
在操作S160中，刷新控制逻辑器件170可以在刷新启用信号Ref_E N被激活的时段期间，执行与计算的刷新时间tRC相对应的自刷新操作。例如，刷新控制逻辑器件可以以由所计算的刷新时间tRC间隔开的规则间隔执行自刷新操作。
在操作S170中，刷新控制逻辑器件170可以向外部源通知在给定的总刷新时间tREF_tot期间不可能刷新全部行至少一次。例如，可以通过在标志寄存器196中写入比特(例如，逻辑高或逻辑低)并使DRA M控制器18读取写入的比特来通过模式寄存器读取(MRR)操作向主机10通知不可能执行刷新操作。
以上描述了本发明构思的刷新控制逻辑器件170在没有刷新命令的情况下，通过使用访问场景信息ASI来获得刷新时间tRC并执行刷新操作的过程。然而，刷新控制逻辑器件170的功能不限于上述示例。如上所述，刷新控制逻辑器件170可以通过另外使用可允许失效位的数量来计算刷新时间tRC，并且可以在计算的刷新时间tRC期间执行自刷新操作。
图8是示出了本发明构思的存储器系统中的主机和DRAM之间的交互的视图。参考图8，主机10可以通过模式寄存器写入(MRW)向DRAM 100通知访问场景信息ASI的总刷新时间tREF_tot。DRAM 100可以基于总刷新时间tREF_tot计算最佳刷新时间tRC_opt。
在操作S11中，主机10可以通过模式寄存器写入(MRW)将访问场景信息ASI发送到DRAM 100。数据必须保留在DRAM 100中的数据保留时间tRETN和在数据保留时间tRETN期间可以执行刷新操作的总刷新时间tREF_tot可以包括在访问场景信息ASI中。
在操作S12中，DRAM 100基于总刷新时间tREF_tot计算刷新时间tRC。
在操作S13中，DRAM 100可以检测所计算的刷新时间tRC是否比参考时间短。所计算的刷新时间tRC的值比参考时间短(否)的情况意味着仅在场景的非操作时段NOP期间不可能通过DRAM 100的自刷新操作刷新全部行。因此，过程进行到操作S17，在操作S17中，DRAM 100向主机10提供模式寄存器读取(MRR)值，该值指示不可能执行自刷新操作。然而，所计算的刷新时间tRC的值比参考时间长或等于参考时间(是)的情况意味着可以通过DRAM100的自刷新操作刷新全部行至少一次。因此，过程进行到操作S14。
在操作S14中，DRAM 100可以向主机10发送提供关于刷新时间tRC计算完成的通知的响应。
在操作S15中，主机10将刷新启用信号Ref_EN发送到DRAM 100。
在操作S16中，DRAM 100可以在刷新启用信号Ref_EN被激活的同时根据刷新时间tRC执行自刷新操作。
以上描述了在没有外部刷新命令的情况下，DRAM 100基于从主机10提供的访问场景信息ASI计算刷新时间tRC并执行最佳自刷新操作的操作。
图9是示出了根据本发明构思的另一实施例的执行基于场景的刷新操作的DRAM的框图。参考图9，DRAM 200可以包括单元阵列210、行解码器220、地址缓冲器230、列解码器240、读出放大器250、数据缓冲器260、纠错电路265、刷新控制逻辑器件270、命令解码器280、模式寄存器集合290和温度传感器295。这里，单元阵列210、行解码器220、地址缓冲器230、列解码器240、读出放大器250、数据缓冲器260、命令解码器280、模式寄存器集合290等与上述图4的那些基本相同，因此这里将不再重复其详细描述。
通常，存储单元的刷新时段tREF受温度影响。因此，如果在确定刷新时间tRC时并且通过使用从外部提供的访问场景信息ASI考虑DRAM200的驱动温度，则可以更有效地执行刷新操作。另外，可以根据上述图6B的失效位模式寄存器174的可允许失效位的数量来调整刷新时段。这意味着可以根据纠错能力来调整相应行的刷新时段。
刷新控制逻辑器件270通过使用从主机10提供的访问场景信息ASI来执行单元阵列210的刷新操作。刷新控制逻辑器件270可以在没有命令解码器280的控制的情况下(例如在自刷新模式下)执行DRAM 200的刷新操作，其中在自刷新模式下，外部刷新命令不负责触发内部刷新操作。刷新控制逻辑器件270可以从访问场景信息ASI中识别在主机10的访问场景中定义的数据保留时间tRETN。刷新控制逻辑器件270可以从访问场景信息ASI获得存在于数据保留时间tRETN内的非操作时段NOP的长度和数量，以计算整个非操作时段的长度。因此，可以确定每个字线的刷新时间以刷新全部字线。可以通过使用所确定的时间来确定刷新时钟Ref_CLK的频率。
提供纠错电路265作为嵌入在DRAM 200中的片上错误检测和纠正电路。纠错电路265可以对通过数据缓冲器260输入的数据执行ECC编码以获得纠错码，该纠错码与数据一起存储在单元阵列210中。纠错电路265可以对从单元阵列210读取的数据执行ECC解码，以通过数据缓冲器260向外部发送。纠错电路265可以以下面的方式执行ECC编码：1)将数据划分为多个码字，2)生成能够检测每个码字的错误的奇偶性，以及3)将奇偶性添加到每个码字。纠错电路265通过在执行ECC解码时使用奇偶性来检测是否存在错误。例如，在通过使用BCH(Bose-Chaudh uri Hocquenghem)码执行的ECC解码中，可以通过使用奇偶性来检测错误位和错误位置。如果检测到错误位置，则纠错电路265可以通过在与数据缓冲器260上的错误位置相对应的位上重写纠错后的位(例如，通过位切换)来纠错。具体地，纠错电路265可以将关于可纠错的位的计数的信息ECC_info提供给刷新控制逻辑器件270。
温度传感器295可以感测DRAM 200的内部驱动温度，并且可以将作为感测结果的当前温度信息C_Tamp提供给刷新控制逻辑器件270。例如，可以将使用随温度变化的电动势的热电动势(或热电偶)传感器、感测随温度变化的电阻器的值的热导率传感器等用作温度传感器295。然而，温度传感器295的温度测量方式不限于此。例如，可以将各种方式应用于温度传感器295。
刷新控制逻辑器件270可以参考行的数量和单元特性来确定刷新一行的刷新时间tRC。具体地，刷新控制逻辑器件270可以参考纠错信息ECC_info、当前温度信息C_Temp和所确定的刷新时间tRC中的至少一个来在非操作时段NOP内执行刷新操作。在刷新控制逻辑器件270中，可以通过纠错信息ECC_info来设置上述图6B的失效位模式寄存器174。
刷新控制逻辑器件270可以将从外部提供的访问场景信息ASI和纠错信息ECC_info和/或当前温度信息C_Temp进行组合，以确定存储单元中的每一个或行中的每一行的最佳刷新时间tRC_opt。刷新控制逻辑器件270可以在刷新启用信号Ref_EN被激活的时段内，根据所确定的最佳刷新时间tRC_opt，对相应的存储单元或相应的行执行刷新操作。例如，可以以由tRC_opt间隔开的间隔执行刷新操作。
此外，考虑到访问场景信息ASI和/或纠错信息ECC_info和/或当前温度信息C_Temp，刷新控制逻辑器件270可以经由MRR向外部发送标志信号，其提供关于执行刷新操作的时间不足的通知。也就是说，刷新控制逻辑器件270可以考虑到纠错信息ECC_info和/或当前温度信息C_Temp来确定在访问场景信息ASI中提供的总刷新时间tREF_tot是否不足。在刷新控制逻辑器件270已经最初确定了总刷新时间tREF_tot足够之后(诸如本文中其他地方描述的)，这种确定可以在场景操作期间(例如，在图像数据向单元阵列210的写入和/或图像数据从单元阵列210的读取期间)发生。
命令解码器280参考从外部施加的信号/RAS、/CAS和/WE确定输入命令。命令解码器280可以响应于从外部提供的命令，在单元阵列210中写入数据或从单元阵列210读取数据。此外，命令解码器280可以根据从外部提供的命令和地址在模式寄存器集合290中写入数据。本发明构思的命令解码器280不需要包括识别自动刷新命令并指导刷新操作的解码部分(但是也可以提供该解码部分)。
根据本发明构思的实施例的DRAM 200可以通过使用从外部提供的访问场景信息ASI和/或纠错信息ECC_info(或失效位计数)和/或当前温度信息C_Temp来执行自刷新操作。
图10是示出了图9的刷新控制逻辑器件的实施例的框图。参考图10，刷新控制逻辑器件270a可以包括与刷新模式寄存器191通信的刷新时钟控制器273a和振荡器275。
刷新模式寄存器191可以包括刷新时间寄存器192和失效位模式寄存器194。刷新时间寄存器191存储包括在访问场景信息ASI中的总刷新时间tREF_tot，并且总刷新时间tREF_tot可以意指可以执行自刷新操作的时间。例如，关于包括在数据保留时间tRETN中的非操作时段的总长度的信息可以是总刷新时间tREF_tot。当然，可以理解，在刷新模式寄存器191中还包括数据保留时间tRETN的长度信息。
失效位模式寄存器194是用于根据可允许失效位的数量提供单元的刷新时段tREF的寄存器。也就是说，可以根据设置在DRAM 200内的纠错电路265的纠正能力来提供针对每行的刷新时段。失效位模式寄存器194可以编程有场景可接受的针对每个数据块(例如，针对每个图像)的错误位的数量(例如，这可以由主机10的用户设置)。可以将从纠错电路265提供的纠错信息ECC_info提供给刷新时钟控制器273a，以确定可以用于确定最佳刷新时间tRC的最佳刷新时段tREF。随着纠错能力变大，针对每一行或存储单元的刷新时段可以增加。这意味着用于确保数据可靠性的刷新操作的数量减少。
刷新时钟控制器273a参考从刷新模式寄存器191提供的总刷新时间tREF_tot和/或失效位计数nFB来确定每行的刷新时间tRC。也就是说，如果与全部行相关联的刷新操作的次数和时段是根据访问场景信息ASI来确定的，则刷新时钟控制器273a可以根据失效位计数nFB调整刷新时钟Ref_CLK的频率。例如，ECC_info可以包括场景的数据块的不可纠错的位的数量(或可纠错的位的数量和检测到的不可纠错的位的数量二者)。例如，在图2中的时间T2至T3期间，ECC 265可以对从单元阵列210读取的数据(诸如视频的帧图像)进行错误检查。根据与ECC码相关联的数据的错误的数量，ECC 265可以纠正或不纠正错误的位。ECC265可以将数据块的(例如，帧数据的)错误位的数量作为ECC_info提供给刷新控制逻辑器件270。如果数据块的错误位的数量超过如在RFB模式寄存器194中所阐述的可接受的失效位的数量nFB，则可以减小刷新时段tREF以增加刷新操作的频率，从而减少每个连续刷新操作之间的刷新时间tRC(其可以基于修改的刷新时段tREF来计算，如本文中其他地方所述)。因此，刷新时钟控制器273a可以调整刷新时钟Ref_CLK以用于最佳刷新操作。
图11是示出了图9的刷新控制逻辑器件的另一实施例的框图。参考图11，刷新控制逻辑器件270b可以包括与刷新模式寄存器191通信的刷新时钟控制器273b和振荡器275。
刷新模式寄存器191可以包括刷新时间寄存器192和失效位模式寄存器194。刷新时间寄存器192存储包括在访问场景信息ASI中的总刷新时间tREF_tot，并且总刷新时间tREF_tot可以意指可以执行自刷新操作的时间。刷新模式寄存器191可以将所存储的总刷新时间tREF_tot提供给刷新时钟控制器273b。在这种情况下，可以不将存储在失效位模式寄存器194中的可允许失效位的数量nFB提供给刷新时钟控制器273b。
刷新时钟控制器273b可以参考从刷新模式寄存器191提供的总刷新时间tREF_tot和/或从温度传感器295提供的当前温度信息C_Temp来确定每行的刷新时间tRC。也就是说，刷新时钟控制器273b可以计算当前温度下的最佳刷新时间tRC_opt。为了基于温度计算最佳刷新时间tRC_opt，刷新控制逻辑器件270b还可以包括单独的映射表。例如，映射表可以针对DRAM 100的不同的操作温度提供不同的刷新时段tREF持续时间(例如，针对更高的操作温度，更短的刷新时段tREF持续时间)。可以使用从温度传感器295提供的当前温度信息C_Temp来从映射表中选择刷新时段tREF持续时间，所选择的tREF持续时间用于计算刷新时间tRC，然后刷新时钟控制器使用该刷新时间tRC来生成如本文中所述的刷新时钟Ref_CLK。
如果确定了与全部行或存储单元相关联的刷新操作的次数和时段，则刷新时钟控制器273b可以调整刷新时钟Ref_CLK的频率。因此，刷新时钟控制器273b可以生成调整的刷新时钟Ref_CLK以用于最佳刷新操作。
图12是示出了图9的刷新控制逻辑器件的另一实施例的框图。参考图12，刷新控制逻辑器件270c可以包括与刷新模式寄存器191通信的刷新时钟控制器273c和振荡器275。
刷新模式寄存器191可以包括刷新时间寄存器192和失效位模式寄存器194。刷新时间寄存器192存储包括在访问场景信息ASI中的总刷新时间tREF_tot，并且总刷新时间tREF_tot可以意指可以执行自刷新操作的时间。刷新模式寄存器191可以将所存储的总刷新时间tREF_tot提供给刷新时钟控制器273c。失效位模式寄存器194是用于根据在刷新操作中可允许的失效位的数量nFB来提供单元的刷新时段tREF的寄存器。也就是说，可以根据设置在DRAM 200内的纠错电路265的纠正能力来提供针对每行的刷新时段。刷新时钟控制器273c接收从刷新模式寄存器191提供的总刷新时间tREF_tot、从刷新模式寄存器191提供的在刷新操作中可允许的失效位的数量nFB、以及从温度传感器295提供的当前温度信息C_Tamp。刷新时钟控制器273c可以参考总刷新时间tREF_tot、在刷新操作中可允许的失效位的数量nFB和当前温度信息C_Temp来计算每行的最佳刷新时间tRC_opt。
如果确定了每行的最佳刷新时间tRC_opt，则刷新时钟控制器273c可以调整刷新时钟Raf_CLK的频率。因此，刷新时钟控制器273c可以生成调整的刷新时钟Raf_CLK’以用于最佳刷新操作。
以上描述了根据从外部提供的访问场景信息ASI、DRAM 200的纠错能力和当前的驱动温度来确定最佳刷新操作的刷新控制逻辑器件270的实施例。然而，可以很好地理解，除了操作温度或纠错能力之外或代替操作温度或纠错能力，刷新控制逻辑器件270还参考DRAM 200的特性(例如，处理特性)来计算最佳刷新时间tRC_opt。
图13是示出了根据本发明构思的另一实施例的存储器系统的框图。参考图13，根据本发明构思的另一实施例的存储器系统可以包括主机30和DRAM 300。
主机30可以使用DRAM 300作为缓冲器、工作存储器或主存储器。具体地，主机30基于场景访问DRAM 300。例如，主机30可以以写入固定容量的数据的方式访问DRAM 300，并且仅在给定时间期间保留所存储的数据。也就是说，主机30可以使用DRAM 300作为基于场景的缓冲存储器。
主机30可以在内部包括用于访问DRAM 300的固定的DRAM访问场景35。主机30可以例如以两种方式访问DRAM 300。例如，主机30可以遵循DRAM访问场景35的规则访问DRAM300的第一区域312，但是可以以随机访问方式访问DRAM 300的第二区域314。因此，主机30可以将访问场景信息ASI发送到DRAM 300，以将DRAM配置为基于DRAM访问场景35执行第一区域312的自刷新操作。主机30可以将访问区域信息AAI提供给DRAM 300，以为基于DRAM访问场景35的访问保留第一区域312。相反，主机30可以在访问第二区域314时向DRAM 300提供用于随机访问的访问区域信息AAI。可以使用访问区域信息AAI来定义单元阵列的一段(例如，诸如单元行的数量等的存储器的大小)，并且可以以地址的形式或以寄存器写入的形式提供访问区域信息AAI。
DRAM 300可以根据从主机30提供的访问区域信息AAI或访问场景信息ASI来刷新单元阵列310。如果访问区域信息AAI对应于用于基于场景的访问的第一区域312，则DRAM300可以在不使用外部接收的刷新命令的情况下，通过使用访问场景信息ASI来执行自刷新操作。如果访问区域信息AAI对应于用于随机访问的第二区域314，则DRAM 300可以按照惯例(例如，使用自动刷新命令)对第二区域314执行刷新操作。DRAM 300的刷新控制逻辑器件370可以针对由访问区域信息AAI标识的存储器的第一区域312执行自刷新操作，并且在相同的时间段期间，可以针对由访问区域信息AAI标识的存储器的第二部分314执行自动刷新操作或其他常规的刷新操作。因此，DRAM 300可以被配置为在不改变DRAM 300的刷新模式的情况下，在相同的时间段期间执行自刷新和自动刷新。
图14是示出了图13的DRAM的示例的框图。参考图14，DRAM 300可以包括单元阵列310、行解码器320、地址缓冲器330、列解码器340、读出放大器350、数据缓冲器360、刷新控制逻辑器件370、命令解码器380和模式寄存器集合390。这里，行解码器320、地址缓冲器330、列解码器340、读出放大器350、数据缓冲器360、模式寄存器集合390等与上述图4的那些基本相同，因此这里将不再重复其详细描述。
可以以多个存储体(例如，存储体0至存储体3)为单位激活和访问单元阵列310。可以将多个存储体分类为根据访问场景信息ASI访问的第一区域312和不管访问场景信息ASI如何而随机访问的第二区域314。单元阵列310的存储体可以并行操作，使得可以同时在不同的存储体中执行访问操作(例如，读取、写入或刷新操作)。刷新控制逻辑器件370通过使用从主机30提供的访问区域信息AAI和访问场景信息ASI来执行单元阵列310的刷新操作(参考图13)。在访问区域信息AAI对应于第一区域312的情况下，刷新控制逻辑器件370可以如本文中所述，在没有命令解码器380的控制的情况下，将刷新操作作为自刷新操作来执行。相反，在访问区域信息AAI对应于第二区域314的情况下，刷新控制逻辑器件370可以根据由命令解码器380接收和解码的自动刷新命令(或其他外部接收的命令)对所选择的存储区域执行刷新操作。
命令解码器380参考从外部源(诸如DRAM控制器18)施加的信号/RAS、/CAS和/WE确定输入的外部命令。命令解码器380可以响应于外部接收的命令，在单元阵列310中写入数据或从单元阵列110读取数据。此外，命令解码器380可以根据从外部源提供的命令和地址在模式寄存器集合390中写入数据。在一些示例中，命令解码器380可以绕过刷新操作，该刷新操作原本会对应于对第一区域312的访问。相反，命令解码器380可以基于从外部提供的刷新命令来刷新存储单元，该刷新命令对应于对第二区域314的访问。例如，由命令解码器380执行的自动刷新操作可以包括从外部源接收自动刷新命令并对自动刷新命令进行解码，针对由自动刷新地址计数器提供的地址标识的行发起内部刷新操作，以及递增自动刷新地址计数器。另外，命令解码器380可以确定自动刷新地址计数器的地址对应于第一区域312内的行的地址(例如，将自动刷新地址计数器的地址与由访问区域信息AAI标识的地址的范围进行比较)，并且响应于该确定，绕过发起针对该行的内部刷新操作并递增自动刷新地址计数器。如本文中其他地方所述，可以根据基于访问场景信息ASI(例如，如本文中所述，基于由刷新时钟控制器提供的、用于发起由不同的地址计数器的地址所标识的行的刷新操作的Ref_CLK)的自刷新操作来取而代之地刷新第一区域312内的行。本发明构思的DRAM 300通过使用从外部提供的访问区域信息AAI和访问场景信息ASI来执行单元阵列310的刷新操作。在不可能使用访问场景信息ASI刷新存储单元的情况下，DRAM 300可以经由模式寄存器读取(MRR)向外部设备提供标记以通知外部设备。可以在主机30的控制下选择其中可以进行自动刷新操作的第二区域314。
尽管未在图14中示出，但是可以很好地理解，DRAM 300还包括纠错电路(ECC)或温度传感器。当通过使用访问场景信息ASI执行刷新操作时，DRAM 300可以参考当前温度和可允许失效位的数量来确定最佳刷新时间tRC_opt。
图15是示出了图14的刷新控制逻辑器件的操作的流程图。参考图15，刷新控制逻辑器件370通过使用从主机30提供的访问区域信息AAI和访问场景信息ASI来执行单元阵列310的刷新操作。
在操作S210中，刷新控制逻辑器件370从主机30接收访问区域信息AAI。访问区域信息AAI可以由DRAM 300存储在寄存器中，例如经由模式寄存器写(MRW)操作存储在模式寄存器中。
在操作S220中，刷新控制逻辑器件370根据访问区域信息AAI执行操作分支。如果访问区域信息AAI指示分配给基于场景的访问区域的第一区域312，则过程进行到操作S230。相反，如果访问区域信息AAI指示分配给随机访问区域的第二区域314，则过程进行到操作S225。
在操作S225中，刷新控制逻辑器件370可以基于随后接收的从外部源提供的刷新命令，对所选择的存储区域内的行执行刷新操作，而不管访问场景信息ASI如何。例如，刷新控制逻辑器件370可以响应于随后接收的由命令解码器380解码的自动刷新命令(或外部接收的刷新命令，其具有标识要刷新的特定行的行地址)，对所选择的存储区域内的行执行刷新操作。
在操作S230中，刷新控制逻辑器件370从主机30接收访问场景信息ASI。如本文中所述，刷新控制逻辑器件370可以检查来自访问场景信息ASI的总刷新时间tREF_tot和数据保留时间tRETN。
在操作S240中，刷新控制逻辑器件370可以通过使用从主机30提供的访问场景信息ASI来计算发起存储单元或存储单元的行的刷新操作之间的刷新时间tRC(例如，根据本文中描述的各种实施例中的任何实施例)。例如，可以通过将从访问场景信息ASI获得的总刷新时间tREF_tot(或刷新窗口tREFW内的可用的总刷新时间)除以行的数量来计算刷新时间tRC。行的数量可以是由访问区域信息标识的区域1内的行的数量此外，如本文中其他地方所述，刷新控制逻辑器件370可以通过使用温度信息和/或失效位信息来确定和/或调整刷新时间tRC。
在操作S250中，将计算的刷新时间tRC与参考时间进行比较。所计算的刷新时间tRC比参考时间长(是)的情况意味着可以在DRAM 300中执行自刷新操作。因此，过程进行到操作S260。相反，刷新时间tRC比参考时间短或等于参考时间(否)的情况意味着不可能根据总刷新时间tREF_tot执行自刷新操作。因此，过程进行到操作S290，以为了向DRAM 300的外部通知不可能在总刷新时间tREF_tot内刷新全部行的目的。
在操作S260中，刷新控制逻辑器件370例如通过写入刷新控制逻辑器件370的寄存器(如本文中其他地方所述)来设置刷新时间tRC，从而将刷新控制逻辑器件370配置为当刷新启用信号Ref_EN具有启用状态时，以等于所计算的刷新时间的间隔周期性地发起内部刷新操作。
在操作S270中，刷新控制逻辑器件370监测来自主机30的刷新启用信号Ref_EN。例如，可以由主机10在非操作时段NOP中激活刷新启用信号Ref_EN。如果未激活刷新肩用信号Ref_EN(即Ref_EN不具有启用状态)，则刷新控制逻辑器件370可以继续监测刷新启用信号Ref_EN的激活。如果检测到刷新启用信号Ref_EN被激活，则过程进行到操作S280。
在操作S280中，刷新控制逻辑器件370可以在刷新启用信号Ref_EN被激活(即具有启用状态)的时段期间，根据刷新时间tRC(例如，以由tRC间隔开的间隔周期性地)对区域1内的那些行执行自刷新操作。
在操作S290中，刷新控制逻辑器件370可以提供用于向外部通知不可能基于给定的总刷新时间tREF_tot刷新全部行至少一次的信号。例如，可以通过模式寄存器读取(MRR)和标志寄存器196提供关于不可能执行刷新操作的通知。在这种情况下，主机30可以通过命令执行刷新操作。备选地，主机30可以增加非操作时段NOP的长度以增加总刷新时间tREF_tot，并且处理可以利用修改后的访问场景信息ASI返回到步骤S230。
如上所述，本发明构思的刷新控制逻辑器件370可以使用相同的配置(例如，不需要从一个刷新模式切换到另一个刷新模式)执行自动刷新操作和自刷新操作，其中自刷新操作不需要接收外部命令来发起刷新操作。刷新操作是否可以依赖于命令(即，刷新操作是自动刷新操作还是自刷新操作)取决于由可以被编程到DRAM中的外部接收的信息所标识的所选择的存储区域。
图16是示出了根据本发明构思的实施例的便携式终端的框图。参考图16，根据本发明构思的实施例的便携式终端1000包括图像处理单元1100、无线收发机单元1200、音频处理单元1300、eMMC 1400、DRA M1500、用户接口1600和控制器1700。
图像处理单元1100可以包括透镜1110、图像传感器1120、图像处理器1130和显示单元1140。无线收发机单元1200包括天线1210、收发机1220和调制器/解调器(调制解调器)1230。音频处理单元1300包括音频处理器1310、麦克风1320和扬声器1330。eMMC 1400可以是用于数据存储的组件。这里，DRAM 1500可以用作便携式终端1000的工作存储器。另外，DRAM 1500可以例如通过存储如本文中所述的图像数据的帧而用作图像处理单元1100的缓冲存储器。用户接口1600可以是用于接收用户输入信号的组件。
这里，DRAM 1500可以用移动DRAM实现。DRAM 1500可以包括刷新控制逻辑器件1510，当基于场景访问时，刷新控制逻辑器件1510在没有外部命令的情况下，根据最佳刷新时间来刷新存储单元。根据本发明构思的实施例，可以通过提高基于场景访问的半导体存储器件的刷新操作的效率来降低刷新操作所需的成本。
尽管已经参考本发明构思的示例性实施例描述了本发明构思，但是对于本领域普通技术人员来说显而易见的是，在不脱离如所附权利要求中所阐述的本发明构思的精神和范围的情况下，可以进行各种改变和修改。

Claims (19)

1.一种半导体存储器件，包括：
单元阵列，包括用于存储数据的多个动态随机存取存储器DRAM单元；以及
刷新控制逻辑器件，被配置为根据从外部源提供的访问场景信息来刷新所述多个DRAM单元，
其中，所述刷新控制逻辑器件被配置为参考所述访问场景信息和所述多个DRAM单元的保留特性来确定所述多个DRAM单元的刷新时间，并且被配置为根据所确定的刷新时间来刷新所述多个DRAM单元，
其中，所述访问场景信息包括：
数据保留时间，指示所述数据应该保留在所述多个DRAM单元中的持续时间；以及
总刷新时间，包括在所述数据保留时间内的至少一个非操作时段的总持续时间，在所述至少一个非操作时段内不允许对所述多个DRAM单元的外部访问。
2.根据权利要求1所述的半导体存储器件，其中，所述刷新控制逻辑器件将所述总刷新时间的与刷新窗口相对应的部分除以要刷新的单元阵列的行的数量，以计算所述刷新时间。
3.根据权利要求1所述的半导体存储器件，其中，如果所确定的刷新时间比预定值短，则所述刷新控制逻辑器件将刷新不可用信息输出到外部设备。
4.根据权利要求1所述的半导体存储器件，还包括与所述刷新控制逻辑器件通信的刷新模式寄存器，所述刷新模式寄存器包括：
刷新时间寄存器，被配置为存储所述总刷新时间；以及
失效位模式寄存器，被配置为存储对可接受的失效位的数量加以指示的值。
5.根据权利要求4所述的半导体存储器件，其中，所述刷新控制逻辑器件还包括：
刷新时钟控制器，被配置为响应于由所述刷新模式寄存器指示的所述总刷新时间和所述可接受的失效位的数量中的至少一个来调整刷新时钟的频率。
6.根据权利要求1所述的半导体存储器件，其中，所述刷新控制逻辑器件被配置为响应于外部接收的刷新启用信号，发起对所述多个DRAM单元的刷新操作。
7.根据权利要求1所述的半导体存储器件，还包括：
温度传感器，被配置为感测所述半导体存储器件的操作温度并将所感测的操作温度提供给所述刷新控制逻辑器件，
其中，所述刷新控制逻辑器件被配置为根据所感测的操作温度来调整所述刷新时间。
8.根据权利要求1所述的半导体存储器件，还包括：
命令解码器，被配置为对从所述外部源接收的命令进行解码，并响应于解码的命令来生成内部控制信号，
其中，所述命令解码器未被配置为对用于发起刷新操作的刷新命令进行解码。
9.根据权利要求8所述的半导体存储器件，还包括刷新模式寄存器，被配置为存储所述访问场景信息。
10.一种存储器系统，包括：
主机，被配置为根据访问场景，在数据保留时间期间在缓冲器中记录数据和读取数据；以及
动态随机存取存储器DRAM，与所述主机通信以接收、存储和发送所述数据，
其中，所述DRAM被提供为所述主机的缓冲器，并被配置为接收所述访问场景的时间信息，其中所述DRAM被配置为在所述访问场景的至少一个非操作时段期间，对存储从所述主机接收的数据的存储区域执行自刷新操作，
其中，所述主机被配置为通过将刷新启用信号提供给所述DRAM来发起所述DRAM的自刷新操作，
其中，所述访问场景的时间信息包括所述访问场景的至少一个非操作时段的持续时间信息，并且
其中，所述DRAM包括：刷新控制逻辑器件，被配置为通过使用所述访问场景的至少一个非操作时段的持续时间信息来计算刷新时间，所述刷新时间与发起对所述存储区域的顺序刷新的行的刷新之间的持续时间相对应。
11.根据权利要求10所述的存储器系统，其中，所述主机是图像处理设备，所述图像处理设备使用所述DRAM作为帧缓冲器以存储图像数据的帧。
12.根据权利要求10所述的存储器系统，其中，所述刷新控制逻辑器件还被配置为通过使用所述DRAM的操作温度和所述DRAM的可允许失效位的数量中的至少一个来计算所述刷新时间。
13.根据权利要求10所述的存储器系统，其中，所述DRAM包括：
第一存储区域，被配置为以取决于所述访问场景的时序被访问；以及
第二存储区域，被配置为以取决于在所述访问场景之外接收到外部命令的时序被访问。
14.根据权利要求13所述的存储器系统，其中，所述主机被配置为将访问区域信息提供给所述DRAM，并且所述DRAM被配置为基于所述访问区域信息为所述第一存储区域而不是所述第二存储区域选择自刷新模式。
15.根据权利要求14所述的存储器系统，其中，所述DRAM被配置为将对所述第二存储区域的刷新操作作为响应于接收到由所述主机提供的相应的自动刷新命令的自动刷新操作来执行。
16.一种半导体存储器件的刷新方法，其中，在所述半导体存储器件中基于场景写入数据和读取数据，所述方法包括：
从外部源接收取决于访问场景的数据保留时间和包括在所述数据保留时间中的非操作时段的长度；
使用所述非操作时段的长度和存储单元的特性参数来计算写入所述数据的存储区域的刷新时间；以及
在所述非操作时段期间，以取决于计算的刷新时间的时序来刷新所述存储区域。
17.根据权利要求16所述的方法，其中，在计算所述刷新时间时，参考所述数据内的可接受的错误位的数量来确定所述刷新时间。
18.根据权利要求16所述的方法，其中，在计算所述刷新时间时，基于所述半导体存储器件的操作温度来确定所述刷新时间。
19.根据权利要求16所述的方法，其中，在刷新时，所述半导体存储器件通过当在非操作时段期间激活刷新启用信号时发起刷新操作来刷新所述存储区域，其中，发起所述刷新操作的时序不对应于任何外部接收的刷新命令的接收。
CN201811218388.7A 2017-11-06 2018-10-18 半导体存储器件、存储器系统及其刷新方法 Active CN109754832B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0146808 2017-11-06
KR1020170146808A KR102398209B1 (ko) 2017-11-06 2017-11-06 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법

Publications (2)

Publication Number Publication Date
CN109754832A CN109754832A (zh) 2019-05-14
CN109754832B true CN109754832B (zh) 2023-06-09

Family

ID=66179217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811218388.7A Active CN109754832B (zh) 2017-11-06 2018-10-18 半导体存储器件、存储器系统及其刷新方法

Country Status (5)

Country Link
US (1) US10692561B2 (zh)
JP (1) JP2019087297A (zh)
KR (1) KR102398209B1 (zh)
CN (1) CN109754832B (zh)
DE (1) DE102018121929A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636476B2 (en) * 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
KR20210053017A (ko) * 2019-11-01 2021-05-11 삼성전자주식회사 프로세싱 소자를 포함하는 메모리 장치 및 상기 메모리 장치를 포함하는 메모리 시스템
US20220051744A1 (en) * 2020-08-17 2022-02-17 Mediatek Inc. Memory controller with adaptive refresh rate controlled by error bit information
US11809743B2 (en) 2020-09-21 2023-11-07 Advanced Micro Devices, Inc. Refresh management list for DRAM
KR20220070997A (ko) * 2020-11-23 2022-05-31 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
JP7143463B2 (ja) * 2021-02-26 2022-09-28 華邦電子股▲ふん▼有限公司 半導体記憶装置
KR20230018873A (ko) 2021-07-30 2023-02-07 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same
CN115954026B (zh) * 2023-03-10 2023-07-28 长鑫存储技术有限公司 刷新次数确定方法及设备
CN117393016B (zh) * 2023-12-11 2024-03-08 浙江力积存储科技有限公司 三维存储器架构及其刷新方法和存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432817A (zh) * 2006-04-28 2009-05-13 莫塞德技术公司 用于自刷新具有温度补偿自刷新的存储器单元的动态随机存取存储器设备及方法
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法
CN105579986A (zh) * 2013-09-25 2016-05-11 高通股份有限公司 用于刷新存储器单元的方法和装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4154010B2 (ja) 1997-07-17 2008-09-24 キヤノン株式会社 メモリ制御装置およびメモリ制御方法
TW594743B (en) 2001-11-07 2004-06-21 Fujitsu Ltd Memory device and internal control method therefor
KR100612950B1 (ko) 2004-04-22 2006-08-14 주식회사 하이닉스반도체 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법
KR100634440B1 (ko) 2004-11-05 2006-10-16 삼성전자주식회사 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들
US7454586B2 (en) 2005-03-30 2008-11-18 Intel Corporation Memory device commands
KR100838375B1 (ko) 2006-04-28 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치
US20080151670A1 (en) 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
JP2011165247A (ja) * 2010-02-08 2011-08-25 Seiko Epson Corp 電子機器
KR101932663B1 (ko) 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
US9147461B1 (en) * 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
KR20140081346A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 온도 보상 셀프 리프레쉬 장치
KR20160094767A (ko) 2015-02-02 2016-08-10 삼성전자주식회사 아이들 구간에서 정보 전달 기능을 수행하는 메모리 장치 및 방법
KR20160104977A (ko) 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 리프레쉬 제어 방법
KR20160138616A (ko) 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 셀프 리프레쉬 장치
KR102326018B1 (ko) 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
KR102354987B1 (ko) 2015-10-22 2022-01-24 삼성전자주식회사 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432817A (zh) * 2006-04-28 2009-05-13 莫塞德技术公司 用于自刷新具有温度补偿自刷新的存储器单元的动态随机存取存储器设备及方法
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法
CN105579986A (zh) * 2013-09-25 2016-05-11 高通股份有限公司 用于刷新存储器单元的方法和装置

Also Published As

Publication number Publication date
CN109754832A (zh) 2019-05-14
US10692561B2 (en) 2020-06-23
DE102018121929A1 (de) 2019-05-09
KR102398209B1 (ko) 2022-05-17
JP2019087297A (ja) 2019-06-06
KR20190051313A (ko) 2019-05-15
US20190139596A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
CN109754832B (zh) 半导体存储器件、存储器系统及其刷新方法
KR102658230B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US8218137B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
JP5859019B2 (ja) 低電力の自己訂正能力を有する埋込みｄｒａｍ
US7477563B2 (en) Dynamic random access memory device and associated refresh cycle
US20110122716A1 (en) Dynamic random access memory device and method of determining refresh cycle thereof
US20070286004A1 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
US7397719B2 (en) Volatile semiconductor memory
CN112992254B (zh) 刷新测试电路及方法
US20180358109A1 (en) Memory device, memory system, and operating method of memory device
KR20100072114A (ko) 모바일 ＳｏＣ 및 모바일 단말기
US20120163106A1 (en) Refresh control circuit and method for semiconductor memory device
US11417385B1 (en) Semiconductor memory apparatus
KR20210088917A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR20220094489A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20220039432A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20170130402A (ko) 저장 엘리먼트들을 리프레시하는 시스템들 및 방법들
US20100182851A1 (en) Refresh control circuit and semiconductor memory device and memory system including the same
KR100648547B1 (ko) 반도체 메모리
KR20100065446A (ko) 동적 메모리 장치의 리프레쉬 주기 결정 방법 및 그 동작 메모리 장치
US20190378564A1 (en) Memory device and operating method thereof
US8355290B2 (en) Semiconductor memory and system
CN116994619A (zh) 自刷新周期控制装置及存储设备
KR20200144724A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
JP2010277655A (ja) 半導体メモリ、システムおよび半導体メモリの動作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant