KR20170130402A - 저장 엘리먼트들을 리프레시하는 시스템들 및 방법들 - Google Patents

저장 엘리먼트들을 리프레시하는 시스템들 및 방법들 Download PDF

Info

Publication number
KR20170130402A
KR20170130402A KR1020177025639A KR20177025639A KR20170130402A KR 20170130402 A KR20170130402 A KR 20170130402A KR 1020177025639 A KR1020177025639 A KR 1020177025639A KR 20177025639 A KR20177025639 A KR 20177025639A KR 20170130402 A KR20170130402 A KR 20170130402A
Authority
KR
South Korea
Prior art keywords
refresh
word lines
address
word line
storage elements
Prior art date
Application number
KR1020177025639A
Other languages
English (en)
Inventor
모사디크 사이푸딘
정 필 김
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170130402A publication Critical patent/KR20170130402A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

저장 디바이스 상에서 리프레시 동작들을 수행하는 방법은 위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 단계를 포함한다. 방법은 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하는 단계를 또한 포함한다. 복수의 워드 라인들 각각은, 대응하는 위크 저장 엘리먼트에 결합된다. 방법은 단일 리프레시 어드레스의 리프레시를 수행하는 단계를 더 포함한다.

Description

저장 엘리먼트들을 리프레시하는 시스템들 및 방법들
[0001] 본 출원은 2015 년 3 월 17 일에 출원되고 공동 소유되는 미국 정규 특허 출원 제 14/660,366 호를 우선권으로 주장하며, 그의 내용들은 그 전체가 인용에 의해 본원에 명시적으로 포함된다.
[0002] 본 개시내용은 일반적으로 저장 엘리먼트들을 리프레시하는 것에 관한 것이다.
[0003] 기술의 발전은 더욱 소형이고 더욱 강력한 컴퓨팅 디바이스들을 초래했다. 예를 들어, 현재 휴대용 무선 전화기들, PDA(personal digital assistant)들, 및 페이징 디바이스들과 같은, 무선 컴퓨팅 디바이스들을 포함하는 다양한 휴대용 퍼스널 컴퓨팅 디바이스들이 존재하며, 이들은 작고 경량이고 그리고 쉽게 사용자에 의해 운반된다. 보다 구체적으로, 셀룰러 전화기들 및 IP(internet protocol) 전화기들과 같은 휴대용 무선 통신 디바이스들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 또한, 이러한 많은 무선 통신 디바이스들은, 그 내부에 포함되는 다른 타입들의 디바이스들을 포함한다. 예를 들어, 무선 통신 디바이스는 또한 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 리코더, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 통신 디바이스들은 인터넷에 액세스하기 위해 사용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 응용 프로그램들을 포함하는 실행가능 명령들을 프로세싱할 수 있다. 따라서, 이러한 무선 통신 디바이스들은 상당한 컴퓨팅 능력들을 포함할 수 있다.
[0004] 무선 통신 디바이스들은 데이터 무결성을 유지하기 위해 주기적으로 리프레시되는 저장 엘리먼트들(예컨대, 메모리 셀들)을 갖는 휘발성 메모리 디바이스들을 포함할 수 있다. 예를 들어, 저장 엘리먼트들 중 일부의 유지 시간들은 임계치 유지 시간(예를 들어, 32 밀리초)보다 더 짧을 수 있다. 짧은 유지 시간들이 존재할 때 데이터 무결성을 유지하기 위한 다양한 접근법들이 제안되었다. 제 1 접근법으로, 메모리 셀들이 최악의 경우의 유지 시간 이내에 리프레시되도록 리프레시 커맨드들의 빈도가 증가될 수 있다. 최악의 경우의 유지 시간은 복수의 메모리 셀들의 최저 유지 시간을 갖는 특정 메모리 셀의 유지 시간에 대응할 수 있다. 이 접근법에서는, 특정 시간 기간 내에 이슈된 리프레시 커맨드들의 수가 2배 또는 그를 초과하게 될 수 있으므로, 필요한 것보다 훨씬 더 빈빈하게 많은 메모리 셀들이 리프레시된다. 제 2 접근법으로, 추가 리프레시 커맨드가 짧은 유지 시간을 가진 각각의 메모리 셀에 대해 이슈될 수 있다. 이 접근법에서, 특정 시간 기간 동안 이슈된 리프레시 커맨드들의 수는 짧은 유지 시간을 가진 메모리 셀들의 수 만큼 증가될 수 있다. 둘 모두의 접근법들에서, 리프레시 커맨드에 대한 응답으로, 메모리 셀들의 단일 로우의 어드레스가 리트리빙되고 메모리 셀들의 단일 로우의 각각의 셀이 리프레시된다.
[0005] 저장 엘리먼트들을 리프레시하는 시스템들 및 방법들이 개시된다. 디바이스는 복수의 메모리 뱅크들을 갖는 메모리 어레이를 포함할 수 있다. 복수의 메모리 뱅크들은 저장 엘리먼트들의 복수의 로우(row)들(예를 들어, 메모리 셀들)을 포함할 수 있다. 저장 엘리먼트들의 각각의 로우는 특정 워드 라인에 결합될 수 있다. 디바이스는 또한 메모리 어레이에 결합된 리프레시 회로(예를 들어, 주변 회로, 메모리 제어기, 또는 둘 모두)를 포함할 수 있다. 메모리 어레이는 임계 유지 시간보다 더 짧은 데이터 유지 시간을 갖는 하나 또는 그 초과의 "위크 저장 엘리먼트(weak storage element)들"을 포함할 수 있다. 위크 저장 엘리먼트들은 메모리 어레이 또는 디바이스의 제조 프로세스의 테스팅 페이즈 동안 식별될 수 있다. 메모리 어레이의 저장 엘리먼트들의 "위크 로우(weak row)들"에 결합된 워드 라인들을 식별하는 정보(예를 들어, 어드레스들)가 저장 디바이스(예를 들어, OTP(one time programmable) 메모리)에 저장될 수 있다. 위크 로우는 적어도 하나의 위크 저장 엘리먼트를 포함할 수 있다. 리프레시 회로는 OTP 메모리에 결합될 수 있다.
[0006] 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들 각각이, 대응하는 위크 저장 엘리먼트에 결합될 수 있다. 예를 들어, 메모리 어레이의 제 1 메모리 뱅크의 제 1 워드 라인은 제 1 뱅크 오프셋을 가질 수 있고 메모리 어레이의 제 2 메모리 뱅크의 제 2 워드 라인은 제 2 뱅크 오프셋을 가질 수 있다. 제 1 워드 라인이 저장 엘리먼트들의 제 1 로우에 결합될 수 있다. 저장 엘리먼트들의 제 1 로우가 적어도 하나의 위크 저장 엘리먼트를 포함할 수 있다. 제 2 워드 라인이 저장 엘리먼트들의 제 2 로우에 결합될 수 있다. 저장 엘리먼트들의 제 2 로우가 적어도 하나의 위크 저장 엘리먼트를 포함할 수 있다.
[0007] 리프레시 회로는 제 1 워드 라인 및 제 2 워드 라인을 단일 리프레시 어드레스로 그룹화할 수 있다. 예를 들어, 리프레시 회로는, 단일 리프레시 어드레스를 제 1 워드 라인의 제 1 워드 라인 어드레스 및 제 2 워드 라인의 제 2 워드 라인 어드레스에 맵핑함으로써 제 1 워드 라인 및 제 2 워드 라인을 그룹화할 수 있다. 예시를 위해, 리프레시 회로는 OTP 메모리에 저장된 데이터에 기초하여 단일 리프레시 어드레스를 제 1 워드 라인 어드레스 및 제 2 워드 라인 어드레스에 맵핑할 수 있다.
[0008] 리프레시 회로는 단일 리프레시 어드레스의 리프레시를 수행할 수 있다. 예를 들어, 단일 리프레시 어드레스는, 저장 엘리먼트들의 로우들에 결합되는 워드 라인들의 워드 라인 어드레스들로 맵핑될 수 있다. 리프레시 회로는, 저장 엘리먼트들의 대응하는 로우의 리프레시를 수행함으로써 단일 리프레시 어드레스의 리프레시를 수행할 수 있다. 예를 들어, 리프레시 회로는 저장 엘리먼트들의 제 1 로우 및 저장 엘리먼트들의 제 2 로우의 리프레시를 수행할 수 있다. 리프레시 회로는 저장 엘리먼트들의 제 1 로우로부터 제 1 데이터를 판독하고, 저장 엘리먼트들의 제 1 로우에 제 1 데이터를 기록하고, 저장 엘리먼트들의 제 2 로우로부터 제 2 데이터를 판독하고, 그리고 저장 엘리먼트들의 제 2 로우에 제 2 데이터를 기록함으로써 리프레시를 수행할 수 있다.
[0009] 특정 양상에서, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법은 위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 단계를 포함한다. 방법은 또한, 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하는 것을 포함한다. 복수의 워드 라인들 각각이, 대응하는 위크 저장 엘리먼트에 결합된다. 예를 들어, 복수의 워드 라인들은 식별된 워드 라인들의 서브세트일 수 있다. 방법은 단일 리프레시 어드레스의 리프레시를 수행하는 단계를 더 포함한다.
[0010] 다른 양상에서, 디바이스는 메모리 어레이 및 저장 디바이스를 포함한다. 디바이스는 또한 리프레시 회로를 포함한다. 메모리 어레이는 저장 엘리먼트들의 복수의 로우들을 포함한다. 각각의 로우가 특정 워드 라인에 결합된다. 저장 디바이스는 위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 정보를 저장하도록 구성된다. 리프레시 회로는 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하도록 구성된다. 복수의 워드 라인들 각각이, 대응하는 위크 저장 엘리먼트에 결합된다. 예를 들어, 복수의 워드 라인들은 식별된 워드 라인들의 서브세트일 수 있다. 리프레시 회로는 또한 단일 리프레시 어드레스의 리프레시를 수행하도록 구성된다. 예를 들어, 리프레시 회로는 저장 디바이스에 저장된 정보에 기초하여 단일 리프레시 어드레스를 복수의 워드 라인 어드레스들로 맵핑할 수 있다. 복수의 워드 라인 어드레스들은 복수의 워드 라인들을 식별할 수 있다. 복수의 워드 라인들이 저장 엘리먼트들의 로우들에 결합될 수 있다. 리프레시 회로는, 저장 엘리먼트들의 대응하는 로우들의 리프레시를 수행함으로써 단일 리프레시 어드레스의 리프레시를 수행할 수 있다. 리프레시 회로는 저장 엘리먼트들의 로우로부터 데이터를 판독하고 저장 엘리먼트들의 로우에 그 데이터를 기록함으로써 저장 엘리먼트들의 로우들 각각을 리프레시할 수 있다.
[0011] 다른 양상에서, 시스템은 메모리 어레이 및 저장 디바이스를 포함한다. 시스템은 또한 리프레시 회로를 포함한다. 메모리 어레이는 저장 엘리먼트들의 복수의 로우들을 포함한다. 각각의 로우는 특정 워드 라인에 결합된다. 저장 디바이스는 위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 정보를 저장하도록 구성된다. 리프레시 회로는 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하도록 구성된다. 복수의 워드 라인들 각각이, 대응하는 위크 저장 엘리먼트에 결합된다. 주변 회로는 또한 단일 리프레시 어드레스의 리프레시를 수행하도록 구성된다.
[0012] 개시된 예들 중 적어도 하나에 의해 제공되는 하나의 특정한 이점은 별개의 뱅크 오프셋들에 대응하는 다수의 위크 로우들이 단일 리프레시 어드레스를 사용하여 리프레시될 수 있다는 것이다. 예를 들어, 리프레시 어드레스가, 위크 로우들에 결합되는 워드 라인들의 워드 라인 어드레스들로 맵핑될 수 있다. 리프레시 어드레스는 리프레시 커맨드의 수신 (또는 생성)에 대한 응답으로 결정될 수 있다. 이 예에서, 별개의 뱅크 오프셋들을 갖는 다수의 위크 로우들이, 단일 리프레시 커맨드에 대한 응답으로, 리프레시 어드레스에 기초하여 리프레시될 수 있다. 본 개시물의 다른 양상들, 이점들, 및 특징들은 다음 섹션들: 도면의 간단한 설명, 상세한 설명, 및 청구범위를 포함하는 전체 출원서의 검토 이후에 명확해질 것이다.
[0013] 도 1은 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예시적인 예의 블록도이다.
[0014] 도 2a는 리프레시 스케줄의 특정 예의 다이어그램이다.
[0015] 도 2b는 리프레시 스케줄에 대응하는 리프레시 커맨드들의 특정 예의 타이밍도이다.
[0016] 도 3은 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예의 다이어그램이다.
[0017] 도 4는 리프레시 커맨드들의 특정 예의 타이밍도이다.
[0018] 도 5는 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예의 다이어그램이다.
[0019] 도 6은 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예의 다이어그램이다.
[0020] 도 7은 저장 엘리먼트들을 리프레시하는 방법의 특정 예시적인 예의 흐름도이다.
[0021] 도 8은 저장 엘리먼트들을 리프레시하도록 동작가능한 디바이스의 블록도이다.
[0022] 도 1을 참고하면, 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예시적인 예가 개시되며 전반적으로 100으로 지정된다. 특정 양상에서, 시스템(100)의 하나 또는 그 초과의 컴포넌트들은 통신 디바이스, PDA(personal digital assistant), 태블릿, 컴퓨터, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 또는 셋 톱 박스에 통합될 수 있다.
[0023] 다음의 설명에서, 도 1의 시스템(100)에 의해 수행되는 다양한 기능들이 특정 컴포넌트들 또는 모듈들에 의해 수행되는 것으로 설명된다는 것을 주목해야 한다. 그러나, 컴포넌트들 및 모듈들의 이러한 구분은 단지 설명을 위한 것이다. 대안적인 예에서, 특정 컴포넌트 또는 모듈에 의해 수행되는 기능은 다수의 컴포넌트들 또는 모듈들 사이에서 나누어질 수 있다. 또한, 대안적인 예에서, 도 1의 2개 또는 그 초과의 컴포넌트들 또는 모듈들은 단일 컴포넌트 또는 모듈로 통합될 수 있다. 도 1에 도시된 각각의 컴포넌트 또는 모듈은 하드웨어(예를 들어, FPGA(field-programmable gate array) 디바이스, ASIC(application-specific integrated circuit), DSP(digital signal processor), 제어기 등), 소프트웨어(예를 들어, 프로세서에 의해 실행가능한 명령들), 또는 이들의 임의의 조합을 사용하여 구현될 수 있다.
[0024] 시스템(100)은 복수의 메모리 뱅크들(예를 들어, 제 1 메모리 뱅크(180) 및 제 2 메모리 뱅크(182))을 포함하는 메모리 어레이(예를 들어, 휘발성 메모리)를 포함한다. 복수의 메모리 뱅크들은 저장 엘리먼트들(예를 들어, 메모리 셀들)의 어레이를 포함할 수 있다. 예를 들어, 제 1 메모리 뱅크(180)는 저장 엘리먼트들의 로우들(120)을 포함한다. 로우들(120) 중 제 1 로우(124)는 SE(storage element)(140), SE(142), SE(144), 하나 또는 그 초과의 다른 저장 엘리먼트들, 또는 이들의 조합을 포함할 수 있다. 제 2 메모리 뱅크(182)는 저장 엘리먼트들의 로우들(184)을 포함한다. 로우들(184) 중 제 2 로우(126)는 SE(150), SE(152), 하나 또는 그 초과의 다른 저장 엘리먼트들, 또는 이들의 조합을 포함할 수 있다.
[0025] 제 1 메모리 뱅크(180) 및 제 2 메모리 뱅크(182)의 각각의 로우는, 대응하는 워드 라인에 결합될 수 있다. 예를 들어, 제 1 로우(124)는 제 1 워드 라인(134)에 결합될 수 있고, 제 2 로우(126)는 제 2 워드 라인(136)에 결합될 수 있다. 메모리 어레이는, 도 3을 참고하여 설명된 바와 같이, 복수의 메모리 뱅크들에 걸쳐 복수의 영역들로 분할될 수 있다. 각각의 메모리 뱅크는, 도 3을 참고하여 설명된 바와 같이, 복수의 섹션들을 포함할 수 있다.
[0026] 특정 메모리 뱅크의 워드 라인의 뱅크 오프셋은 특정 메모리 뱅크 내의 저장 엘리먼트들의 대응하는 로우의 로우 인덱스를 나타낼 수 있다. 예를 들어, 제 1 워드 라인(134)은, 로우들(120)의 제 1 로우(124)의 제 1 로우 인덱스를 나타내는 제 1 뱅크 오프셋(186)을 가질 수 있다. 제 2 워드 라인(136)은, 로우들(184)의 제 2 로우(126)의 제 2 로우 인덱스를 나타내는 제 2 뱅크 오프셋(188)을 가질 수 있다. 제 1 뱅크 오프셋(186)은 제 2 뱅크 오프셋(188)과는 별개일 수 있다.
[0027] 시스템(100)은 제 1 메모리 뱅크(180) 및 제 2 메모리 뱅크(182)에 결합되는 리프레시 회로(예를 들어, 메모리 제어기(166), 주변 회로(164) 또는 둘 모두)를 포함할 수 있다. 시스템(100)은 CBR(column select (CAS) before row select(RAS) refresh) 블록들(104), 비휘발성 메모리(예를 들어, OTP(one-time programmable) 메모리(102)), 또는 둘 모두를 포함할 수 있다. CBR 블록들(104), OTP 메모리(102), 또는 둘 모두는 리프레시 회로(예를 들어, 주변 회로(164))에 결합될 수 있다. 특정 구현에서, CBR 블록들(104), OTP 메모리(102), 및 주변 회로(164) 중 적어도 하나는 휘발성 메모리 디바이스 또는 DRAM(dynamic random access memory)에 포함될 수 있다.
[0028] OTP 메모리(102)는 로우들(120) 및 로우들(184)의 로우들(예를 들어, 위크 로우들)의 제 1 서브세트의 워드 라인 어드레스들(116)을 저장할 (또는 나타낼) 수 있다. 로우들 중 제 1 서브세트의 각각의 로우는 임계 유지 시간(예를 들어, 32 밀리초)을 만족시키는데 실패한 (예를 들어, 32 밀리초 보다 더 짧은) 데이터 유지 시간을 갖는 적어도 하나의 저장 엘리먼트에 결합될 수 있다. 특정예에서, OTP 메모리(102)는 로우들(120) 및 로우들(184)의 로우들(예를 들어, 스트롱 로우(strong row)들)의 제 2 서브세트의 제 2 워드 라인 어드레스들을 저장할 (또는 나타낼) 수 있다. 로우들 중 제 2 서브세트의 각각의 로우의 각각의 저장 엘리먼트는 임계 유지 시간 만족시키는 (예를 들어, 임계 유지 시간보다 길거나 또는 그와 동일한) 데이터 유지 시간을 가질 수 있다. 로우들의 제 1 서브세트, 로우들의 제 2 서브세트, 또는 둘 모두는 제 1 메모리 뱅크(180) 및 제 2 메모리 뱅크(182)의 제조 프로세스의 일부로서 스크리닝 (또는 테스트) 동안 식별될 수 있고, 워드 라인 어드레스들(116), 제 2 워드 라인 어드레스들, 또는 이들의 조합을 나타내는 데이터가 OTP 메모리(102)에 저장될 수 있다.
[0029] 동작 동안, 리프레시 회로(예를 들어, 메모리 제어기(166) 또는 주변 회로(164))는 리프레시 커맨드(108)를 생성할 수 있다. 예를 들어, 리프레시 회로는 리프레시 커맨드(108)를 주기적으로 생성할 수 있다. 리프레시 회로는 특정 시간 기간(예를 들어, 32 밀리초) 이내에 특정 수(예를 들어, 8192(8K)+512)의 리프레시 커맨드들을 생성할 수 있다. 특정 구현에서, 메모리 제어기(166)가 리프레시 커맨드(108)를 생성할 수 있고 리프레시 커맨드(108)를 주변 회로(164)에 제공할 수 있다. 대안적인 구현에서, 주변 회로(164)가 리프레시 커맨드(108)를 생성할 수 있다.
[0030] 주변 회로(164)는, 카운터(170)에 기초하여 리프레시 커맨드(108)가 위크 로우 리프레시 커맨드인지 여부를 결정할 수 있다. 예를 들어, 매 n 번째 리프레시 커맨드는 위크 로우 리프레시 커맨드에 대응하고, 다른 (예를 들어, 제1 - 제n-1) 리프레시 커맨드들은 레귤러 로우 리프레시 커맨드(regular row refresh command)들(또는 스트롱 로우 리프레시 커맨드들)에 대응할 수 있다. 주변 회로(164)는, 카운터(170)가 특정 값(예를 들어, 0)을 갖는다는 결정에 대한 응답으로 리프레시 커맨드(108)가 위크 로우 리프레시 커맨드라는 것을 결정할 수 있다. 주변 회로(164)는, 카운터(170)가 다른 값(예를 들어, 포지티브 값)을 갖는다는 결정에 대한 응답으로 리프레시 커맨드(108)가 레귤러 로우 리프레시 커맨드(또는 스트롱 로우 리프레시 커맨드)라는 것을 결정할 수 있다. 주변 회로(164)는, 리프레시 커맨드(108)가 위크 로우 리프레시 커맨드인지 여부를 결정하는 것에 후속하여 또는 그전에 카운터(170)를 (예를 들어, 1 모듈로 n씩 증분하여) 업데이팅할 수 있다.
[0031] 각각의 레귤러 로우 리프레시 커맨드를 수신하는 것 (또는 생성하는 것)에 대한 응답으로, 주변 회로(164)는, 도 3을 참고하여 설명된 바와 같이, CBR 블록들(104)로 나타내어지는 인덱스 값(118)에 기반하여, 로우들(120)의, 로우들(184)의, 또는 이 둘 모두의 연속적인 로우들을 업데이팅할 수 있다. 각각의 위크 로우 리프레시 커맨드 (또는 각각의 스트롱 로우 리프레시 커맨드)를 수신하는 것에 대한 응답으로, 주변 회로(164)는, 도 3을 참고하여 설명된 바와 같이, 복수의 워드 라인들(예를 들어, 제 1 워드 라인(134) 및 제 2 워드 라인 (136))을 단일 리프레시 어드레스(예를 들어, 리프레시 어드레스(172) 또는 제 2 리프레시 어드레스)로 그룹화할 수 있고, 리프레시 어드레스(172)의 리프레시를 수행할 수 있다. 예를 들어, 주변 회로(164)는, 도 5를 참고하여 설명된 바와 같이, OTP 메모리(102)에 저장된 데이터에 기초하여 리프레시 어드레스를 워드 라인 어드레스들에 맵핑할 수 있다. 워드 라인 어드레스들은 저장 엘리먼트들의 로우들에 결합되는 워드 라인들을 식별할 수 있다. 저장 엘리먼트들의 로우들은 별개의 뱅크 오프셋들을 가질 수 있다. 주변 회로(164)는 저장 엘리먼트들의 로우들의 각각을 리프레시함으로써 리프레시 어드레스의 리프레시를 수행할 수 있다. 예를 들어, 주변 회로(164)는 저장 엘리먼트들의 로우들의 각각 로우로부터 데이터를 판독하고, 데이터를 로우에 기록할 수 있다.
[0032] 시스템(100)은 별개의 뱅크 오프셋들을 갖는 복수의 위크 로우들의 메모리 리프레시를 수행하기 위해 단일 리프레시 어드레스의 사용을 인에이블할 수 있다. 예를 들어, 복수의 워드 라인들이 단일 리프레시 어드레스로 그룹화될 수 있다. 복수의 워드 라인들은, 별개의 뱅크 오프셋들을 갖는 복수의 위크 로우들에 결합될 수 있다. 단일 리프레시 어드레스의 리프레시는 복수의 위크 로우들 각각을 리프레시함으로써 수행될 수 있다.
[0033] 도 2a를 참고하면, 리프레시 스케줄(204)의 특정 예의 다이어그램이 도시된다. 특정 양상에서, 주변 회로(164)는, 본원에 설명된 바와 같이, 도 1의 리프레시 커맨드(108)가 위크 로우 리프레시 커맨드인지 또는 레귤러 로우 리프레시 커맨드인지 여부를 리프레시 스케줄(204)에 기초하여 결정할 수 있다.
[0034] 도 1의 메모리 어레이는, 도 3을 참고하여 설명된 바와 같이, 복수의 메모리 뱅크들에 걸쳐 복수의 영역들(예를 들어, 영역들 0-3)로 분할될 수 있다. 리프레시 스케줄(204)은 제 1 수(예를 들어, 8192(8K))의 레귤러 로우 리프레시 타임슬롯들 및 제 2 수(예를 들어, 512)의 위크 로우 리프레시 타임슬롯들을 포함할 수 있다. 제 1 갯수의 레귤러 로우 리프레시 타임슬롯들이 영역들 중에서 분할될 수 있다. 예를 들어, 리프레시 스케줄(204)은 영역 0에 대응하는 0-2047의 레귤러 로우 리프레시 타임슬롯들을 포함할 수 있거나, 영역 1에 대응하는 2048-4095의 레귤러 로우 리프레시 타임슬롯들을 포함할 수 있거나, 영역 2에 대응하는 4096-6143의 레귤러 로우 리프레시 타임슬롯들을 포함할 수 있거나, 영역 3에 대응하는 6144-8191의 레귤러 로우 리프레시 타임슬롯들을 포함할 수 있거나, 또는 그의 조합을 포함할 수 있다.
[0035] 리프레시 스케줄(204)에서, 특정 영역의 레귤러 로우 리프레시 타임슬롯들에는 다른 영역에 대응하는 위크 로우 리프레시 타임슬롯들이 사이에 배치될 수 있다. 예를 들어, 영역 0의 레귤러 로우 리프레시 타임슬롯들 0-2047에는 영역 2에 대응하는 위크 로우 리프레시 타임슬롯들(예를 들어, 위크 로우 리프레시 타임슬롯 206)이 사이에 배치될 수 있거나, 영역 1의 레귤러 로우 리프레시 타임슬롯들 2048-4095에는 영역 3에 대응하는 위크 로우 리프레시 타임슬롯들(예를 들어, 위크 로우 리프레시 타임슬롯 208)이 사이에 배치될 수 있거나, 영역 2의 레귤러 로우 리프레시 타임슬롯들 4096-6143에는 영역 0에 대응하는 위크 로우 리프레시 타임슬롯들(예를 들어, 위크 로우 리프레시 타임슬롯 210)이 사이에 배치될 수 있거나, 영역 3의 레귤러 로우 리프레시 타임슬롯들 6144-8191에는 영역 1에 대응하는 위크 로우 리프레시 타임슬롯들(예를 들어, 위크 로우 리프레시 타임슬롯 212)이 사이에 배치될 수 있거나, 또는 이들의 조합일 수 있다.
[0036] 주변 회로(164)는 카운터(170)에 기초하여 리프레시 커맨드(108)에 대응하는 리프레시 스케줄(204)의 리프레시 타임슬롯을 식별할 수 있다. 예를 들어, 카운터(170)의 특정 값은 리프레시 스케줄(204)의 특정 타임슬롯에 대응할 수 있다. 주변 회로(164)는, 리프레시 타임슬롯이 레귤러 로우 리프레시 타임슬롯에 대응하는지 또는 위크 로우 리프레시 타임슬롯에 대응하는지 여부에 기초하여 리프레시 커맨드(108)가 레귤러 로우 리프레시에 대응하는지 또는 위크 로우 리프레시에 대응하는지 여부를 결정할 수 있다. 주변 회로(164)는, 리프레시 타임슬롯이 레귤러 로우 리프레시 타임슬롯(예를 들어, 레귤러 로우 리프레시 타임슬롯들 0-8191 중 하나)에 대응한다는 결정에 대한 응답으로, 도 3을 참고하여 설명된 바와 같이, CBR 블록들(104)에 의해 나타내어지는 인덱스 값(118)에 기초하여 레귤러 로우 리프레시를 수행할 수 있다. 주변 회로(164)는, 리프레시 타임슬롯이 위크 로우 리프레시 타임슬롯(예를 들어, 위크 로우 리프레시 타임슬롯들 206-212 중 하나)에 대응한다는 결정에 대한 응답으로, 도 3을 참고하여 설명된 바와 같이, 리프레시 어드레스(172)에 기초하여 위크 로우 리프레시를 수행할 수 있다.
[0037] 특정 예에서, 제 1 리프레시 스케줄은 위크 로우 리프레시 타임슬롯들을 포함할 수 있고, 제 2 리프레시 스케줄은 스트롱 로우 리프레시 타임슬롯들을 포함할 수 있다. 예를 들어, "스트롱" 로우 리프레시 타임슬롯은 저장 엘리먼트들의 스트롱 로우의 리프레시에 대응할 수 있다. 저장 엘리먼트들의 스트롱 로우의 각각의 저장 엘리먼트는 임계 유지 시간을 만족하는 데이터 유지 시간을 가질 수 있다. 주변 회로(164)는, 도 1과 관련하여 설명된 바와 같이, 리프레시 커맨드가 위크 로우 리프레시 커맨드에 대응하는지 또는 스트롱 로우 리프레시 커맨드에 대응하는지 여부를 카운터(170)에 기초하여 결정할 수 있다. 주변 회로(164)는, 리프레시 커맨드가 위크 로우 리프레시 커맨드에 대응한다는 결정에 대한 응답으로 제 1 리프레시 스케줄에 기초하여 리프레시를 수행할 수 있다. 대안으로, 주변 회로(164)는, 리프레시 커맨드가 스트롱 로우 리프레시 커맨드에 대응한다는 결정에 대한 응답으로 제 2 리프레시 스케줄에 기초하여 리프레시를 수행할 수 있다. 제 1 리프레시 스케줄은 제 2 리프레시 스케줄과는 무관할 수 있다. 주변 회로(164)는 제 1 리프레시 스케줄에 기초하여 리프레시 어드레스(172)의 리프레시를 수행할 수 있고, 제 2 리프레시 스케줄에 기초하여 제 2 리프레시 어드레스의 리프레시를 수행할 수 있다. 제 2 리프레시 어드레스가, 도 1을 참고하여 설명된 바와 같이, 스트롱 로우들의 워드 라인 어드레스들에 맵핑될 수 있다. 특정 예에서, 리프레시 어드레스(172)의 제 1 리프레시 레이트는 제 2 리프레시 어드레스의 제 2 리프레시 레이트의 실질적으로 2배일 수 있다. 예를 들어, 제 1 위크 로우 리프레시와 다음 위크 로우 리프레시 간의 제 1 인터벌은, 제 1 스트롱 로우 리프레시와 다음 스트롱 로우 리프레시 간의 제 2 인터벌의 대략 절반일 수 있다.
[0038] 리프레시 스케줄(204)은 위크 로우들의 리프레시 간의 인터벌을 감소시킬 수 있다. 예를 들어, 특정 영역(예를 들어, 영역 0)의 특정 위크 로우(예를 들어, 도 1의 제 1 로우(124))는 특정 영역(예를 들어, 영역 0)에 대응하는 레귤러 로우 리프레시 타임슬롯(예를 들어, 레귤러 로우 리프레시 타임슬롯들 0-2047 중 하나)에 기초하여 리프레시될 수 있고 그리고 다른 영역(예를 들어, 영역 2)의 레귤러 로우 리프레시 타임슬롯들 사이에 있는 위크 로우 리프레시 타임슬롯(예를 들어, 위크 로우 리프레시 타임슬롯 210)에 기초하여 리프레시될 수 있다.
[0039] 도 2b를 참고하면, 리프레시 커맨드들의 특정 예의 타이밍도가 도시되며 전반적으로 202로 지정된다. 타이밍도(202)는 리프레시 스케줄(예를 들어, 리프레시 스케줄(204))에 대응할 수 있다.
[0040] 도 1의 리프레시 회로(예를 들어, 메모리 제어기(166) 또는 주변 회로(164))는 제 1 신호(REF)를 어서트함으로써 레귤러 로우 리프레시 커맨드들(예를 들어, 리프레시 커맨드(108))을 생성할 수 있다. 레귤러 로우 리프레시 커맨드들은 리프레시 스케줄(204)에 대응할 수 있다. 예를 들어, 주변 회로(164)는, 레귤러 로우 리프레시 커맨드들(246)이 레귤러 로우 리프레시 타임슬롯들 0-2047에 대응한다는 것을 결정할 수 있고, 레귤러 로우 리프레시 커맨드들(248)이 레귤러 로우 리프레시 타임슬롯들 2048-4095에 대응한다는 것, 레귤러 로우 리프레시 커맨드들(250)이 레귤러 로우 리프레시 타임슬롯들 4096-6143에 대응한다는 것, 레귤러 로우 리프레시 커맨드들(252)이 레귤러 로우 리프레시 타임슬롯들 6144-8191에 대응한다는 것 또는 이들의 조합을 결정할 수 있다.
[0041] 리프레시 회로(예를 들어, 메모리 제어기(166) 또는 주변 회로(164))는 제 2 신호(Additional Refresh)를 어서트함으로써 위크 로우 리프레시 커맨드들(예를 들어, 리프레시 커맨드(108))을 생성할 수 있다. 위크 로우 리프레시 커맨드들은 리프레시 스케줄(204)에 대응할 수 있다. 예를 들어, 주변 회로(164)는, 위크 로우 리프레시 커맨드(236)가 위크 로우 리프레시 타임 슬롯 (206)에 대응한다는 것, 위크 로우 리프레시 커맨드(238)가 위크 로우 리프레시 타임슬롯 208에 대응한다는 것, 위크 로우 리프레시 커맨드(240)가 위크 로우 리프레시 타임슬롯(210)에 대응한다는 것, 위크 로우 리프레시 커맨드(242)가 위크 로우 리프레시 타임슬롯 212에 대응한다는 것 또는 이들의 조합을 결정할 수 있다.
[0042] 따라서, 타이밍 다이어그램(202)에 기초하여 생성된 리프레시 커맨드들은 위크 로우들의 리프레시 간의 인터벌을 감소시킬 수 있다. 예를 들어, 특정 영역(예를 들어, 영역 0)의 특정 위크 로우(예를 들어, 도 1의 제 1 로우(124))는 특정 영역(예를 들어, 영역 0)에 대응하는 레귤러 로우 리프레시 커맨드(예를 들어, 레귤러 로우 리프레시 커맨드들(246) 중 하나)에 기초하여 리프레시될 수 있고 그리고 다른 영역(예를 들어, 영역 2)의 레귤러 로우 리프레시 커맨드들 사이에서 생성되는 위크 로우 리프레시 커맨드(예를 들어, 위크 로우 리프레시 커맨드(240))에 기초하여 리프레시될 수 있다.
[0043] 도 3을 참고하면, 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예의 다이어그램이 도시되며, 전반적으로 300으로 지정된다. 시스템(300)은 도 1의 시스템(100)의 하나 또는 그 초과 컴포넌트들을 포함할 수 있다. 예를 들어, 시스템(300)은 주변 회로(164), 비-휘발성 메모리(예를 들어, OTP 메모리(102)), CBR 블록들(104), 또는 이들의 조합을 포함할 수 있다. 특정 구현에서, 주변 회로(164)는 OTP 메모리(102), CBR 블록들(104), 또는 둘 모두를 포함할 수 있다. 주변 회로(164)는 멀티플렉서(MUX)(328)를 통해 CBR 블록들(104)에 결합된 RA(row address) 래치(306)를 포함할 수 있다. MUX(328)가 패드들(326)에 결합될 수 있다.
[0044] 시스템(300)은 메모리 어레이를 포함할 수 있다. 메모리 어레이는 복수의 메모리 뱅크들(예를 들어, 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324))을 포함할 수 있다. 메모리 뱅크들(310-324)은 제 1 메모리 뱅크(180) 및 제 2 메모리 뱅크(182)를 포함할 수 있다. 각각의 메모리 뱅크는 복수의 (예를 들어, 2개의) 섹션들(예를 들어, 섹션 0 및 섹션 1)을 포함한다. 각각의 섹션은 복수의 (예를 들어, 512 개의) 영역들(예를 들어, 영역 0, 영역 1, 영역 2, 및 영역 3)을 포함할 수 있다. 각각의 영역은 저장 엘리먼트들의 복수의 로우들을 포함한다.
[0045] 메모리 어레이의 특정 로우는, 대응하는 워드 라인에 결합될 수 있다. 각각의 워드 라인은 특정 워드 라인 어드레스를 가질 수 있다. 특정 워드 라인 어드레스의 제 1 부분(예를 들어, 3개의 최상위 비트들)은, 워드 라인에 대응하는 저장 엘리먼트들의 특정 로우를 포함하는 특정 메모리 뱅크(예를 들어, 메모리 뱅크(310, 312, 314, 316, 318, 320, 322 또는 324))를 나타낼 수 있다. 특정 워드 라인 어드레스의 제 2 부분(예를 들어, 4번째 내지 17번째의 최상위 비트)는 특정 워드 라인, 특정 로우, 또는 이 둘 모두의 뱅크 오프셋(예를 들어, 로우 인덱스)을 나타낼 수 있다. 예를 들어, 특정 메모리 뱅크의 섹션 0의 영역 0은 제 1 뱅크 오프셋(예를 들어, 0)부터 시작해서 제 2 뱅크 오프셋(예를 들어, 2047)까지의 뱅크 오프셋들을 갖는 로우들(또는 워드 라인들)을 포함할 수 있다. 섹션 0의 영역들 1-3 각각은 연속적인 뱅크 오프셋들을 갖는 로우들을 포함할 수 있다. 섹션 1의 영역 0은 제 1 뱅크 오프셋(예를 들어, 8192)부터 시작해서 제 2 뱅크 오프셋(예를 들어, 10,239)까지의 뱅크 오프셋들을 갖는 로우들(또는 워드 라인들)을 포함할 수 있다. 섹션 1의 영역들 1-3 각각은 연속적인 뱅크 오프셋들을 갖는 로우들을 포함할 수 있다.
[0046] 시스템(300)은 복수의 위크 로우 레지스터들(예를 들어, 위크 로우 레지스터(308) 및 위크 로우 레지스터(330))을 포함한다. 특정 위크 로우 레지스터는 특정 섹션에 대응할 수 있다. 예를 들어, 위크 로우 레지스터(308)는 메모리 뱅크(310)의 특정 섹션(예를 들어, 섹션 1)에 대응할 수 있다. 다른 예로서, 위크 로우 레지스터(330)는 메모리 뱅크(312)의 특정 섹션(예를 들어 섹션 1)에 대응할 수 있다.
[0047] 메모리가 메모리 어레이의 특정 저장 엘리먼트에 액세스(예를 들어, 판독/기록)하는 동안, 주변 회로(164)는 특정 저장 엘리먼트의 어드레스를 패드들(326)에 제공할 수 있고 제 1 제어 신호를 MUX(328)에 제공할 수 있다. 특정 저장 엘리먼트는 특정 워드 라인 및 특정 비트 라인에 결합될 수 있다. 어드레스는 특정 워드 라인의 워드 라인 어드레스 및 특정 비트 라인의 비트 라인 어드레스를 나타낼 수 있다. MUX(328)는 제 1 제어 신호에 대한 응답으로 패드들(326)로부터 어드레스를 판독할 수 있고, 그 어드레스에 대응하는 섹션 오프셋을 결정할 수 있고, 섹션 오프셋을 RA 래치(306)에 제공할 수 있다. 주변 회로(164)는 어드레스에 기초하여 컬럼 어드레스를 유사하게 결정할 수 있고 컬럼 어드레스를 컬럼 어드레스 래치에 제공할 수 있다. 주변 회로(164)는 특정 메모리 뱅크(예를 들어, 메모리 뱅크(310, 312, 314, 316, 318, 320, 322 또는 324))의 특정 섹션(예를 들어, 섹션 0 또는 섹션 1)에 대응하는 로우 스트로브를 활성화할 수 있다. 주변 회로(164)는 특정 메모리 뱅크의 특정 섹션에 대응하는 컬럼 스트로브를 활성화할 수 있다. 주변 회로(164)는 데이터(예를 들어, 0 또는 1)를 판독하거나 또는 특정 저장 엘리먼트에 기록할 수 있다.
[0048] 주변 회로(164)는, 도 1을 참고하여 설명된 바와 같이, 레귤러 로우 리프레시 커맨드(예를 들어, 도 1의 리프레시 커맨드(108))를 수신 (또는 생성)할 수 있다. CBR 블록들(104)은 제 1 섹션 오프셋을 나타내는 도 1의 인덱스 값(118)을 저장할 수 있다. 예를 들어, 제 1 섹션 오프셋은 제 1 영역(예를 들어, 영역 0 또는 영역 3)에 포함되는 특정 로우(예를 들어, 로우 0, 로우 100, 로우 2047, 또는 로우 8191)에 결합된 특정 워드 라인을 나타낼 수 있다. 주변 회로(164)는 레귤러 로우 리프레시 커맨드를 수신 (또는 생성)하는 것에 대한 응답으로 제 2 제어 신호를 MUX(328)에 제공할 수 있다. MUX(328)는 제 2 제어 신호에 대한 응답으로 인덱스 값(118)을 CBR 블록들(104)로부터 RA 래치(306)로 로딩할 수 있다. 주변 회로(164)는 메모리 어레이의 각각의 섹션의 인덱스 값(118)으로 나타내어진 제 1 섹션 오프셋에 대응하는 특정 로우를 리프레시할 수 있다. 예를 들어, 주변 회로(164)는 각각의 메모리 뱅크(예를 들어, 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324))의 제 1 섹션(예를 들어, 섹션 0)의 제 1 로우를 리프레시 할 수 있고, 각각의 메모리 뱅크(예를 들어, 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324))의 제 2 섹션(예를 들어, 섹션 1)의 제 2 로우를 리프레시할 수 있다. 제 1 로우는 제 1 워드 라인에 결합될 수 있고, 제 2 로우는 제 2 워드 라인에 결합될 수 있다. 제 1 워드 라인 및 제 2 워드 라인은 동일한 섹션 오프셋(예를 들어, 특정 섹션 오프셋)에 대응할 수 있다. 저장 엘리먼트들의 로우(예를 들어, 도 1의 제 1 로우(124) 또는 제 2 로우(126))를 리프레시하는 것은 저장 엘리먼트들의 로우로부터 데이터 값들을 판독하고 저장 엘리먼트들의 로우에 데이터 값들을 다시 기록하는 것을 포함할 수 있다.
[0049] 주변 회로(164)는 제 2 인덱스 값을 나타내기 위해 CBR 블록(104)을 업데이팅(예를 들어, 1씩 모듈로 증분)할 수 있다. 제 2 인덱스 값은, 제 1 영역(예를 들어, 영역 0)의 다음 로우(예를 들어, 로우 1 또는 로우 101)에 결합된 다음 워드 라인 또는 다음 레귤러 로우 리프레시 커맨드를 수신하는 것에 대한 응답으로 리프레시될 다음 영역(예를 들어, 영역 1 또는 영역 0)의 제 1 로우(예를 들어, 로우 2048 또는 로우 0)에 결합된 제 1 워드 라인을 나타낼 수 있다.
[0050] 주변 회로(164)는, 도 1을 참고하여 설명된 바와 같이, 위크 로우 리프레시 커맨드(예를 들어, 도 1의 리프레시 커맨드(108))를 수신 (또는 생성)할 수 있다. OTP 메모리(102)는, 도 5를 참고하여 설명된 바와 같이, 리프레시 어드레스(172)를 워드 라인 어드레스들(116)로 맵핑하는 데이터를 포함할 수 있다. 워드 라인 어드레스들(116)의 제 1 워드 라인 어드레스는 메모리 뱅크(310)의 제 1 섹션(예를 들어, 섹션 1)의 제 1 로우(예를 들어, 로우 0)에 결합된 제 1 워드 라인에 대응할 수 있다. 워드 라인 어드레스들(116)의 제 2 워드 라인 어드레스는 메모리 뱅크(310)의 제 2 섹션(예를 들어, 섹션 0)의 제 2 로우(예를 들어, 로우 0 또는 로우 3000)에 결합된 제 2 워드 라인에 대응할 수 있다. 추가로 또는 대안으로, 워드 라인 어드레스들(116)의 제 3 워드 라인 어드레스는 다른 메모리 뱅크(예를 들어, 메모리 뱅크(312))의 특정 섹션(예를 들어, 섹션 0 또는 섹션 1)의 제 3 로우(예를 들어, 로우 0, 로우 1102, 로우 2056, 로우 3000, 또는 로우 8000)에 결합된 제 3 워드 라인에 대응할 수 있다. 제 1 워드 라인, 제 2 워드 라인, 및 제 3 워드 라인 각각은 적어도 하나의 대응하는 위크 저장 엘리먼트에 결합될 수 있다.
[0051] 특정 예에서, 제 1 워드 라인 어드레스, 제 2 워드 라인 어드레스 및 제 3 워드 라인 어드레스는 동일한 뱅크 오프셋(예컨대, 로우 0)에 대응할 수 있다. 대안적인 예에서, 제 1 워드 라인 어드레스, 제 2 워드 라인 어드레스 및 제 3 워드 라인 어드레스 중 적어도 2개는 별개의 뱅크 오프셋들에 대응할 수 있다. 제 1 워드 라인 어드레스는 메모리 뱅크(310)의 제 1 섹션(예를 들어, 섹션 1)의 제 1 영역(예를 들어, 영역 0, 1, 2 또는 3)에 대응할 수 있다. 제 2 워드 라인 어드레스는 메모리 뱅크(310)의 제 2 섹션(예를 들어, 섹션 0)의 제 2 영역(예를 들어, 영역 0, 1, 2 또는 3)에 대응할 수 있다. 제 3 워드 라인 어드레스는 메모리 뱅크(312)의 특정 섹션(예를 들어, 섹션 0 또는 섹션 1)의 제 3 영역(예를 들어, 영역 0, 1, 2 또는 3)에 대응할 수 있다.
[0052] 특정 예에서, 제 1 워드 라인 어드레스, 제 2 워드 라인 어드레스, 또는 제 3 워드 라인 어드레스는 동일한 영역에 대응할 수 있다. 예를 들어, 제 1 워드 라인 어드레스는 메모리 뱅크(310)의 제 1 섹션의 영역 0에 대응할 수 있고, 제 2 워드 라인 어드레스는 메모리 뱅크(310)의 제 2 섹션의 영역 0에 대응할 수 있고, 제 3 워드 라인 어드레스는 메모리 뱅크(312)의 특정 섹션의 영역 0에 대응한다.
[0053] 대안적인 예에서, 제 1 워드 라인 어드레스, 제 2 워드 라인 어드레스, 또는 제 3 워드 라인 어드레스 중 적어도 2개는 별개의 영역들에 대응할 수 있다. 예를 들어, 제 1 워드 라인 어드레스는 메모리 뱅크(310)의 제 1 섹션의 영역 0에 대응할 수 있고, 제 2 워드 라인 어드레스는 메모리 뱅크(310)의 제 2 섹션의 영역 2에 대응할 수 있고, 제 3 워드 라인 어드레스는 메모리 뱅크(312)의 특정 섹션의 영역 3에 대응할 수 있다.
[0054] 주변 회로(164)는 제 1 워드 라인, 제 2 워드 라인, 및 제 3 워드 라인을 리프레시 어드레스(172)로 그룹화할 수 있다. 예를 들어, 주변 회로(164)는, 도 5를 참고하여 설명된 바와 같이, OTP 메모리(102)에 저장된 데이터에 기초하여 리프레시 어드레스(172)를 워드 라인 어드레스들(116)에 맵핑할 수 있다. 예시를 위해, OTP 메모리(102)는, 도 5를 참고하여 설명된 바와 같이, 각각의 메모리 뱅크 (예를 들어, 메모리 뱅크(310) 및 메모리 뱅크(312))에 대응하는 뱅크 OTP 메모리를 포함할 수 있다. 주변 회로(164)는, 도 5를 참고하여 설명된 바와 같이, 리프레시 어드레스(172)에 기초하여 하나 또는 그 초과의 인덱스들을 결정할 수 있다. 주변 회로(164)는 인덱스들을 각각의 뱅크 OTP 메모리의 엔트리들에 맵핑할 수 있다. 뱅크 OTP 메모리의 특정 엔트리는 워드 라인 어드레스(116)의 특정 워드 라인 어드레스를 나타내는 엔트리 데이터를 포함할 수 있다. 주변 회로(164)는, 하나 또는 그 초과의 인덱스들에 대응하는 각각의 뱅크 OTP 메모리의 엔트리들의 엔트리 데이터에 기초하여 리프레시 어드레스(172)를 워드 라인 어드레스들(116)에 맵핑할 수 있다.
[0055] 주변 회로(164)는 워드 라인 어드레스들(116) 또는 그의 부분들을, 대응하는 위크 로우 레지스터들에 순차적으로 기록할 수 있다. 예를 들어, 주변 회로(164)는 제 1 워드 라인 어드레스의 제 1 부분(예를 들어, 3개의 최상위 비트)에 기초하여 제 1 메모리 뱅크(예를 들어, 메모리 뱅크(310))를 결정할 수 있다. 제 1 워드 라인의 제 1 뱅크 오프셋은 제 1 워드 라인 어드레스의 제 2 부분(예를 들어, 4번째 내지 17번째의 최상위 비트)에 대응할 수 있다. 주변 회로(164)는 제 1 워드 라인 어드레스의 제 3 부분(예를 들어, 4번째 최상위 비트들)에 기초하여 제 1 섹션(예를 들어, 섹션 1)을 결정할 수 있다. 주변 회로(164)는 제 1 워드 라인 어드레스의 제 4 부분(예를 들어, 5번째 내지 17번째의 최상위 비트들)에 기초하여 제 1 섹션 오프셋을 결정할 수 있다.
[0056] 주변 회로(164)는 제 1 메모리 뱅크의 제 1 섹션에 대응하는 위크 로우 레지스터에 제 1 섹션 오프셋을 기록할 수 있다. 예를 들어, 주변 회로(164)는 제 1 메모리 뱅크(310)의 제 1 섹션(예를 들어, 섹션 1)에 대응하는 위크 로우 레지스터(308)에 제 1 섹션 오프셋을 기록할 수 있다.
[0057] 주변 회로(164)는 유사하게, 워드 라인 어드레스(116)의 제 2 워드 라인 어드레스에 기초하여 제 2 섹션 오프셋을, 대응하는 위크 로우 레지스터에 기록할 수 있다. 주변 회로(164)는, 워드 라인 어드레스(116)의 제 3 워드 라인 어드레스에 기초하여 제 3 섹션 오프셋을, 대응하는 위크 로우 레지스터에 기록할 수 있다. 특정 예에서, 주변 회로(164)는 각각의 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324)의 각각의 섹션에 대응하는 위크 로우 레지스터들에 섹션 오프셋들을 기록할 수 있다.
[0058] 특정 예에서, 주변 회로(164)는, 위크 로우 리프레시 커맨드를 수신하기 전에, 대응하는 위크 로우 레지스터들에 섹션 오프셋들을 기록할 수 있다. 예를 들어, 주변 회로(164)는, 사전에 수신된 리프레시 커맨드(예를 들어, 사전에 수신된 위크 로우 리프레시 커맨드 또는 사전에 수신된 레귤러 로우 리프레시 커맨드)에 대응하여 저장 엘리먼트들을 리프레시하는 것에 후속하여, 대응하는 위크 로우 레지스터들에 섹션 오프셋들을 기록할 수 있다. 주변 회로(164)는 위크 로우 리프레시 커맨드를 수신하는 것에 대한 응답으로, 위크 로우 레지스터들의 섹션 오프셋들에 의해 나타내어진 워드 라인들에 결합된 저장 엘리먼트들의 로우들을 리프레시할 수 있다. 주변 회로(164)는 OTP 메모리(102)로부터 판독될 워드 라인 어드레스들의 다음 그룹을 나타내기 위해 리프레시 어드레스(172)(예를 들어, OTP 인덱스)를 업데이팅(예를 들어, 1 씩 모듈로 증분)할 수있다. 예를 들어, 주변 회로(164)는 특정 카운터의 값에 기초하여 리프레시 어드레스(172)의 값을 결정할 수 있고 리프레시 어드레스(172)의 값을 결정한 것에 후속하여 특정 카운터의 값을 업데이팅(예를 들어, 1 씩 모듈로 증분)할 수 있다. OTP 메모리(102)는, 도 5를 참고하여 설명된 바와 같이, 리프레시 어드레스(172)의 업데이팅된 값을 워드 라인 어드레스의 다음 그룹으로 맵핑하는 데이터를 포함할 수 있다.
[0059] 주변 회로(164)는 동일한 시간 인터벌로 워드 라인 어드레스(116)에 대응하는 워드 라인들(예를 들어, 제 1 워드 라인, 제 2 워드 라인, 및 제 3 워드 라인)의 각각을 리프레시할 수 있다. 예를 들어, 워드 라인들(예를 들어, 제 1 워드 라인, 제 2 워드 라인, 및 제 3 워드 라인) 각각의 연속적인 리프레시들 사이의 지속기간은 동일할 수 있다. 예시를 위해, 리프레시 어드레스(172)는 시간 t1에서 제 1 값을 가질 수 있다. 특정 시간 인터벌 동안 리프레시 어드레스(172)에 대한 다수의 업데이트들 이후에, 리프레시 어드레스(172)가 제 1 값으로 다시 순환할 수 있다. 제 1 값이 워드 라인 어드레스들(116)에 맵핑될 수 있다. 워드라인 어드레스들(116)에 대응하는 워드 라인들(예를 들어, 제 1 워드 라인, 제 2 워드 라인, 및 제 3 워드 라인) 각각이, 제 1 값을 갖는 리프레시 어드레스(172)에 대한 응답으로 특정 시간 인터벌로 리프레시될 수 있다.
[0060] 따라서, 시스템(300)은 위크 로우 리프레시 커맨드에 대한 응답으로 복수의 위크 로우들의 메모리 리프레시를 인에이블할 수 있다. 따라서, 위크 로우들의 위크 저장 엘리먼트들은 다른 저장 엘리먼트들보다 더 높은 빈도로 리프레시될 수 있다. 예를 들어, 특정 위크 로우는 대응하는 레귤러 로우 리프레시 커맨드에 대한 응답으로 그리고 대응하는 위크 로우 리프레시 커맨드에 대한 응답으로 리프레시될 수 있다. 별개의 뱅크 오프셋들을 갖는 복수의 위크 로우들이 단일 리프레시 어드레스에 그룹화될 수 있다. 별개의 뱅크 오프셋들을 갖는 로우들이, 위크 로우 리프레시 커맨드에 대한 응답으로 리프레시될 수 있다.
[0061] 도 4를 참고하면, 리프레시 커맨드들의 특정 예의 타이밍도가 도시되며 전반적으로 400로 지정된다. 특정 예에서, 타이밍도(400)는 도 2의 리프레시 스케줄(204)에 대응할 수 있다.
[0062] 도 1의 리프레시 회로(예를 들어, 메모리 제어기(166) 또는 주변 회로(164))는 리프레시 커맨드들을 생성하기 위해 제 1 신호(REF CMD)를 어서트할 수 있다. 예를 들어, 도 1을 참고하여 설명된 바와 같이, 매 n 번째 리프레시 커맨드는 위크 로우 리프레시 커맨드일 수 있고, 다른 리프레시 커맨드들(예를 들어, 첫 번째 - n-1 번째)은 레귤러 로우 리프레시 커맨드들일 수 있다. 타이밍도(400)는, 레귤러 로우 리프레시 커맨드들이 위크 로우 리프레시 커맨드들(236, 238, 240 및 242)과 인터리빙된다는 것을 나타낸다.
[0063] 주변 회로(164)는 제 1 위크 로우 리프레시 커맨드(예를 들어, 위크 로우 리프레시 커맨드(236))를 수신한 후 그리고 후속하는 위크 로우 리프레시 커맨드(예를 들어, 위크 로우 리프레시 커맨드(238))를 수신하기 전에, 대응하는 위크 로우 레지스터들에 섹션 오프셋들을 기록할 수 있다. 대응하는 위크 로우 리프레시 커맨드를 수신하기 전에 위크 로우 레지스터들에 뱅크 오프셋들을 기록하는 것은 더 신속한 위크 로우 리프레시를 발생시킬 수 있다. 결과적으로, 메모리의 부분들(예를 들어, 위크 로우들)이 메모리 (예를 들어, 준비 또는 기록) 액세스를 위해 이용가능하지 않은 기간인 리프레시 인터벌은 더 짧아질 수 있다.
[0064] 도 5를 참고하면, 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예의 다이어그램이 도시되며, 전반적으로 500으로 지정된다. 특정 예에서, 시스템(500)은 도 1의 시스템(100)의 하나 또는 그 초과의 컴포넌트들, 도 3의 시스템(300)의 하나 또는 그 초과의 컴포넌트들, 또는 이들의 조합을 포함할 수 있다. 도 5에서, 시스템(500)은 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324)을 포함한다.
[0065] 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324) 각각은 복수의 섹션들(예를 들어, 섹션 0 및 섹션 1)을 포함한다. 각각의 섹션은, 특정 수(예를 들어, 16개)의 로우들을 각각 갖는 제 2 수(예를 들어, 512개)의 영역들로 형성되는 제 1 수(예를 들어, 8192)의 로우들을 포함한다.
[0066] 도 1의 OTP 메모리(102)는 각각의 메모리 뱅크에 대응하는 뱅크 OTP 메모리를 포함할 수 있다. 예를 들어, OTP 메모리(102)는 도 3의 메모리 뱅크(310)에 대응하는 제 1 뱅크 OTP 메모리, 메모리 뱅크(312)에 대응하는 제 2 뱅크 OTP 메모리 등을 포함할 수 있다. 예시를 위해, OTP 메모리(102)는 메모리 뱅크(310)와 연관되는 뱅크 OTP 메모리(502)를 포함한다. 뱅크 OTP 메모리(502)는 메모리 뱅크(310)의 제 1 섹션(예를 들어, 섹션 0)에 대응하는 엔트리들의 제 1 세트 및 메모리 뱅크(310)의 제 2 섹션(예를 들어 섹션 1)에 대응하는 엔트리들의 제 2 세트를 포함할 수 있다. 엔트리들의 제 1 세트 및 엔트리들의 제 2 세트는 각각 제 1 수(예컨대, 512개)의 엔트리들을 포함할 수 있다. 엔트리들의 제 1 세트는 메모리 뱅크(310)의 제 1 섹션의 각각의 영역에 대응하는 엔트리들의 서브세트(예컨대, 단일 엔트리)를 포함할 수 있다. 각각의 엔트리는 메모리 뱅크(310)의 대응하는 영역의 위크 로우에 결합된 특정 워드 라인의 워드 라인 어드레스를 나타낼 수 있다.
[0067] 도 1의 OTP 메모리(102)는 도 1의 리프레시 어드레스(172)를 복수의 워드 라인 어드레스들로 맵핑하는 데이터를 포함할 수 있다. 예를 들어, 리프레시 어드레스(172)는 뱅크 OTP 메모리들(예를 들어, 뱅크 OTP 메모리(502)) 각각의 하나 또는 그 초과의 엔트리 인덱스들에 대응할 수 있다.
[0068] 동작 동안, 주변 회로(164)는 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324) 각각과 연관된 뱅크 OTP 메모리들 각각으로부터 엔트리들을 순차적으로 판독할 수 있다. 예를 들어, 리프레시 어드레스(172)가 특정 값(예를 들어, 0)을 가질 경우, 주변 회로(164)는 카운터에 기초하여 뱅크 OTP 메모리들 각각으로부터 제 1 엔트리(예를 들어, 엔트리 0) 및 제 2 엔트리(예를 들어, 엔트리(512))를 판독할 수 있다. 예시를 위해, 주변 회로(164)는 리프레시 어드레스(172)에 기초하여 제 1 엔트리 인덱스(예를 들어, 리프레시 어드레스(172)의 값) 및 제 2 엔트리 인덱스(예를 들어, 512+리프레시 어드레스(172)의 값)를 결정할 수 있다. 주변 회로(164)가, 특정 뱅크 OTP 메모리로부터, 제 1 엔트리 인덱스(예를 들어, 엔트리 0)에 대응하는 제 1 엔트리 데이터 및 제 2 엔트리 인덱스(예를 들어, 엔트리 (512))에 대응하는 제 2 엔트리 데이터를 판독한다. 주변 회로(164)는, 본원에 설명된 바와 같이, 제 1 엔트리 데이터에 기초하여 제 1 워드 라인의 제 1 뱅크 오프셋을 결정할 수 있다.
[0069] 제 1 워드 라인의 제 1 워드 라인 어드레스는 메모리 뱅크(310)를 나타내는 제 1 부분, 제 1 섹션(예를 들어, 섹션 0)을 나타내는 제 2 부분, 제 1 영역(예를 들어, 영역 3)를 나타내는 제 3 부분, 및 제 1 영역 오프셋(예를 들어, 0 내지 15의 값)을 나타내는 제 4 부분을 포함할 수 있다. 제 2 부분, 제 3 부분, 및 제 4 부분은 제 1 워드 라인의 제 1 뱅크 오프셋(예를 들어, 0 내지 16,383의 값)을 나타낼 수 있다. 제 3 부분 및 제 4 부분은 제 1 섹션 오프셋(예를 들어, 0 내지 8,191의 값)을 나타낼 수 있다. 주변 회로(164)는, 제 1 엔트리 데이터가 메모리 뱅크(310)에 대응하는 뱅크 OTP 메모리로부터 리트리빙된다고 결정한 것에 대한 응답으로 제 1 워드 라인 어드레스의 제 1 부분을 결정할 수 있다. 주변 회로(164)는 제 1 엔트리 인덱스에 기초하여 제 1 워드 라인 어드레스의 제 2 부분 및 제 3 부분을 결정할 수 있다. 주변 회로(164)는 제 1 엔트리 데이터에 기초하여 제 1 워드 라인 어드레스의 제 4 부분을 결정할 수 있다. 주변 회로(164)는 제 3 부분 및 제 4 부분을 연결함으로써 제 1 섹션 오프셋을 결정할 수 있다. 주변 회로(164)는 메모리 뱅크(310)의 제 1 섹션(예를 들어, 섹션 0)에 대응하는 위크 로우 레지스터에 제 1 섹션 오프셋을 기록할 수 있다.
[0070] 주변 회로(164)는 뱅크 OTP 메모리(502)의 제 2 엔트리(예를 들어, 엔트리(512))로부터 제 2 엔트리 데이터를 판독할 수 있다. 주변 회로(164)는 메모리 뱅크(310)의 제 2 섹션(예를 들어, 섹션 1)에 대응하는 도 3의 위크 로우 레지스터(308)에, 제 2 엔트리 데이터에 대응하는 제 2 섹션 오프셋을 기록할 수 있다.
[0071] 유사하게, 주변 회로(164)는 다른 메모리 뱅크들 중 하나 또는 그 초과의 것에 대응하는 메모리 뱅크(예를 들어, 메모리 뱅크(312))의 제 1 엔트리로부터 제 1 엔트리 데이터를 판독할 수 있다. 주변 회로(164)는, 다른 메모리 뱅크들 중 하나 또는 그 초과의 것의 제 1 섹션(예를 들어, 섹션 0)에 대응하는 위크 로우 레지스터에, 제 1 엔트리 데이터에 대응하는 제 1 섹션 오프셋을 기록할 수 있다. 주변 회로(164)는 제 2 뱅크 OTP 메모리의 제 2 엔트리로부터 제 2 엔트리 데이터를 판독할 수 있고, 다른 메모리 뱅크들 중 하나 또는 그 초과의 것의 위크 로우 레지스터에, 제 2 엔트리 데이터에 대응하는 제 2 섹션 오프셋을 기록할 수 있다.
[0072] 주변 회로(164)는 리프레시 어드레스(172)의 리프레시를 수행할 수 있다. 예를 들어, 주변 회로(164)는 제 1 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 워드 라인들의 제 1 세트에 대응하는 저장 엘리먼트들의 로우들의 제 1 세트를 리프레시할 수 있다. 예시를 위해, 주변 회로(164)는 메모리 뱅크(310)의 섹션 0과 연관된 위크 로우 레지스터에 저장된 제 1 섹션 오프셋에 대응하는 제 1 로우(예를 들어, 도 1의 제 1 로우(124))를 리프레시할 수 있다. 주변 회로(164)는 메모리 뱅크(310)의 섹션 1과 연관된 위크 로우 레지스터(308)에 저장된 제 2 섹션 오프셋에 대응하는 제 2 로우(예를 들어, 도 1의 제 2 로우(126))를 리프레시할 수 있다. 유사하게, 주변 회로(164)는 제 2 메모리 뱅크(예를 들어, 메모리 뱅크(312))의 워드 라인들의 제 2 세트에 대응하는 저장 엘리먼트들의 제 2 로우들을 리프레시할 수 있다. 주변 회로(164)는 메모리 뱅크(312)의 섹션 0과 연관된 위크 로우 레지스터에 저장된 제 1 섹션 오프셋에 대응하는 제 1 로우(예를 들어, 도 1의 제 1 로우(124))를 리프레시할 수 있다. 주변 회로(164)는 메모리 뱅크(312)의 섹션 1과 연관된 위크 로우 레지스터(330)에 저장된 제 2 섹션 오프셋에 대응하는 제 2 로우(예를 들어, 도 1의 제 2 로우(126))를 리프레시할 수 있다. 특정 예에서, 메모리 뱅크(310)의 워드 라인들의 제 1 세트의 제 1 워드 라인은 제 1 뱅크 오프셋을 가질 수 있다. 메모리 뱅크(312)의 워드 라인들의 제 2 세트에는 제 1 뱅크 오프셋을 갖는 제 2 워드 라인이 제외될 수 있다. 제 1 워드 라인은 메모리 뱅크(310)의 제 1 로우에 결합될 수 있고, 제 2 워드 라인은 메모리 뱅크(312)의 제 2 로우에 결합될 수 있다. 주변 회로(164)는, 리프레시 어드레스(172)의 리프레시를 수행할 경우, 제 1 로우를 포함하는 메모리 뱅크(310)의 로우들의 제 1 세트를 리프레시하고 제 2 로우를 제외하는 메모리 뱅크(312)의 로우들의 제 2 세트를 리프레시할 수 있다.
[0073] 특정 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 특정 섹션(예를 들어, 섹션 0)의 특정 영역(예를 들어, 영역 3)은 제 1 갯수의 위크 로우들을 포함할 수 있다. 대응하는 뱅크 OTP 메모리(예를 들어, 뱅크 OTP 메모리(502))는 섹션 0의 영역 3에 대응하는 제 2 갯수의 엔트리들을 구비할 수 있다. 특정 예에서, 제 1 갯수의 위크 로우들은 제 2 갯수의 엔트리들과 구별될 수 있다. 제 1 갯수의 위크 로우가 제 2 갯수의 엔트리들보다 더 적은 경우, 섹션 0의 영역 3에 대응하는 뱅크 OTP 메모리(502)의 하나 또는 그 초과의 엔트리들은 레귤러 로우들(예를 들어, 위크 저장 엘리먼트들을 포함하지 않는 로우들)의 어드레스들을 포함할 수 있다.
[0074] 제 1 갯수의 위크 로우가 제 2 갯수의 엔트리들보다 더 많은 경우, 위크 로우들 중 하나 또는 그 초과의 것이 섹션 0의 영역 3에 대응하는 뱅크 OTP 메모리(502)의 엔트리들에 포함되지 않을 수 있다. 대안으로, 뱅크 OTP 메모리는 이러한 상황들을 수용하기 위한 추가 비트들을 포함할 수 있다.
[0075] 예를 들어, 뱅크 OTP 메모리(504)는, 각각의 엔트리에 대한 추가 비트들을 포함하는 뱅크 OTP 메모리를 예시한다. 추가 비트들은 엔트리와 연관된 영역을 나타낼 수 있다. 예를 들어, 뱅크 OTP 메모리(504)는 특정 영역(예를 들어, 메모리 뱅크(310)의 섹션 0의 영역 2)과 연관된 다수의 (예를 들어, 2개의) 엔트리들을 포함할 수 있다. 특정 예에서, 뱅크 OTP 메모리(504)는 특정 영역(예를 들어, 메모리 뱅크(310)의 섹션 0의 영역 3)과 연관된 엔트리들을 포함하지 않을 수 있다. 이 예에서, 주변 회로(164)는 뱅크 OTP 메모리(504)로부터 특정 엔트리에 대응하는 추가 비트들을 판독할 수 있다. 주변 회로(164)는 특정 엔트리의 엔트리 인덱스에 기초하여 섹션을 나타내는 워드 라인 어드레스의 제 2 부분을 결정할 수 있고, 추가 비트들에 기초하여 영역을 나타내는 워드 라인 어드레스의 제 3 부분을 결정할 수 있다. 주변 회로(164)는 추가 비트들(예를 들어, 제 3 부분) 및 특정 엔트리의 엔트리 데이터를 연결함으로써 제 1 섹션 오프셋을 생성할 수 있다.
[0076] 뱅크 OTP 메모리(502)는 뱅크 OTP 메모리(504)(예를 들어, 6 비트 * 1024 엔트리들 = 6144 비트)보다 작은 사이즈(예를 들어, 4 비트 * 1024 엔트리들 = 4096 비트)를 가질 수 있다. 특정 예에서, OTP 메모리(102)는 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324) 각각에 대응하는 뱅크 OTP 메모리(502)를 포함할 수 있다. 이 예에서, OTP 메모리(102)는 제 1 사이즈(예를 들어, 4096 * 8 = 32,768 비트)를 가질 수 있다. 대안적인 예에서, OTP 메모리(102)는 메모리 뱅크들(310, 312, 314, 316, 318, 320, 322 및 324) 각각에 대응하는 뱅크 OTP 메모리(504)를 포함할 수 있다. 이 예에서, OTP 메모리(102)는 제 2 사이즈(예를 들어, 6144 * 8 = 49,152 비트)를 가질 수 있다. 제 1 사이즈는 제 2 사이즈보다 작을 수 있다.
[0077] 뱅크 OTP 메모리(504)는 뱅크 OTP 메모리(502)보다 더 큰 유연성을 제공할 수 있다. 예를 들어, 뱅크 OTP 메모리(504)의 특정 엔트리는 다수의 영역들 중 하나에 대응할 수 있는 반면, 뱅크 OTP 메모리(502)의 특정 엔트리는 단일 영역에 대응할 수 있다.
[0078] 도 6을 참고하면, 저장 엘리먼트들을 리프레시하도록 동작가능한 시스템의 특정 예의 다이어그램이 도시되며, 전반적으로 600으로 지정된다. 시스템(600)은 도 1의 시스템(100)의 하나 또는 그 초과의 컴포넌트들, 도 3의 시스템(300)의 하나 또는 그 초과의 컴포넌트들, 도 5의 시스템(500)의 하나 또는 그 초과의 컴포넌트들, 또는 이들의 조합을 포함할 수 있다.
[0079] 시스템(600)은 복수의 래치들(예를 들어, 래치(606), 래치(608) 등)을 포함할 수 있다. 각각의 래치는 복수의 메모리 뱅크들 중 특정 뱅크의 특정 섹션에 대응할 수 있다. 예를 들어, 래치(608)는 메모리 뱅크(310)의 특정 섹션(예를 들어, 섹션 1)에 대응할 수 있다. 주변 회로(164)는 OTP 메모리(102)로부터 엔트리 데이터를 순차적으로 판독하고, 도 5를 참고하여 설명된 바와 같이, 엔트리 데이터에 기초하여 섹션 오프셋들을 결정할 수 있다. 주변 회로(164)는 위크 로우 리프레시 커맨드(예를 들어, 도 1의 리프레시 커맨드(108))의 수신에 대한 응답으로 RA 래치(306)에 섹션 오프셋들을 로딩할 수 있다. 주변 회로(164)는, 섹션 오프셋들의 각각을 로딩한 후, 대응하는 래치에서 섹션 오프셋을 래치하기 위해서 대응하는 로우 스트로브를 활성화시킬 수 있다. 예를 들어, 주변 회로(164)는, 제 1 위크 로우 리프레시 커맨드의 수신에 대한 응답으로, OTP 메모리(102)로부터 제 1 엔트리 데이터를 판독하고, 제 1 엔트리 데이터에 기초하여 제 1 섹션 오프셋을 결정하고, RA 래치(306)에 제 1 섹션 오프셋을 로딩할 수 있다. 제 1 섹션 오프셋은 특정 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 특정 섹션(예를 들어, 섹션 1)에 대응할 수 있다. 주변 회로(164)는, 래치(608)에서 제 1 섹션 오프셋을 래치하기 위해서 특정 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 특정 섹션(예를 들어, 섹션 1)에 대응하는 로우 스트로브(610)를 활성화시킬 수 있다. 주변 회로(164)는 RA 래치(306)에 제 2 섹션 오프셋을 로딩할 수 있다. 제 2 섹션 오프셋은 특정 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 다른 섹션(예를 들어, 섹션 0)에 대응할 수 있거나 또는 다른 메모리 뱅크(예를 들어, 메모리 뱅크(312, 314, 316, 318, 320, 322 또는 324))의 섹션(예를 들어, 섹션 0 또는 섹션 1)에 대응할 수 있다. 주변 회로(164)는 대응하는 래치에서 제 2 섹션 오프셋을 래치하기 위해서 다른 로우 스트로브를 활성화시킬 수 있다. 제 1 섹션 오프셋은 제 1 로우(예를 들어, 로우 0) 및 제 1 영역(예를 들어, 영역 0)을 나타낼 수 있다. 제 2 섹션 오프셋은 제 2 로우(예를 들어, 로우 0 또는 로우 1) 및 제 1 영역(예를 들어, 영역 0)을 나타낼 수 있다. 주변 회로(164)는, 제 1 섹션 오프셋의 래칭에 후속하여 제 1 섹션 오프셋에 대응하는 저장 엘리먼트들의 로우를 리프레시할 수 있다. 예를 들어, 주변 회로(164)는 특정 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 특정 섹션(예를 들어, 섹션 1)의 제 1 영역(예를 들어, 영역 0)의 제 1 로우(예를 들어, 로우 0)를 리프레시할 수 있다. 예시를 위해, 주변 회로(164)는 저장 엘리먼트들의 제 1 로우로부터 값들을 판독하고 그 값들을 저장 엘리먼트들의 제 1 로우에 다시 기록할 수 있다.
[0080] 특정 예에서, 주변 회로(164)는, 도 5를 참고하여 설명된 바와 같이, 위크 로우 리프레시 커맨드(예를 들어, 리프레시 커맨드(108))에 대한 응답으로 상이한 영역들의 로우들을 리프레시할 수 있다. 예를 들어, 주변 회로(164)는 제 1 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 제 1 섹션(예를 들어, 섹션 0)의 제 1 영역(예를 들어, 영역 0)의 제 1 로우를 그리고 제 1 메모리 뱅크(예를 들어, 메모리 뱅크(310))의 제 2 섹션(예를 들어 섹션 1)의 제 2 영역(예를 들어, 영역 1)의 제 2 로우를 리프레시할 수 있다. 제 1 영역(예를 들어, 영역 0) 및 제 2 영역(예를 들어, 영역 1)은 서로 근접해 있을(예를 들어, 나란히 있을) 수 있다.
[0081] 따라서, 시스템(600)은 위크 로우 리프레시 커맨드에 대한 응답으로 복수의 위크 로우들의 메모리 리프레시를 인에이블할 수 있다. 위크 로우들의 위크 저장 엘리먼트들은 다른 저장 엘리먼트들보다 더 높은 빈도로 리프레시될 수 있다. 예를 들어, 특정 위크 로우는 대응하는 레귤러 로우 리프레시 커맨드에 대한 응답으로 그리고 대응하는 위크 로우 리프레시 커맨드에 대한 응답으로 리프레시될 수 있다. 별개의 뱅크 오프셋들, 별개의 영역들, 또는 둘 모두를 갖는 로우들은 위크 로우 리프레시 커맨드에 대한 응답으로 리프레시될 수 있다.
[0082] 도 7을 참고하면, 저장 엘리먼트들을 리프레시하는 방법의 특정 예의 흐름도가 도시되며 전반적으로 700으로 지정된다. 특정 예에서, 방법(700)의 하나 또는 그 초과의 동작들은 도 1의 시스템(100), 도 3의 시스템(300), 도 6의 시스템(600), 또는 이들의 조합에 의해 수행될 수 있다.
[0083] 방법(700)은, 702에서, 위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 단계를 포함한다. 예를 들어, OTP 메모리(102)는, 도 1을 참고하여 설명된 바와 같이, 위크 저장 엘리먼트들에 결합된 워드 라인들의 워드 라인 어드레스들(116)을 나타내는 데이터를 포함할 수 있다.
[0084] 방법(700)은 또한, 704에서, 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하는 단계를 포함한다. 복수의 워드 라인들 각각은 대응하는 위크 저장 엘리먼트에 결합될 수 있다. 예를 들어, 도 1의 주변 회로(164)는, 도 1 및 도 5를 참고하여 설명된 바와 같이, 리프레시 어드레스(172)를 복수의 워드 라인들에 대응하는 워드 라인 어드레스들(116)에 맵핑함으로써, 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 리프레시 어드레스(172)로 그룹화할 수 있다.
[0085] 방법(700)은, 706에서, 단일 리프레시 어드레스의 리프레시를 수행하는 단계를 더 포함한다. 예를 들어, 도 1의 주변 회로(164)는, 도 1 및 도 5를 참고하여 설명된 바와 같이, 워드 라인 어드레스들(116)에 대응하는 저장 엘리먼트들의 로우들을 리프레시함으로써 리프레시 어드레스(172)를 리프레시할 수 있다. 예를 들어, 저장 엘리먼트들의 로우들이 워드 라인 어드레스들(116)에 대응하는 워드 라인들에 결합될 수 있다. 주변 회로(164)는 저장 엘리먼트들의 로우들 각각을 리프레시함으로써 리프레시 어드레스(172)를 리프레시할 수 있다. 예를 들어, 주변 회로(164)는 저장 엘리먼트들의 로우로부터 데이터 값들을 판독하고 저장 엘리먼트들의 로우에 그 데이터 값들을 기록함으로써 저장 엘리먼트들의 로우 각각을 리프레시할 수 있다.
[0086] 따라서, 방법(700)은, 위크 로우들의 위크 저장 엘리먼트들이 다른 저장 엘리먼트들보다 더 빈번하게 리프레시되게 할 수 있다. 예를 들어, 특정 위크 로우는 대응하는 레귤러 로우 리프레시 커맨드에 대한 응답으로 그리고 대응하는 위크 로우 리프레시 커맨드에 대한 응답으로 리프레시될 수 있다. 별개의 뱅크 오프셋들을 갖는 로우들은 위크 로우 리프레시 커맨드에 대한 응답으로 리프레시될 수 있다. 예를 들어, 리프레시 어드레스는 위크 로우 리프레시 커맨드에 대한 응답으로 결정될 수 있다. 리프레시 어드레스는 저장 엘리먼트들의 로우들에 결합되는 워드 라인들의 워드 라인 어드레스들로 맵핑될 수 있다. 저장 엘리먼트들의 로우들은 별개의 뱅크 오프셋들을 가질 수 있다. 리프레시 어드레스의 리프레시는 저장 엘리먼트들의 로우들 각각을 리프레시함으로써 수행될 수 있다.
[0087] 도 7의 방법은, FPGA(field-programmable gate array) 디바이스, ASIC(application-specific integrated circuit), 프로세싱 유닛, 이를 테면, CPU(central processing unit), DSP(digital signal processor), 제어기, 다른 하드웨어 디바이스, 펌웨어 디바이스, 또는 이들의 임의의 조합에 의해 구현될 수 있다. 일 예로서, 도 7의 방법은, 도 8에 대하여 설명되는 바와 같이, 명령들을 실행하는 프로세서에 의해 수행될 수 있다.
[0088] 도 8을 참고하면, 무선 통신 디바이스의 특정 예시적인 예의 블록도가 도시되며 전반적으로 800으로 지정된다. 디바이스(800)는, 메모리(832)에 결합되는, 프로세서(810)(예를 들어, DSP(digital signal processor))를 포함한다. 메모리(832)는 제 1 메모리 뱅크(180), 도 1의 제 2 메모리 뱅크(182), 도 3의 메모리 뱅크들(310-324) 중 하나 또는 그 초과의 것, 또는 이들의 조합을 포함할 수 있다. 프로세서(810), 메모리(832), 또는 둘 모두는 리프레시 회로(864)에 결합될 수 있다. 리프레시 회로(864)는 메모리 제어기(166), 주변 회로(164), 또는 둘 모두를 포함할 수 있다. 리프레시 회로(864)는 OTP 메모리(102), CBR 블록들(104), 또는 둘 모두에 결합될 수 있다. 특정 예에서, 주변 회로(164)는 OTP 메모리(102), CBR 블록들(104), 또는 둘 모두를 포함할 수 있다. 특정 예에서, 디바이스(800)의 하나 또는 그 초과의 컴포넌트들은 도 1 내지 도 7의 시스템들 및 방법들을 참고하여 설명된 하나 또는 그 초과의 동작들을 수행할 수 있다.
[0089] 리프레시 회로(864)는, 오프-칩 리프레시 프로세스에 의해 메모리 리프레시를 인에이블하기 위해서 메모리(832)에 결합될 수 있다. 대안으로, 리프레시 회로(864)는, 온-칩으로, 이를 테면, 프로세서(810)를 경유하여 구현될 수 있다. 예를 들어, 메모리(832)는, 프로세서(810)로 하여금 리프레시 스케줄(예를 들어, 도 1의 리프레시 스케줄(204))에 기초하여 저장 엘리먼트들의 로우들을 리프레시하는 리프레시 커맨드들을 생성함으로써 메모리(832)의 저장 엘리먼트들을 리프레시하게 하는, 프로세서(810)에 의해 실행가능한 컴퓨터-실행가능 명령들(856)을 저장하는 비일시적인 컴퓨터 판독가능 매체일 수 있다.
[0090] 도 8은 또한 프로세서(810)에 그리고 디스플레이(828)에 결합되는 디스플레이 제어기(826)를 도시한다. 코더/디코더(CODEC)(834)는 또한 프로세서(810)에 결합될 수 있다. 스피커(836) 및 마이크로폰(838)이 CODEC(834)에 결합될 수 있다.
[0091] 도 8은 또한, 무선 제어기(840)가 프로세서(810)에 그리고 무선 안테나(842)에 결합될 수 있다는 것을 나타낸다. 특정 예에서, 프로세서(810), 디스플레이 제어기(826), 메모리(832), CODEC(834), 및 무선 제어기(840)가 시스템-인-패키지 또는 시스템-온-칩 디바이스(822)에 포함된다. 특정 예에서, 입력 디바이스(830) 및 전원(844)은 시스템-온-칩 디바이스(822)에 결합된다. 더욱이, 특정 예에서, 도 8에 도시된 바와 같이, 디스플레이(828), 입력 디바이스(830), 스피커(836), 마이크로폰(838), 무선 안테나(842), 및 전원(844)은 시스템-온-칩 디바이스(822) 외부에 있다. 그러나, 디스플레이(828), 입력 디바이스(830), 스피커(836), 마이크로폰(838), 무선 안테나(842), 및 전원(844) 각각은 인터페이스 또는 제어기와 같은, 시스템-온-칩 디바이스(822)의 컴포넌트에 결합될 수 있다.
[0092] 설명된 양상들과 관련하여, 저장 엘리먼트들의 복수의 로우들을 포함하는 데이터를 저장하기 위한 수단, 이를 테면, 도 1의 제 1 메모리 뱅크(180), 제 2 메모리 뱅크(182), 도 3의 메모리 뱅크들(310-324) 중 하나 또는 그 초과의 것, 메모리(832), 저장 엘리먼트들의 복수의 로우들을 포함하는 데이터를 저장하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 임의의 조합을 포함할 수 있는 장치가 개시된다. 복수의 로우들의 각각의 로우는 특정 워드 라인에 결합될 수 있다.
[0093] 장치는 또한 위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 정보를 저장하기 위한 수단, 이를 테면, 비휘발성 메모리(예를 들어, OTP 메모리(102)), 위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 정보를 저장하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 조합을 포함할 수 있다.
[0094] 장치는 개별 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하고 단일 리프레시 어드레스의 리프레시를 수행하도록 구성되는, 워드 라인들을 리프레시하기 위한 수단, 이를 테면, 주변 회로(164), 리프레시 회로(864), 별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하고 단일 리프레시 어드레스의 리프레시를 수행하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 조합을 더 포함할 수 있다. 복수의 워드 라인들 각각은 대응하는 위크 저장 엘리먼트에 결합될 수 있다.
[0095] 본원에 개시된 양상들과 관련하여 설명된 다양한 예시적인 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들은, 전자 하드웨어, 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이 둘의 조합으로서 구현될 수 있다는 것을 당업자는 추가로 인식할 것이다. 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들, 및 단계들이 그 기능성의 관점에서 일반적으로 상술되었다. 이러한 기능이 하드웨어로 구현되는지 또는 프로세서 실행가능 명령들로 구현되는지 여부는 전체 시스템에 부과되는 설계 제약들 및 특정 애플리케이션에 의존한다. 당업자들은 설명된 기능을 특정 애플리케이션마다 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 개시내용의 범위를 벗어나게 하는 것으로 해석되지는 않아야 한다.
[0096] 본원에 개시된 양상들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이 둘의 조합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM(random access memory), 플래시 메모리, ROM(read-only memory), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM(compact disc read-only memory), 또는 본 기술분야에 알려진 비일시적 저장 매체의 임의의 다른 형태로 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 결합된다. 대안으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC(application-specific integrated circuit)에 상주할 수 있다. ASIC은 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에서 개별 컴포넌트들로서 상주할 수 있다.
[0097] 개시된 예들의 이전 설명은 당업자가 개시된 예들을 실시하거나 이용할 수 있도록 제공된다. 이들 예들에 대한 다양한 변형은 당업자에게 쉽게 명백할 것이며, 본원에 정의된 원리들은 본 개시내용의 범위를 벗어나지 않고 다른 예들에 적용될 수 있다. 따라서, 본 개시내용은 여기에 제시된 예들로 한정되도록 의도되는 것이 아니라, 다음 청구범위에 의해 정의된 바와 같은 원리들 및 신규한 특징들과 일치하는 최광의 범위와 일치하여야 한다.

Claims (30)

  1. 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법으로서,
    위크 저장 엘리먼트(weak storage element)들에 결합된 워드 라인들을 식별하는 단계;
    별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하는 단계 ―상기 복수의 워드 라인들 각각은 대응하는 위크 저장 엘리먼트에 결합됨―; 및
    상기 단일 리프레시 어드레스의 리프레시를 수행하는 단계를 포함하는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  2. 제 1 항에 있어서,
    상기 저장 디바이스는, 특정 리프레시 어드레스를 워드 라인 어드레스들의 그룹으로 맵핑하는 데이터를 포함하는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  3. 제 1 항에 있어서,
    상기 복수의 워드 라인들을 상기 단일 리프레시 어드레스로 그룹화하는 단계는 상기 단일 리프레시 어드레스를 상기 복수의 워드 라인들의 복수의 워드 라인 어드레스들로 맵핑하는 단계를 포함하는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  4. 제 3 항에 있어서,
    상기 단일 리프레시 어드레스는 일회성 프로그램가능 메모리(one-time programmable memory)에 저장된 데이터에 기초하여 상기 복수의 워드 라인 어드레스들에 맵핑되는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  5. 제 1 항에 있어서,
    상기 복수의 워드 라인들 각각은 위크 저장 엘리먼트들에 결합되지 않은 제 2 워드 라인들보다 더 빈번하게 리프레시되는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  6. 제 5 항에 있어서,
    상기 단일 리프레시 어드레스의 제 1 리프레시 레이트는 실질적으로, 상기 제 2 워드 라인들의 제 2 리프레시 어드레스의 제 2 리프레시 레이트의 2 배인, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  7. 제 5 항에 있어서,
    상기 복수의 워드 라인들은, 상기 제 2 워드 라인들을 리프레시하기 위해 사용되는 제 2 리프레시 스케줄과는 무관한 제 1 리프레시 스케줄에 따라 리프레시되는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  8. 제 1 항에 있어서,
    상기 복수의 워드 라인들 각각의 연속적인 리프레시들 사이의 지속기간은 동일한, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  9. 제 1 항에 있어서,
    카운터에 기초하여 상기 단일 리프레시 어드레스를 결정하는 단계; 및
    상기 단일 리프레시 어드레스를 결정하는 단계에 후속하여 상기 카운터를 업데이팅하는 단계를 더 포함하는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  10. 제 1 항에 있어서,
    상기 위크 저장 엘리먼트들 각각은 임계 유지 시간 미만인 데이터 유지 시간을 갖는, 저장 디바이스 상에서 리프레시 동작들을 수행하는 방법.
  11. 디바이스로서,
    저장 엘리먼트들의 복수의 로우(row)들을 포함하는 메모리 어레이 ―각각의 로우는 특정 워드 라인에 결합됨―;
    위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 정보를 저장하도록 구성되는 저장 디바이스; 및
    별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하고 ―상기 복수의 워드 라인들 각각은 대응하는 위크 저장 엘리먼트에 결합됨―, 그리고
    상기 단일 리프레시 어드레스의 리프레시를 수행하도록 구성되는
    리프레시 회로를 포함하는, 디바이스.
  12. 제 11 항에 있어서,
    상기 리프레시 회로는 상기 단일 리프레시 어드레스를 상기 복수의 워드 라인들의 복수의 워드 라인 어드레스들에 맵핑함으로써 상기 복수의 워드 라인들을 그룹화하도록 구성되며, 상기 워드 라인들을 식별하는 정보는 특정 리프레시 어드레스를 워드 라인 어드레스들의 그룹에 맵핑하는, 디바이스.
  13. 제 11 항에 있어서,
    상기 복수의 워드 라인들은 상기 메모리 어레이의 제 1 메모리 뱅크의 제 1 워드 라인 및 상기 메모리 어레이의 제 2 메모리 뱅크의 제 2 워드 라인을 포함하는, 디바이스.
  14. 제 11 항에 있어서,
    상기 저장 디바이스는, 상기 단일 리프레시 어드레스를 상기 복수의 워드 라인들의 복수의 워드 라인 어드레스들로 맵핑하는 데이터를 저장하도록 구성되는 일회성 프로그램가능 메모리를 포함하는, 디바이스.
  15. 제 11 항에 있어서,
    상기 리프레시 회로는,
    상기 복수의 워드 라인들 중 제 1 워드 라인의 제 1 워드 라인 어드레스를 로우 어드레스 버퍼에 로딩하고, 그리고
    제 1 로우 스트로브를 활성화시킴으로써 상기 제 1 워드 라인 어드레스를 래치하도록 추가로 구성되고,
    상기 단일 리프레시 어드레스의 리프레시는,
    상기 제 1 워드 라인을 활성화시키는 것, 및
    상기 제 1 워드 라인이 활성화되는 동안, 저장 엘리먼트들의 제 1 로우의 제 1 데이터를 판독하고 그리고 상기 저장 엘리먼트들의 상기 제 1 로우에 상기 제 1 데이터를 기록하는 것에 의해 수행되고, 그리고
    상기 저장 엘리먼트들의 상기 제 1 로우는 상기 제 1 워드 라인에 대응하는, 디바이스.
  16. 제 15 항에 있어서,
    상기 리프레시 회로는 리프레시 커맨드를 수신하는 것에 대한 응답으로 상기 리프레시를 수행하도록 추가로 구성되며, 상기 리프레시 커맨드를 수신하기 전에 상기 제 1 워드 라인 어드레스가 래치되는, 디바이스.
  17. 제 15 항에 있어서,
    상기 리프레시 회로는,
    상기 복수의 워드 라인들 중 제 2 워드 라인의 제 2 워드 라인 어드레스를 상기 로우 어드레스 버퍼에 로딩하고, 그리고
    제 2 로우 스트로브를 활성화시킴으로써 상기 제 2 워드 라인 어드레스를 래치하도록 추가로 구성되고,
    상기 단일 리프레시 어드레스의 리프레시는,
    상기 제 1 데이터를 상기 저장 엘리먼트들의 제 1 로우에 기록하는 것에 후속하여 상기 제 2 워드 라인을 활성화하는 것, 및
    상기 제 2 워드 라인이 활성화되는 동안, 저장 엘리먼트들의 제 2 로우의 제 2 데이터를 판독하고 그리고 상기 저장 엘리먼트들의 제 2 로우에 상기 제 2 데이터를 기록하는 것에 의해 수행되고, 그리고
    상기 저장 엘리먼트들의 제 2 로우는 상기 제 2 워드 라인에 대응하는, 디바이스.
  18. 제 11 항에 있어서,
    상기 리프레시 회로는 위크 저장 엘리먼트들에 결합되지 않은 제 2 워드 라인들보다 더 빈번하게 상기 복수의 워드 라인들 각각을 리프레시하도록 추가로 구성되는, 디바이스.
  19. 제 18 항에 있어서,
    상기 리프레시 회로는 제 1 리프레시 스케줄에 따라 상기 복수의 워드 라인들을 리프레시하고 그리고 제 2 리프레시 스케줄에 따라 상기 제 2 워드 라인들을 리프레시하도록 추가로 구성되는, 디바이스.
  20. 제 18 항에 있어서,
    상기 리프레시 회로는,
    저장 엘리먼트들의 제 2 복수의 로우들의 데이터를 판독하는 것, 및
    상기 저장 엘리먼트들의 제 2 복수의 로우들에 상기 데이터를 기록하는 것에 의해
    상기 제 2 워드 라인들을 리프레시하도록 추가로 구성되고,
    상기 저장 엘리먼트들의 제 2 복수의 로우들은 상기 제 2 워드 라인들에 결합되고, 그리고
    상기 제 2 워드 라인들의 각각의 워드 라인은 동일한 뱅크 오프셋을 갖는, 디바이스.
  21. 시스템으로서,
    저장 엘리먼트들의 복수의 로우들을 포함하는 메모리 어레이 ―각각의 로우는 특정 워드 라인에 결합됨―;
    위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 정보를 저장하도록 구성되는 저장 디바이스; 및
    별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하고 ―상기 복수의 워드 라인들 각각은 대응하는 위크 저장 엘리먼트에 결합됨―, 그리고
    상기 단일 리프레시 어드레스의 리프레시를 수행하도록 구성되는
    리프레시 회로를 포함하는, 시스템.
  22. 제 21 항에 있어서,
    상기 복수의 워드 라인들은 제 1 메모리 뱅크의 워드 라인들의 제 1 세트 및 제 2 메모리 뱅크의 워드 라인들의 제 2 세트를 포함하고,
    상기 워드 라인들의 제 1 세트의 제 1 워드 라인은 뱅크 오프셋을 갖고, 그리고
    상기 워드 라인들의 제 2 세트에는 상기 뱅크 오프셋을 갖는 제 2 워드 라인이 제외되는, 시스템.
  23. 제 21 항에 있어서,
    상기 리프레시 회로는,
    카운터에 기초하여 상기 단일 리프레시 어드레스를 결정하고; 그리고
    상기 단일 리프레시 어드레스의 상기 리프레시를 수행하는 것에 후속하여 상기 카운터를 업데이팅하도록 추가로 구성되는, 시스템.
  24. 제 21 항에 있어서,
    상기 리프레시 회로는 위크 저장 엘리먼트들에 결합되지 않은 제 2 워드 라인들보다 더 빈번하게 상기 복수의 워드 라인들 각각을 리프레시하도록 추가로 구성되는, 시스템.
  25. 제 24 항에 있어서,
    상기 리프레시 회로는,
    제 1 리프레시 스케줄에 기초하여 상기 복수의 워드 라인들을 리프레시하고, 그리고
    제 2 리프레시 스케줄에 기초하여 상기 제 2 워드 라인들을 리프레시하도록 추가로 구성되는, 시스템.
  26. 제 25 항에 있어서,
    상기 리프레시 회로는,
    카운터에 기초하여 상기 제 1 리프레시 스케줄에 따라 상기 리프레시를 수행하도록 결정하고; 그리고
    상기 리프레시를 수행하는 것에 후속하여 상기 카운터를 업데이팅하도록 추가로 구성되는, 시스템.
  27. 제 21 항에 있어서,
    상기 리프레시 회로는 상기 단일 리프레시 어드레스를 상기 복수의 워드 라인들의 복수의 워드 라인 어드레스들에 맵핑하도록 추가로 구성되고,
    상기 단일 리프레시 어드레스의 리프레시는,
    상기 워드 라인 어드레스들을 래치하는 것,
    상기 복수의 워드 라인들을 활성화시키는 것, 및
    상기 복수의 워드 라인들의 특정 워드 라인이 활성화되는 동안, 저장 엘리먼트들의 대응하는 로우의 데이터를 판독하고 그리고 상기 저장 엘리먼트들의 대응하는 로우에 상기 데이터를 기록하는 것에 의해 수행되는, 시스템.
  28. 제 21 항에 있어서,
    상기 리프레시 회로는 리프레시 커맨드를 수신하기 전에 상기 복수의 워드 라인들의 워드 라인 어드레스들을 래치하도록 추가로 구성되고, 상기 리프레시는 상기 리프레시 커맨드를 수신하는 것에 대한 응답으로 수행되고,
    상기 리프레시는,
    상기 복수의 워드 라인들을 활성화시키는 것, 및
    상기 복수의 워드 라인들의 특정 워드 라인이 활성화되는 동안, 저장 엘리먼트들의 대응하는 로우의 데이터를 판독하고 그리고 상기 저장 엘리먼트들의 대응하는 로우에 상기 데이터를 기록하는 것에 의해 수행되는, 시스템.
  29. 장치로서,
    저장 엘리먼트들의 복수의 로우들을 포함하는 데이터를 저장하기 위한 수단 ―각각의 로우는 특정 워드 라인에 결합됨―;
    위크 저장 엘리먼트들에 결합된 워드 라인들을 식별하는 정보를 저장하기 위한 수단; 및
    별개의 뱅크 오프셋들을 갖는 복수의 워드 라인들을 단일 리프레시 어드레스로 그룹화하고 ―상기 복수의 워드 라인들 각각은 대응하는 위크 저장 엘리먼트에 결합됨―, 그리고
    상기 단일 리프레시 어드레스의 리프레시를 수행하도록 구성되는
    워드 라인들을 리프레시하기 위한 수단을 포함하는, 장치.
  30. 제 29 항에 있어서,
    상기 데이터를 저장하기 위한 수단, 상기 워드 라인들을 식별하는 정보를 저장하기 위한 수단, 및 상기 워드 라인들을 리프레시하기 위한 수단은 통신 디바이스, PDA(personal digital assistant), 태블릿, 컴퓨터, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 또는 셋 톱 박스에 통합되는, 장치.
KR1020177025639A 2015-03-17 2016-03-11 저장 엘리먼트들을 리프레시하는 시스템들 및 방법들 KR20170130402A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/660,366 2015-03-17
US14/660,366 US9349431B1 (en) 2015-03-17 2015-03-17 Systems and methods to refresh storage elements
PCT/US2016/022192 WO2016149140A1 (en) 2015-03-17 2016-03-11 Systems and methods to refresh storage elements

Publications (1)

Publication Number Publication Date
KR20170130402A true KR20170130402A (ko) 2017-11-28

Family

ID=55590172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177025639A KR20170130402A (ko) 2015-03-17 2016-03-11 저장 엘리먼트들을 리프레시하는 시스템들 및 방법들

Country Status (6)

Country Link
US (1) US9349431B1 (ko)
EP (1) EP3271920B1 (ko)
JP (1) JP2018512690A (ko)
KR (1) KR20170130402A (ko)
CN (1) CN107430885B (ko)
WO (1) WO2016149140A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034682A (ko) * 2018-08-23 2021-03-30 마이크론 테크놀로지, 인크. 기입 시간들에 기초한 방해 관리
KR20210079393A (ko) * 2019-12-05 2021-06-29 샌디스크 테크놀로지스 엘엘씨 메모리 셀들에 대한 온도 및 사이클링 의존적 리프레시 동작

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432701B1 (ko) * 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
US10127967B1 (en) * 2017-11-09 2018-11-13 Nanya Technology Corporation DRAM and method for operating the same
TWI652674B (zh) * 2017-12-22 2019-03-01 Nanya Technology Corporation 動態隨機存取記憶體
US10468076B1 (en) * 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI796924B (zh) 2022-01-05 2023-03-21 華邦電子股份有限公司 記憶體裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603694B1 (en) * 2002-02-05 2003-08-05 Infineon Technologies North America Corp. Dynamic memory refresh circuitry
US7095669B2 (en) * 2003-11-07 2006-08-22 Infineon Technologies Ag Refresh for dynamic cells with weak retention
US20050108460A1 (en) * 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
JP2005293785A (ja) * 2004-04-05 2005-10-20 Elpida Memory Inc 半導体記憶装置及びそのセルフリフレッシュ制御方法
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US8780857B2 (en) * 2007-10-09 2014-07-15 Qualcomm Incorporated Methods and apparatus for mobility support between network domains
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
KR101879442B1 (ko) 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
JP2013191265A (ja) * 2012-02-17 2013-09-26 Semiconductor Energy Lab Co Ltd 記憶装置、記憶装置の駆動方法、及び該記憶装置を備えた電子機器
KR20130111074A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 연약 셀의 리프레쉬 특성을 개선한 반도체 메모리 장치
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101932663B1 (ko) * 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
KR101974108B1 (ko) * 2012-07-30 2019-08-23 삼성전자주식회사 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
KR20140076735A (ko) * 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
US9076499B2 (en) * 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
KR20150019317A (ko) * 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034682A (ko) * 2018-08-23 2021-03-30 마이크론 테크놀로지, 인크. 기입 시간들에 기초한 방해 관리
KR20210079393A (ko) * 2019-12-05 2021-06-29 샌디스크 테크놀로지스 엘엘씨 메모리 셀들에 대한 온도 및 사이클링 의존적 리프레시 동작

Also Published As

Publication number Publication date
JP2018512690A (ja) 2018-05-17
CN107430885A (zh) 2017-12-01
US9349431B1 (en) 2016-05-24
WO2016149140A1 (en) 2016-09-22
CN107430885B (zh) 2021-01-22
EP3271920A1 (en) 2018-01-24
EP3271920B1 (en) 2019-09-18

Similar Documents

Publication Publication Date Title
KR20170130402A (ko) 저장 엘리먼트들을 리프레시하는 시스템들 및 방법들
US10553271B2 (en) Method and apparatus for precharge and refresh control
CN112997251B (zh) 具有行锤击地址锁存机构的设备
CN111383676B (zh) 存储器装置、存储器系统及相关方法
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
US9087602B2 (en) Volatile memory device capable of relieving disturbances of adjacent memory cells and refresh method thereof
KR101693137B1 (ko) 가변적 레이턴시 메모리 동작들을 위한 장치들 및 방법들
US9437272B1 (en) Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays
US7894289B2 (en) Memory system and method using partial ECC to achieve low power refresh and fast access to data
KR100810040B1 (ko) 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법
JP2007287314A (ja) 半導体メモリ素子及びその駆動方法
US9355703B2 (en) Devices, systems and methods with improved refresh address generation
US6859407B1 (en) Memory with auto refresh to designated banks
CN116978424A (zh) 用于基于存取的目标刷新操作的设备及方法
CN114388024A (zh) 具有经改进命令/地址总线利用的存储器
KR20160069430A (ko) 셀 특성 플래그를 이용하여 리프레쉬 동작을 제어하는 메모리 장치
US20060044912A1 (en) Method and apparatus for refreshing memory device
KR102709074B1 (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
JP4440118B2 (ja) 半導体メモリ
KR100653686B1 (ko) 동적 반도체 메모리 장치 및 이 장치의 절전 모드 동작방법
US7042786B2 (en) Memory with adjustable access time
WO2009093548A1 (ja) 半導体記憶装置
JPH05101651A (ja) ダイナミツク型半導体記憶装置
KR20040029536A (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템