CN114388024A - 具有经改进命令/地址总线利用的存储器 - Google Patents

具有经改进命令/地址总线利用的存储器 Download PDF

Info

Publication number
CN114388024A
CN114388024A CN202111141719.3A CN202111141719A CN114388024A CN 114388024 A CN114388024 A CN 114388024A CN 202111141719 A CN202111141719 A CN 202111141719A CN 114388024 A CN114388024 A CN 114388024A
Authority
CN
China
Prior art keywords
command
refresh
memory
address bits
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111141719.3A
Other languages
English (en)
Inventor
D·M·贝尔
V·N·约翰逊
K·亚历山大
G·L·霍韦
B·T·佩哈
M·S·威斯康姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114388024A publication Critical patent/CN114388024A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本文中公开具有经改进命令/地址总线利用的存储器装置及系统。在一个实施例中，一种存储器装置包括多个外部命令/地址端子及命令解码器。所述多个外部命令/地址端子经配置以接收命令作为对应多个命令/地址位。第一组命令/地址位指示读取或写入操作。第二组命令/地址位指示是否执行刷新操作。所述存储器装置经配置以响应于所述第一组命令/地址位对存储器阵列的一部分执行读取或写入操作。所述存储器装置进一步经配置以响应于所述第二组命令/地址位在所述第二组命令/地址位指示应执行所述刷新操作时执行所述刷新操作以刷新所述存储器阵列的至少一个存储器存储体。

Description

具有经改进命令/地址总线利用的存储器
技术领域
本公开涉及存储器系统、装置及相关联方法。特定来说，本公开涉及具有经改进命令/地址总线利用的存储器装置。
背景技术
存储器装置广泛用于存储与各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似物)相关的信息。存储器装置经常是提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可移除装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器，包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器，可能需要外加电力源来维持其数据。相比之下，非易失性存储器即使是在无外部供电的情况下也可保持其存储的数据。非易失性存储器可用于多种多样的技术中，包含快闪存储器(例如NAND及NOR)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻随机存取存储器(RRAM)及磁性随机存取存储器(MRAM)以及其它存储器。改进存储器装置大体上可包含增加存储器胞元密度、增加读取/写入速度或以其它方式减少操作延时、增加可靠性、增加数据保持、减少电力消耗或减少制造成本以及其它度量。
发明内容
本公开的一方面涉及一种存储器装置，其包括：存储器阵列，其包含多个存储器存储体；多个外部命令/地址端子，其经配置以接收命令作为对应多个命令/地址位，其中所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作；及命令解码器，其经配置以通过监测所述多个命令/地址位对所述命令进行解码，其中所述存储器装置经配置以响应于所述命令的所述第一组命令/地址位对所述存储器阵列的一部分执行所述读取或写入操作，且其中所述存储器装置经配置以响应于所述命令的所述第二组命令/地址位在所述第二组命令/地址位指示应执行所述刷新命令时执行刷新操作以刷新所述多个存储器存储体中的至少一个存储器存储体。
本公开的另一方面涉及一种方法，其包括：经由存储器装置的对应多个外部命令/地址端子接收命令作为多个命令/地址位，其中所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作；响应于所述命令的所述第一组命令/地址位，对所述存储器装置的存储器阵列的一部分执行所述读取或写入操作；及响应于所述命令的所述第二组所述命令/地址位，在所述第二组命令/地址位指示应执行所述刷新操作时执行所述刷新操作以刷新所述存储器装置的至少一个存储器存储体。
本公开的又一方面涉及一种存储器系统，其包括：存储器控制器及/或主机装置；及存储器装置，其经由一或多个命令/地址总线与所述存储器控制器及/或所述主机装置通信，其中所述存储器装置包含：多个外部命令/地址端子，其经连接到所述一或多个命令/地址总线且经配置以经由所述一或多个命令/地址总线从所述存储器控制器及/或从所述主机装置接收命令作为对应多个命令/地址位，及命令解码器，其经配置以通过监测所述对应多个命令/地址位而对所述命令进行解码，其中：所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作，所述存储器控制器及/或所述主机装置经配置以使用所述命令的所述第二组命令/地址位将刷新命令嵌入到所述命令中，且所述命令解码器进一步经配置以至少部分基于所述命令的所述第二组命令/地址位，确定响应于所述命令除了执行所述读取或写入操作之外是否还执行刷新操作。
附图说明
参考附图可更好地理解本公开的许多方面。图中的组件不一定是按比例的。反而应将重点放在明确地说明本公开的原理上。图式不应理解为将本公开限于描绘的特定实施例，而仅是为了解释及理解。
图1是示意性地说明根据本技术的各个实施例配置的存储器系统的框图。
图2A是根据本技术的各个实施例的刷新所有存储体命令(REFab)的时序图。
图2B是根据本技术的各个实施例的刷新单个存储体命令(REFsb)的时序图。
图3是说明根据本技术的各个实施例的当发出读取命令、预充电命令及刷新单个存储体(REFsb)命令时的总线利用的时序图。
图4是说明根据本技术的各个实施例的当发出读取自动预充电+刷新命令(ReadAPR)时的总线利用的时序图。
图5是说明根据本技术的各个实施例的当发出写入命令、预充电命令及刷新单个存储体(REFsb)命令时的总线利用的时序图。
图6是说明根据本技术的各个实施例的当发出写入自动预充电+刷新命令(WriteAPR)时的总线利用的时序图。
图7是说明根据本技术的各个实施例配置的存储器装置及/或存储器系统的例程的流程图。
图8是包含根据本技术的各个实施例配置的存储器装置的系统的示意图。
具体实施方式
例如DRAM装置的存储器装置利用刷新操作来使数据免受例如可使数据随着时间的推移而降级的电荷泄漏或其它效应而损坏。通常，存储器装置响应于(例如，从存储器控制器及/或从主机装置)接收到刷新命令而执行刷新操作。一个此刷新命令是刷新所有存储体命令(REFab)。响应于接收到刷新所有存储体命令(REFab)，存储器装置继续执行若干刷新操作来在时段tRFC1内刷新其存储器阵列的所有存储器存储体。因为存储器阵列的所有存储器存储体都响应于接收到刷新所有存储体命令(REFab)而被刷新，所以存储器装置在时段tRFC1的整个持续时间内锁定整个存储器阵列，这意味着在时段tRFC1期间存储器装置的存储器存储体不可存取以用于读取或写入数据及/或用于其它操作。因此，每当存储器装置接收到及执行刷新所有存储体命令(REFab)时，存储器装置的存储器阵列可用于读取及写入数据的总时间都减少。
在一些实施例中，可使用刷新单个存储体命令(REFsb)来代替刷新所有存储体命令(REFab)。响应于接收到刷新单个存储体命令(REFsb)，存储器装置继续对存储器阵列中的仅一个存储器存储体(例如，对刷新单个存储体命令(REFsb)中指定或由存储器装置的计数器指定的存储器存储体)执行一或多个刷新操作(例如自动刷新操作及/或行锤击刷新操作)。因此，存储器装置在时段tRFCsb内锁定仅一个存储器存储体，所述时段tRFCsb比刷新所有存储体命令(REFab)的时段tRFC1短。另外，存储器阵列的其它存储器存储体保持未经锁定且在存储器装置执行刷新单个存储体命令(REFsb)时可用于读取或写入数据及/或用于其它操作。
这就是说，需要多个刷新单个存储体命令(REFsb)来刷新存储器阵列的每个存储器存储体。举例来说，需要十六个刷新单个存储体命令(REFsb)来刷新总共包含十六个存储器存储体的存储器阵列。因此，使用刷新单个存储体命令(REFsb)来刷新存储器阵列的每个存储器存储体消耗比使用单个刷新所有存储体命令(REFab)更多的命令/地址总线带宽。
本技术的存储器装置及系统通过将刷新单个存储体命令(REFsb)及/或其它刷新命令嵌入到发出到存储器装置及/或由存储器装置接收到的一或多个其它命令(例如读取、写入及/或其它命令)中来解决此问题。举例来说，刷新单个存储体命令(REFsb)可在读取或写入命令之后经发出到存储器装置。继续此实例，读取或写入命令的命令/地址位在一些实施例中可用于指示存储器装置在执行读取或写入命令之后是否执行刷新单个存储体命令(REFsb)及/或其它刷新命令。以此方式，通过将刷新命令嵌入到经由命令/地址总线传输的其它命令中，本技术的存储器系统可发出刷新命令及/或本技术的存储器装置可接收刷新命令，而命令/地址总线带宽的消耗最小及/或经减少。
所属领域的技术人员应理解，本技术可具有额外实施例，且可无需下文参考图1到8描述的实施例的细节中的若干细节而实践本技术。在下文说明的实施例中，存储器装置及系统主要在并入DRAM存储媒体的装置的上下文中描述。然而，根据本技术的其它实施例配置的存储器装置可包含并入其它类型的存储媒体(包含PCM、SRAM、FRAM、RRAM、MRAM、只读存储器(ROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEROM)、铁电、磁阻及其它存储媒体，包含非易失性快闪(例如NAND及/或NOR)存储媒体)的其它类型的存储器装置及系统。
如本文中使用，术语“刷新”是指可对根据本技术的各个实施例配置的存储器装置的一或多个存储器单元执行的各种维护操作。在一些实施例中，术语“刷新”可指对一或多个存储器单元执行的用于维持其数据的维护操作。举例来说，在DRAM及其它存储器装置的上下文中，术语“刷新”可指从一或多个存储器单元读取数据及将数据重写到一或多个存储器单元以增加存储于一或多个存储器单元上的电荷来改善电荷泄漏并防止数据丢失。在这些及其它实施例中，术语“刷新”可指从一或多个存储器单元读取数据及将数据重写到处于反转或其它数据状态(例如，从高到低或从低到高)的一或多个存储器单元，以改善滞后偏移、材料去极化、压印及/或磨损效应或类似者。在这些及又其它实施例中，术语“刷新”可指其它维护操作，例如从一或多个存储器单元读取数据及将数据重写到另一/其它存储器位置处的一或多个存储器单元。
在下文说明的实施例中，为了清楚及理解起见，存储器装置及系统主要在将刷新单个存储体命令(REFsb)嵌入到发出到存储器装置及/或由存储器装置接收到的其它命令中的上下文中描述。然而，本公开不限于此。所属领域的一般技术人员应认识到，本文中公开的技术的全部或其子集可经实施于将其它刷新命令(例如刷新所有存储体命令(REFab)、精细粒度刷新命令及/或其它刷新命令)嵌入到发出到存储器装置及/或由存储器装置接收到的其它命令中的上下文中，且此类实施方案落于本技术的范围内。
图1是示意性地说明根据本技术的各个实施例配置的存储器系统190的框图。存储器系统190可包含存储器装置100(例如个别存储器裸片、多个存储器裸片等)，其可经连接到数个电子装置中能够利用存储器来进行信息的暂时或永久存储的任一者或其组件。举例来说，存储器装置100可操作地连接到存储器控制器101(经由接口119)及/或主机装置108(例如，经由接口116及/或经由存储器控制器101及接口117)。可操作地连接到存储器装置100的主机装置108可为计算装置，例如桌上型或便携式计算机、服务器、手持式装置(例如移动电话、平板计算机、数字阅读器、数字媒体播放器)，或其一些组件(例如中央处理单元、协处理器、专用存储器控制器等)。主机装置108可为联网装置(例如交换机、路由器等)或数字图像、音频及/或视频的记录器、车辆、设备、玩具或数个其它产品中的任一者。在一个实施例中，主机装置108可直接连接到存储器装置100，但在其它实施例中，主机装置108可间接连接到存储器装置100(例如，经由联网连接或通过中介装置，例如通过存储器控制器101)。
存储器装置100可(例如，从存储器控制器101及/或从主机装置108)接收多个信号。在这方面，存储器装置100可采用多个外部端子，其包含分别耦合到命令/地址总线及地址总线以接收命令信号CMD及地址信号ADDR的命令及地址端子。存储器装置可进一步包含接收芯片选择信号CS的芯片选择端子、接收时钟信号CK及CKF的时钟端子、接收数据时钟信号WCK及WCKF的数据时钟端子、数据端子DQ、RDQS、DBI及DMI及电力供应端子VDD、VSS及VDDQ。
存储器装置100的电力供应端子可经供应有电力供应电势VDD及VSS。这些电力供应电势VDD及VSS可被供应到内部电压产生器电路170。内部电压产生器电路170可基于电力供应电势VDD及VSS产生各种内部电势VPP、VOD、VARY、VPERI及类似者。内部电势VPP可用于行解码器140中，内部电势VOD及VARY可用于存储器装置100的存储器阵列150中所包含的感测放大器中，且内部电势VPERI可用于许多其它电路块中。
电力供应端子也可经供应有电力供应电势VDDQ。电力供应电势VDDQ可与电力供应电势VSS一起被供应到输入/输出(IO)电路160。在本技术的实施例中，电力供应电势VDDQ可为与电力供应电势VDD相同的电势。在本技术的另一实施例中，电力供应电势VDDQ可为与电力供应电势VDD不同的电势。然而，专用电力供应电势VDDQ可用于IO电路160，使得由IO电路160产生的电力供应噪声不会传播到其它电路块。
时钟端子及数字时钟端子可经供应有外部时钟信号及互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可经供应到时钟输入电路120。CK及CKF信号可为互补的，且WCK及WCKF信号也可为互补的。互补时钟信号可具有相反时钟电平且同时在相反时钟电平之间转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变成高时钟电平时，互补时钟信号从高时钟电平转变成低时钟电平，且当时钟信号从高时钟电平转变成低时钟电平时，互补时钟信号从低时钟电平转变成高时钟电平。
包含于时钟输入电路120中的输入缓冲器可接收外部时钟信号。举例来说，当由来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK及CKF信号及WCK及WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。内部时钟信号ICLK可经供应到内部时钟电路130。内部时钟电路130可基于从命令解码器115接收到的内部时钟信号ICLK及时钟启用信号CKE提供各种相位及频率受控内部时钟信号。举例来说，内部时钟电路130可包含时钟路径(图1中未展示)，其接收内部时钟信号ICLK且将各种时钟信号(未展示)提供到命令解码器115。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可经供应到IO电路160且可用作用于确定读取数据的输出时序及写入数据的输入时序的时序信号。IO时钟信号可在多个时钟频率下提供，使得数据可依不同数据速率从存储器装置100输出及输入到存储器装置100中。当期望高存储器速度时，可能需要更高的时钟频率。当期望低功耗时，可能需要更低的时钟频率。内部时钟信号ICLK也可经供应到时序产生器135，且因此，可产生可由命令解码器115、列解码器145及/或存储器装置100的其它组件使用的各种内部时钟信号。
存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150的存储器单元可经布置于多个存储器区域中，且每一存储器区域可包含多个字线(WL)、多个位线(BL)及布置在字线与位线的相交点处的多个存储器单元。在一些实施例中，存储器区域可为一或多个存储器存储体或另一布置的存储器单元(例如，一半存储器存储体、存储器存储体中的子阵列等)。在这些及其它实施例中，存储器阵列150的存储器区域可经布置成一或多个群组(例如，一或多个群组的存储器存储体、一或多个逻辑存储器秩或裸片等)。存储器阵列150中的存储器单元可包含数个不同存储器媒体类型(包含电容性、磁阻、铁电、相变或类似者)中的任一者。字线WL的选择可由行解码器140执行，且位线BL的选择可由列解码器145执行。感测放大器(SAMP)可经提供用于对应的位线BL，且经连接到至少一个相应局部I/O线对(LIOT/B)，所述至少一个相应局部I/O线对(LIOT/B)又可经由传送门(TG)(其可用作开关)而耦合到至少一个相应主I/O线对(MIOT/B)。存储器阵列150还可包含板线及用于管理其操作的对应电路系统。
命令端子及地址端子可分别经由命令总线及地址总线(例如，经由接口116、117及/或119)从存储器装置100外部(例如从存储器控制器101及/或主机装置108)供应有地址信号及存储体地址信号。供应到地址端子的地址信号及存储体地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将经解码行地址信号(XADD)供应到行解码器140，且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110还可提取存储体地址信号(BADD)且将其供应到行解码器140及列解码器145两者。
命令及地址端子可经供应有命令信号CMD、地址信号ADDR及芯片选择信号CS(例如，从存储器控制器101及/或主机装置108)。命令信号可表示各种存储器命令(例如，包含存取命令，其可包含读取命令及写入命令及刷新命令)。选择信号CS可用于选择存储器装置100以响应提供到命令及地址端子的命令及地址。当有效CS信号被提供到存储器装置100时，可对命令及地址进行解码，且可执行存储器操作。命令信号CMD可作为内部命令信号ICMD经由命令/地址输入电路105提供到命令解码器115。命令解码器115可包含电路以用于对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号及命令，例如，用于选择字线的行命令信号及用于选择位线的列命令信号。内部命令信号还可包含输出及输入激活命令，例如到命令解码器115的时控命令CMDCK(未展示)。
命令解码器115可进一步包含一或多个寄存器118，其用于跟踪各个计数或值(例如，由存储器装置100接收到的刷新命令或由存储器装置100执行的自刷新操作的计数)及/或用于存储用于存储器装置100执行特定功能、特征及模式(刷新模式、测试模式等)的各种操作条件。因而，在一些实施例中，寄存器118(或寄存器118的子集)可称为模式寄存器。举例来说，可通过对寄存器118的特定位进行编程而将存储器装置100置于刷新模式中。
当读取命令被发出且行地址及列地址及时与读取命令一起被供应时，读取数据可从存储器阵列150中由这些行地址及列地址指定的存储器单元读取。读取命令可由命令解码器115接收，命令解码器115可将内部命令提供到IO电路160，使得读取数据可根据RDQS时钟信号经由读取/写入(RW)放大器155及IO电路160从数据端子DQ、RDQS、DBI及DMI输出。读取数据可在由可经编程于存储器装置100中(例如模式寄存器118中)的读取延时信息RL定义的时间提供。读取延时信息RL可依据CK时钟信号的时钟循环定义。举例来说，读取延时信息RL可为当相关联的读取数据被提供时读取命令由存储器装置100接收之后的CK信号的时钟循环数目。
当写入命令被发出且行地址及列地址及时与命令一起被供应时，可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ、DBI及DMI。写入命令可由命令解码器115接收，命令解码器115可将内部命令提供到IO电路160，使得写入数据可由IO电路160中的数据接收器接收，且经由IO电路160及RW放大器155供应到存储器阵列150。写入数据可被写入于由行地址及列地址指定的存储器单元中。写入数据可在由写入延时WL信息定义的时间提供到数据端子。写入延时WL信息可经编程于存储器装置100中(例如模式寄存器118中)。写入延时WL信息可依据CK时钟信号的时钟循环定义。举例来说，写入延时信息WL可为当相关联的写入数据被接收时写入命令由存储器装置100接收之后的CK信号的时钟循环数目。
如本文中描述，存储器阵列150可经刷新或维持以防止由于电荷泄漏或压印效应导致的数据丢失。如本文中描述，刷新操作可由存储器系统190(例如，由主机装置108、存储器控制器101及/或存储器装置100)启动，且可包含存取一或多行(例如WL)及将所存取行的单元放电到对应SAMP。当行打开时(例如，当所存取WL被通电时)，SAMP可将由经放电单元所致的电压与参考相比较。接着，SAMP可将逻辑值(例如，对单元充电)写回到给定逻辑状态的标称值。在一些情况中，此写回过程可增加单元的电荷以改善上文论述的放电问题。在其它情况中，写回过程可反转单元的数据状态(例如，从高到低或从低到高)，以改善滞后偏移、材料去极化或类似者。也可采用其它刷新方案或方法。
在一种方法中，存储器装置100可经配置以同时刷新存储器阵列150的每个存储器存储体中的相同行的存储器单元。在另一方法中，存储器装置100可经配置以循序刷新存储器阵列150的每个存储器存储体中的相同行的存储器单元。在又另一方法中，存储器装置100可进一步包含经配置以跟踪行(例如字线)地址的电路系统(例如一或多个寄存器、锁存器、嵌入式存储器、计数器等)，每一者对应于存储器阵列150中的存储器存储体中的一者。在此方法中，存储器装置100不受约束于在刷新存储器存储体中的一者中的另一行之前刷新存储器阵列150的每一存储器存储体中的相同行。
无论刷新方法为何，存储器装置100可经配置以在给定刷新速率或时间窗(例如32ms、28ms、25ms、23ms、21ms、18ms、16ms、8ms等)(称为tREF)内刷新存储器阵列150中的存储器单元。在这些实施例中，存储器系统190(例如存储器控制器101、主机装置108及/或存储器装置100)可经配置以根据指定最小节奏tREFI将刷新命令供应到存储器装置100。举例来说，存储器系统190可经配置以按至少每7.8μs将一或多个刷新命令供应到存储器装置100，使得适当最小4000个刷新命令在32ms时间窗内被供应到存储器装置100。
如上文解释，刷新命令的一个实例是刷新所有存储体命令(REFab)。响应于接收到刷新所有存储体命令(REFab)，存储器装置100执行若干刷新操作(例如一或多个自动刷新操作及/或一或多个行锤击刷新(RHR)操作)以刷新存储器阵列150的所有存储器存储体。图2A是根据本技术的各个实施例的经由命令/地址总线发送到存储器装置100及/或由存储器装置100接收到的命令的时序图210。特定来说，图2A说明当存储器装置100接收到刷新所有存储体命令(REFab)时存储器装置100在时段tRFC1内锁定整个存储器阵列150。换句话说，当存储器装置100接收到刷新所有存储体命令(REFab)时，存储器阵列150的存储器存储体都不可用于读取或写入数据及/或用于其它操作直到时段tRFC1已过去为止。因此，每当存储器装置100接收到及执行刷新所有存储体命令(REFab)时，存储器装置100的存储器阵列150可用于读取及写入数据及/或其它操作的总时间都减少。在时段tRFC1已过去之后，存储器装置100解锁存储器阵列150且可继续接收其它命令CMD All BK及/或对存储器阵列150的存储器存储体中的任何者执行其它命令CMD All BK。
刷新命令的另一实例是刷新单个存储体命令(REFsb)。响应于接收到刷新单个存储体命令(REFsb)，存储器装置100对存储器阵列150中的仅一个存储器存储体(例如，对刷新单个存储体命令(REFsb)中指定或由存储器装置100的计数器指定的存储器存储体)执行一或多个刷新操作(例如一或多个自动刷新操作及/或一或多个RHR操作)。图2B是根据本技术的各个实施例的经由命令/地址总线发送到存储器装置100及/或由存储器装置100接收到的命令的时序图215。特定来说，图2B说明存储器装置100接收刷新单个存储体命令(REFsb B0)，响应于所述命令，存储器装置100在时段tRECsb内锁定存储器阵列150的存储器存储体B0且在时段tRFCsb期满之前继续仅对存储器存储体B0执行一或多个刷新操作。如展示，时段tRECsb在持续时间上明显短于图2A的时段tRFC1。另外，存储器阵列150的其它存储器存储体(例如存储器存储体B1、B2及B3)保持未经锁定(例如，可用于读取或写入数据及/或用于其它操作)，这意味着存储器装置100可接收其它命令(例如命令CMD B1、B2、B3)及/或对存储器阵列150的其它存储器存储体执行所述其它命令。在时段tRFCsb已过去之后，存储器装置100解锁存储器存储体B0且可继续接收其它命令CMD All BK及/或对存储器阵列150的存储器存储体中的任何者执行其它命令CMD All BK。
在一些实施例中，除了或代替刷新所有存储体命令(REFab)，可使用刷新单个存储体命令(REFsb)(例如，以保持存储器阵列150的至少一部分在存储器装置100刷新存储器阵列150的存储器存储体中的一或多者时可用于读取或写入数据及/或用于其它操作)。这就是说，需要多个刷新单个存储体命令(REFsb)来刷新存储器阵列150的多个存储器存储体。举例来说，需要十六个刷新单个存储体命令(REFsb)来刷新总共包含十六个存储器存储体的存储器阵列。因此，使用多个刷新单个存储体命令(REFsb)来刷新存储器阵列150的全部或甚至若干存储器存储体可消耗比使用单个刷新所有存储体命令(REFab)更多的命令/地址总线带宽。
为了解决此问题，存储器系统190可将刷新单个存储体命令(REFsb)及/或其它刷新命令嵌入到经由命令/地址总线发出到存储器装置100及/或由存储器装置100接收的一或多个其它命令(例如读取、写入及/或其它命令)中。举例来说，刷新单个存储体命令(REFsb)及/或另一刷新命令可在读取命令之后经发出到存储器装置100。图3是说明根据本技术的各个实施例的此实例下的命令/地址总线利用的时序图320。如展示，激活命令(ACT)经发送到存储器装置100及/或由存储器装置100接收，接着是读取命令(Read)。一旦数据从存储器阵列150读取，预充电命令(Pre)就被发送到存储器装置100及/或由存储器装置100接收以对存储器阵列150的全部或一部分预充电以用于由存储器装置100响应于接收到后续刷新命令(例如刷新单个存储体命令(REFsb))执行的刷新操作。
图4是说明根据本技术的各个实施例的当刷新命令(例如刷新单个存储体命令(REFsb)或另一刷新命令)被嵌入到读取命令(Read)或读取自动预充电命令(Read AP)时的命令/地址总线利用的时序图420。如展示，激活命令(ACT)经发送到存储器装置100及/或由存储器装置100接收，接着是读取自动预充电+刷新命令(Read APR)。读取自动预充电+刷新(Read APR)命令的第一组(例如一或多个)命令/地址位指示读取操作及/或预充电操作，且读取自动预充电+刷新(Read APR)命令的第二组(例如一或多个)命令/地址位指示刷新操作。第一组命令/地址位可与第二组命令/地址位相同或不同。响应于读取自动预充电+刷新命令(Read APR)的第一组命令/地址位，存储器装置100继续从存储器阵列150读取数据及/或对存储器阵列150的全部或一部分预充电。响应于读取自动预充电+刷新命令(Read APR)的第二组命令/地址位，存储器装置100继续对存储器阵列150的全部或部分执行一或多个刷新操作。换句话说，假设嵌入到图4的读取自动预充电+刷新命令(Read APR)中的刷新命令是针对存储器阵列150的存储器存储体B0的刷新单个存储体命令(REFsb)，那么存储器装置100继续执行与图3中说明的相同的操作序列但经由命令/地址总线少传输两个命令。因此，通过将刷新命令(例如刷新单个存储体命令(REFsb)或另一刷新命令)嵌入到读取命令(Read)中或嵌入到读取自动预充电命令(Read AP)中，存储器系统190减少用于刷新存储器阵列150的一或多个存储器存储体的命令/地址总线带宽量。以此方式，存储器系统190可发出(及/或存储器装置100可接收)刷新单个存储体命令(REFsb)以刷新存储器阵列150的存储器存储体，同时保持存储器阵列150的其它存储器存储体可用于读取或写入数据及/或用于其它操作，而命令/地址总线带宽的消耗最小及/或经减少。
作为另一实例，刷新单个存储体命令(REFsb)及/或另一刷新命令可在写入命令之后经发出到存储器装置100。图5是说明根据本技术的各个实施例的此实例下的命令/地址总线利用的时序图520。如展示，激活命令(ACT)经发送到存储器装置100及/或由存储器装置100接收，接着是写入命令(Write)。一旦数据被写入到存储器阵列150，预充电命令(Pre)就被发送到存储器装置100及/或由存储器装置100接收以对存储器阵列150的全部或一部分预充电以用于由存储器装置100响应于接收到后续刷新命令(例如刷新单个存储体命令(REFsb))执行的刷新操作。
图6是说明根据本技术的各个实施例的当刷新命令(例如刷新单个存储体命令(REFsb)或另一刷新命令)被嵌入到写入命令(Write)或写入自动预充电命令(Write AP)时的命令/地址总线利用的时序图620。如展示，激活命令(ACT)经发送到存储器装置100及/或由存储器装置100接收，接着是写入自动预充电+刷新命令(Write APR)。写入自动预充电+刷新命令的第一组(例如一或多个)命令/地址位指示写入操作及/或预充电操作，且写入自动预充电+刷新命令(Write APR)的第二组(例如一或多个)命令/地址位指示刷新操作。第一组命令/地址位可与第二组命令/地址位相同或不同。响应于写入自动预充电+刷新命令(Write APR)的第一组命令/地址位，存储器装置100继续将数据写入到存储器阵列150及/或对存储器阵列150的全部或一部分预充电。响应于写入自动预充电+刷新命令(WriteAPR)的第二组命令/地址位，存储器装置100继续对存储器阵列150的全部或部分执行一或多个刷新操作。换句话说，假设嵌入到图6的写入自动预充电+刷新命令(Write APR)中的刷新命令是针对存储器阵列150的存储器存储体B0的刷新单个存储体命令(REFsb)，那么存储器装置100继续执行与图5中说明的相同的操作序列但经由命令/地址总线少传输两个命令。因此，通过将刷新命令(例如刷新单个存储体命令(REFsb)或另一刷新命令)嵌入到写入命令(Write)中或嵌入到写入自动预充电命令(Write AP)中，存储器系统190减少用于刷新存储器阵列150的一或多个存储器存储体的命令/地址总线带宽量。以此方式，存储器系统190可发出(及/或存储器装置100可接收)刷新单个存储体命令(REFsb)以刷新存储器阵列150的存储器存储体，同时保持存储器阵列150的其它存储器存储体可用于读取或写入数据及/或用于其它操作，而命令/地址总线带宽的消耗最小及/或经减少。
在一些实施例中，存储器系统190可使用其它命令的命令/地址位将刷新命令嵌入到其它命令中。举例来说，读取命令(Read)、读取自动预充电命令(Read AP)、写入命令(Write)及/或写入自动预充电命令(Write AP)的一或多个命令/地址位可用于指示存储器装置100在执行读取操作(Read)、读取操作及预充电操作(Read AP)、写入操作(Write)及/或写入操作及预充电操作(Write AP)之后是否执行刷新操作(例如刷新单个存储体操作及/或另一刷新操作)。下文表1展示使用传输到存储器装置100及/或由存储器装置100接收到的其它命令的命令/地址位(例如命令/地址位12)将刷新命令嵌入到其它命令中的一种可能性：
Figure BDA0003284171680000121
表1
参考上文表1作为实例，存储器装置100可监测经由命令/地址总线接收到的读取命令(Read)、读取自动预充电命令(Read AP)、写入命令(Write)及/或写入自动预充电命令(Write AP)的命令/地址位12。当命令/地址位12被断言时，存储器装置可在执行对应读取命令(Read)、读取自动预充电命令(Read AP)、写入命令(Write)及/或写入自动预充电命令(Write AP)之后执行刷新命令。换句话说，存储器装置100可在命令/地址位12被断言时执行读取自动预充电+刷新命令(Read APR)或写入自动预充电+刷新命令(Write APR)。另一方面，当命令/地址位12未被断言时，存储器装置100可执行经由命令/地址总线接收到的原始命令(例如读取命令(Read)、读取自动预充电命令(Read AP)、写入命令(Write)及/或写入自动预充电命令(Write AP))。
在一些实施例中，可启用或停用上文描述的特征。作为一个实例，模式寄存器可用于启用或停用将刷新命令嵌入到读取命令(READ)中。当启用时，存储器装置100可监测读取命令(READ)的命令/地址位12以确定是否在执行读取操作之后执行刷新操作，如上文描述。当停用时，存储器装置100可响应于读取命令(READ)仅执行读取操作，而不管命令/地址位12是否被断言。
所属领域的一般技术人员应认识到，上文表1仅说明存储器系统190可将刷新命令嵌入到其中的四个可能命令。即，所属领域的一般技术人员应了解，存储器系统190可将刷新命令嵌入到除了或代替读取命令(Read)、读取自动预充电命令(Read AP)、写入命令(Write)及写入自动预充电命令(Write AP)的其它命令(例如未使用所有命令/地址位的任何其它命令)中。举例来说，存储器系统190可将刷新命令嵌入到预充电命令(Pre)中及/或嵌入到各个模式寄存器命令(例如模式寄存器读取命令、模式寄存器写入命令、模式寄存器擦除命令等)。此类其它命令落在本技术的范围内。
另外，所属领域的一般技术人员将认识到，除了或代替如用于表1中提供的实例中的命令/地址位12的其它命令的一或多个其它命令/地址位可用于将刷新命令嵌入到其它命令中。此外，所属领域的一般技术人员应认识到，与上文表1中提供的实例相比，刷新命令可通过不断言(与断言相反)对应命令/地址位或通过断言/不断言命令/地址位的各个组合而嵌入到另一命令中。
在一些实施例中，一或多个命令(例如读取命令(READ)或写入命令(WRITE))可经嵌入到刷新命令中。举例来说，读取命令(READ)或写入命令(WRITE)可经嵌入到刷新单个存储体命令(REFsb)中。继续此实例，刷新命令的第一组(例如一或多个)命令/地址位可指示刷新单个存储体操作，且刷新命令的第二组(例如一或多个)命令/地址位可指示读取或写入操作。第一组命令/地址位可与第二组命令/地址位相同或不同。响应于刷新命令的第一组命令/地址位，存储器装置100继续对存储器阵列150的存储器存储体或存储器存储体群组执行刷新操作。一旦存储器装置或裸片完成刷新操作，存储器装置或裸片可再次打开相同存储器行且可继续读取数据或将数据写入到存储器阵列150。在刷新操作完成之后再次打开相同存储器行避免了存储器控制器101需要在刷新操作完成之后但在读取或写入操作执行之前发出另一激活命令(ACT)。
图7是说明根据本技术的各个实施例配置的存储器装置及/或存储器系统的例程780的流程图。在一些实施例中，例程780可至少部分由存储器装置、可操作地连接到存储器装置的存储器控制器及/或可操作地连接到存储器控制器及/或存储器装置的主机装置执行。举例来说，例程780的一或多个步骤可至少部分由存储器装置的组件实施，所述组件例如命令/地址输入电路、命令解码器、行解码器、列解码器、存储器阵列、存储器行、存储器存储体及/或存储器存储体群组。在这些及其它实施例中，例程780的步骤的全部或子集可由存储器装置的其它组件、存储器控制器的组件、主机装置的组件及/或含有存储器装置的存储器系统的其它组件执行。
可在框781处通过经由命令/地址总线接收命令作为多个命令/地址位(例如，作为14个命令/地址位或另一数目的命令/地址位)开始例程780。在一些实施例中，第一组命令/地址位可指示读取操作(Read)、读取操作及预充电操作(Read AP)、写入操作(Write)及/或写入操作及预充电操作(Write AP)。在这些及其它实施例中，第一组命令/地址位可指示另一操作，例如预充电操作(Pre)或模式寄存器操作。在这些及又其它实施例中，第二组命令/地址位(例如一或多个刷新命令/地址位)可指示是否执行刷新操作(例如刷新单个存储体操作、刷新所有存储体操作、精细粒度刷新操作等)。多个命令/地址位中的每一命令/地址位被断言或未被断言。
在框782，例程780监测在框781处经由命令/地址总线接收到的命令的多个命令/地址位。举例来说，例程780可监测在框781处接收到的命令的第一组命令/地址位及确定第一组命令/地址位指示读取操作(Read)。在此实施例中，例程780可继续到框783以执行读取操作。在这些及其它实施例中，例程780可监测第二组命令/地址位以确定是否执行刷新操作(例如，除了由第一组命令/地址位指示的操作之外)。举例来说，例程780可确定第二组命令/地址位中的命令/地址位被断言还是未被断言。继续此实例，当第二组命令/地址位中的一或多个命令/地址位未被断言时，例程780可确定不执行刷新操作。另一方面，当第二组命令/地址位中的一或多个命令/地址位被断言时，例程780可确定执行刷新操作。
在框783，例程780取决于在框782处监测的第二组命令/地址位的状态在有或没有刷新操作的情况下执行在框781处接收到的命令。继续上述实例，当第二组命令/地址位不指示应执行刷新操作时，例程780在框783处仅执行读取操作(Read)。另一方面，当第二组命令/地址位指示应执行刷新操作时，例程780执行刷新操作(例如，在读取操作之后)。在一些实施例中，例程780在执行由第一组命令/地址位指示的操作之后但在执行刷新操作之前执行预充电操作。
尽管以特定顺序论述及说明例程780的步骤，但由图7中的例程780说明的方法不限于此。在其它实施例中，方法可按不同顺序执行。在这些及其它实施例中，例程780的步骤中的任何者可在例程780的其它步骤中的任何者之前、期间及/或之后执行。此外，相关领域的一般技术人员将容易地认识到，所说明的方法可更改且仍保持在本技术的这些及其它实施例内。举例来说，在一些实施例中，可省略及/或重复在图7中说明的例程780的一或多个步骤。在这些及其它实施例中，例程780的一或多个步骤可经组合以形成存储器装置的一或多个其它例程。
图8是根据本技术的实施例的包含存储器装置的系统的示意图。上文参考图1到7描述的前述存储器装置中的任一者可经并入到无数更大及/或更复杂系统中的任何者中，其代表性实例是图8中示意性地展示的系统890。系统890可包含半导体装置组合件800、电源892、驱动器894、处理器896及/或其它子系统及组件898。半导体装置组合件800可包含大体上类似于上文参考图1到7描述的存储器装置的特征的特征且可因此包含存储器内容认证的各种特征。所得系统890可执行多种多样功能中的任何者，例如存储器存储、数据处理及/或其它合适的功能。因此，代表性系统890可包含(不具限制性)手持式装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机、车辆、设备及其它产品。系统890的组件可容置于单个部件或分布于多个互连部件之上(例如，通过通信网络)。系统890的组件还可包含远程装置及多种多样计算机可读媒体中的任何者。
结论
本技术的实施例的上文详细描述不希望是详尽的或将本技术限于上文公开的精确形式。尽管上文出于说明目的描述了本技术的特定实施例及实例，但如相关领域的技术人员应认识到，在本技术的范围内各种等效修改是可能的。举例来说，虽然按给定顺序呈现及/或论述了步骤，但替代实施例可按不同顺序执行步骤。此外，本文中描述的各个实施例也可经组合以提供另外实施例。
从前述内容应了解，本文中出于说明目的描述了本技术的特定实施例，但未详细展示或描述众所周知的结构及功能以避免不必要地模糊本技术的实施例的描述。如果通过引用并入本文中的任何材料与本公开相冲突，那么以本公开为准。在上下文准许的情况下，单数或复数项目也可分别包含复数或单数项目。此外，除非将词“或”明确限制为意味着在提及两个或更多个项目的列表时与其它项目排斥的单个项目，否则应将此列表中的“或”的使用解译为包含(a)列表中的任何单个项目、(b)列表中的全部项目或(c)列表中项目的任何组合。在上下文准许的情况下，单数或复数项目也可分别包含复数或单数项目。此外，如本文中使用，如在“A及/B”中的短语“及/或”是指单独A、单独B及A及B两者。另外，贯穿全文使用术语“包括”、“包含”、“具有”及“拥有”意味着包含至少所叙述的特征使得不排除任何更大数目个相同特征及/或额外类型的其它特征。
从前述内容还应了解，可做出各种修改而不会偏离本技术。举例来说，本技术的各种组件可进一步经划分成子组件，或本技术的各种组件及功能可组合及/或集成。此外，尽管已在本技术的某些实施例的上下文中描述了与那些实施例相关联的优点，但其它实施例也可展现此类优点，且并非所有实施例都必须需要展现此类优点以落于本技术的范围内。因此，本公开及相关联技术可涵盖本文中未明确展示或描述的其它实施例。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列，其包含多个存储器存储体；
多个外部命令/地址端子，其经配置以接收命令作为对应多个命令/地址位，其中所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作；及
命令解码器，其经配置以通过监测所述多个命令/地址位对所述命令进行解码，
其中所述存储器装置经配置以响应于所述命令的所述第一组命令/地址位对所述存储器阵列的一部分执行所述读取或写入操作，且
其中所述存储器装置经配置以响应于所述命令的所述第二组命令/地址位在所述第二组命令/地址位指示应执行所述刷新命令时执行刷新操作以刷新所述多个存储器存储体中的至少一个存储器存储体。
2.根据权利要求1所述的存储器装置，其中所述存储器装置经配置以在执行所述读取或写入操作之后执行所述刷新操作。
3.根据权利要求1所述的存储器装置，其中所述第二组命令/地址位指示所述存储器装置在所述第二组命令/地址位中的命令/地址位被断言时在执行所述读取或写入操作之后执行刷新操作。
4.根据权利要求1所述的存储器装置，其中所述第二组命令/地址位指示所述存储器装置在所述第二组命令/地址位中的命令/地址位未被断言时在执行所述读取或写入操作之后执行刷新操作。
5.根据权利要求1所述的存储器装置，其中所述读取或写入操作是读取操作、读取操作及预充电操作、写入操作、或写入操作及预充电操作。
6.根据权利要求1所述的存储器装置，其中所述刷新操作是刷新单个存储体操作、刷新所有存储体操作或精细粒度刷新操作。
7.根据权利要求1所述的存储器装置，其中当所述第二组命令/地址位指示应执行所述刷新操作时，所述存储器装置经配置以在执行所述读取或写入操作之后但在执行所述刷新操作之前执行预充电操作。
8.根据权利要求1所述的存储器装置，其中所述存储器装置是单个存储器裸片。
9.根据权利要求1所述的存储器装置，其中存储器装置是动态随机存取存储器DRAM装置。
10.一种方法，其包括：
经由存储器装置的对应多个外部命令/地址端子接收命令作为多个命令/地址位，其中所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作；
响应于所述命令的所述第一组命令/地址位，对所述存储器装置的存储器阵列的一部分执行所述读取或写入操作；及
响应于所述命令的所述第二组所述命令/地址位，在所述第二组命令/地址位指示应执行所述刷新操作时执行所述刷新操作以刷新所述存储器装置的至少一个存储器存储体。
11.根据权利要求10所述的方法，其中所述方法包括响应于所述命令在所述命令的所述第二组命令/地址位指示不应执行所述刷新操作时执行所述读取或写入操作而不执行所述刷新操作。
12.根据权利要求10所述的方法，其中执行所述刷新操作包含在执行所述读取或写入操作之后执行所述刷新操作。
13.根据权利要求10所述的方法，其中执行所述刷新操作包含在确定所述第二组命令/地址位中的命令/地址位被断言之后执行所述刷新操作。
14.根据权利要求10所述的方法，其中执行所述刷新操作包含在确定所述第二组命令/地址位中的命令/地址位未被断言之后执行所述刷新操作。
15.根据权利要求10所述的方法，其中执行所述刷新操作包含刷新包含于所述存储器装置的所述存储器阵列中的存储器存储体的全部或子集。
16.根据权利要求10所述的方法，其进一步包括响应于所述命令，在执行所述读取或写入操作之后但在执行所述刷新操作之前执行预充电操作。
17.一种存储器系统，其包括：
存储器控制器及/或主机装置；及
存储器装置，其经由一或多个命令/地址总线与所述存储器控制器及/或所述主机装置通信，其中所述存储器装置包含：
多个外部命令/地址端子，其经连接到所述一或多个命令/地址总线且经配置以经由所述一或多个命令/地址总线从所述存储器控制器及/或从所述主机装置接收命令作为对应多个命令/地址位，及
命令解码器，其经配置以通过监测所述对应多个命令/地址位而对所述命令进行解码，
其中：
所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作，
所述存储器控制器及/或所述主机装置经配置以使用所述命令的所述第二组命令/地址位将刷新命令嵌入到所述命令中，且
所述命令解码器进一步经配置以至少部分基于所述命令的所述第二组命令/地址位，确定响应于所述命令除了执行所述读取或写入操作之外是否还执行刷新操作。
18.根据权利要求17所述的存储器系统，其中所述存储器装置经配置以响应于所述命令在所述命令解码器至少部分基于所述命令的所述第二组命令/地址位确定不执行所述刷新操作时执行所述读取或写入操作但不执行所述刷新操作。
19.根据权利要求17所述的存储器系统，其中所述存储器装置经配置以响应于所述命令在所述命令解码器至少部分基于所述命令的所述第二组命令/地址位确定执行所述刷新操作时在执行所述读取或写入操作之后执行所述刷新操作。
20.根据权利要求17所述的存储器系统，其中：
所述读取或写入操作是读取操作、读取操作及预充电操作、写入操作、或写入操作及预充电操作；且
所述刷新命令是刷新单个存储体操作、刷新所有存储体操作或精细粒度刷新操作。
CN202111141719.3A 2020-10-02 2021-09-28 具有经改进命令/地址总线利用的存储器 Pending CN114388024A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/062,484 US11409674B2 (en) 2020-10-02 2020-10-02 Memory with improved command/address bus utilization
US17/062,484 2020-10-02

Publications (1)

Publication Number Publication Date
CN114388024A true CN114388024A (zh) 2022-04-22

Family

ID=80931348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111141719.3A Pending CN114388024A (zh) 2020-10-02 2021-09-28 具有经改进命令/地址总线利用的存储器

Country Status (2)

Country Link
US (2) US11409674B2 (zh)
CN (1) CN114388024A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10528776B1 (en) 2018-08-28 2020-01-07 Digiprint Ip Llc Tracking and authentication of products via distributed ledgers and NFC tags
US10572855B1 (en) 2018-08-28 2020-02-25 Digiprint Ip Llc Tracking and authentication of inventory via distributed ledgers and NFC tags
US11409674B2 (en) 2020-10-02 2022-08-09 Micron Technology, Inc. Memory with improved command/address bus utilization
US20230305971A1 (en) * 2022-02-09 2023-09-28 Qualcomm Incorporated Memory system with adaptive refresh

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US11079936B2 (en) * 2016-03-01 2021-08-03 Samsung Electronics Co., Ltd. 3-D stacked memory with reconfigurable compute logic
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20200129843A (ko) * 2019-05-10 2020-11-18 에스케이하이닉스 주식회사 연산 회로를 포함하는 메모리 장치, 이를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US20220405019A1 (en) * 2020-01-07 2022-12-22 SK Hynix Inc. Processing-in-memory (pim) system and operating methods of the pim system
US11561911B2 (en) * 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
US11442667B2 (en) * 2020-02-24 2022-09-13 Smart IOPS, Inc. Systems and methods for managing thermal dissipation in multi-stacked dies
US11409674B2 (en) 2020-10-02 2022-08-09 Micron Technology, Inc. Memory with improved command/address bus utilization

Also Published As

Publication number Publication date
US11934326B2 (en) 2024-03-19
US11409674B2 (en) 2022-08-09
US20220107905A1 (en) 2022-04-07
US20220391334A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US10762946B2 (en) Memory with partial array refresh
US10854270B2 (en) Memory with internal refresh rate control
US10803926B2 (en) Memory with on-die data transfer
US20210158862A1 (en) Apparatus with a row-hammer address latch mechanism
US11934326B2 (en) Memory with improved command/address bus utilization
US11967353B2 (en) Memory with programmable refresh order and stagger time
CN114255800A (zh) 用于控制刷新操作的设备及方法
US20230010619A1 (en) Apparatuses and methods for dynamically allocated aggressor detection
US11581031B2 (en) Memory with partial bank refresh
US20220172771A1 (en) Conditional row activation and access during refresh for memory devices and associated methods and systems
US10990317B2 (en) Memory with automatic background precondition upon powerup
US11442872B2 (en) Memory refresh operations using reduced power
US20220374168A1 (en) Memory with memory-initiated command insertion, and associated systems, devices, and methods
US11532358B2 (en) Memory with automatic background precondition upon powerup
US20240112717A1 (en) Memory with deterministic worst-case row address servicing, and associated systems, devices, and methods
US20240038290A1 (en) Memory with partial array density security, and associated systems, devices, and methods
US20240071469A1 (en) Memory with single transistor sub-word line drivers, and associated systems, devices, and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination