CN112216621A - 存储器晶圆测试方法和测试装置 - Google Patents

存储器晶圆测试方法和测试装置 Download PDF

Info

Publication number
CN112216621A
CN112216621A CN202011096715.3A CN202011096715A CN112216621A CN 112216621 A CN112216621 A CN 112216621A CN 202011096715 A CN202011096715 A CN 202011096715A CN 112216621 A CN112216621 A CN 112216621A
Authority
CN
China
Prior art keywords
tested
memory
test
chip
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011096715.3A
Other languages
English (en)
Inventor
朱渊源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011096715.3A priority Critical patent/CN112216621A/zh
Publication of CN112216621A publication Critical patent/CN112216621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及半导体制作过程中存储器晶圆测试技术领域，具体涉及存储器晶圆测试方法和测试装置。方法包括：向目标存储器晶圆发送具有指针变量的测试指令；依次接收存储在存储单元中的数据，并存储；判断数据是否有误，若有误，确定被测芯片包含失效单元；将包含有失效单元的被测芯片归类为失效组，其他被测芯片归类为正常组；根据失效组中的被测芯片，在测试电路模块中开设具有位图空间，位图空间与失效组中的被测芯片一一对应；依次遍历失效组中被测芯片各存储单元，若存储单元为失效单元，在对应位图空间的对应位元上标注；依次遍历位图空间的各个位元，确定被标注的位元；根据被标注的位元，确定失效单元地址。

Description

存储器晶圆测试方法和测试装置
技术领域
本申请涉及半导体制作过程中存储器晶圆测试技术领域，具体涉及一种存储器晶圆测试方法和测试装置。
背景技术
存储器晶圆，其上包括若干个呈阵列分布的存储器芯片，相邻存储器芯片之间间隔有划片槽。每个所述存储器芯片上包括若干个呈阵列分布的存储单元，该存储单元用于具有唯一的单元地址，用于存储二进制信息。
在存储器晶圆出厂前，需要对存储器晶圆上的存储器芯片进行测试，以判断存储器芯片性能的好坏，即存储器晶圆测试。在存储器晶圆测试中，目标存储器晶圆被安装在测试机台上，并与该测试机台电性耦合。由测试机台向目标存储器芯片发送具有特定指针的测试指令，使得该特定指针所指向存储单元，输出存储在其中的数据，若存储单元不输出数据或者输出的数据有误，确定该存储单元为失效单元，并在测试机台中记录该失效单元信息。依次读取该目标存储器芯片中所有的存储单元后，即完成对目标存储器芯片的测试过程。测试完一个存储器芯片，测试机台与下一目标存储器芯片的测试焊盘电性耦合，以继续进行测试。
为了提高测试效率，降低测试成本，在进行存储器晶圆测试时，通常需要对晶圆上的芯片进行并行测试，即同一时间内对目标晶圆的多个目标存储器芯片进行测试，或，在单个目标存储器芯片上同步或异步运行多个测试任务，以同时完成对目标存储器芯片多项参数的测试。
在测试后期，需要读取测试机台中记录该失效单元信息，并根据该失效单元信息运算出失效单元的单元地址。但是，对于并行测试需要重复失效单元信息，并运算得到失效单元的单元地址，从而导致测试时间较长，测试效率较低。
发明内容
本申请提供了一种存储器晶圆测试方法和测试装置，可以解决相关技术中测试效率较低的问题。
作为本申请的第一方面，提供一种存储器晶圆测试方法，所述方法由目标存储器中目标被测区域的被测芯片执行，所述目标被测区域中包括至少两个被测芯片；
所述存储器晶圆测试方法包括：
接收具有指针变量的测试指令；所述具有指针变量的测试指令，是由测试装置中的测试电路模块发送，用于根据所述指针变量中的指针，对应指向被测芯片中的各个存储单元，控制所指向的存储单元输出其中的数据；
根据所述指针变量中指针的指向，依次输出存储单元中的数据。
一种存储器晶圆测试方法，所述存储器晶圆测试方法由测试电路模块执行，包括以下步骤：
向目标存储器晶圆中目标被测区域的被测芯片，发送具有指针变量的测试指令；
依次接收，根据所述指针变量中指针的指向，依次输出的，存储在存储单元中的数据，并存储；
判断所述数据是否有误，若有误，确定所述被测芯片包含失效单元；
将包含有失效单元的被测芯片归类为失效组，其他被测芯片归类为正常组；
根据所述失效组中的被测芯片，在所述测试电路模块中开设具有位图空间，所述位图空间与所述失效组中的被测芯片一一对应；
依次遍历所述失效组中被测芯片各存储单元，若存储单元为失效单元，在对应位图空间的对应位元上标注；
依次遍历位图空间的各个位元，确定被标注的位元；
根据被标注的位元，确定失效单元地址。
可选的，所述具有指针变量的测试指令，是由测试装置中的测试电路模块发送，用于根据所述指针变量中的指针，对应指向被测芯片中的各个存储单元，控制所指向的存储单元输出其中的数据。
可选的，所述判断所述数据是否有误，若有误，确定所述被测芯片包含失效单元的步骤，包括：
获取预先写入被测芯片中的期望数据；
将从被测芯片输出并存储在所述测试电路模块中的数据，与，所述期望数据进行比较；
当比较结果不一致，确定所述被测芯片包含失效单元。
可选的，所述位图空间包括多个位元，一个位图空间中的位元，与，对应被测芯片中的存储单元一一对应。
可选的，在遍历所述失效组中被测芯片的存储单元时，判断所述存储单元中的数据是否有误，若有误确定所述存储单元为失效单元。
可选的，所述判断所述存储单元中的数据是否有误的步骤，包括：
获取预先写入被测芯片中的期望数据；
将存储在所述测试电路模块中的数据，与，所述期望数据按位依次进行比较；
当对应数位上的比较比较结果不一致，确定所述数位对应的存储单元为失效单元。
可选的，所述测试电路模块包括：
第一存储单元，所述第一存储单元包括多个存储区，每个存储区用于存储目标被测区域输出的数据；每个所述存储区包括多个存储片，每个所述存储片对应目标被测区域的一个被测芯片，用于存储一个所述被测芯片输出的数据；每个所述存储片中包括多个存储位，每个所述存储位对应被测芯片的一个存储单元，用于存储一个所述存储单元输出的数据。
可选的，所述测试电路模块包括：
第二存储单元，所述位图空间设于所述第二存储单元中。
作为本申请的第二方面，提供一种存储器晶圆测试装置，包括测试电路模块，所述测试电路模块包括：存储单元和处理单元，所述存储单元中存储有至少一条程序，所述程序由所述处理单元加载并执行以实现如本申请第一方面所述的存储器晶圆测试方法。
本申请技术方案，至少包括如下优点：先将被测芯片进行分组，然后对失效组中的被测芯片进行遍历，并开设位图空间，通过位图空间锁定失效单元，从而能够提高测试效率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一实施例提供的晶圆测试装置剖视结构示意图；
图2是测试装置对目标存储器晶圆的A区域进行测试时，测试装置与目标存储器晶圆间的电连接结构示意图；
图3是图2中目标被测区域A区域的放大结构示意图；
图4是目标被测区域A区域中，一个被测芯片A10的结构示意图。
图5是在存储器晶圆的一个目标被测区域中，存储器晶圆测试方法的实施流程图；
图6是指针变量am在指向存储单元a[4]时刻，被测芯片A10输出数据的示意图；
图7是对应目标被测区域A区域，该第一存储单元的结构示意图；
图8是指针变量am在指向存储单元a[4]时刻，第一存储单元中的存储片A10m存储被测芯片A10中数据的示意图；
图9是对于包含被测芯片A10的失效组，在第二存储单元中开设位图S1空间的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1示出了一实施例提供的晶圆测试装置剖视结构示意图，参照图1，该测试装置包括机台本体1，该机台本体1中设有测试电路模块200，该机台本体1设有支架4，该支架4用于承载晶圆。图1中所示，该支架4上放置有目标存储器晶圆100，可以理解的是目标存储器晶圆100包括若干个存储器芯片，以下简称芯片。该机台本体1上还设有探针卡2，该探针卡2对准该目标存储器晶圆100的上表面，该探针卡2通过总线3与测试电路模块200之间形成信号传输通路。
探针卡2上形成若干测试区(图中未示出)，测试时每个测试区对应连接一个芯片，因此该探针卡2一次能够测试多个芯片，即被测芯片有多个。每个测试区上形成若干针脚，用于扎入该目标存储器晶圆100上的芯片中，被该探针卡2针脚扎入的芯片为该目标存储器晶圆100的被测芯片。被测芯片被该探针卡2的针脚扎入后，与该测试装置之间形成电耦合通路。
通过支架4带动目标存储器晶圆100移动，能够使得探针卡2逐次测试目标存储器晶圆100上的芯片，直至所有芯片被测试完毕。
图2示出了测试装置对目标存储器晶圆100的A区域进行测试时，测试装置与目标存储器晶圆100间的电连接结构示意图。目标存储器晶圆100的A区域被探针卡2连接，即A区域为被测区域，被测区域中包括多个被测芯片，每个被测芯片分别与探针卡2的测试区对应连接，能够分别通过探针卡2的测试区将被测芯片中存储的数据传输给测试电路模块200。需要解释的是，对于存储器晶圆100，包括被测芯片在内的各个芯片中均包括若干呈阵列分布的存储单元，每个存储单元中存储一位二级制数据；因此，一个被测芯片中存储的数据为：多位分别由各个存储单元存储的二进制数据。
继续参照图2，测试电路模块200包括接口210、存储单元和处理单元240，所述存储单元包括第一存储单元220和第二存储单元230。该第一存储单元220包括多个存储区221，每个存储区221用于存储探针卡2进行一次测试时目标被测区域输出的数据；每个存储区221包括多个存储片2211，每个存储片2211对应一个被测芯片，用于存储该一个被测芯片输出的数据；存储片2211中包括多个存储位，每个存储位对应一个存储单元，用于存储该存储单元输出的二进制数据。所述接口210与第一存储单元220连接，用于将目标存储器晶圆100输出的数据对应存入到该第一存储单元220中的对应位置。该接口210还与处理单元240连接，用于接收处理单元240发送的控制指令，并将该控制指令经过探针卡2传输到被测芯片上。该处理单元240分别与第一存储单元220和第二存储单元230连接，能够获取第一存储单元中存储的数据，对该数据进行处理并输出存储到第二存储单元230中，还能够获取并处理第二存储单元230中存储的数据。
图3示出了图2中A区域的放大结构示意图。A区域中包括编号为A0～A15十六个被测芯片，探针卡在对A区域进行测试时，能够同时对A区域中的A0～A15十六个被测芯片进行测试。图4示出了图3中芯片A10的放大结构示意图，芯片A10中包括编号为a[0]～a[7]八个存储单元，每个存储单元中存储一位二进制数据，因此芯片A10中存储有八位二进制数据。预先向芯片A10的存储单元a[0]～a[7]中依次写入期望数据“10100111”中的各位，写入操作完成后芯片A10的存储单元a[0]～a[7]中实际数据为分别为“00101111”，其中，实际上存储单元a[0]和存储单元a[4]。
图5示出了在存储器晶圆的一个目标被测区域中，存储器晶圆测试方法的实施流程图。图2所示，在对目标存储器晶圆进行测试时，探针卡的相对移动会将该目标存储器晶圆分为多个被测区域。
因此在实施图5所示流程之前，先在目标存储器晶圆上确定目标被测区域(可通过探针卡确定)，然后对该目标被测区域进行图5所示的测试过程。对目标存储器晶圆的其他被测区域，依次执行图5所示的流程，直至该目标存储器晶圆的所有被测区域被测试完毕。
所述存储单元中还存储有至少一条程序，所述程序由所述处理单元加载并执行以实现图5所示的存储器晶圆测试方法。
如图5所示，该存储器晶圆测试方法包括以下依次执行的：
步骤S1：目标被测区域的被测芯片接收具有指针变量的测试指令。
该具有指针变量的测试指令，是由测试装置中的测试电路模块发送的，用于根据该指针变量中的指针，对应指向被测芯片中的各个存储单元，控制所指向的存储单元输出其中的数据。
如图2和图3所示，目标被测区域为A区域，该目标被测区域A区域包括编号为A0～A15十六个被测芯片，所述指针变量包括能够指向各个被测芯片各个存储单元的指针。
例如，图4所示的被测芯片A10，为目标被测区域为A区域中其中以这个被测芯片。
若指针变量am包括指针am[0]～am[7]，指针am[0]～am[7]分别对应指向被测芯片A10中的存储单元a[0]～a[7]。具有该指针变量am的测试指令，能够控制存储在存储单元a[0]～a[7]中的数据输出。
步骤S2：被测芯片根据所述指针变量中指针的指向，依次输出存储单元中的数据。
对于图4中所示的被测芯片A10，在接收到具有指针变量am的测试指令后，依次输出存储单元a[0]～a[7]中存储的数据。
图6示出了指针变量am在指向存储单元a[4]时刻，被测芯片A10的输出状态示意图。如图6所示，指针变量am在指向存储单元a[4]时刻，使得存储在存储单元a[4]中的数据“1”输出。在指针变量am指向存储单元a[4]之前，该指针变量am依次指向了存储单元a[0]～a[3]，依次输出分别存储在存储单元a[0]～a[3]中的数据“0”、“0”“1”和“0”；在指针变量am指向存储单元a[4]之后，该指针变量am还将依次指向存储单元a[5]～a7]，并依次输出存储在其中的数据。
步骤S3：测试电路模块依次接收所述数据，并将所述数据存储在对应的存储位上。
图7示出了对应目标被测区域A区域，该第一存储单元220的结构示意图。如图7所示，对应目标被测区域A区域，该第一存储单元220包括存储区Am，该存储区Am中包括存储片A0m～A15m，该存储片A0m～A15m分别与图3所示A区域中的被测芯片A0～A15对应，用于在指针向量指向被测芯片时，对应存储该被测芯片输出的数据。图7中的存储片A10m包括存储位m[0]～m[7]。
图8示出了在指针变量am指向存储单元a[4]时刻，测试电路模块上第一存储单元中的存储片A10m各存储位的存储状态示意图。
示例性的，图8中所示的存储片A10m包括存储位m[0]～m[7]，在指针变量am指向存储单元a[4]时刻，存储单元a[4]中的数据“1”输出，在存储单元a[4]中的数据“1”输出后，存储片A10m接收该数据“1”，并将该数据“1”存储在存储位m[4]中。在指针变量am指向存储单元a[4]之前，存储片A10m依次接收存储单元a[0]～a[3]依次输出的数据“0”、“0”“1”和“0”，并将该数据“0”、“0”“1”和“0”依次存储在对应存储位m[0]～m[3]中；在指针变量am指向存储单元a[4]之后，存储片A10m还将依次接收存储单元a[5]～a[7]依次输出的数据，并将该数据依次存储在对应存储位m[5]～m[7]中，直至被测芯片A10上所有存储单元中的数据输出存储完毕。
对于在执行步骤S3时，依照图8所示过程，对目标被测区域中所有被测芯片，依次输出其存储单元上的数据，并将输出的数据存储到图7所示对应存储片的对应存储区中。
步骤S4：测试电路模块判断所述数据是否有误，若有误，确定所述被测芯片包含失效单元。
对于测试电路模块，处理单元用于判断步骤S3结束后，存储在第一存储单元的存储片中各存储位的数据是否有误。可选的，判断所述数据是否有误包括以下步骤：先，处理单元获取预先写入被测芯片中的期望数据。然后，将存储在第一存储单元对应存储片中的数据，与，所述期望数据进行比较。再，当比较结果不一致，确定所述被测芯片包含失效单元。
对于存储片A10m，在步骤S3执行结束后，存储片A10m中各存储位m[0]～m[7]中分别存储的数据为，被测芯片A10中各存储单元a[0]～a[7]中的数据，即分别为“0”、“0”、“1”、“0”、“1”、“1”、“1”和“1”。若判断被测芯片A10中各存储单元a[0]～a[7]中的数据是否有误可以采用：先获取预先写入被测芯片A10中的期望数据“10100111”。然后，将存储在存储片A10m中存储的数据“00101111”与所述期望数据“10100111”，按位依次比较，确定数据不一致，则被测芯片A10中包含有失效单元。
需要解释的是，步骤S4对被测芯片是否包含失效单元，测试电路模块仅能作出定性判断被测芯片是否包含失效单元。
步骤S5：将包含有失效单元的被测芯片归类为失效组，其他被测芯片归类为正常组。
对于被测芯片A10，由于其中包含失效单元，因此被归类为失效组。若被测芯片中的每个存储单元输出并存储在对应存储位上的数据均正确，确定该被测芯片中无失效单元，该被测芯片被归类为正常组。
步骤S6：根据所述失效组中的被测芯片，在测试电路模块中开设位图空间，所述位图空间与所述失效组中的被测芯片一一对应。
所述开设的位图空间位于所述测试电路模块的第二存储单元中。
参照图9，其示出了对于包含被测芯片A10的失效组，在第二存储单元230中开设位图S1空间的示意图。该位图S1对应被测芯片A10，且位图S1的空间大小为8(4×2)位，包括依次排序的位元b[0]～b[7]。
若失效组中还有其他被测芯片An，第二存储单元230中还需对应开设位图空间Sn，且该位图Sn的位元与该被测芯片An中的存储单元一一对应。
步骤S7：依次遍历所述失效组中被测芯片的存储单元，若存储单元为失效单元，在对应位图空间的对应位元上标注。
在步骤S7开始前，在步骤S6结束后，需要将在第二存储单元中开设的各位图进行初始化，即将位图中的各位元数据均置“0”。
可选的，在遍历所述失效组中被测芯片的存储单元时，判断该存储单元中的数据是否有误，若有误确定所述存储单元为失效单元。判断所述数据是否有误包括以下步骤：先，处理单元获取预先写入被测芯片中的期望数据。然后，将存储在第一存储单元对应存储片中的数据，与，所述期望数据按位依次进行比较。再，当存储位中的数据与所述期望数据对应位上不一致，确定该存储位对应的存储单元为失效单元。
若失效组中包括被测芯片A10和其他被测芯片An，可以先遍历被测芯片A10中的各存储单元，再遍历其他被测芯片An中的各存储单元。由于步骤S3完成后被测芯片各存储单元中的数据已经输出并存储在第一存储单元对应存储片的各个存储位上，因此在遍历被测芯片A10中的各存储单元时，处理单元获取存储片A10m中各存储位m[0]～m[7]，并依次遍历，判断存储位m[0]和m[4]的数据有误，将对应位图S1的位元b[0]和b[1]的值修改标注为“1”。并以同样的方法遍历失效组中的其他被测芯片An，并在该被测芯片An对应的位图Sn的对应位元值修改标注为“1”。
步骤S8：依次遍历各个位图空间的各个位元，确定被标注的位元。
对于位图S1，依次遍历其中的各个位元b[0]～b[7]，确定位元b[0]和b[1]的值修改标注为“1”。
步骤S9：根据被标注的位元，确定失效单元地址。
由于失效单元与位图中的位元为一一对应的关系，因此，确定被标注的位元后，可以根据该被标注的位元，确定失效单元地址。
对于位图S1确定位元b[0]和b[1]的值修改标注为“1”后，可以确定被测芯片的存储单元a[0]和存储单元a[4]位失效单元，从而能够确定失效单元地址。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种存储器晶圆测试方法，其特征在于，所述方法由目标存储器晶圆中目标被测区域的被测芯片执行，所述目标被测区域中包括至少两个被测芯片；
所述存储器晶圆测试方法包括：
接收具有指针变量的测试指令；所述具有指针变量的测试指令，是由测试装置中的测试电路模块发送，用于根据所述指针变量中的指针，对应指向被测芯片中的各个存储单元，控制所指向的存储单元输出其中的数据；
根据所述指针变量中指针的指向，依次输出存储单元中的数据。
2.一种存储器晶圆测试方法，其特征在于，所述存储器晶圆测试方法由测试电路模块执行，包括以下步骤：
向目标存储器晶圆中目标被测区域的被测芯片，发送具有指针变量的测试指令；
依次接收，根据所述指针变量中指针的指向，依次输出的，存储在存储单元中的数据，并存储；
判断所述数据是否有误，若有误，确定所述被测芯片包含失效单元；
将包含有失效单元的被测芯片归类为失效组，其他被测芯片归类为正常组；
根据所述失效组中的被测芯片，在所述测试电路模块中开设具有位图空间，所述位图空间与所述失效组中的被测芯片一一对应；
依次遍历所述失效组中被测芯片各存储单元，若存储单元为失效单元，在对应位图空间的对应位元上标注；
依次遍历位图空间的各个位元，确定被标注的位元；
根据被标注的位元，确定失效单元地址。
3.如权利要求2所述的存储器晶圆测试方法，其特征在于，所述具有指针变量的测试指令，是由测试装置中的测试电路模块发送，用于根据所述指针变量中的指针，对应指向被测芯片中的各个存储单元，控制所指向的存储单元输出其中的数据。
4.如权利要求2所述的存储器晶圆测试方法，其特征在于，所述判断所述数据是否有误，若有误，确定所述被测芯片包含失效单元的步骤，包括：
获取预先写入被测芯片中的期望数据；
将从被测芯片输出并存储在所述测试电路模块中的数据，与，所述期望数据进行比较；
当比较结果不一致，确定所述被测芯片包含失效单元。
5.如权利要求2所述的存储器晶圆测试方法，其特征在于，所述位图空间包括多个位元，一个位图空间中的位元，与，对应被测芯片中的存储单元一一对应。
6.如权利要求2所述的存储器晶圆测试方法，其特征在于，在遍历所述失效组中被测芯片的存储单元时，判断所述存储单元中的数据是否有误，若有误确定所述存储单元为失效单元。
7.如权利要求6所述的存储器晶圆测试方法，其特征在于，所述判断所述存储单元中的数据是否有误的步骤，包括：
获取预先写入被测芯片中的期望数据；
将存储在所述测试电路模块中的数据，与，所述期望数据按位依次进行比较；
当对应数位上的比较比较结果不一致，确定所述数位对应的存储单元为失效单元。
8.如权利要求2所述的存储器晶圆测试方法，其特征在于，所述测试电路模块包括：
第一存储单元，所述第一存储单元包括多个存储区，每个存储区用于存储目标被测区域输出的数据；每个所述存储区包括多个存储片，每个所述存储片对应目标被测区域的一个被测芯片，用于存储一个所述被测芯片输出的数据；每个所述存储片中包括多个存储位，每个所述存储位对应被测芯片的一个存储单元，用于存储一个所述存储单元输出的数据。
9.如权利要求2所述存储器晶圆测试方法，其特征在于，所述测试电路模块包括：
第二存储单元，所述位图空间设于所述第二存储单元中。
10.一种存储器晶圆测试装置，其特征在于，包括测试电路模块，所述测试电路模块包括：存储单元和处理单元，所述存储单元中存储有至少一条程序，所述程序由所述处理单元加载并执行以实现如权利要求2至7中任一项所述的存储器晶圆测试方法。
CN202011096715.3A 2020-10-14 2020-10-14 存储器晶圆测试方法和测试装置 Pending CN112216621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011096715.3A CN112216621A (zh) 2020-10-14 2020-10-14 存储器晶圆测试方法和测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011096715.3A CN112216621A (zh) 2020-10-14 2020-10-14 存储器晶圆测试方法和测试装置

Publications (1)

Publication Number Publication Date
CN112216621A true CN112216621A (zh) 2021-01-12

Family

ID=74052724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011096715.3A Pending CN112216621A (zh) 2020-10-14 2020-10-14 存储器晶圆测试方法和测试装置

Country Status (1)

Country Link
CN (1) CN112216621A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908402A (zh) * 2021-03-31 2021-06-04 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
WO2022198871A1 (zh) * 2021-03-26 2022-09-29 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
WO2022205713A1 (zh) * 2021-03-31 2022-10-06 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
CN116313875A (zh) * 2023-05-24 2023-06-23 长鑫存储技术有限公司 失效位元处理方法
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841785A (en) * 1995-07-12 1998-11-24 Advantest Corporation Memory testing apparatus for testing a memory having a plurality of memory cell arrays arranged therein
CN1314702A (zh) * 2000-03-21 2001-09-26 日本电气株式会社 半导体存储器生产系统和半导体存储器生产方法
US20020199140A1 (en) * 2001-06-26 2002-12-26 Infineon Technologies Richmond , Lp Method and apparatus for collecting and displaying bit-fail-map information
CN1509479A (zh) * 2001-03-15 2004-06-30 用于测试和修复的电路和方法
CN101303899A (zh) * 2007-05-07 2008-11-12 旺宏电子股份有限公司 用以修复存储器的方法与装置
CN101789357A (zh) * 2009-01-22 2010-07-28 中芯国际集成电路制造(上海)有限公司 电性地址与物理地址对应关系的调整方法
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法
CN107039084A (zh) * 2017-03-01 2017-08-11 上海华虹宏力半导体制造有限公司 带冗余单元的存储器芯片的晶圆测试方法
CN110364214A (zh) * 2019-06-28 2019-10-22 珠海博雅科技有限公司 一种读失效存储单元的替换方法、装置、设备及存储介质
CN110957231A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 电性失效图形判别装置及判别方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841785A (en) * 1995-07-12 1998-11-24 Advantest Corporation Memory testing apparatus for testing a memory having a plurality of memory cell arrays arranged therein
CN1314702A (zh) * 2000-03-21 2001-09-26 日本电气株式会社 半导体存储器生产系统和半导体存储器生产方法
CN1509479A (zh) * 2001-03-15 2004-06-30 用于测试和修复的电路和方法
US20020199140A1 (en) * 2001-06-26 2002-12-26 Infineon Technologies Richmond , Lp Method and apparatus for collecting and displaying bit-fail-map information
CN101303899A (zh) * 2007-05-07 2008-11-12 旺宏电子股份有限公司 用以修复存储器的方法与装置
CN101789357A (zh) * 2009-01-22 2010-07-28 中芯国际集成电路制造(上海)有限公司 电性地址与物理地址对应关系的调整方法
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法
CN107039084A (zh) * 2017-03-01 2017-08-11 上海华虹宏力半导体制造有限公司 带冗余单元的存储器芯片的晶圆测试方法
CN110957231A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 电性失效图形判别装置及判别方法
CN110364214A (zh) * 2019-06-28 2019-10-22 珠海博雅科技有限公司 一种读失效存储单元的替换方法、装置、设备及存储介质

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
WO2022198871A1 (zh) * 2021-03-26 2022-09-29 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
CN112908402B (zh) * 2021-03-31 2022-05-10 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
WO2022205713A1 (zh) * 2021-03-31 2022-10-06 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
CN112908402A (zh) * 2021-03-31 2021-06-04 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
CN116313875A (zh) * 2023-05-24 2023-06-23 长鑫存储技术有限公司 失效位元处理方法
CN116313875B (zh) * 2023-05-24 2023-10-13 长鑫存储技术有限公司 失效位元处理方法

Similar Documents

Publication Publication Date Title
CN112216621A (zh) 存储器晶圆测试方法和测试装置
US8358548B2 (en) Methods for efficiently repairing embedded dynamic random-access memory having marginally failing cells
US7454671B2 (en) Memory device testing system and method having real time redundancy repair analysis
JPS5936358B2 (ja) 半導体記憶装置に於ける予防的保守を計画的に行なう方法
CN112542199B (zh) 检测flash存储出错的方法、电路、存储介质和终端
US11424003B2 (en) Memory controllers having simplified BISR logic circuit, methods of operating the memory controller, and memory systems including the memory controller
EP1647031B1 (en) Memory device and method of storing fail addresses of a memory cell
US20070133325A1 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
CN1183549C (zh) 用于检测存储器的测试装置
US20040129939A1 (en) Stacked type semiconductor device
US6581172B2 (en) On-board testing circuit and method for improving testing of integrated circuits
JP2002216496A (ja) 半導体メモリ装置
US7243273B2 (en) Memory testing device and method
US11798649B2 (en) Defect repair circuit and defect repair method
JPH0540147A (ja) 半導体記憶装置の試験方法
US6539338B1 (en) Self-diagnostic testing of a network interface adapter
CN110956998B (zh) 一种存储器测试装置与系统
KR20010013920A (ko) 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법
CN100444286C (zh) 存储单元信号窗测试方法和设备
US7437627B2 (en) Method and test device for determining a repair solution for a memory module
US7272057B2 (en) Memory apparatus
US20030028342A1 (en) Method for the defect analysis of memory modules
US20040255224A1 (en) Semiconductor storage device and evaluation method
CN112782551A (zh) 一种芯片及芯片的测试系统
US7188291B2 (en) Circuit and method for testing a circuit having memory array and addressing and control unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210112

RJ01 Rejection of invention patent application after publication