CN110957231A - 电性失效图形判别装置及判别方法 - Google Patents

电性失效图形判别装置及判别方法 Download PDF

Info

Publication number
CN110957231A
CN110957231A CN201811125760.XA CN201811125760A CN110957231A CN 110957231 A CN110957231 A CN 110957231A CN 201811125760 A CN201811125760 A CN 201811125760A CN 110957231 A CN110957231 A CN 110957231A
Authority
CN
China
Prior art keywords
electrical failure
pattern
electrical
failure
classification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811125760.XA
Other languages
English (en)
Other versions
CN110957231B (zh
Inventor
陈文丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811125760.XA priority Critical patent/CN110957231B/zh
Publication of CN110957231A publication Critical patent/CN110957231A/zh
Application granted granted Critical
Publication of CN110957231B publication Critical patent/CN110957231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及集成电路领域，提供了一种电性失效图形判别装置及判别方法，用于对芯片上经过电性测试后的多个电性失效图形进行判别并归类，所述电性失效图形判别装置中，图形提取模块用于获取其中两个电性失效图形，特征比较模块用于比较所述两个电性失效图形是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同。利用所述电性失效图形判别装置有助于避免由于图形特征具有包含与被包含关系所导致的归类错误的问题，提高良率分析的准确性。本发明另外提供了一种电性失效图形判别方法。

Description

电性失效图形判别装置及判别方法
技术领域
本发明涉及集成电路领域，特别涉及电性失效图形判别装置及分类方法。
背景技术
在现代集成电路制造工艺中，芯片加工需要经历一系列有关清洗、成膜、刻蚀、热处理等工艺环节，每道工艺都可能引入各种各样的缺陷。器件缺陷造成的损失代价极为高昂。在这种条件下，通过对晶圆上的芯片进行测试，分析失效原因，获得影响芯片良率的因素以减少器件缺陷，即良率分析成为了集成电路制造中的重要环节。
在对芯片产品例如动态随机存取存储器(DRAM)芯片进行良率分析时，通常会对电性测试后的DRAM芯片上的失效存储单元的排列情况即电性失效图形进行分析。但是，由于电性失效图形的数量庞大，如何准确地对电性失效图形进行判别并归类，关系到良率分析的准确性，对生产及测试流程具有重要的意义。
发明内容
为了准确地对电性失效图形进行判别及归类，提高良率分析的准确性，本发明提供了一种电性失效图形判别装置及判别方法。
在本发明的一个方面，本发明提供了一种电性失效图形判别装置，一种电性失效图形判别装置，用于对晶圆上芯片经过电性测试后的多个电性失效图形进行判别并归类，其特征在于，包括：
图形提取模块，用于获取所述多个电性失效图形中的两个电性失效图形；特征比较模块，用于比较所述两个电性失效图形是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同；以及循环控制模块，用于控制所述图形提取模块和所述特征比较模块对所述多个电性失效图形进行两两比较以获得每个所述电性失效图形的归类优先级。
可选的，所述特征比较模块包括：
浮动判断单元，用于判断所述两个电性失效图形是否为浮动电性失效图形，所述浮动电性失效图形的图形特征具有一浮动范围；其中，当所述两个电性失效图形中的至少一个为所述浮动电性失效图形时，则以所述浮动电性失效图形在所述浮动范围内取最小值时对应的图形特征与另一电性失效图形的图形特征进行比较并得到对应的归类优先级顺序，并将所述归类优先级顺序作为所述浮动电性失效图形与所述另一电性失效图形之间的归类优先级顺序。
可选的，所述电性失效图形判别装置还包括：
存储模块，用于存储所述多个电性失效图形；以及分类模块，按照归类优先级从高到低的顺序，依次将所述多个电性失效图形归类至对应的失效类别。
可选的，所述存储模块还存储有若干个所述失效类别。
可选的，所述分类模块包括：
参数设置单元，所述参数设置单元设置判断条件及判断参数以定义一分类模板；计算单元，所述计算单元根据所述分类模板的参数设置得到与每个所述电性失效图形对应的判断结果；以及归类单元，所述归类单元根据所述判断结果将对应的所述电性失效图形归类至对应的所述失效类别。
可选的，所述分类模块还包括多个所述分类模板，所述多个电性失效图形属于同一分类模板下的图形，即所述多个电性失效图形符合同一分类模板的参数设置。
可选的，所述测试为动态随机存取存储器电性测试，所述电性失效图形用于表示动态随机存取存储器芯片中的失效存储单元的排列情况。
在本发明的另一方面，本发明还提供一种电性失效图形判别方法，用于对芯片上经过电性测试后的多个电性失效图形进行判别并归类，包括以下步骤：
第一步骤，获取所述多个电性失效图形中的两个电性失效图形；
第二步骤，比较所述两个电性失效图形的图形特征是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同；以及
第三步骤，循环所述第一步骤和所述第二步骤，直至获得每个所述电性失效图形的归类优先级。
可选的，在执行所述第二步骤之前，所述电性失效图形判别方法还包括下面的步骤：
判断所述两个电性失效图形是否为浮动电性失效图形，所述浮动电性失效图形的图形特征具有一浮动范围；其中，当所述两个电性失效图形中的至少一个为所述浮动电性失效图形时，则以所述浮动电性失效图形在所述浮动范围内取最小值时对应的图形特征与另一电性失效图形的图形特征进行比较并得到对应的归类优先级顺序，并将所述归类优先级顺序作为所述浮动电性失效图形与所述另一电性失效图形之间的归类优先级顺序。
可选的，在所述第三步骤执行结束之后，所述电性失效图形判别方法还包括：
第四步骤，按照归类优先级从高到低的顺序，依次将所述多个电性失效图形归类至对应的失效类别。
本发明提供的电性失效图形判别装置，用于对芯片上经过电性测试后的多个电性失效图形进行判别并归类，其中，图形提取模块用于获取所述多个电性失效图形中的两个电性失效图形，特征比较模块用于比较所述两个电性失效图形是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同，有助于避免属于包含一方的电性失效图形在归类时，由于属于被包含一方的电性失效图形已归类完成，导致将属于包含一方的电性失效图形按照与属于被包含一方的电性失效图形相同的失效类别进行归类，造成归类不准确的问题，有利于提高良率分析的准确性。
本发明提供的电性失效图形判别方法，与上述电性失效图形判别装置具有相同的有关图形提取、特征判断以及循环控制的特征，因而与上述电性失效图形判别装置具有相同或类似的优点。
附图说明
图1是本发明实施例的电性失效图形判别装置的结构示意图。
图2a是本发明实施例的电性失效图形的示意图。
图2b是本发明实施例的浮动电性失效图形的示意图。
图3是本发明实施例的电性失效图形判别方法的流程示意图。
图4a至图4c分别是本发明第一实施例中待归类的三个电性失效图形的示意图。
图5a和图5b分别是本发明第二实施例中待归类的两个电性失效图形的示意图。
图6a和图6b分别是本发明第三实施例中待归类的两个电性失效图形的示意图。
图7a和图7b分别是本发明第四实施例中待归类的两个电性失效图形的示意图。
附图标记说明：
100-电性失效图形判别装置；
110-存储模块；
120-图形提取模块；
130-特征比较模块；
131-浮动判断单元；
140-循环控制模块；
150-分类模块；
151-参数设定单元；
152-计算单元；
153-归类单元。
具体实施方式
在利用电性失效图形对芯片产品如DRAM芯片进行良率分析时，目前分析电性失效图形的过程是随机或者根据存储信息(例如存储时间、文件名等)选择电性失效图形进行图形特征判别并归类，以获得不同失效类别下的失效芯片的数量并进行良率分析。
发明人研究发现，在对多个电性失效图形进行图形特征判别和归类时，如果顺序上后判别的电性失效图形的图形特征包含了一个已判别并归类的电性失效图形的图形特征，顺序上后判别的电性失效图形会被优先归类至所述已判别并归类的电性失效图形相同的类别中，但是，虽然顺序上后判别的电性失效图形的图形特征与已判别并归类的电性失效图形的图形特征构成了包含与被包含关系，但是顺序上后判别的电性失效图形的图形特征因为其整体的特征，仍可能属于另一失效类别，也即，如果实际上属于不同失效类别的两个电性失效图形因为图形特征具有包含与被包含关系而被归类至同一失效类别，会对良率分析的准确性造成较大影响。
针对上述问题，发明人提出了本发明的电性失效图形判别装置及判别方法，以准确对电性失效图形进行判别和归类，提高良率分析的准确性。
以下结合附图和具体实施例对本发明的电性失效图形判别装置及判别方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更加清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本发明实施例的电性失效图形判别装置的结构示意图。参照图1，本发明实施例的电性失效图形判别装置100包括以下各个模块：
存储模块110，用于存储待归类的多个电性失效图形；
图形提取模块120，用于获取所述多个电性失效图形中的两个电性失效图形；
特征比较模块130，用于比较所述两个电性失效图形是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同；
循环控制模块140，用于控制所述图形提取模块和所述特征比较模块对所述多个电性失效图形进行两两比较以获得每个所述电性失效图形的归类优先级；
分类模块150，按照归类优先级从高到低的顺序，依次将所述多个电性失效图形归类至对应的失效类别。
具体而言，对形成有多个测试结构的芯片进行电性测试时，其中一个或多个测试结构的测试结果可能是失效的，这些失效的测试结构与一个或多个失效原因相关联。失效的测试结构在芯片上的分布可通过电性失效图形来表示，通过分析电性失效图形的图形特征，有助于获得芯片上一个或多个测试结构的失效原因。例如，对于形成有DRAM存储单元阵列的芯片，对芯片的电性测试指的是DRAM电性测试，具体可以将阵列中的每个存储单元作为一个测试结构进行电性测试，其中，没有通过所述电性测试的存储单元即失效存储单元的排列情况可以利用电性失效图形表示。图2a是本发明实施例的电性失效图形的示意图。参考图2a，本发明实施例的电性失效图形可以通过一m行n列的阵列图形表示，该阵列图形中的每一个格子用于代表一个测试结构(例如存储单元)，对于失效的测试结构，可以利用反色(或阴影)标注对应的格子，其中m和n为自然数，m和n的范围可以根据所测试的芯片上测试结构的数量和排布情况确定。利用电性失效图形，可以直观清晰地得到失效测试结构在芯片上的分布情况。
本发明实施例中，存储模块110存储有待归类的多个电性失效图形，所述多个电性失效图形可以属于同一晶圆上的芯片，也可以属于不同产品批次的晶圆上的芯片。
本实施例的电性失效图形判别装置根据所述多个电性失效图形的归类优先级的顺序使每个电性失效图形归类至对应的失效类别，而不是随机地或者仅根据存储信息对它们进行归类，可以避免由于图形特征具有包含与被包含关系所导致的归类错误的问题。
具体而言，为了避免在对多个电性失效图形进行归类时，属于相同或不同失效类别的多个电性失效图形的图形特征具有包含与被包含关系(或嵌套关系)，导致属于包含一方的电性失效图形在归类时，由于属于被包含一方的电性失效图形已归类完成，导致将属于包含一方的电性失效图形按照与属于被包含一方的电性失效图形相同的失效类别进行归类，造成归类不准确的问题，本发明实施例的电性失效图形判别装置100包括图形提取模块120以及特征比较模块130，其中图形提取模块120用于获取所述多个电性失效图形中的两个电性失效图形，特征比较模块130用于比较图形提取模块所提取的两个电性失效图形的图形特征是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同。此处“包含与被包含关系”指的是要比较的两个电性失效图形中，其中一个电性失效图形中的失效格子(对应失效测试结构，例如失效存储单元)的位置排布方式(或规律)是否包含了另一个电性失效图形的失效格子(对应失效测试结构，例如失效存储单元)的位置排布方式(或规律)。例如，在一些实施例中，属于被包含一方的电性失效图形的失效格子在芯片上对应的坐标与属于包含一方的电性失效图形的部分失效格子在芯片上对应的坐标相同，则这两个电性失效图形具有包含与被包含关系。而在另一些实施例中，虽然两个电性失效图形的失效格子在芯片上对应的坐标不完全相同，但是其中一个电性失效图形的全部失效格子的位置关系均与另一个电性失效图形的部分失效格子的位置关系相同，则这两个电性失效图形也可以被比较为具有包含与被包含关系。此处“归类优先级”指的是在对两个或多个电性失效图形归类至上述失效类别时的先后顺序，所述归类优先级越高，归类时的顺序越靠前(即更优先进行归类)。
一些实施例中，待分类的一个或多个电性失效图形在芯片上对应的位置是在一定范围内浮动的，即该电性失效图形的图形特征并非是固定不变的，而是处于一个浮动范围内，这类电性失效图形为浮动电性失效图形。图2b是本发明实施例的浮动电性失效图形的示意图。参照图2b，浮动电性失效图形包括一浮动单元，所述浮动单元在浮动电性失效图形中的数量处于一浮动范围内，并且在所述浮动范围内，浮动电性失效图形的图形特征均属于同一失效类别，从而可以一浮动电性失效图形表示。具体而言，图2b中示例性地示出了一种有关DRAM芯片的浮动电性失效图形，其中，对应于DRAM芯片的连续单条失效位线(作为浮动单元，SBL为single bit line的简称)的数量在2～10范围内。
本发明实施例的特征比较模块130可包括一浮动判断单元131，用于判断待比较的两个所述电性失效图形是否为浮动电性失效图形，即判断任意一个电性失效图形的图形特征是否在一定范围内浮动。一些实施例中，要比较的两个电性失效图形的至少一个为浮动电性失效图形，即其图形特征具有一浮动范围，则特征比较模块130可以对所述浮动电性失效图形在该浮动范围内取最小值时对应的图形特征与要比较的两个电性失效图形中的另一个电性失效图形的图形特征进行“是否具有包含与被包含的关系”比较，得到二者的归类优先级顺序，并将所述归类优先级顺序作为包括该浮动电性失效图形的两个电性失效图形之间的比较结果。
本发明实施例的电性失效图形判别装置100还包括循环控制模块140，以控制图形提取模块120和特征比较模块130对所述待归类的多个电性失效图形进行两两比较从而获得其中每个所述电性失效图形的归类优先级。例如，可以通过循环控制，使每一个电性失效图形均与其他待归类的电性失效图形中的每一个进行比较，最后得到所述待归类的多个电性失效图形中每个的归类优先级。
在获得所述待归类的多个电性失效图形的归类优先级之后，可以利用分类模块150按照归类优先级从高到低的顺序，将所述多个电性失效图形归类至对应的失效类别。由于属于包含一方的电性失效图形先进行了归类，可以避免其被按照已归类的属于被包含一方的电性失效图形的特征归类导致归类错误的问题。
进一步的，所述分类模块150可包括参数设定单元151、计算单元152以及归类单元153。
具体的，参数设置单元151可用于设置判断条件及判断参数以定义一分类模板(Classification Templates)，所述判断条件和判断参数可包括芯片类别、失效图形面积(例如获取计算失效存储单元的数量)、失效图形形状(例如获取芯片上多个失效存储单元的位置)、失效图形延伸情况(例如搜索在同一方向或者不同方向上的失效存储单元的范围)等等以便于将待分类的多个电性失效图形归类至对应的失效类别。
所述分类模块150可包括多个分类模板，所述多个分类模板也可存储于存储模块110中。上述待归类的多个电性失效图形优选符合同一分类模板的参数设置。本发明实施例中，所述多个电性失效图形分属于若干个失效类别，所述若干个失效类别也可以存储于存储模块110。
计算单元152根据所述分类模板的参数设置得到与每个所述电性失效图形对应的判断结果，归类单元153根据所述判断结果将对应的电性失效图形归类至对应的失效类别。所述失效类别例如可包括“单条字线失效”、“双条字线失效”、“位线与位线短路”、“字线断开”、...等。在归类完成之后，根据归类于每个失效类别的电性失效图形的数量、以及多个失效类别的电性失效图形的分配情况，有利于获得对应芯片的失效原因，进一步可以建立失效模型以进行良率分析。
本发明实施例还提供一种电性失效图形判别方法，用于对芯片经过电性测试后得到的多个电性失效图形进行判别并归类。本发明实施例的电性失效图形判别方法可包括以下步骤：
第一步骤：获取所述多个电性失效图形中的两个电性失效图形。具体的，为了遍历全部待归类的多个电性失效图形，可以利用排列组合的方法每次选择不同的两个电性失效图形进行比较。
第二步骤：比较所述两个电性失效图形的图形特征是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同。
具体的，在执行第二步骤前，可以先判断经第一步骤选择的两个电性失效图形中是否包括浮动电性失效图形，若是(包括)，则以所述浮动电性失效图形在取浮动范围的最小值时对应的图形特征与另一电性失效图形的图形特征进行比较并得到对应的归类优先级顺序，并将该归类优先级顺序作为所述浮动电性失效图形与另一电性失效图形的比较结果，如果经第一步骤选择的两个电性失效图形中不包括浮动电性失效图形，则可直接执行第二步骤以对所选择的两个电性失效图形的图形特征进行比较。
第三步骤：循环所述第一步骤和所述第二步骤，直至获得每个电性失效图形的归类优先级；以及
第四步骤：按照归类优先级从高到低的顺序，依次将所述多个电性失效图形归类至对应的失效类别。
图3是本发明实施例的电性失效图形判别方法的流程示意图。所述电性失效图形判别方法可以利用前述的电性失效图形判别装置100实施。
图4a至图4c分别是本发明第一实施例中待归类的三个电性失效图形的示意图。参照图4a至图4c，本实施例的电性失效图形的图形特征可以是单条位线失效(SBL)(如图4a)、双条位线失效(Double Bit Line，DBL，如图4b)或者多条位线失效(Multiple full bitline，MBL，图4c)。其中图4c为浮动电性失效图形(浮动范围例如为2<SBL<10)。根据上述电性失效图形判别方法，使浮动电性失效图形取浮动范围为最小值时的图形特征与其他电性失效图形的图形特征比较，而该图形特征与图4b所示的双条位线失效的图形特征范围相同，并均包含了图4a所示的图形特征，因而如图4a至图4c所示的三个电性失效图形的归类优先级次序为：图4c等于图4b，且均高于图4a。例如，可利用判断位线失效的分类模板先将图4c的电性失效图形归至失效类别“多条位线失效”，并将图4b所示的电性失效图形归至失效类别“双条位线失效”，然后再利用判断位线失效的分类模板图4a所示的电性失效图形归类至失效类别“单条位线失效”。
图5a和图5b分别是本发明第二实施例中待归类的两个电性失效图形的示意图。参考图5a和图5b，本发明实施例的电性失效图形的图形特征可以是单条字线失效、双条字线失效(如图5a)或多条字线失效(图5b)。根据上述电性失效图形判别方法，图5b所示的电性失效图形的归类优先级大于图5a所示电性失效图形的归类优先级。例如，可利用判断字线失效的分类模板先将图5b所示的电性失效图形归至失效类别“多条字线失效”，然后再利用判断字线失效的分类模板图5a所示的电性失效图形归类至失效类别“双条字线失效”。
图6a和图6b分别是本发明第三实施例中待归类的两个电性失效图形的示意图。参考图6a和图6b，电性失效图形的图形特征可以是块状失效。根据上述电性失效图形判别方法，图6b所示的电性失效图形的归类优先级大于图6a所示电性失效图形的归类优先级。例如，可利用判断块状失效的分类模板先将图6b所示的电性失效图形归至失效类别“交叉失效”，然后再利用判断判断块状失效的分类模板将图6a所示的电性失效图形归类至失效类别“位线接触失效”。
本发明实施例的电性失效图形并不限于以上示例。例如，图7a和图7b是本发明第四实施例中待归类的两个电性失效图形的示意图。参考图7b，电性失效图形的图形特征还可以用于表示芯片上的多个阵列中的失效单元的排布情况，例如如图7b所示的读出放大器失效(SenseAmplifier，SA)。根据上述电性失效图形判别方法，图7a和7b所示的电性失效图形的失效面积虽然是相同的，但是失效存储单元之间的位置关系不同，因此二者并不具有包含与被包含的关系，图7a所示的电性失效图形的归类优先级与图7b所示电性失效图形的归类优先级相同，在归类至对应的失效类别时，图7a所示的电性失效图形与图7b所示电性失效图形的判断条件不同，即应用的分类模板不同，例如，对于如图7a所示的电性失效图形，可选择一种搜索水平方向失效图形的分类模板，通过设置水平方向失效单元的数量范围及其他参数来进行归类，而对于如图7b所示的读出放大器失效图形，可选择一种利用失效区域面积判别图形的分类模板，通过设置区域的长度和宽度等参数进行归类。本发明对于经上述判别方法所得到的归类优先级相同的电性失效图形的归类顺序不作限制。
在一些实施例中，对于不同实施例中的电性失效图形(或者不同分类模板下的电性失效图形)，也可以依照上述电性失效图形判别方法来判断它们的分类优先级，例如，可以对图4b和图6a对应的电性失效图形进行比较并获得分类优先级(图4b对应的归类优先级高于图6a对应的归类优先级)，以减小误分类的几率。
综上所述，本发明实施例的电性失效图形判别装置及判别方法可以通过对待归类的多个电性失效图形进行比较，确定它们之间的归类优先级关系，有助于避免由于图形特征具有包含与被包含关系所导致的归类错误的问题，从而提高良率分析的准确性。
上述实施例中系统和/或方法的处理、执行，一般是以软件程序的方式配合装置或设备来实施，例如上述电性失效图形判别装置可以以软件程序的方式设置在有关芯片良率分析的系统中实施，然而，他们全部(或其中一部分)也可以使用电子硬件的方式来实施，例如上述电性失效图形判别装置也可以是为了对芯片测试结果进行分析而设置的相对独立的装置。不管是以软件或者硬件方式，其个别部分是熟悉电子、软件领域人员可以进行实施的，因此，其细节就不在本说明书中赘述。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种电性失效图形判别装置，用于对晶圆上芯片经过电性测试后的多个电性失效图形进行判别并归类，其特征在于，包括：
图形提取模块，用于获取所述多个电性失效图形中的两个电性失效图形；
特征比较模块，用于比较所述两个电性失效图形是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同；以及
循环控制模块，用于控制所述图形提取模块和所述特征比较模块对所述多个电性失效图形进行两两比较以获得每个所述电性失效图形的归类优先级。
2.如权利要求1所述的电性失效图形判别装置，其特征在于，所述特征比较模块包括：
浮动判断单元，用于判断所述两个电性失效图形是否为浮动电性失效图形，所述浮动电性失效图形的图形特征具有一浮动范围；
其中，当所述两个电性失效图形中的至少一个为所述浮动电性失效图形时，则以所述浮动电性失效图形在所述浮动范围内取最小值时对应的图形特征与另一电性失效图形的图形特征进行比较并得到对应的归类优先级顺序，并将所述归类优先级顺序作为所述浮动电性失效图形与所述另一电性失效图形之间的归类优先级顺序。
3.如权利要求1所述的电性失效图形判别装置，其特征在于，还包括：
存储模块，用于存储所述多个电性失效图形；以及
分类模块，按照归类优先级从高到低的顺序，依次将所述多个电性失效图形归类至对应的失效类别。
4.如权利要求3所述的电性失效图形判别装置，其特征在于，所述存储模块还存储有若干个所述失效类别。
5.如权利要求4所述的电性失效图形判别装置，其特征在于，所述分类模块包括：
参数设置单元，所述参数设置单元设置判断条件及判断参数以定义一分类模板；
计算单元，所述计算单元根据所述分类模板的参数设置得到与每个所述电性失效图形对应的判断结果；以及
归类单元，所述归类单元根据所述判断结果将对应的所述电性失效图形归类至对应的所述失效类别。
6.如权利要求5所述的电性失效图形判别装置，其特征在于，所述分类模块还包括多个所述分类模板，所述多个电性失效图形符合同一分类模板的参数设置。
7.如权利要求1至6任一项所述的电性失效图形判别装置，其特征在于，所述测试为动态随机存取存储器电性测试，所述电性失效图形用于表示动态随机存取存储器芯片中的失效存储单元的排列情况。
8.一种电性失效图形判别方法，用于对芯片上经过电性测试后的多个电性失效图形进行判别并归类，其特征在于，包括：
第一步骤，获取所述多个电性失效图形中的两个电性失效图形；
第二步骤，比较所述两个电性失效图形的图形特征是否具有包含与被包含的关系，若是，则属于包含一方的其中一个电性失效图形的归类优先级高于属于被包含一方的另一个电性失效图形的归类优先级，若否，则所述两个电性失效图形的归类优先级相同；以及
第三步骤，循环所述第一步骤和所述第二步骤，直至获得每个所述电性失效图形的归类优先级。
9.如权利要求8所述的电性失效图形判别方法，其特征在于，在执行所述第二步骤之前，还包括：
判断所述两个电性失效图形是否为浮动电性失效图形，所述浮动电性失效图形的图形特征具有一浮动范围；
其中，当所述两个电性失效图形中的至少一个为所述浮动电性失效图形时，则以所述浮动电性失效图形在所述浮动范围内取最小值时对应的图形特征与另一电性失效图形的图形特征进行比较并得到对应的归类优先级顺序，并将所述归类优先级顺序作为所述浮动电性失效图形与所述另一电性失效图形之间的归类优先级顺序。
10.如权利要求8所述的电性失效图形判别方法，其特征在于，在所述第三步骤执行结束之后，所述电性失效图形判别方法还包括：
第四步骤，按照归类优先级从高到低的顺序，依次将所述多个电性失效图形归类至对应的失效类别。
CN201811125760.XA 2018-09-26 2018-09-26 电性失效图形判别装置及判别方法 Active CN110957231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811125760.XA CN110957231B (zh) 2018-09-26 2018-09-26 电性失效图形判别装置及判别方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811125760.XA CN110957231B (zh) 2018-09-26 2018-09-26 电性失效图形判别装置及判别方法

Publications (2)

Publication Number Publication Date
CN110957231A true CN110957231A (zh) 2020-04-03
CN110957231B CN110957231B (zh) 2022-03-11

Family

ID=69964667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811125760.XA Active CN110957231B (zh) 2018-09-26 2018-09-26 电性失效图形判别装置及判别方法

Country Status (1)

Country Link
CN (1) CN110957231B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216621A (zh) * 2020-10-14 2021-01-12 上海华虹宏力半导体制造有限公司 存储器晶圆测试方法和测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007779A (ja) * 2001-06-19 2003-01-10 Hitachi Ltd 半導体装置の製造方法
US6694208B1 (en) * 2000-05-15 2004-02-17 Promos Technologies, Inc. Method for prioritizing failure modes to improve yield rate in manufacturing semiconductor devices
US20050102591A1 (en) * 2003-11-07 2005-05-12 Hiroshi Matsushita Failure detection system, failure detection method, and computer program product
CN1942757A (zh) * 2004-04-14 2007-04-04 奥林巴斯株式会社 分类装置和分类方法
CN103927312A (zh) * 2013-01-15 2014-07-16 中芯国际集成电路制造(上海)有限公司 一种cis 图像传感器的失效信息自动分类方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694208B1 (en) * 2000-05-15 2004-02-17 Promos Technologies, Inc. Method for prioritizing failure modes to improve yield rate in manufacturing semiconductor devices
JP2003007779A (ja) * 2001-06-19 2003-01-10 Hitachi Ltd 半導体装置の製造方法
US20050102591A1 (en) * 2003-11-07 2005-05-12 Hiroshi Matsushita Failure detection system, failure detection method, and computer program product
CN1942757A (zh) * 2004-04-14 2007-04-04 奥林巴斯株式会社 分类装置和分类方法
CN103927312A (zh) * 2013-01-15 2014-07-16 中芯国际集成电路制造(上海)有限公司 一种cis 图像传感器的失效信息自动分类方法及系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216621A (zh) * 2020-10-14 2021-01-12 上海华虹宏力半导体制造有限公司 存储器晶圆测试方法和测试装置

Also Published As

Publication number Publication date
CN110957231B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US6154714A (en) Method for using wafer navigation to reduce testing times of integrated circuit wafers
US9135103B2 (en) Hybrid memory failure bitmap classification
JP3007055B2 (ja) ドットパターンの検出および評価装置および方法
TWI641961B (zh) 設計佈局為主的快速線上缺陷診斷、分類及取樣方法及系統
CN108694265B (zh) 设计布局的失效风险的智能型预诊断系统及方法
US20230178399A1 (en) Systems and methods for systematic physical failure analysis (pfa) fault localization
KR100429883B1 (ko) 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
CN113191399B (zh) 一种基于机器学习分类器提高半导体芯片良品率的方法
CN115798559B (zh) 失效单元预测方法、装置、设备及存储介质
CN114068341A (zh) 测试方法及测试系统
US20130016895A1 (en) Method and system for defect-bitmap-fail patterns matching analysis including peripheral defects
US6920596B2 (en) Method and apparatus for determining fault sources for device failures
CN110957231B (zh) 电性失效图形判别装置及判别方法
JPH11111796A (ja) 不良解析方法及びその装置
US7954018B2 (en) Analysis techniques for multi-level memory
CN113823349A (zh) 芯片失效模式的确定方法、终端
CN113721121B (zh) 一种用于半导体工艺的故障检测方法及装置
CN112966827B (zh) 一种存储器开发过程中的良品率预测方法
WO2022021745A1 (zh) 失效图形的获取方法和获取装置
CN111223799B (zh) 工艺控制方法、装置、系统及存储介质
CN113157666A (zh) 一种建立晶圆良率问题数据库的方法和装置
KR100893157B1 (ko) 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템
CN111429427B (zh) 检测对象缺陷图案的优先级排序装置、排序方法及存储介质
US11609263B2 (en) Failure pattern obtaining method and apparatus
CN103279409A (zh) 比特失效模式统计方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant