CN101069162A - 组相联的修复高速缓存系统和方法 - Google Patents
组相联的修复高速缓存系统和方法 Download PDFInfo
- Publication number
- CN101069162A CN101069162A CN 200580040939 CN200580040939A CN101069162A CN 101069162 A CN101069162 A CN 101069162A CN 200580040939 CN200580040939 CN 200580040939 CN 200580040939 A CN200580040939 A CN 200580040939A CN 101069162 A CN101069162 A CN 101069162A
- Authority
- CN
- China
- Prior art keywords
- repair
- address
- memory
- local
- repair cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明通过使用一个组相联的修复高速缓存系统来校正或修复被识别的故障存储器单元,有助于存储器器件的按比例缩小及其操作。修复高速缓存区域路由器(602)通过比较存储器地址的修复区域部分和修复高速缓存区域,来识别匹配的修复高速缓存区域。然后,局部修复位置路由器(603)通过将该存储器地址的修复地址部分和具体到匹配的修复高速缓存区域的局部修复位置地址相比较,来识别匹配的局部修复地址。如果识别了匹配的局部修复地址,修复元件(606)根据匹配的局部修复地址和匹配的修复高速缓存区域来提供对修复数据位置的访问或接入。否则,主存储器(604)根据存储器地址来提供对存储器位置的访问。公开了其它系统和方法。
Description
技术领域
【0001】本发明一般涉及存储器器件;并且,更具体地,涉及用于修复/替换存储器器件中的故障存储器位置的系统和方法。
背景技术
【0002】半导体存储器器件的存储容量持续增长,而存储器器件制造于其上的集成电路管芯却在持续减小。结果,存在于存储器器件中的存储器单元的数量和存储器器件的复杂度也持续上升。额外的存储器单元和复杂度需要额外的传感放大器、供电电路、寻址机构、解码器等。此外,存在于存储器器件中的元件和结构的尺寸也必须根据额外的存储容量而缩减。结果,与现有技术、更小存储容量的存储器器件的存储器单元相比,存储器器件的存储器单元可能对缺陷、残留物(residue),以及污染物更加敏感。这些缺陷和污染物可能引起存储器单元不起作用及不可用。
【0003】减轻缺陷和污染物和减少所造成的有缺陷的单元的一种方法是通过使用更紧密的半导体制造工艺控制和电路图布局设计或体系结构。然而,不断缩减的尺寸及在存储容量上的增加可能会抵消掉紧密工艺控制和电路图设计或体系结构改进所带来的好处。结果,极大数量的存储器器件被制造成包含了一个或更多个有缺陷的存储器单元。没有某个类型的校正机制,这些存储器器件可能不可用或在使用它们时引起错误。
【0004】一种校正机制是为存储器器件制造一些冗余行。除了存储器单元的原始行之外,形成这些数量的冗余行。然后,在测试期间,识别出故障存储器单元和相联系的行。随后,使用诸如熔丝的选择装置来使冗余行能够替换被识别的缺陷行。结果,到原始行中的存储器单元的寻址就被重新路由到替换的、存储器单元的冗余行。因此,缺陷存储器单元/行对于外部装置是不明显的。
【0005】另一种校正机制是,除了存储器单元的原始列之外,为存储器器件制造一些冗余列。然后,在测试期间,识别出缺陷或故障存储器单元/列。随后,通过使用诸如熔丝的选择装置来使用一个或更多个冗余列替换相联系的列。结果,到位于缺陷/故障列中的存储器单元的寻址就被重新路由到被指派的存储器单元的冗余列。外部装置不知道这些缺陷存储器单元/列。
【0006】上述校正机制(冗余行替换和冗余列替换)的一个问题是,大量非故障单元不必要地被替换。例如,在冗余行机制下,单个故障存储器单元要求包含该单个故障存储器单元的整行被替换。在存储器单元中的单个行可具有大量的存储器单元,例如512或1024个存储器单元。因此,一个故障存储器单元可造成该行中的其它单元(例如,511个或1023个)被替换。通过消耗管芯上可贵的空间来提供冗余行和/或列,这种低效性会减少存储器器件的存储容量。
发明内容
【0007】本发明有助于存储器器件的按比例缩小(scaling)及其操作。使用相对高效的修复高速缓存系统而不是完全的行或列替换,来校正或修复被识别的故障存储器单元。可能增加的效率会允许使用比传统机制更少的修复存储器单元,从而节省了管芯面积。
【0008】修复高速缓存系统存储了一列修复高速缓存区域和多列与修复高速缓存区域相联系的局部修复位置地址。此外,修复高速缓存系统保存了修复数据位置,其可被用于修复或替换存在于主存储器中的故障存储器单元。在操作期间,匹配的修复高速缓存区域和匹配的局部修复位置地址可访问修复数据位置。公开了其它系统和方法。
【0009】通过下文对示例实施例的详细描述,本发明的优点和特征将变得明显。
附图说明
【0010】本发明的示例实施例将参考附图加以描述,其中:
【0011】图1A是示意图,其图解说明了可能由化学机械平坦化引起的随机的孤立缺陷。
【0012】图1B是示意性截面图,其图解说明了可能由存储器器件制造期间的孔和接触空隙(contact void)引起的随机的孤立缺陷。
【0013】图1C示意性地描述了在实例半导体器件中的鼓泡(blister)的形成。
【0014】图2A图解说明了其中具有随机缺陷的非易失性存储器的存储器阵列。
【0015】图2B显示了非易失性存储器单元。
【0016】图3A图解说明了修复行校正机制。
【0017】图3B图解说明了修复列校正机制。
【0018】图3C图解说明了块修复校正机制。
【0019】图4图解说明了根据本发明原理的修复高速缓存的操作。
【0020】图5图解说明了存储器阵列的一部分,其被配置用于根据本发明原理的组相联的修复高速缓存(set associative repair cache)。
【0021】图6是方框图,其图解说明了根据本发明原理的修复高速缓存系统。
【0022】图7是方框图,其图解说明了根据本发明原理的相联的修复高速缓存系统。
【0023】图8图解说明了根据本发明原理的实例修复寄存器簇。
【0024】图9描述了修复数据位置,其用于根据本发明原理的第一修复高速缓存区域和第二修复高速缓存区域。
【0025】图10是流程图,其图解说明了根据本发明原理的操作组相联的修复高速缓存的方法。
【0026】图11是流程图,其图解说明了根据本发明原理的配置修复高速缓存系统的方法。
具体实施方式
【0027】本发明通过公开被用来修复或替换被识别的故障存储器单元的修复高速缓存,有助于存储器器件的按比例缩小及其操作。相对于传统的行或列替换校正机制,该修复高速缓存可获得提高的效率。该提高的效率可减少使用的修复单元或位置的数量,从而较少管芯面积消耗。
【0028】存储器的冗余行、存储器的冗余列,以及存储器的冗余块通常被用来从故障/缺陷存储器单元中恢复。在测试期间识别分别包含一个或更多个故障存储器单元的故障列和/或行。然后,该故障列和/或行由同样数量的冗余行和/或列来“校正”或替换。如果,例如,存储器单元的整个行出现故障,以冗余行对这些行的替换就是相对有效的。然而如果仅仅在一行中的一个单独的存储器单元故障,冗余行对该整个行的替换就是相对低效率的。
【0029】一些制造引起的大面积缺陷可影响到行、列或块的大部分。对于这样的大面积缺陷,行、列和/或块替换机制可能是相对高效和实用的。然而,其它制造缺陷包括影响孤立的少量存储器单元(例如,一个)的随机、孤立缺陷。对于这些随机的孤立缺陷,行、列和/或块替换机制就是相对低效率的。
【0030】图1A显示了可能由化学机械平坦化(CMP)引起的随机的孤立缺陷。在典型的CMP工艺中,精确抛光机使用优质陶瓷浆料(ceramic slurry)使半导体晶片表面平整(平坦),从而例如确保后续微平板印刷集成电路制造步骤的良好分辨率。形成于半导体器件上的一些层可能需要平整、抛光层操作,以提升均匀性并允许在其上形成额外的层。所图解说明的CMP工艺使用了旋转头102,其和以相反方向旋转的晶片形成接触。浆料横穿流过反向旋转的头和晶片之间的晶片表面。浆料包括化学剂和颗粒,其促进了晶片的平坦化。然而,浆料或CMP头可能不希望地包含有残留物104,残留物104引起了对晶片及形成其上的存储器器件的孤立的随机损害。残留物104可例如磨损性地接触金属层,导致刮损或丢失金属,引起不希望的开路或增加阻抗。随机损害可能导致随机的孤立缺陷,并因而导致随机孤立的故障存储器单元。
【0031】图1B显示了可能在存储器器件制造期间由孔和接触空隙引起的随机的孤立缺陷。在存储器器件制造期间,通常执行孔形成和金属化(或镀金属)以向电容器和其它存在于存储器器件内的结构提供电连接。然而,当孔或塞子没有完全填充或它们被不正确地蚀刻,从而不能正常地连接下面的结构时,它们可能是有缺陷的。作为实例,图1B显示了电容器106、孔108以及金属互连层110。在该实例中,孔108没有被适当地填充,并因此存在一空隙112,打断或阻止了从电容器106到孔108(由此到金属互连层110)的连接。空隙112可通过阻止接入到电容器106而引起单独的存储器单元的故障,但一般不会影响相邻的存储器单元。结果,空隙112产生了随机的孤立缺陷。
【0032】图1C显示了在存储器器件制造期间由蚀刻或CMP残留物引起的随机的孤立缺陷。在存储器器件制造期间通常会执行蚀刻工序,特别是与电容器形成和金属化有关时。来自蚀刻工艺(诸如等离子体蚀刻)的蚀刻残留物可在完成蚀刻工艺后保留下来。此外,来自平坦化工艺的残留物也可能在完成后保留下来。随后形成的层覆盖在该残留物上,从而捕捉到该残留物。结果,所形成的层变得畸形或变形。诸如CMP的平坦化工艺可能通过使凸出的顶部改变方向(称之为鼓泡)而损害到变形的层。
【0033】图1C(见下部视图)描述了在一个实例半导体器件中的鼓泡的形成。执行蚀刻工艺,在该器件上留下了不希望的蚀刻残留物114。在本实例中,由于残留物114的存在,区域氧化物层(FOX)116形成并变形。金属层沉积和平坦化工序120然后被执行,其导致鼓泡(blister)118的形成,该鼓泡分开了区域氧化物层116。鼓泡118可能引起缩短和/或其它问题,并可能导致故障存储器单元。诸如鼓泡118的鼓泡是在蚀刻后存留下不希望的蚀刻残留物的结果。该残留物通常是随机分布的。结果,所形成的鼓泡以及因此受到影响的存储器单元也是随机分布的。
【0034】图2A显示了其中具有随机缺陷的非易失性存储器的示例存储器阵列200。存储器阵列200可形成为近来的非易失性存储器类型,诸如铁电存储器(FeRAM)、磁阻式随机存取存储器(MRAM)或奥弗辛斯基效应一致性存储器(OUM)。这些存储器包括用于存储单元的新层,其存在于衬底和上部金属层之间,并因此具有很高的、被CMP或蚀刻工艺残留物损害而导致随机孤立的位故障的可能性。较新的非易失性存储器包含电极和特殊膜或层,用于电场、磁场和简单阻抗。这些电极层或特殊膜或层的随机缺陷是弱位或故障位的潜在来源,其很可能是孤立的随机缺陷,通过替换整个行、列或块不能高效解决这些缺陷。这些缺陷可能由CMP工艺、蚀刻并留下残留物、等离子体蚀刻并留下残留物、形成氧化物层并留下残留物、形成其它层并留下残留物等引起,并可将开路引入电极或特殊层。
【0035】FeRAM存储器单元使用了铁电电容器,其具备非易失性存储器单元所需的两个特征:即具有对应于数字存储器中的两个二进制级的两个稳定状态,并在没有供电的情况下保持它们的状态。
【0036】MRAM是一种使用磁荷代替DRAM(动态随机存取存储器)使用的电荷来存储数据位的方法。如果某种金属在置于磁场中时显示出微小的电阻抗变化,则定义其为磁阻的。通过结合静态RAM的高速度和DRAM的高密度,建议者认为通过存储更大量的数据,使其能够被更快地存取,同时又比现有电子存储器消耗更少的电池功率,MRAM能够被用来极大提升电子产品。
【0037】OUM使用了薄膜材料来经济地存储信息,并具有卓越的固态存储性能。该薄膜材料是相位变化的硫族化物合金,其类似于用来在可买到的可重复写压缩盘(CD-RW)和随机存取数字化视频盘(DVD-RAM)光盘上存储信息的膜层。
【0038】光学存储磁盘使用激光、通过使薄膜从非晶体态(无序的原子结构)到结晶态(规则、高重复性和有序的原子结构)来回转换,以写入小光斑。多个1和多个0的数字数据被作为非晶体态(高阻抗和不反射的)或结晶态(低阻抗和反射的)结构来存储。OUM器件以类似方式存储数据,但是使用由小晶体管控制的电能来将材料电转换到结晶态或转换到非晶体态(从而是1或0)。比起其光学对应物,该电子固态存储器以小得多的面积存储数据,且读写均具有更高的速度。
【0039】OUM存储器技术的工作速度接近于DRAM,并且比闪写或快写(Flash write)快许多个量级。不同于传统的闪存存储器,OUM存储器对于存储器寻址是完全随机可访问的。任何给定的位可被唯一地寻址,并然后由客户写入或读取。而且,在100,000个写循环后,闪存存储器“用坏”(故障),而OUM存储器状态可被写入超过10万亿次,使得这种存储器对于程序存储(闪存)及通用目的交互式(DRAM)数据存储存储器都是有用的。
【0040】图2A的存储器阵列200图解说明为具有两个有缺陷的存储器单元202和204。存在于存储器单元中的特殊膜的缺陷导致单元202和204不正常地工作,并因此是缺陷的或故障的。
【0041】图2B显示了非易失性存储器单元210。存储器单元210具有更新近的设计,诸如FeRAM、OUM和MRAM。存储器单元210包括下电极212、特殊膜214、上电极216和外部孔218。特殊膜214具有依赖于存储器类型(例如,铁电的、磁阻的、相变能力)的性质,并且对于随机缺陷敏感。如果损坏,特殊膜214仅仅影响存储器单元210,而不会对其它或环绕的存储器单元造成负面影响。类似地,对下电极212和上电极的损坏也被限制到存储器单元210。
【0042】上面的附图和描述说明了某些类型的随机缺陷的实例,其可发生在半导体器件的制造中,并导致随机、孤立的存储器单元或位故障。一些其它类型的随机缺陷包括氧化物缺陷、鼓泡、缺少金属/传导材料、CMP刮损以及CMP残留物。
【0043】图3A图解说明了修复行校正机制。存储器阵列300被显示为包含多行存储器单元/位。测试在阵列300内识别出第一和第二故障存储器单元302和304。使用冗余修复行306来替换包含故障存储器单元302和304的行。在存储器器件中的典型行包括1024个存储器单元。因此,单独一个缺陷存储器单元需要替换1024个存储器单元。这种类型的替换相对低效,这是因为在被替换的行中的其它单元不必是有缺陷的。
【0044】图3B图解说明了修复列校正机制。此处,存储器阵列310包含多列存储器单元/位。测试已经识别出在阵列310内的第一和第二故障存储器单元312和314。在这种校正机制下,冗余修复列316替换了包含第一和第二故障存储器单元312和314的两列。典型的列为大约512个存储器单元高。因此,在这个实例中,单独一个故障存储器单元的替换需要512个存储器单元的替换(其中的511个是无缺陷的)。再一次地,这种校正机制对于孤立的随机缺陷相对低效,这是因为许多正确工作的单元被替换。
【0045】图3C图解说明了块修复校正机制。存储器阵列320包含多块存储器单元。各个块由固定数目的行和列构成。为了校正有缺陷的存储器单元,包含缺陷/故障的存储器单元的整个块被替换。测试识别出第一和第二故障存储器单元302和304。为了校正识别出的故障存储器单元302和304,使用了存储器单元326的两个冗余块。又一次地,这种校正机制是相对低效的,这是因为大量正常工作的存储器单元不需要被替换。
【0046】图4图解说明了根据本发明的示例实现的修复高速缓存的操作。修复高速缓存是可操作以相对高效的方式修复/校正故障存储器单元,包括那些由随机的孤立缺陷所造成的故障存储器单元。图4显示了包含多个行和列的存储器阵列400。由于在制造期间招致的随机的孤立缺陷(诸如上文所描述的),出现了许多故障存储器单元402。通常,执行包括读取和写入到存储器阵列400内的单元的测试,其中不能正常存储和保持正确数值的单元被认为是有故障的。本发明的修复高速缓存系统是可操作来高效地修复/校正故障存储器单元402。
【0047】各个故障存储器位置402由修复数据位置406基于一对一的方式来替换,修复数据位置406也被称为修复源和/或修复位置。修复数据位置可存储可变数量的位,诸如1位、8位、16位、32位等。注意到修复数据位置可以是单个存储器单元。故障存储器位置可同样的分别包含可变数量的位或单个存储器单元。进一步注意到存储器单元可以是单位存储器单元或多位存储器单元(例如,2个或更多个位)。对故障存储器单元402的寻址通过地址高速缓存404被重新定向到替换数据高速缓存,地址高速缓存404存储了到替换数据高速缓存406的指针。结果,仅仅使用单个存储器单元或较少数量的存储器单元就可校正缺陷存储器单元,并因此通常比用于随机的孤立缺陷的行替换、列替换和/或块替换机制更高效。
【0048】本发明的修复高速缓存不同于典型、传统的存储器高速缓存。本发明的修复高速缓存保存一列仅被识别为故障的存储器地址,并包括除主存储器或阵列之外的分离的修复资源。相反地,传统存储器高速缓存仅保存一列高速缓存的存储器地址,并且不为高速缓存的地址保存分离的资源。此外,传统的存储器高速缓存存储了来自主存储器的数据,然而,本发明的修复高速缓存替换来自主存储器的数据。
【0049】图5显示了存储器阵列500的一部分,其被配置用于根据本发明一个方面的组相联的修复高速缓存。给出存储器阵列500作为示例,然而本发明也考虑了具有替换大小或配置的其他存储器阵列。存储器阵列500具有多个用来存储、保持和提供信息内容的存储器位置。存储器阵列500可能是易失性或非易失性存储器,并且可以是诸如FeRAM、OUM及MRAM的适当存储器类型。存储器位置典型地存储了一个字(例如,16位、32位、54位等)的信息内容,其是通过存储器地址501可寻址的。
【0050】在某个点,存储器位置被测试以识别故障存储器单元位置504。可使用许多适当的机制。一个实例是向存储器单元写入选定的数据样式,再从存储器单元读取数据样式,以及然后将读取的样式和写入的样式加以比较,以识别故障存储器单元。另一个实例是重复向存储器单元写入不同值的循环,然后从存储器单元读回所存储的值,并对它们加以比较。识别故障存储器位置的其它适当机制可被使用。
【0051】阵列500的存储器位置被组织或配置成存储器区域502中,其与存储器位置的块或组相联系。图5以块来描述存储器区域502,然而它们也可以被组织成包括例如行和列的其它配置。修复高速缓存区域510是被高速缓存的且被分配为修复位置的存储器区域502。典型地,仅仅某些存储器区域502具有被识别的故障存储器位置。因此,仅仅存储器区域的子集通常被作为修复高速缓存区域510来指派。
【0052】使用存储器地址的一部分(被称为修复区域地址503)来识别与故障存储器位置相联系的存储器区域。因此,如果特定的存储器位置出现在修复高速缓存区域中,修复区域地址503也识别修复高速缓存区域。修复高速缓存区域503分别包括一个或更多个局部修复寄存器或修复位置506,其可被用来修复或校正在各个修复区域内的被识别的故障存储器位置504。使用局部修复地址507(其也作为存储器位置的存储器地址501的一部分)来访问修复高速缓存区域内的局部修复位置506。
【0053】在针对存储器阵列500的读取/写入操作期间,对被识别的故障存储器位置的请求根据修复区域地址503而被路由到特定的修复高速缓存区域和根据局部修复地址507而被路由到特定的修复区域内的特定局部修复位置或寄存器。
【0054】图6图解说明了根据本发明一个方面的修复高速缓存系统600。系统600是可操作的,以通过具有位于修复元件中的冗余存储器单元来校正故障存储器单元/位置。对于读取/写入操作,冗余存储器单元/位置替代主存储器之内的故障存储器单元而被访问。通过使用修复位置,可解决位于主存储器之内的故障存储器单元,同时减少这样做所需的冗余存储器单元的数目。
【0055】修复高速缓存系统600包括修复高速缓存区域路由器602、局部修复位置路由器603、主存储器604、修复元件606以及数据总线608。系统600通过分析匹配修复高速缓存区域的请求并接着通过局部修复位置,而将存储器操作路由到主存储器604或修复元件606。
【0056】修复高速缓存区域路由器602接收用于读取/写入操作的存储器地址,并根据存储器地址的修复区域部分而将请求路由到主存储器604或局部修复位置路由器603。修复高速缓存区域路由器602可包括表、数据结构、指针、比较器和其它有助于确定请求将被路由到哪个元件的元件。局部修复位置路由器603接收来自修复高速缓存区域路由器602的匹配区域信息,并根据存储器地址的局部区域部分而将请求路由到主存储器604或修复元件606。局部修复位置路由器603也可包含表、数据结构、指针、比较器和其它有助于确定请求将被路由到哪个元件的元件。
【0057】主存储器604包括易失性或非易失性存储器位置,它们中的每一个都可包含一个或更多个存储器单元(例如,存储器的一个字)。可通过合适的测试机制(如下文所述)将主存储器604的存储器位置识别为故障或有效。应当意识到:可使用合适的测试机制,但仍然错误地识别有效的存储器位置。
【0058】修复元件606也可包含易失性或非易失性存储器位置,它们中的每一个都可包含一个或更多个存储器单元(例如,32位)。主存储器604和修复元件606两者都可由合适的存储器类型构成,包括但不限于:铁电存储器、磁阻式随机存取存储器、奥弗辛斯基效应一致性存储器、动态随机存取存储器等。
【0059】在执行可操作的读取和/或写入操作之前,先测试和/或扫描主存储器604以识别在主存储器604内的零个或更多个故障存储器位置。故障存储器位置包括一个或多个存储器单元,其中的至少一个存储器单元被确定或识别为有故障。可使用许多合适的机制来识别故障存储器单元,并因此识别故障存储器位置。合适机制的一个实例是向存储器单元写入选定的数据样式,再从该存储器单元读取数据样式,然后将读取的样式和写入的样式加以比较,以识别故障存储器单元。另一个合适机制的实例是重复执行这样的循环:向存储器单元写入第一值,然后从存储器单元读回该值,期待被读回的是第一值;以及然后向存储器单元写入第二值,然后从存储器单元读回该值,期待被读回的是第二值。也可使用其它用于识别故障存储器位置的合适机制。
【0060】主存储器604的存储器位置被布置或配置成存储器区域,并且其中通常具有固定数目的存储器位置。在识别出故障存储器位置后,包含故障存储器位置的存储器区域被指定为修复高速缓存区域,并且故障存储器位置被指派修复数据位置,而修复数据位置通过它们存储器地址的局部地址部分在修复高速缓存区域之内被引用。用于修复数据位置的修复高速缓存区域替代了所识别的故障存储器位置,并根据被识别的故障存储器位置的存储器地址的修复区域部分而被引用。然后,在读取/写入存储器操作期间,可随后在器件工作期间使用修复数据位置来代替故障存储器位置。
【0061】对于读取/写入操作,修复高速缓存区域路由器602接收存储器地址并根据该存储器地址的修复区域部分来确定该存储器地址是否在有效的修复高速缓存区域内。如果识别出匹配的修复高速缓存区域,就将匹配的区域传递给局部修复位置路由器603,其根据该存储器地址的局部地址部分来确定该存储器地址是否具有有效的修复数据位置。如果局部修复位置路由器603识别出匹配的修复位置地址,匹配的修复高速缓存区域和局部地址就被传递给修复元件606。根据修复高速缓存区域或修复地址(存储器地址的一部分)以及局部地址(存储器地址的另一部分),在修复元件606中选择匹配的修复位置或寄存器。然后,选定的修复位置被连接到数据总线608用于读取/写入访问,其代替位于主存储器之内的故障存储器位置。
【0062】如果没有识别出匹配的修复高速缓存区域和/或匹配的修复位置,存储器地址就被提供给主存储器604。然后,存储器地址引用的主存储器604的存储器位置被连接到数据总线608用于读取/写入访问。
【0063】图7是方框图,其图解说明了根据本发明一个方面的相联的修复高速缓存系统700。系统700可被操作以通过具有位于修复数据位置中的冗余存储器单元来校正故障存储器单元,所述位于修复数据位置中的冗余存储器单元代替故障存储器单元,可被访问用于读取/写入操作。通过使用区域内的修复区域和修复数据位置,和传统的行、列和/或块修复机制相比,用于寻找修复数据位置及其内容的存储需求可能减少。此外,减少的存储需求会较少使用用于修复或校正故障存储器单元的管芯面积。
【0064】系统700包括中央处理器单元702、修复区域寄存器簇708、修复区域比较器709、修复组710、局部地址比较器718、修复数据簇722、主存储器730以及数据总线726。
【0065】中央处理器单元702可操作以通过存储器地址来访问主存储器730的存储器位置,从而读取到被寻址的存储器位置和从被寻址的存储器位置写入。应当认识到的是,中央处理器单元702执行其它处理器相关的功能并可以是存在于电子器件中的多个处理器中的一个。中央处理器单元702以及系统700的一些或全部,可以是电子装置(例如但不限于个人计算机、个人数字助理、移动/蜂窝电话、膝上型计算机、笔记本计算机、数字摄像机等)的一部分。
【0066】主存储器730的存储器位置被布置和配置成固定大小的存储器区域。一般地,该存储器区域的子集被分配用于修复或替代识别的故障存储器位置的修复高速缓存位置。存储器区域的子集被称为修复高速缓存区域。作为示例,包含1024个具有256个存储器位置的存储器区域的主存储器可仅仅具有与48个存储器区域相关联的48个修复高速缓存区域。关于这种关系的进一步的描述将在下文中提供。主存储器730的存储器位置可通过存储器地址而被寻址。存储器区域和修复高速缓存区域两者都通过存储器地址的一部分(被称为修复区域地址704)来被指示或引用。与特定修复高速缓存区域有关联的修复数据位置723通过存储器地址的另一部分(被称为局部地址706)来被指示或引用。
【0067】修复区域寄存器簇708包括一列修复高速缓存区域。一般地,修复寄存器簇708由易失性或非易失性存储器构成,其将修复高速缓存区域地址作为条目存储。修复区域比较器709分别与各个修复高速缓存区域相关联,并且接收修复区域地址,再将接收的修复区域地址和来自修复寄存器簇708的该列修复高速缓存区域相比较,以识别匹配的修复高速缓存区域。此外,如果识别出匹配的区域,匹配的比较器就产生指示匹配的修复高速缓存区域的使能信号。
【0068】修复组710将M个局部修复位置地址或指针712(其也被称为标签(TAG))作为条目保存,并且每个修复高速缓存区域具有单独一个局部修复位置地址,其中M是系统700中的修复高速缓存区域的数目。现有修复组710的数目N与每个修复高速缓存区域的所选局部修复地址的数目有关。因此,如果每个区域有8个局部修复地址,N就等于8,并且有8个修复组。局部修复位置地址712包括一个地址,其是用于特定修复高速缓存区域内的修复数据位置的局部地址。局部修复位置地址712可选地也包含一修复使能指示器(未示出),其可以是指示局部修复位置地址是否是有效修复的单个位。在操作中,修复组710的每一个都根据用于修复区域704的使能信号708提供选择的局部修复位置地址。
【0069】修复组710接收来自正被识别的匹配修复高速缓存区域上的修复区域比较器709的使能信号。该使能信号为匹配修复高速缓存区域选择修复位置地址或指针。局部地址比较器718将所选的局部修复位置地址与局部地址706相比较,以识别匹配的局部修复位置地址。匹配的局部比较器在识别匹配的局部修复位置地址时,产生局部匹配或击中(HIT)信号716,其指示出匹配的局部修复位置地址。传感放大器711可选地存在和被用于将所选的局部修复位置地址提供给局部比较器718。
【0070】修复数据簇722包括多个修复寄存器簇724和多个数据簇解码器725。通常,每个修复高速缓存区域具有一个修复寄存器簇,而每个修复寄存器簇具有一个数据簇解码器。修复寄存器簇分别包含与一个特定修复高速缓存区域相关联的修复数据位置或寄存器723。
【0071】根据所选修复高速缓存区域,修复寄存器簇724通过数据簇解码器725而被选择,所选修复高速缓存区域根据由编码器714产生的使能信号识别。应该意识到,本发明的替代方面可根据其它机制来选择修复寄存器簇,其它机制是根据对应于修复高速缓存区域的修复区域地址来选择。根据局部匹配信号716从各个修复寄存器簇中选择修复数据位置723,局部匹配信号716使得每个修复寄存器簇704选择一个修复数据位置。应该意识到,本发明的替代方面可根据其它机制来选择修复寄存器簇,其根据局部地址706进行选择。
【0072】修复寄存器簇724可由非易失性或易失性存储器构成。当由易失性存储器构成时,修复数据位置723可保持在系统700的外部,然后当初始化或启动系统700时,其被加载或写入到指派的修复寄存器簇。
【0073】存在数据总线726,其允许信息内容/数据(包括存储器地址、写入数据、读出数据)在CPU 702和主存储器730之间传递。修复模式电路720通过数据总线开关728来控制对主存储器730的访问,其中数据总线开关728可使主存储器730连接到数据总线726以及从数据总线726断开。如果匹配的修复高速缓存区域和匹配的局部修复地址被发现,由主存储器730到数据总线726的访问被禁止。否则,使能由主存储器730到数据总线726的访问。
【0074】图7图解说明了特定位长度和区域的实例,从而有助于更好的理解本发明。应该意识到,本发明也考虑用于任意合适的位大小或位数(bit size)、存储器地址大小、修复区域数目等。此外,其它元件可能出现在系统中,例如传感放大器和解码器。解码器和传感放大器可由修复数据簇722和主存储器730共享。
【0075】图8是示意图,其图解说明了根据本发明一个方面的实例修复寄存器簇800。在这个实例中,修复寄存器簇800存在于具有1024个存储器区域的存储器阵列/器件中。这些区域的子集被高速缓存,这意味着它们都具有指派的、与故障存储器单元相关联的修复数据位置,并且它们被称为修复高速缓存区域。在这个实例中,在1024个存储器区域之外,48个存储器区域被布置或配置为修复高速缓存区域。存储器区域和修复高速缓存区域两者都根据用于存储器器件的存储器位置的存储器地址的所选部分来被识别。这些所选的部分被称为修复区域地址和修复高速缓存区域地址。
【0076】因此,修复高速缓存区域,也是修复区域地址,都对应于存储器器件的具体修复高速缓存区域和存储器区域。作为1024个可能的存储器区域的示例,在本示例中的存储器器件测试期间,48个区域可被选择作为用于修复/校正的修复高速缓存区域。如前所述,修复地址和局部地址源自各个存储器地址。结果,修复地址和局部地址的大小与存储器地址的大小有关。作为示例,对于具有18位长度的存储器地址,可选择8位的示例修复区域地址大小,并将其用于配置和/或布置存储器区域和修复高速缓存区域。此外,可选择10位的示例局部地址大小,并将其用于指派局部修复数据位置,以识别故障存储器位置。
【0077】在图8中修复寄存器簇800被描述为包含8个局部修复数据位置804,其可被用于修复/替换所识别的故障存储器位置。修复数据位置804具有存储大小802,其典型的是一个字(例如,16位、32位等),该字一般对应于用于存储器器件的存储器位置的存储大小。修复寄存器簇800通过修复地址部分与可识别的具体修复高速缓存区域相关联。各个局部修复数据位置804通过局部地址部分与可识别的存储器位置相关联。
【0078】修复区域800的组织和配置以示例方式给出,并且应该意识到的是本发明也考虑了其它配置。例如,可使用具有更多或更少数目修复数据位置的修复寄存器簇。
【0079】如上所述,本发明使得能够替换位或较少数目的位或单元,而不需要替换整个行或列。然而,在一些情况下替换整个行或列是有优势的。本发明也适于替换整行或列。为了这样做,多个区域可被链接,以形成完整的行或列修复。
【0080】图9是示意图,其图解说明了根据本发明一个方面的示例行修复。存储器阵列的单独一行包含512个位。在图9的实例中,给出了48个修复高速缓存区域,并且它们分别包括8个32位修复地址。结果,每个修复区域可替换256(连贯的)位。
【0081】图9根据本发明的一个方面描述了修复数据位置,其用于第一修复高速缓存区域902和第二修复高速缓存区域904。联合的区域902和904可被操作,以替换或校正512个位,其也是存储器阵列的行中的位数目。因此,第一修复区域902和第二修复区域904两者都可被使用以作为一个单独的替换行906来替换512位的故障或缺陷行。在本实例中,带有8个32位字修复的48个修复区域允许总共24个完整的行修复用于存储器阵列。应当认识到的是本发明包括其它的通用行长度,诸如1024个位,不同的修复区域数目、不同的修复地址或位置数目以及用于修复地址的不同的位大小数目。
【0082】考虑到上文描述的前述结构和功能特征,根据本发明不同方面的方法将参考上述附图而被更好地理解。然而,出于解释简单的目的,图10和11的方法被描述成连续执行,应当理解和认识到的是:本发明不由所描述的顺序来限定,这是因为根据本发明的一些方面可以不同的顺序发生,或与来自本文描述和描写的其它方面一起发生。此外,不是需要所有图解说明的特征来实现根据本发明一个方面的方法。
【0083】图10是流程图,其图解说明了操作根据本发明一个方面的组相联的修复高速缓存的方法1000。该方法将对于存储器器件/阵列的被识别的故障存储器位置的请求重新路由到修复元件(例如,修复数据簇)内的修复数据位置或寄存器。
【0084】方法1000开始于块1002,其中接收了访问具有存储器地址的存储器位置的请求。该请求包括到存储器地址的读取和/或写入访问。典型地,请求者对于通过存储器地址寻址的存储器器件中的存储器位置是否有故障是未知的。
【0085】在块1004获得存储器地址的修复区域地址。修复区域部分典型地包括特定数目的存储器地址连续位(例如,高位的10个位)。修复区域地址对应于并识别出存储器器件的存储器区域。
【0086】在块1006获得存储器地址的局部地址。局部地址部分也典型地包括特定数目的存储器地址连续位(例如,低位的10个位)。局部地址部分对应于并识别出存储器位置(相对于其所处在的存储器区域)。
【0087】在块1008,修复区域地址与一列修复高速缓存区域比较,以识别出匹配的修复高速缓存区域。修复高速缓存区域也通过一地址被识别,该地址等于修复高速缓存地址的大小(例如,10位)。该列修复高速缓存区域是与存储器器件的存储器区域的子集相关联的多个区域,该存储器器件的存储器区域具有一个或更多个与其相关联的故障位置。典型地,存在比存储器区域少的修复高速缓存区域。
【0088】现有的修复高速缓存区域的数目可基于多个因素而变化,并可在存储器器件的测试期间被确定。例如,较大数量的错误可能暗示在该列修复高速缓存区域内存在更多的区域。其它因素包括阵列密度、随机性等。
【0089】用于识别修复高速缓存区域和存储器区域的位数目也是依赖于实施方式的。使用越多的位来表示和识别修复高速缓存区域,则区域就越小。相反地,使用越少的位来表示和识别修复高速缓存区域,则修复高速缓存区域就越大。影响所使用的位数目的因素包括错误率、错误随机性、阵列密度、操作速度等。
【0090】如果匹配的修复高速缓存区域在块1010被识别,与该匹配的修复高速缓存区域相关联的一列局部修复高速缓存地址就在块1012被提供。否则,就在块1013根据存储器地址选择在主存储器之内的存储器位置,并提供到存储器位置的数据访问,并且方法1000结束。该列局部修复地址是一列指针,其修复被用于替换或校正器件的、被识别出的故障存储器单元/位的数据位置。继续,在块1014,存储器地址的局部地址部分与该列局部修复地址相比较,以识别出匹配的局部修复地址。
【0091】用于局部修复地址和局部地址的位数(例如,10个位)也与实施方式有关。使用越多的位来表示和识别修复高速缓存地址,则每个修复高速缓存区域就有越多的数据位置。相反地,使用越少的位来表示和识别局部修复地址,会导致每个修复高速缓存区域有越少的数据位置。影响所使用的位数目的因素包括错误率、错误随机性、阵列密度、操作速度等。
【0092】如果匹配的修复地址在1016被识别,则在块1018根据匹配的修复区域和匹配的局部修复地址来提供到数据位置的数据访问。数据位置储存的位数依赖于实施方式,诸如,例如10个位、16个位、32个位、1个位等。否则,在块1020根据存储器地址选择主存储器内的存储器位置,并且提供到存储器位置的数据访问,并且方法1000结束。
【0093】图11是流程图,其图解说明了根据本发明一方面配置修复高速缓存系统的方法1100。方法1100可操作来测试和识别位于存储器阵列内的故障存储器位或单元或位置,并配置修复高速缓存系统,以使得修复数据位置被用来代替所识别出的故障存储器单元。
【0094】方法1100开始于块1102,其中提供了包含多个存储器单元和位置的存储器阵列。存储器单元可能是单个位的存储器单元和/或多个位的存储器单元。
【0095】在块1104,所述阵列的存储器单元被测试,从而识别故障存储器位置。该故障存储器位置包含并存储了选定数目的位,诸如,例如1个位、8个位、16个位、32个位、64个位等,其中至少一个用于存储器位置的存储器单元是有故障的。
【0096】在块1106,器件的存储器位置被布置成存储器区域。存储器区域具有固定大小并且可根据某些因素调整大小和布置,所述因素诸如但不限于所识别的故障存储器位置的位置、错误率、器件尺寸等。
【0097】在块1108,多个修复高速缓存区域和多个修复数据区域根据修复因素被选定,修复因素诸如为识别的故障存储器位置。其它可考虑的因素包括:所使用的位数目、错误率、错误随机性、阵列密度、操作速度等。在本发明的替代方面中,修复高速缓存区域的数目、存储器位置和修复数据位置被预先确定。修复高速缓存区域的数目少于存储器区域的数目。
【0098】修复高速缓存区域在块1110被选择性地指派给器件的存储器区域,该区域包括所识别的故障存储器位置。结果,所识别的故障存储器位置被指派给具体的修复高速缓存区域。应该注意的是修复高速缓存区域作为相关联的存储器区域与相同的存储器位置相关联。修复高速缓存区域可用存储器区域内的、存储器位置的存储器地址的修复地址部分(例如,高位的10位)被识别。
【0099】方法1100继续,在块1112,被识别的故障存储器位置被指派了局部修复高速缓存地址和相关联的修复数据位置。局部修复高速缓存地址可以仅仅是被指派到的、所识别的故障存储器位置的局部地址部分(例如,低位的8位)。
【0100】本发明涉及的技术领域的技术人员将意识到可在所描述的示例实施例上进行改进、添加和替换,而不超出本发明的范围。
Claims (9)
1.一种修复高速缓存系统,其包括:
修复区域寄存器,其保存一列修复高速缓存区域;
修复区域比较器,其连接到所述修复区域寄存器,并接收存储器地址的修复区域地址,并将所述修复区域地址与该列修复高速缓存区域比较,以识别匹配的修复高速缓存区域;
修复组,其保存局部修复位置地址并提供根据所述匹配的修复高速缓存区域选定的局部修复位置地址;
局部比较器,其连接到所述修复组,并将所提供的局部修复位置地址与所述存储器的局部地址相比较,以识别匹配的局部修复位置地址;以及
修复数据簇,其保存修复数据位置,并根据所述匹配的修复高速缓存区域和所述匹配的局部修复位置地址,提供对所述修复数据位置的修复数据位置的读取/写入访问。
2.根据权利要求1所述的系统,其进一步包括:
主存储器;
中央处理器单元;
连接到所述中央处理器单元的数据总线;
修复模式电路,在所述修复区域比较器不能识别所述匹配的修复高速缓存区域,以及在所述局部比较器不能识别所述匹配的修复位置地址时,其可控地将所述中央处理器单元连接到所述数据总线。
3.根据权利要求1所述的系统,其中一旦所述修复区域比较器识别出所述匹配的修复高速缓存区域,就产生识别所述匹配的修复高速缓存区域的使能信号。
4.一种修复高速缓存系统,其包括:
修复高速缓存区域路由器,其接收对访问具有存储器地址的存储器位置的请求,所述修复高速缓存区域路由器保存一列修复高速缓存区域,并在不能识别匹配的修复高速缓存区域时将所述请求路由到存储器部件,并在识别出匹配的修复高速缓存区域时根据所述存储器地址的修复地址部分将所述请求路由到局部修复位置路由器;
所述局部修复位置路由器,其保存一列局部修复位置地址,并在不能识别匹配的修复位置地址时可选择地将所述请求路由到所述主存储器,或在识别出匹配的局部修复位置地址时根据所述存储器地址的局部地址部分,可选择地将所述请求路由到修复元件;
所述主存储器,其响应于所述请求,提供对通过所述存储器地址寻址的存储器位置的访问;以及
所述修复元件,其提供对通过所述匹配的修复高速缓存区域和所述匹配的局部修复位置地址寻址的修复数据位置的访问。
5.根据权利要求4所述的系统,其中所述修复高速缓存区域路由器进一步包括修复区域比较器,其将该列修复高速缓存区域与所述修复地址相比较,以识别所述匹配的修复高速缓存区域。
6.根据权利要求4或5所述的系统,其中所述局部修复位置路由器进一步包括局部比较器,其将根据所述匹配的修复高速缓存区域选定的该列局部修复位置地址的子集与所述局部地址相比较,以识别所述匹配的局部修复位置地址。
7.一种操作修复高速缓存的方法,其包括:
接收访问存储器地址的请求;
将所述存储器地址的修复区域部分与一列修复高速缓存区域比较,以识别匹配的修复高速缓存区域;
提供与所述匹配的修复高速缓存区域相关联的一列局部修复位置地址;
将所述存储器地址的局部地址部分与所述一列局部修复位置地址相比较,以识别匹配的局部地址;以及
当识别出所述匹配的修复高速缓存区域和所述匹配的局部地址时,根据所述匹配的修复高速缓存区域和所述匹配的局部地址,提供对修复数据位置的访问。
8.根据权利要求7所述的方法,其进一步包括在所述匹配的修复高速缓存区域没有被识别时根据所述存储器地址,提供对主存储器内的存储器位置的读取/写入访问。
9.一种配置组相联的修复高速缓存系统的方法,其包括:
提供包含一个或更多个存储器单元的存储器阵列;
测试所述阵列的存储器单元,以识别故障存储器单元和故障存储器位置;
将所述阵列的存储器位置布置成存储器区域;
根据修复因素来选择多个修复高速缓存区域和修复数据位置;
选择性地将修复高速缓存区域指派给存储器区域,所述存储器区域具有一个或更多个被识别的故障存储器位置;
选择性地将根据所指派的修复高速缓存区域布置的修复数据位置指派给所识别的故障存储器位置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US61464304P | 2004-09-30 | 2004-09-30 | |
US60/614,643 | 2004-09-30 | ||
US11/231,001 | 2005-09-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101069162A true CN101069162A (zh) | 2007-11-07 |
Family
ID=38880949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200580040939 Pending CN101069162A (zh) | 2004-09-30 | 2005-09-30 | 组相联的修复高速缓存系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101069162A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI497517B (zh) * | 2012-11-02 | 2015-08-21 | Elite Semiconductor Esmt | 用於記憶體電路中之修復電路及其修復方法與記憶體電路 |
CN105765538A (zh) * | 2013-11-25 | 2016-07-13 | 高通股份有限公司 | 位恢复系统 |
CN109753374A (zh) * | 2017-11-01 | 2019-05-14 | 塔普思科技公司 | 内存位级的修复方法 |
CN110739024A (zh) * | 2018-07-18 | 2020-01-31 | 爱思开海力士有限公司 | 半导体器件 |
-
2005
- 2005-09-30 CN CN 200580040939 patent/CN101069162A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI497517B (zh) * | 2012-11-02 | 2015-08-21 | Elite Semiconductor Esmt | 用於記憶體電路中之修復電路及其修復方法與記憶體電路 |
CN105765538A (zh) * | 2013-11-25 | 2016-07-13 | 高通股份有限公司 | 位恢复系统 |
CN109753374A (zh) * | 2017-11-01 | 2019-05-14 | 塔普思科技公司 | 内存位级的修复方法 |
CN109753374B (zh) * | 2017-11-01 | 2022-05-03 | 珠海兴芯存储科技有限公司 | 内存位级的修复方法 |
CN110739024A (zh) * | 2018-07-18 | 2020-01-31 | 爱思开海力士有限公司 | 半导体器件 |
CN110739024B (zh) * | 2018-07-18 | 2023-08-25 | 爱思开海力士有限公司 | 半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060080572A1 (en) | Set associative repair cache systems and methods | |
US20060077734A1 (en) | Direct mapped repair cache systems and methods | |
US8031544B2 (en) | Semiconductor memory device with three-dimensional array and repair method thereof | |
US7936622B2 (en) | Defective bit scheme for multi-layer integrated memory device | |
TWI662550B (zh) | 用於非揮發性儲存器之低測試記憶體堆疊 | |
US7796451B2 (en) | Integrated circuits and methods to compensate for defective memory in multiple layers of memory | |
US5822256A (en) | Method and circuitry for usage of partially functional nonvolatile memory | |
JP5588816B2 (ja) | 半導体記憶装置 | |
CN1379878A (zh) | 同时操作闪存的冗余双库架构 | |
CN1379407A (zh) | 具有有效和可靠的冗余处理的半导体存储器件 | |
CN101641747B (zh) | 半导体存储器装置 | |
CN1832032A (zh) | 半导体存储器 | |
CN1832047A (zh) | 有多余备份功能的电保险丝储存格及其多余备份的方法 | |
US20120008390A1 (en) | Semiconductor memory device and method of operating the same | |
US5703817A (en) | Semiconductor memory device | |
KR20030014572A (ko) | 고체 반도체 장치 | |
US7630258B2 (en) | Decoder based set associative repair cache systems and methods | |
CN101069162A (zh) | 组相联的修复高速缓存系统和方法 | |
TWI834542B (zh) | 快閃記憶體控制器、快閃記憶體及快閃記憶體系統 | |
CN1677573A (zh) | 半导体存储器及其制造方法 | |
CN101042934A (zh) | 存储器件和操作这种存储器件的方法 | |
CN1459797A (zh) | 可转换为双存储单元结构的半导体存储器 | |
CN1669090A (zh) | 半导体存储器件及其初始化方法 | |
CN114496024A (zh) | 随机存取存储器件及其制造方法 | |
CN1725371A (zh) | 半导体存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |