CN1669090A - 半导体存储器件及其初始化方法 - Google Patents

Abstract

一种半导体存储器件包括含有非易失性存储单元的存储单元块(11)至(14)。存储单元块(11)至(14)包括用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区(11b)至(14b)，和用于存储对应于相应的芯片数据存储区，并且显示存储的芯片数据的有效性的通过标记的通过标记存储区(11c)至(14c)。芯片数据存储区存储相同的芯片数据。

Description

半导体存储器件及其初始化方法

技术领域

本发明涉及半导体存储器件及其初始化方法。更具体地讲，本发明涉及具有包括由铁电材料制造的电容膜的电容器的非易失性半导体存储器件，及其初始化方法。

背景技术

近来，即使在断电时也不会失去记录的数据的非易失性存储器，例如，允许一次擦除整个块的电可擦除可编程只读存储器(Flash EEPROM)和铁电随机存取存储器(FeRAM)，已经被应用到越来越多的半导体存储器件。

在非易失性存储器和使用非易失性存储器的系统中，为了系统优化的目的，非易失性存储器的一个扇区存储它的操作模式以及系统的操作模式。如果配置存储扇区执行冗余替换，那么如果系统使用的存储扇区中出现缺陷，则利用保存在存储扇区中的冗余替换的地址来修复这些缺陷。

通常，为了优化存储扇区的操作模式和系统的操作模式或执行冗余替换，预先将包含操作模式和冗余替换的地址的芯片数据存储在非易失性存储扇区的一个区中，并且在通电之后通过从该区读出芯片数据来初始化非易失性存储扇区，从而，例如，初始化非易失性存储扇区和系统的操作模式，并设定冗余替换。

以下，参考附图说明一种具有非易失性存储器的已知的半导体存储器件。

图7示出了一种已知的半导体存储器件的电路配置。

如图7所示，该已知的半导体存储器件包括第一存储单元块101，第二存储单元块102，第三存储单元块103，第四存储单元块104，这些存储单元块是用于存储排列成列和行的用户数据(通常的存储单元)，并且每个都是由多个非易失性存储单元构成的区。

第一存储单元块101设置有用于存储包括，例如，存储单元块的操作模式和冗余替换的地址的芯片数据的芯片数据存储区101b，和正常的存储单元101a。

存储单元块101至104连接到存储器控制电路110，存储器控制电路110接收来自用于对从微计算机120发出的外部命令解码的命令解码器111的内部控制信号。存储器控制电路110连接到用于临时存储操作模式和冗余替换的地址的系统寄存器112。

在如此配置的半导体存储器件的初始化中，在通电之后，微计算机120经过存储器控制电路110从芯片数据存储区101b读出芯片数据，并且将芯片数据写到系统寄存器112中，从而，例如，设定器件的操作模式和执行冗余替换。在这种情况下，为了正常地初始化该器件，芯片数据存储区101b需要通过存储器测试。如果即使在芯片数据数据存储区101b中的一个地址上发现错误，那么认为整个半导体芯片是有缺陷的。

如上所述，已知的半导体存储器件存在的第一个问题是，在芯片数据存储区101b中的一个地址上发生错误，使得整个半导体芯片被认为是有缺陷的，即使存储单元块101至104都没有缺陷。

此外，已知的半导体存储器件存在的第二个问题是，没有采取任何措施处理由于通电之后器件立即被初始化造成的不稳定性，而因此需要比正常操作更为可靠的操作的电源电压。

此外，在初始化过程中，外部命令的输入可能造成系统操作模式的设置和冗余替换的地址信息丢失。这在执行破坏性读出的诸如ReRAM之类的存储器中更为严重(第三问题)。

发明内容

因此，本发明的第一个目的是要改善存储在包括非易失性半导体存储单元的半导体存储器件中的芯片数据的可靠性。本发明的第二个目的是要改善器件初始化的可靠性。

为了达到第一个目的，第一发明的半导体存储器件包括：至少一个包括非易失性存储单元的存储单元块。该至少一个存储单元块包括多个用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区，和多个用于存储通过标记(pass-flag)的通过标记存储区。通过标记存储区对应于相应的芯片数据存储区，并且指示存储的芯片数据的有效性。芯片数据存储区用于存储同样的芯片数据。

在第一发明的半导体存储器件中，所有芯片数据存储区包括相同的芯片数据。因此，如果提供了数量为n(这里n是至少为2的整数)的芯片数据存储区，那么仅仅一个有效的通过标记就足以读取正常芯片数据，从而使本发明的器件的可靠性比已知的半导体存储器件的可靠性高n倍。

在第一发明的半导体存储器件中，至少一个存储单元块优选包括多个存储单元块，并且芯片数据存储区优选设置在相应的存储单元块中。

例如，如果所有芯片存储区设置在一个存储单元块中，那么可以共享一个存取芯片数据存储区的字线或位线。结果是，甚至可以共享缺陷。但是，由于芯片数据存储区被分配到发明的器件的相应的存储单元块，所以所有芯片数据存储区同时包括缺陷的可能性很少。

在第一发明的半导体存储器件中，每个通过标记优选的是由一个包含多个位的位串构成。

因此，如果即使构成通过标记的一个位是“通过”状态，也能够确定通过标记的有效性。

在这种情况下，每个通过标记优选包含其中构成位串的所有位即不是“0”也不是“1”的数据。

因此，即使当位线和电源线短路时所有位都变成“1”，也可以如预定的那样做出失败确定。

在这种情况下，芯片数据优选包括一个控制位，并且根据这个控制位被定义为给出初始化半导体存储器件的指令的控制命令。

如果，例如，在一个芯片数据存储区中设定了用于给予停止读出的指令的控制命令而不是芯片数据，那么不需要在下一个区中存取芯片数据。因此，可以缩短读取芯片数据的周期和写入(设定)数据的周期。

在这种情况下，控制命令优选地包括用于停止从芯片数据存储区读出的读出停止命令，或跳过一个读出地址的跳跃命令。

在第一发明的半导体存储器件中，至少一个存储单元块中的芯片数据存储区和通过标记存储区各优选地包括具有两个晶体管和两个电容器的非易失性存储单元，并且至少一个存储单元块中的除了芯片数据存储区和通过标记存储区之外的区优选地包括具有一个晶体管和一个电容器的非易失性存储单元。

如上所述，如果配置用于存储用户数据的存储单元包括一个电容器和一个晶体管的FeRAM，使得芯片数据存储区中的每个存储单元包括两个电容器和两个晶体管，那么能够提高芯片数据存储区的可靠性。

在第一发明的半导体存储器件中，非易失性存储单元优选的是具有包括由铁电材料制造的电容膜的电容器的铁电存储单元，并且优选地使写入到芯片数据存储区和通过标记存储区以及在读取操作中从芯片数据存储区和通过标记存储区重写的周期长于写入到至少一个存储单元块中的、除了芯片数据存储区和通过标记存储区的一个区中以及在读取操作中从这个区重写的周期。

在执行破坏性读出的非易失性存储单元的情况下，如果如上所述将读出循环中重写的周期设置得比较长，那么可以提高可靠性。

一种发明的用于初始化半导体存储器件的方法，该半导体存储器件包括具有非易失性存储单元的存储单元块，存储单元块包括多个用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区和多个用于存储通过标记的通过标记存储区。通过标记存储区对应于相应的芯片数据存储区，和表明存储的芯片数据的有效性，并且芯片数据存储区存储同样的芯片数据。发明的方法包括步骤：a)确定存储在一个通过标记存储区中的通过标记是真还是假；b)如果在步骤a)中确定通过标记是真，那么初始化半导体存储器件，以根据存储在与所述一个通过标记存储区相关联的芯片数据存储区中的芯片数据决定半导体存储器件的操作；c)如果在步骤a)中确定通过标记是假，那么确定存储在其余的一个通过标记存储区中的通过标记是真还是假。重复步骤c)直到其余的通过标记为真。

利用发明的初始化半导体存储器件的方法，如果通过标记中的一个确定的通过标记是假，那么重复进行存储在下一个通过标记区中的通过标记的确定。因此，通过标记中的一个有效通过标记就足以读取正常芯片数据，从而取得了比已知的半导体存储器件更高的可靠性。

第二发明的半导体存储器件达到了本发明的第二目的并且包括：具有非易失性存储单元的存储单元块；外围电路，用于控制非易失性存储单元的操作；和电源电压检测器，用于检测重置外围电路的第一电源电压和开始接收外部命令并且高于第一电源电压的第二电源电压。

在第二发明的半导体存储器件中，当电源电压达到检测第二电源电压的电平，并且在与断电同时开始芯片数据的读出时，可以如此设定第二电源电压或电源电容的检测电平，使得电源电压在芯片数据的读出周期完成之前不会降低到第一电源电压的检测电平以下。因此，即使在初始化处理开始之后立即断电，也能够防止芯片数据被破坏。结果是，可以提高初始化处理中的可靠性。

在第二发明的半导体存储器件中，存储单元块包括芯片数据存储区，用于存储包括半导体存储器件的操作参数的芯片数据，该半导体存储器件包括初始化电路，用于执行响应电源电压检测器执行的第一电源电压的检测来读出芯片数据、并且根据读出的芯片数据决定半导体存储器件的操作的初始化。

在这种情况下，优选的是，在从芯片数据的读出到半导体存储器件的操作的决定的过程中，不执行外部命令。

在执行通过标记是真还是假的确定和读出芯片数据的同时，外部命令变为无效。因此，能够防止初始化处理过程中的误操作。

在这种情况下，在从芯片数据的读出到半导体存储器件的操作的决定期间，优选的是保持输出禁止从和向非易失性存储单元读出和写入的信号。

因此，可以从外部确定禁止在初始化处理过程中存取存储单元块的状态。结果是，可以防止误操作和数据破坏。

附图说明

图1是显示根据本发明一个实施例的半导体存储器件的配置的电路图；

图2A和2B是显示本实施例的半导体存储器件的存储单元的电路图。图2A示出了包括在正常存储单元区中的存储单元，图2B示出了包括在芯片数据存储区和通过标记存储区中的存储单元；

图3是显示本实施例的半导体存储器件的初始化过程的流程图；

图4是显示在初始化包括在本实施例的半导体存储器件中的芯片数据存储区和通过标记存储区中的存储单元中重写的时序图；

图5是显示重写到包括在本实施例的半导体存储器件中的正常存储区中的存储单元的时序图；

图6是显示本实施例的半导体存储器件中通电之后电源电压与激励第一和第二检测信号的定时之间的关系的曲线图；和

图7是显示已知的半导体存储器件的配置的电路图。

具体实施方式

以下参考附图说明本发明的一个实施例。

图1示出了根据本发明一个实施例的半导体存储器件的电路配置，该存储器件是具有包括由铁电材料制造的电容膜的电容器的铁电存储器(FeRAM)。

如图1所示，本实施例的半导体存储器件包括第一存储单元块11，第二存储单元块12，第三存储单元块13，和第四存储单元块14，这些存储单元块排列成列和行，并且每个都是由多个非易失性存储单元构成的。

第一至第四存储单元块11至14分别包括：存储用户数据的第一至第四正常存储单元区11a至14a；和包括，例如，相应的存储单元块的操作模式、冗余替换地址、和系统的操作模式，并且存储相同芯片数据的第一至第四芯片数据存储区11b至14b。

芯片数据存储区11b至14b还分别包括能够存储多个代表存储的芯片数据的有效性(即，通过(pass)或失败(failure))的数据片的通过标记存储区11c，12c，13c和14c。

现在说明存储单元块11至14的外围电路(内部电路)20。

外围电路20包括：存储器控制电路21；命令解码器22；系统寄存器23；第一电源电压检测器24A；第二电源电压检测器24B；和自动初始化电路25。

存储器控制电路21将存储器控制信号发送到相应的存储单元块11至14。

命令解码器22判别从命令外部PAD 31输入的外部命令和从自动初始化电路25输入的内部命令，并且从判别的命令产生和输出内部控制信号。

存储器控制电路21从/向系统寄存器23读出或写入数据(即，存储器控制电路21存取系统寄存器23)，以便使系统寄存器24临时存储相应的存储单元块11至14和系统的操作模式，以及冗余替换的地址。

第一电源电压检测器24A检测初始化操作期间的第一电源电压Vdet1，并将检测结果作为第一检测信号POR1输出到命令解码器22。

第二电源电压检测器24B检测高于第一电源电压Vdet1的第二电源电压Vdet2，并且将检测结果作为第二检测信号POR2输出到自动初始化电路25。

自动初始化电路25是由状态机构成的，并且在接收到来自第二电源电压检测器24B的第二检测信号POR2时，初始化外围电路20中需要初始化的电路。自动初始化电路25还将外部命令接收禁止信号POS输出到命令解码器22和存储器控制电路22。

外围电路20连接到用于接收输入/输出信号的输入/输出外部PAD 32，和用于接收地址信号的地址外部PAD 33。

如图2A中所示，包括在每个正常存储单元区11a至14a中的存储单元50A包括晶体管51和铁电电容器52。晶体管51具有连接到字线WL的栅极，连接到位线BL的漏极，和连接到电容器52的一个电极的源极。电容器52的另一个电极连接到单元板线CP。

本实施例的特征在于，包括在芯片存储区11b至14b和通过标记存储区11c至14c的每一个中的存储单元50B包括两个晶体管51和两个铁电电容器52，如图2B所示。

现在参考附图说明自动初始化电路的操作，操作包括确定如此配置的FeRAM器件中的每个通过标记是真还是假。

图3示出了本实施例的FeRAM器件的初始化的流程。

在以下的说明中，假设在存储单元测试完成之后，代表“通过”的PASS标记已经存储在第二通过标记存储区12c中，代表“失败”的FAIL标记已经存储在第一、第三、和第四通过标记存储区11c、13c、和14c的每一个中。

例如，假设PASS标记是“10100110”，FAIL标记是“11011001”，并且每个标记具有8-位构造，其中所有位既不是“0”也不是“1”。在这种情况下，即使在位线和电源线短路时，构成每个通过标记的所有8位都变成“1”，也能如计划的那样进行失败确定。因此，提高了通过标记的可靠性。

此外，为了防止通过标记的数据被破坏，第一通过标记存储区11c存储了与两个数据片(即，两个记录)对应的FAIL标记，并且，以同样的方式，第二通过标记存储区12c也存储了一个与两个数据片(即，两个记录)对应的PASS标记。

如图3所示，首先，接通FeRAM器件的电源。然后，如备用步骤ST1中所示，在第一检测信号POR1转移到表示电源电压Vdd达到第一电源电压Vdet1的低电位之后，和在第二检测信号POR2转移到表示电源电压Vdd达到第二电源电压Vdet2的低电位之前，器件处于自动读出备用模式。在这个步骤中，将第二检测信号POR2设置到高电位，直到电源电压Vdd超过第二电源电压Vdet2。

接下来，在初始化步骤ST2，当第二检测信号POR2转移到低电位时，图1中所示的自动初始化电路25初始化外围电路20。当初始化处理终止时，FeRAM器件前进到备用步骤ST3中的备用模式。

本实施例的特征在于，当在初始化期间电源电压Vdd降低到第一电源电压Vdet1时，第二检测信号POR2转移到高电位，从而使FeRAM器件返回到初始化备用步骤ST1中的自动读出备用模式。

以下说明初始化步骤ST2中的自动初始化的流程。

首先，在第一通过标记确定步骤ST21中，自动初始化电路25从第一通过标记存储区11c读出通过标记数据，并且确定读出的通过标记的有效性。如上所述，由于第一通过标存储区11c存储着FAIL标记，所以确定通过标记是假，从而过程前进到第二通过标记确定步骤ST23。由于通过标记对应于两个记录，所以可以确定两个记录的有效性。

接下来，在第二通过标记确定步骤ST23，自动初始化电路25从第二通过标记存储区12c读出通过标记数据，并且确定读出的通过标记的有效性。在这个步骤中，由于第二通过标记存储区12c存储着PASS标记，所以确定通过标记是真，从而过程前进到第二芯片数据读出步骤ST24。由于通过标记也对应于两个记录，所示可以确定两个记录的有效性。

然后，在第二芯片数据读出步骤ST24，从第二芯片数据存储区12b读出一片或更多片的芯片数据。

现在说明一个芯片数据的例子。

对于芯片数据，将例如8-位构造中的一位设置为控制位，并且根据控制位将这个芯片数据定义为控制命令。

例如，如果将控制位定义为最高位，那么芯片数据和控制命令定义如下：

芯片数据＝“0XXXXXXX”

          (其中XXXXXXX是数据部分，并且X是“0”或“1”)

控制命令＝“1YYYYYYY”

          (其中YYYYYYY是命令部分，并且Y是“0”或“1”)

在控制命令的情况下，可以定义27个不同命令。

在本实施例中，作为控制命令的例子，将读出停止命令和地址跳跃命令定义如下：

读出停止命令＝“100YYYYY”

地址跳跃命令＝“101ZZZZZ”

          (其中ZZZZZ是地址部分，并且Z是“0”或“1”)。

然后，在控制位确定步骤ST28中，确定芯片数据的控制位。例如，如果控制位是“1”并且被确定为读出停止命令，那么过程直接前进到备用步骤ST3，从而FeRAM器件进入备用模式。因此，即使诸如冗余替换的地址之类的相应芯片之间的芯片数据的记录数量不同，也只能读出预定片数的芯片数据，因此减少了读出芯片数据和将读出的芯片数据写入到系统的寄存器23中所需的时间周期。

然后，如果控制位是“1”，并且在地址跳跃确定步骤ST30中确定为是地址跳跃命令，那么在地址装载步骤ST31中获得第二芯片数据存储区12b内的指定地址，并且在第二芯片数据读出步骤ST24中，读出指定地址上的内容。

可以将相对地址或绝对地址用作跳跃地址。例如，如果要设置绝对地址，那么只要装载地址值以设置绝对地址值就足够了。如果要设置相对地址，那么将一个跳跃地址值(即，一个偏移值)加到当前地址值。

以这种方式，即使芯片数据存储区12b部分地包括缺陷区，地址跳跃命令也能使得从不是缺陷区的区域中读出数据，从而可以有效地使用芯片数据存储区。

另一方面，如果控制位是“0”并且在控制位确定步骤ST28中确定是芯片数据，那么不加改变地将读出的数据写入到系统寄存器23中的模式设置寄存器或冗余地址寄存器中。然后，在地址递增步骤ST33中，将读出地址更新到下一个地址。

然后，在第二芯片数据读出步骤ST24中，从更新的地址读出芯片数据。

当在数据结束确定步骤ST32中确定已读出的数据是代表数据结束的数据(EOD)时，或当检测到上述读出停止命令时，FeRAM器件的初始化终止，并且过程前进到备用步骤ST3。

在自动初始化过程中，自动初始化电路25将外部命令接收禁止信号POS输出到命令解码器22，以便禁止接收外部命令。以这种方式，在自动初始化过程中不再执行外部命令，因此防止了初始化处理过程中的误操作。

此外，如图2B中所示，组成第二芯片数据存储区12b和第二通过标记存储区12c的每一个的存储单元50B具有所谓的双晶体管，双电容器(2T2C)结构。因此，尽管在自动初始化中启动了外部命令接收禁止信号POS，但是存储控制电路21操作在2T2C控制模式。外部命令接收禁止信号POS能够经过输入/输出外部PAD 32输出到外部，因此能够从外部识别出芯片数据的读出周期。

此外，如图4的时序图所示，本实施例的特征在于，采用了一种在读取芯片数据和通过标记的循环中，使得将芯片数据和通过标记重写到相应的存储单元的时间周期长于重写到正常存储单元区11a至14a中相应的存储单元的时间周期的控制模式。为了比较，图5示出了在从正常存储单元区读出的循环中，重写到存储单元的时间周期的时间图。

如图4和5中所示，定时t2和下一个定时t3之间的间隔，即，感测放大器启动信号SEN和单元板线CP是有效的时间周期，长于正常存储单元区中存储单元的情况，从而足以在读出循环中将数据写入到数据被重写的2T2C存储单元中。因此，大大提高了芯片数据和通过标记的可靠性。

尽管没有示出，在芯片数据和通过标记的写入操作中，使写入时间周期长于正常存储单元区中的存储单元情况下的周期。

以下参考附图说明本实施例的FeRAM器件的第一和第二电源电压检测器24A和24B是如何操作的。

图6示出了接通电源之后电源电压Vdd与激励第一和第二检测信号POR1和POR2的定时之间的关系。在图6中，横坐标代表时间，而纵坐标代表电源电压Vdd。

通常，在执行电源接通之后立即执行的初始化时，需要考虑初始化处理过程中电源可能断开的情况。

考虑到这种情况，在本实施例中，提供了用于检测第一电源电压Vdet1的第一电源电压检测器24A，和用于检测高于第一电源电压Vdet1的第二电源电压Vdet2的第二电源电压检测器24B，以便即使在初始化处理过程中电源断开时，也能防止读出的芯片数据的破坏。

如图6中所示，当电源接通时，电源电压Vdd随时间逐渐提高。当第一电源电压检测器24A检测到电源电压Vdd到达第一检测电压Vdet1时，第一电源电压检测器24A将输出到命令解码器22的第一检测信号POR1从高电位(＝电压Vdet1)转移到低电位。在这种情况下，当电源电压Vdd低于第一检测电压Vdet1时，命令解码器22响应处在高电位的第一检测信号POR1，将重置信号输出到需要重置的外围电路(内部电路)20。然后，当电源电压Vdd超过第一检测电压Vdet1时，响应处在低电位的第一检测信号POR1，取消重置信号。

然后，第二电源电压检测器24B检测到电源电压Vdd升高，达到第二检测电压Vdet2，第二电源电压检测器24B将输出到自动初始化电路25的第二检测信号POR2从高电位(＝电压Vdet2)转移到低电位。

第二检测电压Vdet2是允许接收外部命令的电压。当电源电压Vdd提高到等于或高于第二检测电压Vdet2的电压时，命令解码器22接收外部命令，以初始化FeRAM器件的操作。

本实施例具有直到电源电压Vdd达到第二检测电压Vdet2之后才开始初始化处理，并且当检测到第二检测信号POR2的下降边缘时自动初始化电路25才开始初始化的配置。更具体地讲，自动初始化电路25将给定的内部命令输出到命令解码器22。当接收到内部命令时，命令解码器22发出读取芯片数据并且将读出的芯片数据写入到系统寄存器23(模式寄存器和冗余地址寄存器)中的指令。

在这种情况下，具有在第二检测信号POR2转移到工作低电位时禁止接收随后的外部命令的配置是十分重要的。

此外，可以防止自动初始化之下的芯片数据的破坏，以下说明作为第二检测电压Vdet2与第一检测电压Vdet1之间的差值ΔVdet。ΔVdet是由方程式(1)定义的：

ΔV det＞Icc×t_Cyc/C                        (1)

(其中，Icc是读取芯片数据的循环中的电流消耗，t_Cyc是读取芯片数据的循环时间，C是电源电容值)。

方程式(1)的右侧指示电压降的量。如果设置左侧ΔVdet大于右侧电压降的量，那么即使电源断开，芯片数据的读取也会在内部电路重置之前终止，因此，能够保证防止自动初始化过程中读出的芯片数据的破坏。

在本实施例中，第一和第二电源电压检测器24A和24B不需要相互分离。

在本实施例中，对应于相应的四个存储单元块11至14提供了芯片数据存储区11b至14b和通过标记存储区11c至14c。但是，并不必对应于各个存储单元块提供芯片数据存储区和通过标记存储区。

作为选择，可以在单一的存储单元块中设置多个芯片数据存储区和多个通过标记存储区。但是，在这种情况下，位线和字线可以共享。因此，本实施例的这种将这些区分配给对应的存储单元块的布置是较好的。

在本实施例中，用FeRAM器件作为非易失性半导体存储器件。但是，本发明并不限于该特定实施例。本发明可以应用到FLASH存储器，诸如EEPROM或磁性随机存取存储器(MRAM)之类的非易失性存储器，和使用这些存储器的系统。

本实施例中的芯片数据和控制命令的定义是一种示例。当然，本发明并不限于本实施例。

Claims (13)

1.一种半导体存储器件，包括：

至少一个包括非易失性存储单元的存储单元块，

其中该至少一个存储单元块包括多个用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区，和多个用于存储通过标记的通过标记存储区，通过标记存储区对应于相应的芯片数据存储区并且指示存储的芯片数据的有效性，和

芯片数据存储区用于存储相同的芯片数据。

2.根据权利要求1所述的器件，其中该至少一个存储单元块包括多个存储单元块，和

芯片数据存储区设置在相应的存储单元块中。

3.根据权利要求1所述的器件，其中每个通过标记是由包含多个位的位串构成的。

4.根据权利要求3所述的器件，其中每个通过标记包含其中构成位串的所有位既不是“0”也不是“1”的数据。

5.根据权利要求3所述的器件，其中芯片数据包括控制位，并且根据控制位将该芯片数据定义为用于发出初始化半导体存储器件的指令的控制命令。

6.根据权利要求5所述的器件，其中控制命令包括用于停止从芯片数据存储区读出的读出停止命令，或用于跳过读出地址的跳跃命令。

7.根据权利要求1所述的器件，其中该至少一个存储单元块中的每个芯片数据存储区和通过标记存储区包括了包含两个晶体管和两个电容器的非易失性存储单元，和

该至少一个存储单元块中的除了芯片数据存储区和通过标记存储区之外的区包括了包含一个晶体管和一个电容器的非易失性存储单元。

8.根据权利要求1所述的器件，其中非易失性存储单元是带有包括由铁电材料制造的电容膜的电容器的铁电存储单元，和

使得用于对芯片数据存储区和通过标记存储区写入和在读取操作中从芯片数据存储区和通过标记存储区重写的时间周期比用于对该至少一个存储单元块中除了芯片数据存储区和通过标记存储区外的区写入和在读取操作中从该区重写的时间周期长。

9.一种用于初始化包括含有非易失性存储单元的存储单元块的半导体存储器件的方法，该存储单元块包括多个用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区和多个用于存储通过标记的通过标记存储区，通过标记存储区对应于相应的芯片数据存储区，并且表明存储的芯片数据的有效性，芯片数据存储区存储相同的芯片数据，

该方法包括步骤：

a)确定存储在通过标记存储区之一中的通过标记是真还是假；

b)如果在步骤a)中确定通过标记是真，那么初始化半导体存储器件，以根据存储在与所述通过标记存储区之一相关的芯片数据存储区中的芯片数据决定半导体存储器件的操作；和

c)如果在步骤a)中确定通过标记是假，那么确定存储在剩余的通过标记存储区之一中的通过标记是真还是假，

其中重复步骤c)直到剩余的通过标记是真。

10.一种半导体存储器件，包括：

包括非易失性存储单元的存储单元块；

外围电路，用于控制非易失性存储单元的操作；和

电源电压检测器，用于检测重置外围电路的第一电源电压，和开始外部命令的接收、并且高于第一电源电压的第二电源电压。

11.根据权利要求10所述的器件，其中存储单元块包括用于存储包含半导体存储器件的操作参数的芯片数据的芯片数据存储区，和

半导体存储器件包括用于执行初始化的初始化电路，在初始化中，响应由电源电压检测器执行的第一电源电压的检测，读出芯片数据，并且根据读出的芯片数据决定半导体存储器件的操作。

12.根据权利要求11所述的器件，其中在从芯片数据的读出到半导体存储器件的操作的决定的过程中，不执行外部命令。

13.根据权利要求11所述的器件，其中在从芯片数据的读出到半导体存储器件的操作的决定的过程中，保持用于禁止从非易失性存储单元读出和向非易失性存储单元写入的信号的被输出。

Images