CN108664410A - 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路 - Google Patents

一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路 Download PDF

Info

Publication number
CN108664410A
CN108664410A CN201810258822.8A CN201810258822A CN108664410A CN 108664410 A CN108664410 A CN 108664410A CN 201810258822 A CN201810258822 A CN 201810258822A CN 108664410 A CN108664410 A CN 108664410A
Authority
CN
China
Prior art keywords
pass flag
read
nvm
write
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810258822.8A
Other languages
English (en)
Other versions
CN108664410B (zh
Inventor
颜河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201810258822.8A priority Critical patent/CN108664410B/zh
Publication of CN108664410A publication Critical patent/CN108664410A/zh
Application granted granted Critical
Publication of CN108664410B publication Critical patent/CN108664410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种集成电路CP测试Pass Flag保存、刷新、读出比对方法及片上测试电路,该电路包括将CP测试Pass Flag寄存器读写逻辑、芯片上电将CP Pass Flag自动由NVM读入相关寄存器的逻辑、用于存储CP Pass Flag的NVM存储器、NVM存储器读写逻辑、CP Pass Flag寄存器值与NVM读出数据对比逻辑、CP Pass Flag寄存器等。本发明所述方法提供一种CP Pass Flag自动化保存方法,并对芯片产品CP测试完成情况进行监控,有效地提高测试效率及控制芯片测试质量。

Description

一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及 其电路
技术领域
本发明属于集成电路芯片的测试设计领域,具体涉及一种芯片测试数据存取方法及相应的片上测试电路,通过对CP Pass Flag的自动保存、刷新及读出比对,实现对芯片产品CP 测试过程的追溯,有效地防止芯片漏筛情况发生,从而实现对芯片产品CP测试的质量把控。
背景技术
圆片测试在半导体产品的制造过程中起着十分重要的作用,从芯片被加工生产出来,到交到最终客户手中,需要经过多道测试流程,层层筛选。在复杂的测试生产流程中,可能出现由于各种原因导致的漏筛情况。为解决此问题,业界通常会保存所有CP测试工程的CP Pass Flag,有利于产品测试质量的把控和追溯。但是,由于NVM测试流程中具有高温长时间的Bake 测试工程,因此Bake之前保存的CP Pass Flag可能出现易丢失的情况,影响芯片正常功能,因此在Bake测试后需要对前道CP测试工程Pass Flag进行读出比较及刷新操作,而老Pass Flag刷新方法需要测试程序读出保存,严重影响测试效率。
发明内容
本发明的目的,在于提供一种CP Pass Flag的保存及Bake测试后CP Pass Flag的读出比较及刷新方法。
CP测试Pass Flag保存、刷新、读出比对方法,采用全硬件的实现方案,详细的技术方案描述如下:
本发明的硬件电路包括:SFR读写逻辑(101)、NVM读写逻辑(103)、CP Pass Flag自动读出逻辑(102)、一个NVM存储器(105)、一个比较逻辑(106)、若干组用于装载CP PassFlag信息的CP Pass Flag寄存器(104)构成。
所述的SFR读写逻辑(101)、NVM读写逻辑(103)用于生成SFR和NVM的读写控制信号和地址信号。
所述的NVM存储器(105)接收NVM读写逻辑(103)产生的地址信号和读写控制信号,写入或输出相应地址存储的CP Pass Flag。
所述的CP Pass Flag寄存器(104)用于上电后保存由NVM读出的CP Pass Flag信息,可以通过测试命令直接访问,读出或写入CP Pass Flag数据。
所述的CP Pass Flag自动读出逻辑(102)在上电复位后,自动将NVM存储的CPPass Flag 数据读出并存储到CP Pass Flag寄存器中。
所述的比较逻辑(106)将NVM存储器(103)输出数据和CP Pass Flag寄存器(104)中数据进行比较,若相等则输出fail信号为1,若不相等,则fail信号为0。
本发明的工作方法如下:
1)通过SFR读写逻辑和NVM读写逻辑生成CP Pass Flag寄存器和NVM存储器的读写控制信号并生成CP Pass Flag寄存器和NVM存储器地址,硬件自动将CP Pass Flag寄存器数据自动写入NVM存储器相应地址保存。
2)上电复位后,通过CP Pass Flag自动读出逻辑将NVM存储器中存储的CP PassFlag 数据读出并存储到CP Pass Flag寄存器中,再通过SFR读写逻辑生成控制信号,由测试IO 输出CP Pass Flag确认。
3)通过数字比较逻辑将CP Pass Flag寄存器数据与NVM存储器中存储的CP PassFlag 数据进行比较,若相等则输出fail信号为1,若不相等,则fail信号为0。
4)如果CP Pass Flag寄存器数据与NVM存储器中存储的CP Pass Flag数据相同,在不下电情况下,对NVM CP Pass Flag存储区域进行Erase后,重复操作1)可实现CP PassFlag 的刷新操作。
本发明所述CP测试Pass Flag保存、刷新、读出比较方法,能够将各CP工程的CPPass Flag保存到NVM中,通过软件可以随时读出CP Pass Flag数据进行比对,有助于芯片测试结果追溯及测试质量保证。
本发明所述CP测试Pass Flag保存、刷新、读出比较方法,只有配置寄存器和启动由软件控制,后续所有操作均由硬件自动完成,实现CP Pass Flag的保存、刷新及读出比对的高度自动化,提高测试效率。本发明所述方法不仅限于集成电路芯片CP测试、筛选结果追溯,凡是芯片加工过程中通过此方法进行追溯的质量监控操作均在此发明的权利要求范围内。
附图说明
图1硬件电路原理图
图2CP测试Pass Flag保存、刷新、读出比对的测试流程图
具体实施方式
以下结合说明书附图对本发明的具体实施方式进行详细说明。
如图1本发明硬件电路原理图所示,101代表寄存器读写逻辑,102代表CP PassFlag 自动读出逻辑,103代表NVM读写逻辑,104代表CP Pass Flag数据寄存器,105代表存储信息的NVM存储器,106代表比较逻辑。
图1中的101代表的寄存器读写逻辑,接受到寄存器读写命令时会产生寄存器读写控制信息及寄存器地址信息。
图1中的102代表CP Pass Flag自动读出逻辑,芯片上电复位后,通过CP PassFlag 自动读出逻辑生成SFR、NVM读写信息及地址信息,将相应的CP Pass Flag由NVM相应地址读出到相应的CP Pass Flag寄存器中。
图1中的103代表NVM读写逻辑,接受到NVM读写命令时会产生NVM读写控制信息及NVM 地址信息。
图1中的104代表CP Pass Flag数据寄存器,用于存储CP Pass Flag数值。
图1中的105代表存储信息的NVM存储器,接收读写控制信号及地址信号,并输出相应地址存储的CP Pass Flag数据。
图1中的106代表比较逻辑,读出CP Pass Flag数据寄存器和NVM存储的相应CPPass Flag值进行对比,若相等则输出fail信号为1,若不相等,则fail信号为0。
图2中示例了在CP流程中CP Pass Flag的保存、刷新、读出比对的工作流程图,如图所示,仅需要输入相关测试命令,将相应的CP Pass Flag由NVM相应地址读出到相应的CPPass Flag寄存器中,既可以完成CP0/CP1Pass Flag的写入保存(其中CP1的工作流程与CP0一样)。
高温BAKE工程后的CP0/CP1Pass Flag的刷新以及CP0/CP1Pass Flag读出自比对工作,实现高度自动化,如图2所示,启动CP0/CP1Pass Flag读出命令,读出CP Pass Flag数据寄存器和NVM存储的相应CP Pass Flag值进行对比,若相等则输出fail信号为1,测试通过;若不相等,则fail信号为0,测试不通过。如果CP Pass Flag寄存器数据与NVM存储器中存储的CP Pass Flag数据相同,在不下电情况下,对NVM CP Pass Flag存储区域进行Erase,再输入相关测试命令,将相应的CP Pass Flag由NVM相应地址读出到相应的CP PassFlag寄存器中,可实现CP Pass Flag的刷新操作。由于在CP Pass Flag刷新操作是无需测试机进行读出保存,可以大幅节省测试时间。

Claims (3)

1.一种集成电路CP测试Pass Flag保存、刷新、读出比对电路,其特征在于:芯片硬件由SFR读写逻辑(101)、NVM读写逻辑(103)、CP Pass Flag自动读出逻辑(102)、一个NVM存储器(105)、一个比较逻辑(106)、若干组用于装载CP Pass Flag信息的CP Pass Flag寄存器(104)、以及其它相关的组合逻辑构成,其中:
SFR读写逻辑(101)、NVM读写逻辑(103)用于生成SFR和NVM的读写控制信号和地址信号;
NVM存储器(105)接收NVM读写逻辑(103)产生的地址信号和读写控制信号,写入或读出相应地址存储的CP Pass Flag数据;
CP Pass Flag数据寄存器(104)用于上电后保存由NVM读出的CP Pass Flag信息,可以通过测试命令直接访问,读出或写入CP Pass Flag数据;
CP Pass Flag自动读出逻辑(102)在上电复位后,自动将NVM存储的CP Pass Flag数据读出并存储到CP Pass Flag寄存器中;
比较逻辑(106)用于将NVM存储器(103)输出数据和CP Pass Flag寄存器(104)中数据进行比较。
2.一种集成电路CP测试Pass Flag保存、刷新、读出比对方法,基于权利要求1所述的电路,在Bake测试前对CP Pass Flag进行保存及读出比对,在Bake测试后,自动对Bake测试前保存的CP Pass Flag数据进行刷新,其特征在于,主要步骤包括:
1)通过SFR读写逻辑和NVM读写逻辑生成CP Pass Flag寄存器和NVM存储器的读写控制信号并生成CP Pass Flag寄存器和NVM存储器地址数据,硬件自动将CP Pass Flag寄存器数据自动写入NVM存储器相应地址保存;
2)上电复位后,通过CP Pass Flag自动读出逻辑将NVM存储器中存储的CP Pass Flag数据读出并存储到CP Pass Flag寄存器中,再通过SFR读写逻辑生成控制信号,由测试IO输出CP Pass Flag确认;
3)通过数字比较逻辑将CP Pass Flag寄存器数据与NVM存储器中存储的CP Pass Flag数据进行比较,若相等则输出fail信号为1,若不相等,则fail信号为0;
4)如果CP Pass Flag寄存器数据与NVM存储器中存储的CP Pass Flag数据相同,在不下电情况下,对NVM CP Pass Flag存储区域进行Erase后,重复操作1)实现CP Pass Flag的刷新操作。
3.如权利要求2的一种集成电路CP测试Pass Flag保存、刷新、读出比对方法,不仅限于集成电路芯片CP测试、筛选结果追溯,适用于凡是芯片加工过程中通过此方法进行追溯的质量监控操作。
CN201810258822.8A 2018-03-27 2018-03-27 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路 Active CN108664410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810258822.8A CN108664410B (zh) 2018-03-27 2018-03-27 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810258822.8A CN108664410B (zh) 2018-03-27 2018-03-27 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路

Publications (2)

Publication Number Publication Date
CN108664410A true CN108664410A (zh) 2018-10-16
CN108664410B CN108664410B (zh) 2022-03-22

Family

ID=63782518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810258822.8A Active CN108664410B (zh) 2018-03-27 2018-03-27 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路

Country Status (1)

Country Link
CN (1) CN108664410B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004216A1 (en) * 1997-01-15 2004-01-08 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
CN1669090A (zh) * 2002-07-25 2005-09-14 松下电器产业株式会社 半导体存储器件及其初始化方法
CN102236729A (zh) * 2010-04-29 2011-11-09 无锡中星微电子有限公司 一种测试功能覆盖的方法及装置
CN104237766A (zh) * 2013-06-24 2014-12-24 上海海尔集成电路有限公司 芯片测试方法和装置
CN104598350A (zh) * 2013-10-31 2015-05-06 上海华虹集成电路有限责任公司 接触式cpu芯片生产测试方法
US20170045579A1 (en) * 2015-08-14 2017-02-16 Texas Instruments Incorporated Cpu bist testing of integrated circuits using serial wire debug
CN106653096A (zh) * 2016-12-21 2017-05-10 北京中电华大电子设计有限责任公司 一种nvm测试读取加速方法及电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004216A1 (en) * 1997-01-15 2004-01-08 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
CN1669090A (zh) * 2002-07-25 2005-09-14 松下电器产业株式会社 半导体存储器件及其初始化方法
CN102236729A (zh) * 2010-04-29 2011-11-09 无锡中星微电子有限公司 一种测试功能覆盖的方法及装置
CN104237766A (zh) * 2013-06-24 2014-12-24 上海海尔集成电路有限公司 芯片测试方法和装置
CN104598350A (zh) * 2013-10-31 2015-05-06 上海华虹集成电路有限责任公司 接触式cpu芯片生产测试方法
US20170045579A1 (en) * 2015-08-14 2017-02-16 Texas Instruments Incorporated Cpu bist testing of integrated circuits using serial wire debug
CN106653096A (zh) * 2016-12-21 2017-05-10 北京中电华大电子设计有限责任公司 一种nvm测试读取加速方法及电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
于向伟: "集成电路晶圆批量测试系统的设计与实现", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
CN108664410B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
US10607686B2 (en) Apparatuses and methods for controlling refresh operations
US6252800B1 (en) Semiconductor memory device
US7657801B2 (en) Test apparatus, program, and test method
US20080247243A1 (en) Semiconductor memory device including post package repair control circuit and post package repair method
JPWO2008001543A1 (ja) 半導体試験装置および半導体メモリの試験方法
US8793540B2 (en) Test apparatus and test method
CN106057245B (zh) 半导体存储器件及其操作方法
US20030204783A1 (en) Repair analyzer of dram in semiconductor integrated circuit using built-in CPU
CN112071355A (zh) 一种提高故障覆盖率的自适应bist测试方法
CN108664410A (zh) 一种集成电路CP测试Pass Flag保存、刷新、读取比较方法及其电路
US20200402568A1 (en) Methods for adjusting memory device refresh rates based on memory device temperature, and related memory devices and systems
US20030103394A1 (en) Semiconductor storage device and method for remedying defects of memory cells
US8588018B2 (en) Integrated solution for identifying malfunctioning components within memory devices
US6721230B2 (en) Integrated memory with memory cells in a plurality of memory cell blocks, and method of operating such a memory
CN102024491B (zh) 随机读写存储器及其控制方法
US8069385B1 (en) Programmable built-in self-test architecture
CN110648715A (zh) 一种低电压sram写半选择故障的测试方法
JP4153884B2 (ja) 試験装置及び試験方法
US20230005565A1 (en) Semiconductor device equipped with global column redundancy
CN105468535A (zh) 一种NAND Flash的数据处理方法及装置
CN108074609A (zh) 写追踪跟随性检测方法和电路以及包括该电路的存储器
KR100496773B1 (ko) 낸드형 플래시 메모리의 테스트 장치 및 방법
WO2023245780A1 (zh) 测试方法、测试结构及存储器
CN205281481U (zh) 一种NAND Flash的数据处理装置
JPS623504B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant